KR940004822A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR940004822A
KR940004822A KR1019920014243A KR920014243A KR940004822A KR 940004822 A KR940004822 A KR 940004822A KR 1019920014243 A KR1019920014243 A KR 1019920014243A KR 920014243 A KR920014243 A KR 920014243A KR 940004822 A KR940004822 A KR 940004822A
Authority
KR
South Korea
Prior art keywords
cell array
storage electrode
memory cell
edge
cell
Prior art date
Application number
KR1019920014243A
Other languages
English (en)
Other versions
KR960003771B1 (ko
Inventor
김경태
안지홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920014243A priority Critical patent/KR960003771B1/ko
Priority to DE69325132T priority patent/DE69325132T2/de
Priority to EP93306348A priority patent/EP0583163B1/en
Priority to JP19739293A priority patent/JP3505205B2/ja
Priority to US08/103,267 priority patent/US5392232A/en
Publication of KR940004822A publication Critical patent/KR940004822A/ko
Priority to US08/317,905 priority patent/US5574680A/en
Application granted granted Critical
Publication of KR960003771B1 publication Critical patent/KR960003771B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 메모리 장치에 있어서 특히 고집적도를 갖는 다이나믹 랜덤 억세스 메모리장치에 관한 것으로, 다수개의 비트라인과 워드라인이 서로 교차하며 하나의 트랜지스터와 하나의 캐패시터를 단위셀로 하는 셀어레이를 포함하는 반도체 메모리 장치에서 레이아웃 설계시 셀 어레이의 가장자리의 스토리지전극의 길이를 내부의 스토리지전극의 길이보다 길게 레이아웃하거나, 셀 어레이의 가장자리의 비트라인 간격을 내부 비트라인 간격보다 길게 레이아웃하거나, 셀 어레이의 가장자리의 액티브영역의 넓이를 내부의 액티브영역의 넓이보다 넓게 레이아웃함에 의해 스토리지전극의 구조에 제한을 받지않고 별도의 추가공정없이 레이아웃의 배치만에 의해 배선의 우수한 스텝 커버리지를 확보할 수 있는 반도체 메모리장치를 제공한다.

Description

반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 반도체 메모리장치의 레이아웃도.
제 3 도는 본 발명의 제 1 실시예에 따른 단면도.
제 4 도는 제 3 도에 따른 제조공정도.

Claims (6)

  1. 제 1 도전형 반도체 기판상에 형성되며 서로간에 소자분리막으로 이격되는 다수개의 제 2 도전형 액티브영역과, 서로 교차하여 매트릭스를 형성하는 다수개의 워드라인 및 비트라인과, 상기 액티브영역의 일부위를 채널로 하고 상기 채널과 게이트산화막으로 이격되는 상기 워드라인을 스토리지전극으로 하는 스위칭 트랜지스터 및 상기 채널을 통하여 상기 비트라인에 접속되는 스토리지전극을 포함하는 저장캐패시터로 이루어진 단위 메모리셀과, 상기 단위 메모리셀의 상부를 덮는 절연막을 중간층으로 하여 적어도 하나의 단위 메모리셀 위에 신장되는 배선막을 구비하는 셀어레이를 갖는 반도체 메모리장치에 있어서, 상기 셀어레이중 적어도 최외각 메모리셀을 포함하는 가장자리 메모리셀의 저장캐패시터를 형성하는 스토리지전극이 상기 기판과 일정경사각을 갖도록 상기 셀어레이 내부측에서 가장자리측으로 경사지게 형성되며, 상기 배선막이 상기 가장자리 메모리셀 상부에 신장됨을 특징으로 하는 반도체 메모리장치.
  2. 제 1 항에 있어서, 경사지게 형성된 상기 스토리지전극의 길이가 상기 셀어레이 내부측으로 이웃하는 스토리지전극의 길이보다 길게 형성됨을 특징으로 하는 반도체 메모리장치.
  3. 제 1 도전형 반도체 기판상에 형성되며 서로간에 소자분리막으로 이격되는 다수개의 제 2 도전형 액티브 영역과, 서로 교차하여 매트릭스를 형성하는 다수개의 워드라인 및 비트라인과, 상기 액티브영역의 일부위를 채널로 하고 상기 채널과 게이트산화막으로 이격되는 상기 워드라인을 게이트전극으로 하는 스위칭 트랜지스터 및 상기 채널을 통하여 상기 비트라인에 접속되는 스토리지전극을 포함하는 저장캐패시터로 이루어진 단위 메모리셀과, 상기 단위 메모리셀의 상부를 덮는 절연막을 중간층으로 하여 적어도 하나의 단위 메모리셀 위에 신장되는 배선막을 구비하는 셀어레이를 갖는 반도체 메모리장치에 있어서, 상기 셀어레이중 적어도 최외각 메모리셀을 포함하는 가장자리 메모리셀의 스토리지전극의 높이가 상기 셀어레이 내부측으로 이웃하는 스토리지전극의 높이와 일정 단차를 갖도록 낮게 형성되며, 상기 배선막이 상기 가장자리 메모리셀 상부에 신장됨을 특징으로 하는 반도체 메모리장치.
  4. 제 3 항에 있어서, 상기 가장자리 메모리셀의 스토리지전극과 접속되는 액티브영역의 폭이 상기 셀어레이 내부측으로 이웃하는 스토리지전극과 접속하는 액티브영역의 폭보다 넓게 형성됨을 특징으로 하는 반도체 메모리장치.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 셀어레이중 최외각 비트라인을 포함하는 두개의 가장자리 비트라인사이의 간격이 상기 셀어레이 내부의 비트라인 간격보다 넓게 형성됨을 특징으로 하는 반도체 메모리장치.
  6. 제 1 도전형 반도체기판상에 형성되며 서로간에 소자분리막으로 이격되는 다수개의 제 2 도전형 액티브영역과, 서로 교차하여 매트릭스를 형성하는 다수개의 워드라인 및 비트라인과, 상기 액티브영역의 일부위를 채널로 하고 상기 채널과 게이트산화막으로 이격되는 상기 워드라인을 게이트전극으로 하는 스위칭 트랜지스터 및 상기 채널을 통하여 상기 비트라인에 접속되는 스토리지전극을 포함하는 저장캐패시터로 이루어진 단위 메모리셀과, 상기 단위 메모리셀의 상부를 덮는 절연막을 중간층으로 하여 적어도 하나의 단위 메모리셀 위에 신장되는 배선막을 구비하는 셀어레이를 갖는 반도체 메모리장치에 있어서, 상기 셀어레이중 적어도 최외각 메모리셀을 포함하는 가장자리 메모리셀의 캐패시터를 형성하는 스토리지전극이 상기 셀어레이 내부측에서 가장자리측으로 경사져서 상기 셀어레이가 형성되는 기판과 일정 경사각을 가지며, 상기 가장자리 메모리셀의 스토리지전극의 길이가 상기 셀어레이 내부측으로 이웃하는 스토리지전극의 길이보다 길게 형성되며, 상기 셀어레이 가장자리의 최외각 비트라인이 최외각 스토리지전극의 셀어레이 내부방향의 측면에 형성되며, 상기 배선막이 상기 가장자리 메모리셀 상부에 신장됨을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920014243A 1992-08-08 1992-08-08 반도체 메모리장치 KR960003771B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019920014243A KR960003771B1 (ko) 1992-08-08 1992-08-08 반도체 메모리장치
DE69325132T DE69325132T2 (de) 1992-08-08 1993-08-09 Halbleiterspeicherbauelement
EP93306348A EP0583163B1 (en) 1992-08-08 1993-08-09 Semiconductor memory device
JP19739293A JP3505205B2 (ja) 1992-08-08 1993-08-09 半導体メモリ装置
US08/103,267 US5392232A (en) 1992-08-08 1993-08-09 Semiconductor memory device
US08/317,905 US5574680A (en) 1992-08-08 1994-10-04 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014243A KR960003771B1 (ko) 1992-08-08 1992-08-08 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR940004822A true KR940004822A (ko) 1994-03-16
KR960003771B1 KR960003771B1 (ko) 1996-03-22

Family

ID=19337673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014243A KR960003771B1 (ko) 1992-08-08 1992-08-08 반도체 메모리장치

Country Status (5)

Country Link
US (2) US5392232A (ko)
EP (1) EP0583163B1 (ko)
JP (1) JP3505205B2 (ko)
KR (1) KR960003771B1 (ko)
DE (1) DE69325132T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3616179B2 (ja) * 1995-11-09 2005-02-02 株式会社ルネサステクノロジ 半導体記憶装置
US5671175A (en) * 1996-06-26 1997-09-23 Texas Instruments Incorporated Capacitor over bitline DRAM cell
KR100213249B1 (ko) * 1996-10-10 1999-08-02 윤종용 반도체 메모리셀의 레이아웃
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2003110033A (ja) * 2001-07-24 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
KR100475075B1 (ko) * 2002-05-17 2005-03-10 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP2004311706A (ja) * 2003-04-07 2004-11-04 Toshiba Corp 半導体装置及びその製造方法
KR100673018B1 (ko) * 2005-12-09 2007-01-24 삼성전자주식회사 이이피롬 및 그 제조 방법
CN108389860B (zh) * 2017-02-03 2021-06-22 联华电子股份有限公司 半导体装置
US10163494B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136533A (en) * 1988-07-08 1992-08-04 Eliyahou Harari Sidewall capacitor DRAM cell
JPH0382077A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体メモリ装置
JPH0834304B2 (ja) * 1990-09-20 1996-03-29 富士通株式会社 半導体装置およびその製造方法
JP2666549B2 (ja) * 1990-09-27 1997-10-22 日本電気株式会社 半導体記憶装置及びその製造方法
EP0484088B1 (en) * 1990-10-29 1996-05-08 Nec Corporation Stacked capacitor DRAM cell
JP3257801B2 (ja) * 1990-12-07 2002-02-18 ソニー株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06196652A (ja) 1994-07-15
KR960003771B1 (ko) 1996-03-22
DE69325132T2 (de) 1999-12-09
EP0583163A3 (en) 1994-07-27
DE69325132D1 (de) 1999-07-08
US5392232A (en) 1995-02-21
US5574680A (en) 1996-11-12
JP3505205B2 (ja) 2004-03-08
EP0583163B1 (en) 1999-06-02
EP0583163A2 (en) 1994-02-16

Similar Documents

Publication Publication Date Title
US4651183A (en) High density one device memory cell arrays
US5442212A (en) Semiconductor memory device
US5391901A (en) Semiconductor memory with oblique folded bit-line arrangement
KR100793932B1 (ko) 메모리 셀 어레이
KR910013555A (ko) 반도체 기억장치
KR100423896B1 (ko) 축소가능한 2개의 트랜지스터 기억 소자
KR930020668A (ko) 개선된 레이아웃을 갖는 다이내믹 랜덤 엑세스 메모리와 그것의 메모리셀 배치방법
KR100683295B1 (ko) 수직형 트랜지스터를 구비한 메모리 셀의 레이아웃 및 배선 설계
KR100869555B1 (ko) 반도체기억장치
KR930002289B1 (ko) 반도체 기억장치
KR940004822A (ko) 반도체 메모리장치
KR950021666A (ko) 반도체 장치
US5770874A (en) High density semiconductor memory device
US6151243A (en) Ferroelectric memory device having folded bit line architecture
KR920018958A (ko) 비휘발성 메모리, 비휘발성 메모리를 갖는 반도체 메모리 장치 및 그 반도체 메모리장치의 제조방법
JP2000049306A5 (ko)
KR100440410B1 (ko) 다중레벨도전체워드라인스트래핑방식
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
US6839264B2 (en) Semiconductor device without adverse effects caused by inclinations of word line and bit line
KR100891249B1 (ko) 6ｆ2 ｄｒａｍ 셀을 구비한 반도체 메모리 소자
CN109830480B (zh) 动态随机存取存储器
US6388283B1 (en) Semiconductor memory with a strip-shaped cell plate
KR900015330A (ko) 메모리 회로
JPH0837241A (ja) スタティック記憶セル
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee