CN111769132B - 电阻式随机存取存储器结构 - Google Patents

电阻式随机存取存储器结构 Download PDF

Info

Publication number
CN111769132B
CN111769132B CN201910261072.4A CN201910261072A CN111769132B CN 111769132 B CN111769132 B CN 111769132B CN 201910261072 A CN201910261072 A CN 201910261072A CN 111769132 B CN111769132 B CN 111769132B
Authority
CN
China
Prior art keywords
top electrode
layer
random access
access memory
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910261072.4A
Other languages
English (en)
Other versions
CN111769132A (zh
Inventor
吴伯伦
陈宜秀
沈鼎瀛
许博砚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201910261072.4A priority Critical patent/CN111769132B/zh
Publication of CN111769132A publication Critical patent/CN111769132A/zh
Application granted granted Critical
Publication of CN111769132B publication Critical patent/CN111769132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种电阻式随机存取存储器结构，包含半导体衬底、晶体管、底电极、多个顶电极、以及电阻转换层。晶体管设置于半导体衬底之上。底电极设置于半导体衬底之上且与晶体管的漏极区电性连接。这些顶电极沿着底电极的侧壁设置。电阻转换层设置于这些顶电极与底电极之间。其中，电阻式随机存取存储器结构包含沿着底电极的侧壁设置的多个顶电极，以实现1TnR结构(其中n等于或大于4)，使得电阻式随机存取存储器结构的单位面积的储存容量得以提升。

Description

电阻式随机存取存储器结构
技术领域
本发明是有关于一种非挥发性存储器结构，且特别是有关于电阻式随机存取存储器结构。
背景技术
目前已有许多新式非挥发性存储器材料和装置正被积极研发中。新式非挥发性存储器装置例如包括磁性随机存取存储器(MRAM)、相变化存储器(PCM)、和电阻式随机存取存储器(RRAM)等等。电阻式随机存取存储器(RRAM)具有功率消耗低、操作电压低、写入抹除时间短、耐久度长、记忆时间长、非破坏性读取、多状态存储、工艺简单及可微缩性等优点。因此，进一步缩小电阻式存储器中元件的面积并增加存储器之容量是目前业界亟须发展的目标。
发明内容
本发明实施例提供电阻式随机存取存储器结构。此电阻式随机存取存储器结构包含半导体衬底、晶体管、底电极、多个顶电极、以及电阻转换层。晶体管设置于半导体衬底之上。底电极设置于半导体衬底之上且与晶体管的漏极区电性连接。这些顶电极沿着底电极的侧壁设置。电阻转换层设置于这些顶电极与底电极之间。
本发明实施例提供电阻式随机存取存储器结构。此电阻式随机存取存储器结构包含半导体衬底、多层金属层、以及存储器单元。多层金属层设置于半导体衬底之上。存储器单元设置于半导体衬底之上且包含底电极、沿着底电极的侧壁设置的多个顶电极、以及设置于这些顶电极与底电极之间的电阻转换层。这些顶电极与多层金属层的至少两层电性连接。
附图说明
为让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：
图1是根据本发明的一些实施例绘示电阻式随机存取存储器结构的三维示意图。
图2A-1至图2H-1是根据本发明的一些实施例，绘示形成电阻式随机存取存储器结构在不同阶段的上视示意图；图2A-2至图2H-2绘示图2A-1至图2H-1沿着线I-I的剖面示意图。
图3A-1至图3H-1是根据本发明的一些实施例，绘示形成电阻式随机存取存储器结构在不同阶段的上视示意图；图3A-2至图3H-2绘示图3A-1至图3H-1沿着线I-I的剖面示意图。
图4A和图4B是根据本发明的一些实施例绘示存储器单元的上视示意图。
附图标号：
100、100A、100B 电阻式随机存取存储器结构
102 半导体衬底 110 漏极区
104 晶体管 112 层间介电层
106 栅极结构 114 接触件
108 源极区
116、124、134、140 金属间介电层
117 内连线结构
118 第一层金属层
118a、118b、118c 金属线
120、136、142 导孔
121、121’ 顶电极材料
122、122P1、122P2、122P3、122p4、122P5、122P6 顶电极
122C 中心部分
126 开口 133 底电极
128 电阻转换层 133C 中心
130 底电极材料 138 第二层金属层
138B1、138B2、144B1、144B2 位线
144 第三层金属层
145、145A、145B 存储器单元
X、Y、Z 方向
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的实施方式实现，而不应限于本文中所述的实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。
请参考图1，图1是根据本发明的一些实施例绘示的电阻式随机存取存储器结构100的三维示意图。在一些实施例中，电阻式随机存取存储器结构100包含半导体衬底102、晶体管104、接触件114、内连线结构117、以及存储器单元145。图1仅显示以上部件，其余部件可见于图2H-1、图2H-2、图3H-1或图3H-2的剖面示意图。
在一些实施例中，晶体管104设置于半导体衬底102之上。晶体管104包含设置于半导体衬底102的上表面之上的栅极结构106、以及设置于半导体衬底102中的源极区108和漏极区110，源极区108和漏极区110设置于栅极结构106的两侧。在一些实施例中，栅极结构106在Y方向上延伸。在图1所示的实施例中，X方向和Y方向是水平方向，而Z方向是垂直方向，其中X方向不平行于Y方向。在一实施例中，X方向垂直于Y方向。
在一些实施例中，内连线结构117设置于半导体衬底102之上。内连线结构117包含多层金属层118、138及144、以及导孔(via)120、136、142。
在一些实施例中，第一层金属层118包含金属线118a、118b和118c。金属线118b是源极线(source line)且透过金属线118c和接触件114与晶体管106的源极区108电性连接。在一些实施例中，金属线118b在X方向上延伸，而金属线118c在Y方向上延伸。
存储器单元145设置于半导体衬底102之上且设置于第一层金属层118与第二层金属层138之间。在一些实施例中，存储器单元145包含底电极133、多个顶电极122、以及设置于底电极133与顶电极122之间的电阻转换层128。电阻转换层128围绕底电极133。在一些实施例中，底电极133透过导孔120、金属线118a和接触件114电性连接至晶体管106的漏极区110。
在一些实施例中，顶电极122包含第一顶电极122P1、第二顶电极122P2、第三顶电极122P3和第四顶电极122P4。这些顶电极122P1、122P2、122P3和122P4彼此隔开且沿着底电极133的侧壁横向设置，以排列成一环形。在一些实施例中，这些顶电极122P1、122P2、122P3和122P4是长条型。
在一些实施例中，第一顶电极122P1和第三顶电极122P3在Y方向上延伸，并且在Y方向上相对于底电极133对向设置。第一顶电极122P1和第三顶电极122P3透过导孔142分别电性连接至第三层金属层144的两条位线144B1和144B2，位线144B1和144B2在X方向上延伸。
在一些实施例中，第二顶电极122P2和第四顶电极122P4在X方向上延伸，并且在X方向上相对于底电极133对向设置。第二顶电极122P2和第四顶电极122P4透过导孔136分别电性连接至第二层金属层138的两条位线138B2和138B1，位线138B2和138B1在Y方向上延伸。
在图1所示的实施例中，四个顶电极122沿着底电极133的侧壁设置，使得电阻式随机存取存储器结构100实现1T4R结构。在一些实施例中，沿着底电极133的侧壁设置的顶电极的数量可大于四个。
举例而言，请参考图4A和图4B，图4A和图4B是根据本发明的一些实施例绘示存储器单元145A和145B的上视示意图。六个顶电极122沿着底电极133的侧壁设置环形地排列。在一些实施例中，这些顶电极122P1、122P2、122P3、122P4、122P5和122P6以底电极133的中心133C的旋转轴彼此旋转对称。
在图4A所示的实施例中，从上视角度观之，底电极133为六边形，并且顶电极122P1、122P2、122P3、122P4、122P5和122P6设置于此六边形的边上。在图4B所示的实施例中，底电极133为圆形。在一些实施例中，底电极133的形状取决于设计需求或蚀刻工艺能力限制。
在一些实施例中，第一顶电极122P1和第四顶电极122P4对向设置，且电性连接至第二层金属层的两条位线(未显示)；第二顶电极122P2和第五顶电极122P5对向设置，且电性连接至第三层金属层的两条位线(未显示)；第三顶电极122P3和第六顶电极122P6对向设置，且电性连接至第四层金属层的两条位线(未显示)。
在本发明实施例中，电阻式随机存取存储器结构100包含沿着底电极133的侧壁设置的多个顶电极122，以实现1TnR结构(其中n等于或大于4)，使得电阻式随机存取存储器结构的单位面积的储存容量得以提升。此外，这些顶电极与多层金属层的至少两层电性连接，节省半导体衬底102的使用空间，进一步提升单位面积的储存容量。举例而言，本发明实施例的1T4R结构(即四个顶电极)的储存容量为1T1R(即一个顶电极)结构的两倍。
以下详细描述电阻式随机存取存储器结构的形成方法。图2A-1至图2H-1是根据本发明的一些实施例，绘示形成电阻式随机存取存储器结构100A在不同阶段的上视示意图，而图2A-2至图2H-2绘示图2A-1至图2H-1沿着线I-I的剖面示意图。
请参考图2A-1和图2A-2，提供半导体衬底102。在一些实施例中，半导体衬底102可以是元素半导体衬底，例如硅衬底或锗衬底；或化合物半导体衬底，例如碳化硅衬底或砷化镓衬底。在一些实施例中，半导体衬底102可以是绝缘体上的半导体(semiconductor-on-insulator，SOI)衬底。
在一些实施例中，形成晶体管104于衬底102之上。形成晶体管104包含形成栅极结构106于半导体衬底102之上、以及形成源极区108和漏极区110于半导体衬底102中。在一些实施例中，栅极结构106可以包含形成于半导体衬底102的上表面上的栅极介电层(未显示)、以及形成于栅极介电层之上的栅极电极(未显示)。在一些实施例中，栅极介电层由氧化硅、氮化硅、氮氧化硅、高介电常数的介电材料、或前述的组合形成。栅极电极由是导电材料，例如多晶硅、金属、金属氮化物、导电金属氧化物、或前述的组合形成。在一些实施例中，可透过植入工艺(例如以p型或n型掺杂物)形成源极区108和漏极区110。
接着，形成层间介电层(interlayer dielectric，ILD)112于半导体衬底102的上表面之上。层间介电层112覆盖晶体管104。在一些实施例中，层间介电层112由氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethoxysilane，TEOS)、磷硅酸盐玻璃(phosphosilicateglass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、氟化硅酸盐玻璃(fluorinated silica glass，FSG)、低介电常数(low-k)介电材料、或前述的组合形成。
接着，形成接触件114于层间介电层112中。接触件114穿过层间介电层112且落在源极区108和漏极区110上。在一些实施例中，接触件114由金属材料(例如，钨(W)、铝(Al)、或铜(Cu))、金属合金、多晶硅、或前述的组合形成。在一些实施例中，接触件114由蚀刻工艺、沉积工艺、和平坦化工艺形成。
接着，形成金属间介电层(inter-metal dielectric，IMD)116于层间介电层112的上表面之上。在一些实施例中，金属间介电层116由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氧化硅、低介电常数(low-k)介电材料、旋涂玻璃(spin-on-glass，SOG)、前述的多层、或前述的组合形成。金属间介电层116由沉积工艺(例如化学气相沉积(chemical vapordeposition，CVD)、旋转涂布工艺、或前述的组合形成。
接着，形成第一层金属层118和导孔120于金属间介电层116中。导孔120形成于第一层金属层118之上。在一些实施例中，第一层金属层118和导孔120由金属材料，例如钨(W)、镍(Ni)、钛(Ti)、钽(Ta)、铝(Al)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、类似材料、前述的合金、前述的多层、或前述的组合形成。在一些实施例中，可透过沉积工艺、蚀刻工艺、电镀、单镶嵌(single damascene)工艺、双镶嵌(dual damascene)工艺、或前述的组合形成第一层金属层118和导孔120。
接着，形成顶电极材料121于金属间介电层116的上表面之上。在一些实施例中，顶电极材料121由钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铂(Pt)、钨(W)、铝(Al)、或前述的组合形成。在一些实施例中，可透过物理气相沉积(PVD)、原子层沉积(atomic layerdeposition，ALD)、有机金属化学气相沉积(metal organic chemical vapor deposition，MOCVD)、或前述的组合沉积顶电极材料121。
请参考图2B-1和图2B-2，图案化顶电极材料121。图案化的顶电极材料121’包含中心部分122C以及与中心部分122C连接的多个突出部分122P1、122P2、122P3和122P4。在一些实施例中，图案化工艺包含光刻工艺和蚀刻工艺。
接着，形成金属间介电层124于金属间介电层116之上。金属间介电层124覆盖图案化的顶电极材料121’。在一些实施例中，金属间介电层124的材料和形成方法可与金属间介电层116相同或相似。
请参考图2C-1和图2C-2，图案化金属间介电层124和顶电极材料121’。图案化工艺移除顶电极材料121’的中心部分122C以形成开口126。顶电极材料121’的突出部分122P1、122P2、122P3和122P4留下未移除，以作为顶电极。
在一些实施例中，开口126暴露出金属间介电层116和导孔120。开口126将这些顶电极122P1、122P2、122P3和122P4彼此隔开。在图2C-1所示的实施例中，开口126是长方形。在其他一些实施例中，开口126可以是其他形状，例如多边形或圆形。在一些实施例中，图案化工艺可以包含光刻工艺和蚀刻工艺。
请参考图2D-1和图2D-2，形成电阻转换层128沿着开口126的侧壁。在一些实施例中，电阻转换层128接触顶电极122P1、122P2、122P3和122P4的各自侧壁。在一些实施例中，电阻转换层128由过渡金属氧化物形成，例如Ta2O5、HfO2、HSiOx、Al2O3、InO2、La2O3、ZrO2、TaO2、或前述的组合。形成电阻转换层128的步骤包含顺应性沉积过渡金属氧化物沿着金属间介电层124的上表面和开口126的侧壁和底面。接着，执行蚀刻工艺移除过渡金属氧化物沿着金属间介电层124的上表面和开口126的底面的部分。在蚀刻工艺之后，电阻转换层128的上表面可低于金属间介电层124的上表面。
请参考图2E-1和图2E-2，形成底电极材料130于金属间介电层124的上表面之上，并且填入开口126的剩余部分中。在一些实施例中，底电极材料130由钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铂(Pt)、钨(W)、铝(Al)、或前述的组合形成。在一些实施例中，可透过物理气相沉积(PVD)、原子层沉积(ALD)、有机金属化学气相沉积(MOCVD)、或前述的组合沉积底电极材料130。
请参考图2F-1和图2F-2，移除底电极材料130覆盖金属间介电层124的部分，以暴露出金属间介电层124的上表面。在移除工艺之后，形成底电极133于开口126中。在一些实施例中，底电极133的上表面与金属间介电层124共平面。在一些实施例中，底电极133包含覆盖电阻转换层128的上表面的上部、以及被电阻转换层128围绕的下部。在一些实施例中，移除工艺可以是化学机械研磨(chemical mechanical polish，CMP)或回蚀刻工艺。
请参考图2G-1和图2G-2，形成金属间介电层134于金属间介电层124之上。金属间介电层134覆盖底电极133。在一些实施例中，金属间介电层134的材料和形成方法可与金属间介电层116相同或相似。
在一些实施例中，形成导孔136穿过金属间介电层124和134且落在第二顶电极122P2和第四顶电极122P4上，并且形成第二层金属层138于金属间介电层134中且在导孔136之上。第二层金属层138包含位线138B1和位线138B2。在一些实施例中，第二层金属层138的位线138B2和位线138B1在Y方向上延伸并且分别电性连接至第二顶电极122P2和第四顶电极122P4。在一些实施例中，导孔136和第二层金属层138的材料和形成方法可与导孔120和第一层金属层118相同或相似。
请参考图2H-1和图2H-2，形成金属间介电层140于金属间介电层134之上。金属间介电层140覆盖第二层金属层138。在一些实施例中，金属间介电层140的材料和形成方法可与金属间介电层116相同或相似。
在一些实施例中，形成导孔142穿过金属间介电层124、134和140且落在第一顶电极122P1和第三顶电极122P3上，并且形成第三层金属层144于金属间介电层140中且在导孔142之上。第三层金属层144包含位线144B1和位线144B2。在一些实施例中，第三层金属层144的位线144B1和位线144B2在X方向上延伸并且分别电性连接至第一顶电极122P1和第三顶电极122P3。在一些实施例中，导孔142和第三层金属层144的材料和形成方法可与导孔120和第一层金属层118相同或相似。在形成导孔142和第三层金属层144之后，制得电阻式随机存取存储器结构100A。
图3A-1至图3H-1是根据本发明的其他一些实施例，绘示形成电阻式随机存取存储器结构100B在不同阶段的上视示意图，而图3A-2至图3H-2绘示图3A-1至图3H-1沿着线I-I的剖面示意图。相同于前述图2A-1至图2A-2的实施例的部件是使用相同的标号并省略其说明。在图2A-1至图2H-2的实施例中，形成多个顶电极之后再形成底电极，而在图3A-1至图3H-2的实施例中，形成底电极之后再形成多个顶电极。
请参考图3A-1和图3A-2，形成底电极材料130(未显示)于金属间介电层116的上表面之上。接着，图案化底电极材料130以形成底电极133于导孔120之上。
请参考图3B-1和图3B-2，沿着底电极133的侧壁形成电阻转换层128。电阻转换层128围绕底电极133。形成电阻转换层128可透过顺应性沉积过渡金属氧化物沿着金属间介电层116的上表面和底电极133的侧壁和上表面。接着，执行蚀刻工艺移除过渡金属氧化物沿着金属间介电层116的上表面和底电极133的上表面的部分。在蚀刻工艺之后，电阻转换层128的上表面可低于底电极133的上表面。
请参考图3C-1和图3C-2，形成顶电极材料121于金属间介电层116之上，并且覆盖电阻转换层128和底电极133。
请参考图3D-1和图3D-2，移除顶电极材料121覆盖电阻转换层128和底电极133的部分。在一些实施例中，移除工艺可以是化学机械研磨(CMP)或回蚀刻工艺。
请参考图3E-1和图3E-2，图案化顶电极材料121以形成多个顶电极122P1、122P2、122P3和122P4沿着底电极133的侧壁。
请参考图3F-1和图3F-2，形成金属间介电层124于金属间介电层116之上。金属间介电层124覆盖底电极133、电阻转换层128、以及顶电极122P1、122P2、122P3和122P4。
请参考图3G-1和3G-2，形成金属间介电层134于金属间介电层124之上。接着，形成导孔136穿过金属间介电层124和134且落在第二顶电极122P2和第四顶电极122P4上，并且形成第二层金属层138于金属间介电层134中且在导孔136之上。第二层金属层138的位线138B2和位线138B1在Y方向上延伸并且分别电性连接至第二顶电极122P2和第四顶电极122P4。
请参考图3H-1和图3H-2，形成金属间介电层140于金属间介电层134之上。接着，形成导孔142穿过金属间介电层124、134和140且落在第一顶电极122P1和第三顶电极122P3上，并且形成第三层金属层144于金属间介电层140中且在导孔142之上。第三层金属层144的位线144B1和位线144B2在X方向上延伸并且分别电性连接至第一顶电极122P1和第三顶电极122P3。在形成导孔142和第三层金属层144之后，制得电阻式随机存取存储器结构100B。
综上所述，电阻式随机存取存储器结构包含沿着底电极的侧壁设置的多个顶电极，以实现1TnR结构(其中n等于或大于4)，使得电阻式随机存取存储器结构的单位面积的储存容量得以提升。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视权利要求所界定者为准。

Claims (12)

1.一种电阻式随机存取存储器结构，其特征在于，包括：
一半导体衬底；
一晶体管，设置于所述半导体衬底之上；
一底电极，设置于所述半导体衬底之上，其中所述底电极与所述晶体管的一漏极区电性连接；
多个顶电极，沿着所述底电极的侧壁设置，其中所述多个顶电极在同一平面上且从所述底电极径向延伸；以及
一电阻转换层，设置于所述顶电极与所述底电极之间；
所述顶电极包括一第一顶电极、一第二顶电极、一第三顶电极、和一第四顶电极；
所述第一顶电极与所述第三顶电极在一第一方向上对向设置，且所述第二顶电极与所述第四顶电极在一第二方向上对向设置，所述第二方向不平行于所述第一方向。
2.根据权利要求1所述的电阻式随机存取存储器结构，其特征在于，更包括：
一第一金属层，设置于所述底电极、所述电阻转换层和所述顶电极之上，其中所述第二顶电极和所述第四顶电极分别电性连接至所述第一金属层的两条位线；
一第二金属层，设置于所述第一金属层之上，其中所述第一顶电极和所述第三顶电极分别电性连接至所述第二金属层的两条位线。
3.根据权利要求2所述的电阻式随机存取存储器结构，其特征在于，所述第一金属层的所述两条位线在一第一方向上延伸，且所述第二金属层的所述两条位线在一第二方向上延伸，所述第二方向不平行于所述第一方向。
4.根据权利要求1所述的电阻式随机存取存储器结构，其特征在于，所述底电极覆盖所述电阻转换层的上表面。
5.根据权利要求1所述的电阻式随机存取存储器结构，其特征在于，所述底电极的上表面、所述顶电极的各自上表面、与所述电阻转换层的上表面共平面。
6.一种电阻式随机存取存储器结构，其特征在于，包括：
一半导体衬底；
多层金属层，设置于所述半导体衬底之上；以及
一存储器单元，设置于所述半导体衬底之上且包括：
一底电极；
多个顶电极，沿着所述底电极的侧壁设置，其中所述多个顶电极在同一平面上且从所述底电极径向延伸；以及
一电阻转换层，设置于所述顶电极与所述底电极之间；
其中所述顶电极与所述多层金属层的至少两层电性连接；
所述顶电极包括一第一顶电极、一第二顶电极、一第三顶电极、和一第四顶电极；
所述第一顶电极与所述第三顶电极在一第一方向上对向设置，且所述第二顶电极与所述第四顶电极在一第二方向上对向设置，所述第二方向不平行于所述第一方向。
7.根据权利要求6所述的电阻式随机存取存储器结构，其特征在于，所述顶电极以所述底电极的中心的一旋转轴彼此旋转对称。
8.根据权利要求6所述的电阻式随机存取存储器结构，其特征在于，所述顶电极排列成一环形。
9.根据权利要求6所述的电阻式随机存取存储器结构，其特征在于，所述顶电极的数量等于或大于4。
10.根据权利要求6所述的电阻式随机存取存储器结构，其特征在于，所述存储器单元设置于所述多层金属层的第一层与第二层之间。
11.根据权利要求10所述的电阻式随机存取存储器结构，其特征在于，所述多层金属层的所述第一层包括一源极线，所述源极线与所述半导体衬底中的一源极区电性连接。
12.根据权利要求10所述的电阻式随机存取存储器结构，其特征在于，所述顶电极中的两个电性连接至所述多层金属层的所述第二层，且所述顶电极中的两个电性连接至所述多层金属层的第三层。
CN201910261072.4A 2019-04-02 2019-04-02 电阻式随机存取存储器结构 Active CN111769132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910261072.4A CN111769132B (zh) 2019-04-02 2019-04-02 电阻式随机存取存储器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910261072.4A CN111769132B (zh) 2019-04-02 2019-04-02 电阻式随机存取存储器结构

Publications (2)

Publication Number Publication Date
CN111769132A CN111769132A (zh) 2020-10-13
CN111769132B true CN111769132B (zh) 2023-06-02

Family

ID=72718819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910261072.4A Active CN111769132B (zh) 2019-04-02 2019-04-02 电阻式随机存取存储器结构

Country Status (1)

Country Link
CN (1) CN111769132B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264222A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory with Asymmetric Source and Drain
US20160225986A1 (en) * 2015-01-30 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd Resistive random access memory structure and method for forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8964442B2 (en) * 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
TWI603512B (zh) * 2015-07-03 2017-10-21 力晶科技股份有限公司 電阻式隨機存取記憶體結構
JP6430576B2 (ja) * 2017-04-19 2018-11-28 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264222A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory with Asymmetric Source and Drain
US20160225986A1 (en) * 2015-01-30 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd Resistive random access memory structure and method for forming the same

Also Published As

Publication number Publication date
CN111769132A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
CN107393902B (zh) 用于rram技术的金属接合方法
US9673391B2 (en) Resistance variable memory structure and method of forming the same
TWI796423B (zh) 記憶體裝置及其形成方法
US8941089B2 (en) Resistive switching devices and methods of formation thereof
CN110783452B (zh) 相变存储器结构、存储器器件及其形成方法、存储单元
US10103330B2 (en) Resistance variable memory structure
US8395192B2 (en) Single mask adder phase change memory element
TWI712155B (zh) 記憶體結構及其形成方法
US20190371857A1 (en) Resistive random-access memory array with reduced switching resistance variability
US20140091272A1 (en) Resistance variable memory structure and method of forming the same
US11094586B2 (en) Semiconductor device including interconnections having different structures and method of fabricating the same
US11737381B2 (en) Resistive random access memory and method of forming the same
US12075713B2 (en) Phase-change memory and method of forming same
CN111769132B (zh) 电阻式随机存取存储器结构
US10950789B2 (en) Resisitive random access memory structure and method for forming the same
TWI691035B (zh) 電阻式隨機存取記憶體結構
TWI778657B (zh) 場效電晶體及其製造方法
TWI857459B (zh) 電阻式記憶體裝置及其製造方法
US20230284540A1 (en) Resistive memory device with ultra-thin barrier layer and methods of forming the same
CN115472737A (zh) 存储装置以及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant