TWI778657B - 場效電晶體及其製造方法 - Google Patents

場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI778657B
TWI778657B TW110121062A TW110121062A TWI778657B TW I778657 B TWI778657 B TW I778657B TW 110121062 A TW110121062 A TW 110121062A TW 110121062 A TW110121062 A TW 110121062A TW I778657 B TWI778657 B TW I778657B
Authority
TW
Taiwan
Prior art keywords
layer
pair
channel layer
contact
active regions
Prior art date
Application number
TW110121062A
Other languages
English (en)
Other versions
TW202201557A (zh
Inventor
李泓緯
禮修 馬
世海 楊
林佑明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201557A publication Critical patent/TW202201557A/zh
Application granted granted Critical
Publication of TWI778657B publication Critical patent/TWI778657B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本揭露提供場效電晶體及其製造方法。所述場效應晶體管 包括在一通道層中的一對主動區、位於所述一對主動區之間的通道區、位於所述一對主動區的表面上的自對準鈍化層。

Description

場效電晶體及其製造方法
本發明的實施例是有關於場效電晶體及其製造方法。
在半導體工業中，一直希望增加積體電路的面密度，各別電晶體變得越來越小。然而，可以使各別的電晶體變小的速率正在趨緩。將週邊電晶體從前段製程(FEOL)移至後段製程(BEOL)可能是有利的，因為可以在BEOL上添加功能，同時可以在FEOL中獲得的寶貴的晶片面積。此外，對於BEOL整合而言，使用氧化物半導體製成的薄膜電晶體(thin film transistor，TFT)是理想選項，因為此類的薄膜電晶體可以在低溫下進行處理，故不會損壞先前製造的裝置。
本揭露的一實施例提供一種場效電晶體。場效電晶體包括一對主動區、通道區以及一對接觸通孔結構。一對主動區位於通道層上。通道區形成於通道層中，並位於一對主動區之間。一對接觸通孔結構，電連接到一對主動區。一對主動區與一對接觸通孔結構自對準。
本揭露的一實施例提供一種場效電晶體。場效電晶體包括一對接觸通孔結構、一對主動區以及通道區。一對主動區電連接至一對接觸通孔結構，並形成一對主動區堆疊。一對主動區與所述一對接觸通孔結構自對準。通道區形成於通道層中，並位於一對主動區之間。一對主動區設置於通道層的底表面上。
本揭露的一實施例提供一種場效電晶體的製造方法，包括：沉積字元線於緩衝層上方的溝渠中；沉積閘極介電層於所述字元線上；沉積半導體通道層於所述閘極介電層上；圖案化所述半導體通道層與所述閘極介電層；沉積金屬層於所述半導體通道層上，其中所述金屬層與所述半導體通道層直接接觸；退火與所述半導體通道層直接接觸的所述金屬層，以形成主動區；以及形成接觸通孔結構，其中所述主動區與所述接觸通孔結構自對準。
8、SB:基底
12:淺溝渠隔離結構
14、117:主動區
15:半導體通道
18:金屬-半導體合金區
20:閘極結構
26:介電閘極間隔物
22、24、28:閘極堆疊
30:內連層介電層
31A、31B、32~37、109、116L、116:介電層
41V~47V、119:接觸通孔結構
41L~46L:金屬線
47B:接合墊
50:記憶體陣列區
52:邏輯區
75:互補式金屬氧化物半導體(CMOS)電路
95:陣列
10、120L:材料層
L0~L7:內連層結構
100、200、300:電晶體
101:光阻層
102:介電層、絕緣層、緩衝層
103:溝渠
109:內連層介電層
110:字元線
111:接觸通孔
113:金屬層
115、121:保護層
116:閘極介電質
116L:閘極介電材料毯覆層
117:主動區
119:接觸通孔結構
120:半導體通道層
120C:通道區
400、500:方法
401、402、404、406、408、410、502、504、506、508、510、512、514:步驟
hd1:第一水平方向
hd2:第二水平方向
結合附圖閱讀以下詳細描述時，能最好地理解本揭露的各方面。請注意，根據本行業中的標準慣例，各種構件未按比例繪製。事實上，為使論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1A是根據本揭露一實施例於形成薄膜電晶體陣列之前的第一示範性結構的垂直截面圖。
圖1B是根據本揭露一實施例於形成後段製程電晶體期間的第一示範性結構的垂直截面圖。
圖1C是根據本揭露一實施例於形成上層金屬互連結構之後的第一示範性結構的垂直截面圖。
圖2A是根據本揭露不同實施例於基底上方沉積第一介電層之後的電晶體的中間結構的平面圖。
圖2B是根據本揭露不同實施例沿圖2A的線A-A’所繪的垂直截面圖。
圖3A是根據本揭露不同實施例於第一介電層形成字元線溝渠之後的電晶體的中間結構的平面圖。
圖3B是根據本揭露不同實施例沿圖3A的線A-A’所繪的垂直截面圖。
圖4A是根據本揭露不同實施例於字元線溝渠中沉積金屬填充材料以形成字元線之後的電晶體的中間結構的平面圖。
圖4B是根據本揭露不同實施例沿圖4A的線A-A’所繪的垂直截面圖。
圖5A是根據本揭露不同實施例於沉積閘極介電毯覆層和半導體通道毯覆層材料之後的電晶體的中間結構的平面圖。
圖5B是根據本揭露不同實施例沿圖5A的線A-A’所繪的垂直截面圖。
圖6A是根據本揭露不同實施例於圖案化閘極介電毯覆層和半導體通道毯覆層之後的電晶體的中間結構的平面圖。
圖6B是根據本揭露不同實施例沿圖6A的線A-A’所繪的垂直截面圖。
圖7A是於圖6A和圖6B的中間結構上方形成內連層介電層(ILD)之後的電晶體的中間結構的平面圖。
圖7B是根據本揭露不同實施例沿圖7A的線A-A’所繪的垂直截面圖。
圖8A是在內連層介電層中形成接觸通孔之後的電晶體的中間結構的平面圖。
圖8B是根據本揭露不同實施例沿圖8A的線A-A’所繪的垂直截面圖。
圖9A是根據本揭露不同實施例於圖8A和8B所示的中間結構上方沉積金屬層之後的電晶體的中間結構的平面圖。
圖9B是根據本揭露不同實施例沿圖9A的線A-A’所繪的垂直截面圖。
圖10A是根據本揭露一實施例於加熱圖9A和9B中所示的中間結構以使金屬與內連層介電層和通道層反應之後的電晶體的中間結構的平面圖。
圖10B是根據本揭露不同實施例沿圖10A的線A-A’所繪的垂直截面圖。
圖11A是根據本揭露一實施例於接觸通孔中形成接觸結構之後的電晶體的中間結構的平面圖。
圖11B是根據本揭露不同實施例沿圖11A的線A-A’所繪的垂直截面圖。
圖12是根據本揭露一實施例的圖11A和11B的電晶體的頂視圖。
圖13A是根據本揭露的替代實施例於圖案化的閘極介電層和圖案化的通道層上方形成下保護層之後的電晶體的中間結構的平面圖。
圖13B是根據本揭露的替代實施例沿圖13A的線A-A’所繪的垂直截面圖。
圖14A是根據本揭露的替代實施例於內連層介電層中形成接觸通孔之後的電晶體的中間結構的平面圖。
圖14B是根據本揭露的替代實施例沿圖14A的線A-A’所繪的垂直截面圖。
圖15A是根據本揭露的替代實施例於圖14A和圖14B所示的中間結構上方沉積金屬層之後的電晶體的中間結構的平面圖。
圖15B是根據本揭露的替代實施例沿圖15A的線A-A’所繪的垂直截面圖。
圖16A是根據本揭露的替代實施例於加熱圖15A和圖15B所示的中間結構以使金屬與內連層介電層和通道層反應之後的電晶體的中間結構的平面圖。
圖16B是根據本揭露的替代實施例沿圖16A的線A-A’所繪的垂直截面圖。
圖17A是根據本揭露的替代實施例於接觸通孔中形成接觸結構之後的電晶體的中間結構的平面圖。
圖17B是根據本揭露的替代實施例沿圖17A的線A-A’所繪的垂直截面圖。
圖18是根據本揭露一實施例形成覆蓋有一金屬層的接觸通孔結構的垂直截面圖。
圖19是根據本揭露一實施例於圖18的中間結構上形成通道層的垂直截面圖。
圖20是根據本揭露一實施例加熱圖19的中間結構以使金屬層與通道層反應的垂直截面圖。
圖21是根據本揭露一實施例於圖20的中間結構上方形成閘 極介電層的垂直截面圖。
圖22是根據本揭露一實施例於圖21的中間結構上方形成閘極電極/字元線的垂直截面圖。
圖23是根據本揭露一實施例於圖22的中間結構上方形成內連層介電層的垂直截面圖。
圖24是本揭露的方法的概括處理步驟的流程圖。
圖25是本揭露的方法的替代處理步驟的流程圖。
以下揭露內容提供用於實現所提供的主題的諸多不同的實施例或示例的不同特徵。下文闡述組件及排列的特定示例以簡化本揭露。當然，這些僅是示例，而非為了限制。在下面的描述中，在第二特徵之上或上方的第一特徵的形成可以包括第一和第二特徵形成為直接接觸的實施例，也可以包括在第一和第二特徵之間可以形成附加特徵，以使第一和第二特徵可以不直接接觸的實施例。另外，本揭露可以在各個實例中重複使用元件符號和/或字母。重複的目的是為了簡單明了，並且其本身並不指示所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述，在本文中可以使用諸如「在……之下(beneath)」、「在……下方(below)」、「下部(lower)」、「在……上方(above)」、「上部(upper)」之類的空間相對術語，以便於描述如圖所示一個元素或特徵與另一元素或特徵的關係。除了在圖中所描述的方位以外，空間相對術語還旨在囊括裝置 在使用或操作中的不同定向。設備可以以其他方式定向(旋轉90度或以其他定向)，並且本文中使用的空間相對描述語可以同樣地被相應地解釋。
本揭露是有關於半導體裝置，其中本揭露多個實施例特別是有關於具有自對準主動區和與電晶體的接觸通孔結構對準的自對準保護層的場效電晶體。自對準主動區和自對準保護層可保護主動區117，並有助於摻雜自對準主動區117。在不同實施例中，所述電晶體可以是其自對準鈍化層位於通道層頂部的一底閘極場效電晶體。在其他實施例中，所述電晶體可以是其位於通道層底部的自對準鈍化區的一頂閘極場效電晶體。在不同實施例中，所述電晶體包括與接觸通孔結構對準的自對準保護層。在其他實施例中，所述電晶體可包括在通道層上方的一附加下保護層。
在某些應用中，電晶體可於後段製程製造。藉由在後段製程製造電晶體，可以在BEOL上添加功能，同時可以在FEOL中獲得的寶貴的晶片面積。此外，對於BEOL的整合而言，由氧化物半導體製成的電晶體是理想選項選項，因為此類的電晶體可以在低溫進行處理，故不會損壞先前製造的裝製。雖然在後段製程製造電晶體可以保護電晶體免受多種惡劣條件的影響，但在形成其他後段製程裝置的期間，後段製程電晶體仍可能受到周遭環境中的氣體影響。好比說，後段製程的電晶體可能會暴露於周圍環境中的電漿和空氣中。在周圍環境中，如氫氣之類的氣體可能會破壞後段製程的電晶體的層，並降低製造裝置的效率。因此，本文所述的各實施例試圖藉由結合自對準鈍化層以保護通道區來保護電晶體。
圖1A，其根據本揭露不同實施例繪示了於形成記憶體結構陣列之前的第一示範性結構。第一示範性結構包括基底8，其包括半導體材料層10。基底8可包括塊狀半導體基底，例如矽基底，其中半導體材料層10從基底8的頂表面連續延伸至基底8的底表面，或者可包括絕緣層上半導體，其包括半導體材料層10作為頂部半導體層來上覆埋入的絕緣層(例如氧化矽層)。上述示範性結構可包括各種裝置區域，其可包括記憶體陣列區50，其中至少一個陣列的非揮發性記憶體單元可隨後形成。
舉例來說，上述至少一個非揮發性記憶體單元陣列可以包括電阻式隨機存取記憶體(resistive random-access memory，RRAM或ReRAM)、磁/磁阻隨機存取記憶體(magnetic/magneto-resistive random-access memory，MRAM)、鐵電隨機存取記憶體(ferroelectric random-access memory，FeRAM)和相變記憶體(phase-change memory，PCM)等裝置。該示範性結構還可以包括周邊邏輯區52，非揮發性記憶體單元的每個陣列與包括場效電晶體(field effect transistor，FET)的周邊電路之間的電連接可隨後形成於周邊邏輯區52中。記憶體陣列區50和周邊邏輯區52的區域可以用來形成周邊電路的各種元件。
在前段製程操作期間，可以在半導體材料層10上和/或之中形成諸如場效應電晶體(FET)之類的半導體裝置。例如，經由形成淺溝渠並隨後用諸如氧化矽的介電材料填充該淺溝渠，淺溝渠隔離結構12可以形成在半導體材料層10的上部中。其他合適的介電材料均在本揭露的預期範圍內。經由進行掩蔽離子植入製 程，可以在半導體材料層10的上部的各個區域中形成各種摻雜井(未明確示出)。
藉由沉積和圖案化閘極介電層、閘極層和閘極頂蓋介電層，閘極結構20可形成於基底8的頂表面上方。每個閘極結構20可以包括閘極介電層22、閘極24和閘極頂蓋介電質28的垂直堆疊，其在本文中稱之為閘極堆疊(22、24、28)。可執行離子植入製程來形成延伸植入區，其可包括源極延伸區和汲極延伸區。介電閘極間隙壁26可以形成在閘極堆疊(22、24、28)周圍。每個組裝的閘極堆疊(22、24、28)和介電閘極間隙壁26構成閘極結構20。可以執行額外的離子植入製程，額外的離子植入製程使用閘極結構20作為自對準植入罩幕以形成深層主動區。這種深層主動區可以包括深層源極區和深層汲極區。深層主動區的上部可以與延伸植入區的一部分重疊。延伸植入區和深層主動區的每種組合可以構成主動區14。取決於電偏壓，主動區14可以是源極區或汲極區。半導體通道15可形成於相鄰的一對主動區14之間的每個閘極堆疊(22、24、28)下方。金屬半導體合金區18可形成於每個主動區14的頂表面上。場效電晶體可形成於半導體材料層10上。每個場效電晶體皆可包括閘極結構20、半導體通道15、一對主動區14(其中一個作為源極區，且另一個作為汲極區)以及可選的金屬半導體合金區18。互補式金屬氧化物半導體(CMOS)電路75可以提供於半導體材料層10上，其可包括隨後形成的電晶體(例如薄膜電晶體)陣列的周邊電路。
隨後可形成各種內連層結構，其可以在形成鰭式背閘極場效電晶體陣列之前形成。內連層結構在本文中被稱為下部內連層結構(L0，L1，L2)。在可以隨後在兩層內連層金屬線的上方形成電晶體的二維陣列的實施例中，下部內連層結構(L0，L1，L2)可以包括接觸層結構L0、第一內連層結構L1和第二內連層結構L2。接觸層結構L0可包括平坦化介電層31A以及各種接觸件通孔結構41V。平坦化介電層31A包括諸如氧化矽的平坦化介電質。各種接觸件通孔結構41V接觸主動區14或閘極24中的相應一個，且形成於平坦化介電層31A內。第一內連層結構L1包括第一內連層介電層31B以及形成於第一內連層介電層31B內的第一金屬線41L。第一內連層介電層31B也稱為第一線層(first line-level)介電層。第一金屬線41L可以接觸相應的一個接觸件通孔結構41V。第二內連層結構L2包括第二內連層介電層32，第二內連層介電層32可以包括第一通孔層介電材料層和第二線層(second line-level)介電材料層或線-通孔層(line-and-via-level)介電材料層的堆疊。第二內連層介電層32可以在其中形成有第二內連層金屬內連結構(42V，42L)，且第二內連層金屬內連結構(42V、42L)包括第一金屬通孔結構42V和第二金屬線42L。第二金屬線42L的頂表面可以與第二內連層介電層32的頂表面共面。
請參考圖1B，非揮發性記憶體單元和選擇器裝置的陣列95可形成於第二內連層結構L2上方的記憶體陣列區50中。非揮發性記憶體單元和選擇器裝置的陣列95的結構和製程步驟的細節將在下面詳細描述。第三內連層介電層33可以在於非揮發性記憶 體單元和選擇器裝置的陣列95的形成期間形成。在非揮發性記憶體單元和選擇器裝置的陣列95的層上形成的所有結構的集合，在本文中被稱之為第三內連層結構L3。
請參考圖1C，第三內連層金屬內連結構(43V，43L)可形成於第三內連層介電層33內。第三內連層金屬內連結構(43V，43L)可包括第二金屬通孔結構43V和第三金屬線43L。隨後可形成額外的內連層結構，本文稱之為上內連層結構(L4，L5，L6，L7)。例如，上內連層結構(L4、L5、L6、L7)可包括第四內連層結構L4、第五內連層結構L5、第六內連層結構L6和第七內連層結構L7。第四內連層結構L4可包括第四內連層介電層34，該第四內連層介電層34在其中形成有第四內連層金屬內連結構(44V，44L)，該第四內連層金屬內連結構(44V，44L)可包括第三金屬通孔結構44V和第四金屬線44L。第五內連層結構L5可包括第五內連層介電層35，該第五內連層介電層35在其中形成有第五內連層金屬內連結構(45V，45L)，該第五內連層金屬內連結構(45V，45L)可以包括第四金屬通孔結構45V和第五金屬線45L。第六內連層結構L6可包括第六內連層介電層36，該第六內連層介電層36在其中形成有第六內連層金屬內連結構(46V，46L)，該第六內連層金屬內連結構(46V，46L)可包括第五金屬通孔結構46V和第六金屬線46L。第七內連層結構L7可包括第七內連層介電層37，該第七內連層介電層37在其中形成有第六金屬通孔結構47V(其為第七內連層金屬內連結構)和金屬接合墊47B。金屬接合墊 47B可配置用於焊料接合(可採用C4球接合或打線接合)，亦可配置用於金屬對金屬的接合(例如銅對銅的接合)。
每個內連層介電層皆可稱為內連層介電(interconnect level dielectric，ILD)層30。每個內連層金屬內連結構皆可被稱為金屬內連結構40。金屬通孔結構和位於同一內連層結構(L2-L7)中的上覆金屬線的每個連續組合可以使用兩個單鑲嵌製程依次形成為兩個不同的結構，也可以採用雙鑲嵌製程同時形成為一個整體結構。每個金屬內連結構40可包括相應的金屬襯墊(例如厚度在2nm至20nm範圍內的TiN、TaN或WN層)和相應的金屬填充材料(例如鎢、銅、鈷、鉬、釕、其他元素金屬或其合金或其組合)。用作金屬襯和金屬填充材料的其他合適的材料均在本揭露的預期範圍內。各種蝕刻停止介電層和介電質覆蓋層可插入在垂直地相鄰的一對ILD層30之間，或者可以合併到一個或多個ILD層30中。
儘管採用一個非揮發性記憶體單元和選擇器裝置的陣列95可形成為第三內連層結構L3的構件的實施例描述本揭露，但是各實施例明確預期非揮發性記憶體單元和選擇器裝置的陣列95可形成為任何其他內連層結構(例如L1-L7)的構件。此外，儘管使用形成八個內連層結構內連層結構的集合的實施例描述了本揭露，但是本文明確地設想了使用不同數量的內連層結構的實施例。另外，本文明確設想了其中可以在記憶體陣列區50中的多個內連層結構內提供兩個或多個非揮發性記憶體單元和選擇器裝置的陣列95的實施例。雖然本揭露使用可以在單個內連層結構中形成非 揮發性記憶體單元和選擇器裝置的陣列95的實施例來描述，在一些實施例中，但是本揭露各實施例明確設想非揮發性記憶體單元和選擇器裝置的陣列95可於兩個垂直相鄰的內連層結構上方形成。
傳統的電晶體包括與通道層接觸並與閘極重疊的源極和汲極，而閘極藉由閘極絕緣層與通道分隔。然而，在製造期間，通道層的通道區可能因例如沉積製程電漿及/或接觸空氣等製程狀況而劣化。另外，N+型摻雜區的形成也可能不易精確控制。
圖2A是根據本揭露不同實施例於基底上沉積第一介電層之後的電晶體的中間結構的平面圖。圖2B是根據本揭露不同實施例沿圖2A的線A-A’所繪的垂直截面圖。參考圖2A和2B，第一介電層102可沉積在基底SB上。基底SB可以是任何合適的基底，例如塑膠、玻璃或半導體基底，並且可包括在前段製程期間形成的控制元件。在一些實施例中，基底SB可以是內連層介電(ILD)層，如內連層介電(ILD)層33。在其他實施例中，基底SB可以是形成於半導體基底(未繪示)上的緩衝層或整合半導體裝置的後段製程(BEOL)部分的絕緣層。第一介電層102可以是如氧化矽的絕緣材料或介電材料。可使用任何合適的沉積製程來沉積第一介電層102。在本文中，合適的沉積製程可包括化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿CVD(HDPCVD)、金屬有機CVD(MOCVD)、電漿增強CVD(PECVD)、濺鍍、雷射燒蝕等。在其他實施例中，第一介電層102可自下方的矽基底層培養而來。
圖3A是根據本揭露不同實施例於第一介電層形成字元線溝渠之後的電晶體的中間結構的平面圖。圖3B是根據本揭露不同實施例沿圖3A的線A-A’所繪的垂直截面圖。參考圖3A和圖3B，光阻層101可施加於第一介電層102上方。光阻層101可以被微影圖案化以形成線和間隔圖案，該線和間隔圖案包括沿著第一水平方向hd1延伸的光阻材料條，可執行非等向性蝕刻製程來蝕刻第一介電層102未掩蓋的部分。沿著第一水平方向hd1延伸的字元線溝渠103可形成於未被光阻材料條掩蓋的區域中。非等向性蝕刻製程可使用任何合適的蝕刻製程，如濕蝕刻製程或乾蝕刻製程。光阻層101可隨後被去除(例如藉由灰化)。
圖4A是根據本揭露不同實施例於字元線溝渠中沉積金屬填充材料以形成字元線之後的電晶體的中間結構的平面圖。圖4B是根據本揭露不同實施例沿圖4A的線A-A’所繪的垂直截面圖。請參考圖4A和圖4B，導電金屬填充材料可沉積於第一介電層102上方以填充字元線溝渠103。接著，可對第一介電層102和字元線110的上表面執行平坦化製程(例如化學機械平坦化(chemical-mechanical planarization，CMP))並且從第一介電層102和字元線溝渠103的上表面去除任何多餘的導電金屬填充材料。字元線110可使用本文所述任何合適的沉積方法並由任何合適的導電金屬填充材料形成。例如，字元線110可由銅、鋁、鋯、鈦、氮化鈦、鎢、鉭、氮化鉭、釕、鈀、鉑、鈷、鎳、銥、其合金之類的形成。其他合適的導電金屬填充材料亦在本揭露的所擬議的範圍內。
圖5A是根據本揭露不同實施例於沉積閘極介電毯覆層和半導體通道毯覆層材料之後的電晶體的中間結構的平面圖。圖5B是根據本揭露不同實施例沿圖5A的線A-A’所繪的垂直截面圖。請參考5A和圖5B，閘極介電材料毯覆層116L和半導體材料毯覆層120L可沉積於第一介電層102上以覆蓋字元線110。具體來說，閘極介電毯覆層116L可由任何合適的材料形成，如SiO2、HfO2、Al2O3、Ta2O5、ZrO2、TiO2及其組合。閘極介電毯覆層可用以上所論述的關於第一介電層102的任何合適的沉積製程來沉積而成。連續的閘極介電毯覆層116L的厚度可在約5埃至約500埃的範圍內。
如本文所述，可使用任何合適的沉積製程來沉積半導體通道材料毯覆層120L。半導體通道材料毯覆層120L可以是半導體材料。舉例來說，半導體通道材料毯覆層120L可包括多晶矽、非晶矽或金屬氧化物半導體材料，例如銦鎵鋅氧化物(IGZO)、銦錫氧化物(ITO)、InWO、InZnO、InSnO、GaOx、InOx等；然而，其他合適的半導體材料亦在本揭露所預期的範圍內。連續的通道層120L的厚度可以在約5埃至約500埃的範圍內。連續閘極介電層116L和連續的通道層120L可藉由如化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或原子層沉積等任何合適的製程來製造。
圖6A是根據本揭露不同實施例於圖案化閘極介電毯覆層和半導體通道毯覆層之後的電晶體的中間結構的平面圖。圖6B是根據本揭露不同實施例沿圖6A的線A-A’所繪的垂直截面圖。 請參考圖6A和圖6B，半導體通道材料毯覆層120L可圖案化以形成半導體通道120。具體來說，光阻層101可施加於半導體通道材料毯覆層120L上方。光阻層101可以被微影圖案化以形成線圖案，其包括沿著第二水平方向hd2延伸的光阻材料條。可執行非等向性蝕刻製程以蝕刻半導體通道材料毯覆層120L未被掩蓋的部分。可形成半導體通道120和閘極介電質116，兩者皆沿第二水平方向hd2延伸於未被光阻材料條掩蓋的區域內。非等向性蝕刻製程可使用任何合適的蝕刻製程，例如濕蝕刻製程或乾蝕刻製程。光阻層101隨後可以被去除(例如藉由灰化)。
如圖6A和圖6B所示，閘極介電層116亦可被蝕刻。然而，在其他實施例中，半導體通道材料毯覆層120L可選擇性地蝕刻至閘極介電層(也就是說，閘極介電層116L可保持實質上未經蝕刻)。
請參考圖7A和圖7B，內連層介電層109可形成於圖7A和圖7B所示的中間結構上。內連層介電層109可以由二氧化矽、氟化矽玻璃(FSG)、硼矽酸鹽玻璃(BSG)和/或其他絕緣材料製成。
請參考圖8A和圖8B，在形成內連層介電層109之後，接觸通孔111可以形成在內連層介電層109中。舉例來說，光阻層(未標示於圖中)可施加於內連層介電層109上。光阻層可以被微影圖案化，以形成用於接觸通孔111的開口。可執行非等向性蝕刻製程蝕刻內連層介電層109未被掩蓋的部分，並形成接觸通孔於未被光阻材料條掩蓋的區域中。這些接觸通孔可以在第二水 平方向hd2上被間隔開來。接觸通孔111延伸直至圖案化的通道層120，藉此暴露出部分的圖案化的通道層120。非等向性蝕刻製程可為任何合適的蝕刻製程，例如濕蝕刻製程或乾蝕刻製程。光阻層可隨後被去除(例如藉由灰化)。
如圖9A和圖9B所示，金屬層113可共形地沉積在圖8A和圖8B所示的中間結構上。金屬層113可由任何可與圖案化的通道層120和內連層介電層109反應的材料所製成。在不同實施例中，金屬層包括鋁，且可藉由CVD、PECVE、ALD或任何其他合適的製程來沉積金屬層113。金屬層113的厚度可以在1nm至20nm的範圍間，儘管更薄或更厚的厚度亦可能被使用。
請參考圖10A和圖10B，圖9A和圖9B所示的中間結構可在有氧的情況下經歷退火製程，其中金屬層113被加熱到與圖案化的通道層120和周圍環境中的氧反應。在一個實施例中，圖案化的通道層120包括IGZO，而金屬層113包括Al。在此實施例中，圖案化的通道層120與金屬層113接觸的部分與金屬層113反應，並在圖案化的通道層120上方形成了包括AlOx-1nOx-ZnOx的自對準主動區117。通道區120C位於一對自對準主動區117之間。此反應可導致氧空缺在自對準主動區117中形成，這可導致自對準主動區117變為n+型摻雜區。另外，不直接與通道層接觸的金屬層113可以與退火的氧氣反應以在接觸通孔111的側壁上形成氧化鋁層(Al2O3)的自對準鈍化保護層115。自對準鈍化保護層115與接觸通孔111對準，並因而與主動區117自對準。另 外，如圖10A和10B所示，自對準鈍化保護層115也可以保護內連層介電層109的頂表面。
如圖11A和圖11B所示，可藉由用導電材料填充接觸通孔111中的剩餘空間來形成接觸通孔結構119。接觸通孔結構119可電連接到主動區117。示例性導電材料包括TiN、TaN和/或WN、W、Cu、Co、Mo、Ru、其他元素金屬、合金及其組合。如此一來，實施例電晶體100可被完成。如圖所示，電晶體100是底閘極場效電晶體。在形成接觸通孔結構119之後，可選擇性地進行一平坦化步驟。可執行平坦化步驟(例如化學機械拋光)以去除接觸通孔結構119的任何多餘的導電材料。另外，內連層介電層109的頂表面和接觸通孔結構119的頂表面是可以是共面的。
圖12是圖11A和圖11B所示的電晶體100的俯視圖，其中未示出內連層介電層109從而可以看到電晶體100的細節。有繪示電晶體100內處於不同水平的結構的輪廓。如圖所示，自對準鈍化保護層115圍繞著接觸通孔結構119。另外，圖案化的通道層120在第二水平方向hd2上橫向延伸，並使位於接觸通孔結構119下方在圖案化的通道層120中的主動區117超過接觸通孔結構119。接觸通孔結構119和下方的主動區117可沿著第二水平方向hd2被間隔開。閘極電極/字元線110可沿著垂直於第二水平方向hd2的第一水平方向hd1延伸。
圖13A至圖17B繪示了電晶體的替代實施例及其製造方法。請參考圖13A和圖13B，在去除光阻層101之後，可在圖6A和圖6B所示的中間結構上方形成一下保護層121。在圖13A中示 出了位於下方的圖案化的通道層120和下方的閘極介電層116的輪廓。在不同實施例中，下保護層121可以共形地沉積在圖案化的通道區120上方。下保護層121與自對準鈍化保護層115由相同的材料製成，意即下保護層121可由Al2O3製成。然而，下保護層121亦可由任何合適的材料製成。
如圖14A和圖14B所示，內連層介電層109可沉積在圖13A和圖13B所示的中間結構上，接著在內連層介電層109中形成接觸通孔111。在不同實施例中，接觸通孔111穿過下保護層121而延伸至圖案化的通道層120的頂表面。接觸通孔111可透過單個蝕刻步驟或者是一系列連續的蝕刻步驟形成。另外，接觸通孔111可藉由濕蝕刻、乾蝕刻或其組合來形成。
如圖15A和圖15B所示，金屬層113可共形地沉積在圖14A和圖14B所示的中間結構上。如上述圖9A和圖9B所示的實施例，金屬層113可以用任何合適的金屬製成。在不同實施例中，金屬層113可包括Al或其合金。
如圖16A和圖16B所示，圖15A和圖15B中的中間結構可以在氧氣氛中進行退火製程，其中金屬層113可被加熱以與圖案化的通道層120和環境中的氧反應。在一個實施例中，圖案化的通道層120包括IGZO，且金屬層113包括Al。在此實施例中，圖案化的通道層120與金屬層113接觸的部分與金屬層113反應，並在圖案化的通道層120中形成包括AlOx-InOx-ZnOx的自對準主動區117。通道區120C位於一對主動區117之間。此反應可導致氧空缺在自對準主動區117中形成，並可導致自對準主動區117變 為n+型摻雜區。此外，不直接與通道層接觸的金屬層113與退火氧氣反應，並在接觸通孔111的側壁上形成氧化鋁層(Al2O3)的自對準鈍化保護層115。自對準鈍化保護層115與接觸通孔111對準，並因此與主動區117自對準。此外，如圖16A和16B所示，自對準鈍化保護層115還可保護內連層介電層109的頂表面。
如圖17A和圖17B所示，可藉由將導電材料填進接觸通孔111中的剩餘空間來形成接觸通孔結構119。接觸通孔結構119可電連接到主動區117。示例性導電材料包括TiN、TaN和/或WN、W、Cu、Co、Mo、Ru、其他元素金屬、合金及其組合。如此一來，便完成了實施例電晶體200。如圖所示，電晶體200是底閘極場效電晶體。在形成接觸通孔結構119之後，可選擇性地執行一平坦化步驟。平坦化步驟(例如化學機械拋光)可被執行以去除接觸通孔結構119上任何多餘的導電材料。另外，內連層介電層109的頂表面和接觸通孔結構119的頂表面可以為共面，這導致電晶體200在一部分的圖案化通道層120上方具有自對準主動區117，在剩餘的圖案化通道層120的上方具有下保護層121，且具有與接觸通孔結構119對準的自對準鈍化保護層115。
圖18至圖23繪示了另一實施例的電晶體及其製造方法。如圖18所示，接觸通孔結構119可形成於絕緣層102(例如緩衝層)的表面上。接觸通孔結構119可藉由以下步驟形成：首先沉積連續的導電材料層；接下來，在連續的導電材料層上沉積金屬層113，並在金屬層113上沉積光阻層(未示出)，並對其圖案化。可以透過如濕蝕刻或乾蝕刻來去除金屬層113和連續的導電材料層 的未被光阻層掩蓋的部分。剩餘的結構可稱作主動區堆疊，其包括接觸通孔結構119和金屬層113。如此一來，便形成了一對主動區堆疊。
圖19中，一連續的通道層120L共形地沉積在圖18所示的中間結構上，並對其圖案化，以形成圖案化的通道層120。因此，接觸通孔結構119形成於金屬層113和圖案化的通道層120下方。連續的通道層120L可藉由以下步驟而圖案化：首先，先在連續的通道層120L上方沉積光阻層(未示出)，並對其圖案化。去除連續的通道層120L的未被掩蓋的部分，以形成圖案化的通道層120。如圖19所示，接觸通孔結構119在其三個側面上接壤圖案化的通道層120。
如圖20所示，圖19的中間結構經退火製程而加熱此結構，使金屬層113與部分的圖案化的通道層120反應，以形成與圖案化的通道層120的底表面接觸的自對準主動區117。如同先前的實施例，氧空缺區可在與自對準主動區117相鄰的圖案化通道層120中形成，從而形成n+主動區117。
如圖21所示，可以在圖20所示的中間結構上方形成一連續的閘極介電層116L。連續閘極介電層116L可藉由任何合適的製程(如CVD、PECVD或ALD)來形成。連續閘極介電層116L可由任何合適的材料製成，如SiO2、HfO2、Al2O3、Ta2O5、ZrO2、TiO2或其組合。
如圖22所示，可在圖21的中間結構上形成閘極電極/字元線110。閘極電極/字元線110可藉由以下步驟形成：首先，在連續閘極介電層116L上沉積光阻層(未示出)並圖案化所述光阻層。接著，將閘極材料沉積於圖案化的光阻層上方。連續閘極介電層116L所暴露的表面上的閘極材料便形成閘極電極/字元線110。多餘的閘極材料可與光阻一起在剝離製程中去除。
如圖23所示，可以在圖22的中間結構上方形成內連層介電層109。在形成內連層介電層109之後，可以平坦化(例如透過化學機械拋光的製程)內連層介電層109。以此種方式，實施例電晶體300可被完成。如圖所示，電晶體300是頂閘極場效電晶體，有時也被稱為前閘極場效電晶體。
圖24是製造場效電晶體100和場效電晶體200的概括方法400。請參考圖24，方法400包括將金屬字元線110沉積於形成於緩衝層102中的溝渠中的步驟401。所述方法可更包括將閘極介電層116沉積於字元線110和緩衝層102上方的步驟402。請參照步驟404，所述方法還包括：將半導體通道層120沉積於緩衝層102上方。請參照步驟406，所述方法包括：將金屬層113沉積於圖案化的半導體通道層120和接觸通孔結構119之間，其中金屬層113與半導體通道層120直接接觸。請參照步驟408，所述方法包括：對與圖案化的半導體通道層120直接接觸的金屬層113進行退火，以形成與接觸通孔結構119自對準的主動區117。請參照步驟410，所述方法包括：形成接觸通孔結構119。在一些實施例中，所述方法可進一步包括以下操作：將內連層介電層109形成 於圖案化的半導體通道層120上方，將接觸通孔111形成於內連層介電層109中，接觸通孔111暴露出部分的圖案化的半導體通道層120的頂表面，其中將金屬層113沉積於圖案化的半導體通道層120和接觸通孔結構119之間的步驟包括：將金屬層113共形地沉積於內連層介電層109、接觸通孔111的側壁、暴露的部分的圖案化的半導體通道層120的頂表面的上方；且其中退火與圖案化的半導體通道層120直接接觸的金屬層113更進一步形成了設置於接觸通孔111的側壁上的自對準鈍化保護層115。在一些實施例中，形成接觸通孔結構119的步驟包括：在對與圖案化的半導體通道層120直接接觸的金屬層113進行退火之後，將導電材料沉積於接觸通孔111中。在一些實施例中，所述方法可包括在圖案化的半導體通道層120上方形成下保護層121。
在一些實施例中，退火與圖案化的半導體通道層120直接接觸的金屬層113的操作可執行於沉積閘極介電層116之前。
圖25繪示了製造替代的場效電晶體300的替代方法500。如圖25所示，方法500包括在緩衝層102上方沉積並形成接觸通孔結構119的步驟502。請參考步驟504，所述方法更包括：將金屬層113沉積於接觸通孔結構119上方。請參考步驟506，所述方法可包括：在接觸通孔結構119、金屬層113、緩衝層102上方，沉積並圖案化半導體通道層120，使得金屬層113位於圖案化的半導體通道層120與接觸通孔結構119之間。更進一步，金屬層113可直接與半導體通道層120接觸。請參考步驟508，所述方法包括：退火與圖案化的半導體通道層120直接接觸的金屬層113，以 形成與接觸通孔結構119自對準的主動區117。請參考步驟510，所述方法包括：在圖案化的半導體通道層120和主動區117上方，透過任何合適的製程來沉積連續的閘極介電層116L。請參考步驟512，所述方法包括：在連續閘極介電層116L上，沉積閘極電極/字元線110。請參考步驟514，所述方法可包括：在閘極電極/字元線110和連續閘極介電層116L上方，沉積並平坦化內連層介電層109。
本揭露涉及半導體元件，並且具體地涉及場效電晶體100與場效電晶體200。本揭露實施例涉及包括形成在通道層120上方的一對主動區117的場效電晶體100與場效電晶體200。場效電晶體100、場效電晶體200、場效電晶體300可包括形成於通道層120L中的通道區120C，其中通道區120C位於一對主動區117之間。場效電晶體100與場效電晶體200可進一步包括電連接到一對主動區117的一對接觸通孔結構119，其中主動區117與接觸通孔結構119自對準。
在本揭露實施例中，一對主動區117可包括自對準的n+型摻雜區。其他實施例可以進一步包括設置在接觸通孔結構119的側壁上的一自對準鈍化保護層115。在一些實施例中，金屬層113可包括位於通道層120和形成於通道層120上方的內連層介電層109之間的下部鈍化保護層121，其中下部鈍化保護層121與自對準鈍化保護層115包括相同材料。在本揭露的一實施例中，一對主動區117可設置在通道層120的頂表面上和接觸通孔結構119 的底表面上。在本揭露的一實施例中，通道層120包括銦鎵鋅氧化物，且主動區117包括AlOx-InOx-ZnOx。
其他實施例涉及場效電晶體300。場效電晶體300可包括一對接觸通孔結構119、電連接到所述對接觸通孔結構119的一對主動區117，從而形成一對主動區堆疊，其中一對主動區117與接觸通孔結構119自對準。場效電晶體300還可包括形成於通道層120L中的通道區120C，其中通道區120C位於一對主動區117之間。一對主動區117可設置於通道層120的底表面上。在場效電晶體300的另一實施例中，所述對主動區堆疊元件可在其三個側面上接壤通道層120。在場效電晶體300的另一實施例中，一對主動區包括自對準的n+型摻雜區。在場效電晶體300的另一實施例中，一對主動區117可設置於接觸通孔結構119的頂表面上和通道層120的底表面上。在場效電晶體300的又一實施例中，通道層120包括銦鎵鋅氧化物，且一對主動區117包括AlOx-InOx-ZnOx。
其他實施例涉及場效電晶體100與場效電晶體200的製造方法400，所述方法400包括：在緩衝層102上方的溝渠103中沉積字元線110。所述方法還可包括：在字元線110上方沉積閘極介電層116；在閘極介電層116上方沉積半導體通道層120L；圖案化半導體通道層120L和閘極介電層116；在半導體通道層120上方沉積金屬層113，其中金屬層113與半導體通道層120直接接觸；退火與半導體通道層120直接接觸的金屬層113以形成主動區117；並且，形成接觸通孔結構119，其中主動區117與接觸通 孔結構119自對準。一些方法實施例還可包括在圖案化的半導體通道層120上方形成下保護層121的操作。在另一方法實施例中，半導體通道層120可包括金屬氧化物半導體材料。在一方法實施例中，所述方法還可包括以下步驟：在半導體通道層120上方形成內連層介電層109；在內連層介電層109中形成接觸通孔111，接觸通孔111暴露出部分的半導體通道層120的頂面；其中，在半導體通道層120上方沉積金屬層113包括以下操作：在內連層介電層109、接觸通孔111的側壁、暴露的部分的半導體通道層120的頂表面的上方共形地沉積金屬層113；且其中退火與半導體通道層120直接接觸進行的金屬層113還形成了設置在接觸通孔111的側壁上的自對準鈍化保護層115。在一個方法實施例中，金屬層113可包括鋁，且退火與半導體通道層120直接接觸的金屬層113的步驟可包括在有氧的情況下退火的步驟，以形成AlOx-InOx-ZnOx的自對準主動區117。在一方法實施例中，金屬層可包括鋁，且退火與半導體通道層120直接接觸的金屬層113的步驟可包括在有氧的情況下退火的步驟，以在接觸通孔結構119的側壁上形成Al2O3的自對準保護層115。在一方法實施例中，退火與半導體通道層120直接接觸的金屬層113以形成與接觸通孔結構119自對準的主動區117的步驟可包括在通道區120C上形成自對準n+型摻雜主動區117的步驟。
本揭露的一實施例提供一種場效電晶體。場效電晶體包括一對主動區、通道區以及一對接觸通孔結構。一對主動區位於通道層上。通道區形成於通道層中，並位於一對主動區之間。一對接 觸通孔結構，電連接到一對主動區。一對主動區與一對接觸通孔結構自對準。在一些實施例中，所述一對主動區包括自對準的n+型摻雜區。在一些實施例中，場效電晶體更包括自對準鈍化保護層，設置於所述一對接觸通孔結構的側壁上。在一些實施例中，場效電晶體，更包括：下部鈍化保護層，位於所述通道層和形成於所述通道層上方的內連層介電層之間，其中所述下部鈍化保護層和所述自對準鈍化保護層包括相同材質。在一些實施例中，所述一對主動區設置在所述通道層的頂表面上以及所述一對接觸通孔結構的底表面上。在一些實施例中，所述通道層包括銦鎵鋅氧化物，且所述一對主動區包括AlOx-InOx-ZnOx。
本揭露的一實施例提供一種場效電晶體。場效電晶體包括一對接觸通孔結構、一對主動區以及通道區。一對主動區電連接至一對接觸通孔結構，並形成一對主動區堆疊。一對主動區與所述一對接觸通孔結構自對準。通道區形成於通道層中，並位於一對主動區之間。一對主動區設置於通道層的底表面上。在一些實施例中，所述一對主動區堆疊在其三個側面上接壤所述通道層。在一些實施例中，所述一對主動區包括自對準的n+型摻雜區。在一些實施例中，所述一對主動區設置於所述一對接觸通孔結構的頂表面上和所述通道層的底表面上。在一些實施例中，所述通道層包括銦鎵鋅氧化物，且所述對主動區包括AlOx-InOx-ZnOx。
本揭露的一實施例提供一種場效電晶體的製造方法，包括：沉積字元線於緩衝層上方的溝渠中；沉積閘極介電層於所述字元線上；沉積半導體通道層於所述閘極介電層上；圖案化所述半導 體通道層與所述閘極介電層；沉積金屬層於所述半導體通道層上，其中所述金屬層與所述半導體通道層直接接觸；退火與所述半導體通道層直接接觸的所述金屬層，以形成主動區；以及形成接觸通孔結構，其中所述主動區與所述接觸通孔結構自對準。在一些實施例中，方法更包括形成下保護層於圖案化的所述半導體通道層上方。在一些實施例中，所述半導體通道層包括金屬氧化物半導體材料。在一些實施例中，方法更包括：形成內連層介電層於所述半導體通道層上方；以及形成接觸通孔於所述內連層介電層中，其中所述接觸通孔暴露出部分的所述半導體通道層的頂表面，其中沉積所述金屬層於所述半導體通道層上方包括：共形地沉積所述金屬層於所述內連層介電層、所述接觸通孔的側壁、暴露的部分的所述半導體通道層的頂表面上方；且退火與所述半導體通道層直接接觸的所述金屬層更形成自對準鈍化保護層於所述接觸通孔的側壁上。在一些實施例中，形成所述接觸通孔結構包括：退火與所述半導體通道層直接接觸的所述金屬層之後，將導電材料沉積於所述接觸通孔中。在一些實施例中，沉積所述金屬層於所述半導體通道層上方包括：共形地沉積所述金屬層於所述內連層介電層上方與所述接觸通孔的側壁上，且退火與所述半導體通道層直接接觸的所述金屬層以形成所述主動區包括：形成設置在所述接觸通孔結構的側壁上的所述自對準鈍化保護層。在一些實施例中，所述金屬層包括鋁，且退火與所述半導體通道層直接接觸的所述金屬層包括：在有氧的情況下退火，以形成多個AlOx-InOx-ZnOx自對準主動區。在一些實施例中，所述金屬層包括鋁，且退火與所述半導體通道層直接接觸的所述金屬層包括：在有氧的情況下退火，以形成 Al2O3自對準保護層在所述接觸通孔結構的側壁上。在一些實施例中，退火與所述半導體通道層直接接觸的所述金屬層以形成與所述接觸通孔結構自對準的所述主動區包括:形成自對準n+型摻雜主動區於所述半導體通道層中。
前文所概述的一些實施例的特徵是用來讓本領域技術人員更佳地理解本揭露的態樣。本領域技術人員應了解他們是可逕以本揭露作為基礎來設計或修改與本文實施例具有相同目的且/或達成相同優勢的其他製程及結構。本領域技術人員也應理解，這類均等的設計並不脫離本揭露的精神和保護範圍，且不背離本揭露的精神和保護範圍的情況下，是有可能設計出各種改變、替換和變更的設計。
SB:基底
100:電晶體
102:介電層、絕緣層、緩衝層
103:溝渠
109:內連層介電層
110:字元線
115:保護層
116:閘極介電質
117:主動區
119:接觸通孔結構
120:半導體通道層

Claims (8)

  1. 一種場效電晶體，包括：一對主動區，位於通道層上；通道區，形成於所述通道層中，並位於所述一對主動區之間；以及一對接觸通孔結構，電連接到所述一對主動區，其中所述一對主動區與所述一對接觸通孔結構自對準，其中所述一對主動區設置在所述通道層的頂表面上以及所述一對接觸通孔結構的底表面上。
  2. 如請求項1所述的場效電晶體，更包括：自對準鈍化保護層，設置於所述一對接觸通孔結構的側壁上。
  3. 如請求項1所述的場效電晶體，其中所述通道層包括銦鎵鋅氧化物，且所述一對主動區包括AlOx-InOx-ZnOx。
  4. 一種場效電晶體，包括：一對接觸通孔結構；一對主動區，電連接至所述一對接觸通孔結構，並形成一對主動區堆疊，其中所述一對主動區與所述一對接觸通孔結構自對準；以及通道區，形成於通道層中，並位於所述一對主動區之間，其中所述一對主動區設置於所述通道層的底表面上，其中所述一對主動區設置於所述一對接觸通孔結構的頂表面上和所述通道層的底表面上。
  5. 如請求項4所述的場效電晶體，其中所述一對主動區堆疊在其三個側面上接壤所述通道層。
  6. 一種場效電晶體的製造方法，包括：沉積字元線於緩衝層上方的溝渠中；沉積閘極介電層於所述字元線上；沉積半導體通道層於所述閘極介電層上；圖案化所述半導體通道層與所述閘極介電層；沉積金屬層於所述半導體通道層上，其中所述金屬層與所述半導體通道層直接接觸；退火與所述半導體通道層直接接觸的所述金屬層，以形成主動區；以及形成接觸通孔結構，其中所述主動區與所述接觸通孔結構自對準。
  7. 如請求項6所述的製造方法，其中所述半導體通道層包括金屬氧化物半導體材料。
  8. 如請求項7所述的製造方法，更包括：形成內連層介電層於所述半導體通道層上方；以及形成接觸通孔於所述內連層介電層中，其中所述接觸通孔暴露出部分的所述半導體通道層的頂表面；且其中沉積所述金屬層於所述半導體通道層上方包括：共形地沉積所述金屬層於所述內連層介電層、所述接觸通孔的側壁、暴露的部分的所述半導體通道層的頂表面上方；且退火與所述半導體通道層直接接觸的所述金屬層更形成自對準鈍化保護層於所述接觸通孔的側壁上。
TW110121062A 2020-06-23 2021-06-09 場效電晶體及其製造方法 TWI778657B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063042579P 2020-06-23 2020-06-23
US63/042,579 2020-06-23
US17/227,460 2021-04-12
US17/227,460 US11817485B2 (en) 2020-06-23 2021-04-12 Self-aligned active regions and passivation layer and methods of making the same

Publications (2)

Publication Number Publication Date
TW202201557A TW202201557A (zh) 2022-01-01
TWI778657B true TWI778657B (zh) 2022-09-21

Family

ID=77997541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121062A TWI778657B (zh) 2020-06-23 2021-06-09 場效電晶體及其製造方法

Country Status (5)

Country Link
US (2) US11817485B2 (zh)
KR (1) KR20210158324A (zh)
CN (1) CN113497152B (zh)
DE (1) DE102021109577A1 (zh)
TW (1) TWI778657B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705516B2 (en) * 2021-01-08 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polarization enhancement structure for enlarging memory window

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142283A1 (en) * 2000-10-13 2004-07-22 Osamu Inoue Fabrication method of semiconductor integrated circuit device
US20160308008A1 (en) * 2015-04-14 2016-10-20 Kyoung Hwan YEO Semiconductor device and method of manufacturing the same
US20180053763A1 (en) * 2016-02-03 2018-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Field Effect Transistor Contact with Reduced Contact Resistance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654568A (en) * 1992-01-17 1997-08-05 Rohm Co., Ltd. Semiconductor device including nonvolatile memories
TWI516373B (zh) 2014-01-17 2016-01-11 三芳化學工業股份有限公司 硏磨墊、硏磨裝置及製造硏磨墊之方法
US9853102B2 (en) * 2014-04-30 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Tunnel field-effect transistor
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
US10460984B2 (en) * 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
US10468984B2 (en) * 2016-07-01 2019-11-05 Dialog Semiconductor (Uk) Limited DC-DC switching converter with adaptive voltage positioning combined with digital-to-analog converter servo
US10147722B2 (en) 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
WO2018111247A1 (en) 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
US10032908B1 (en) * 2017-01-06 2018-07-24 Sandisk Technologies Llc Multi-gate vertical field effect transistor with channel strips laterally confined by gate dielectric layers, and method of making thereof
US10403639B2 (en) * 2017-07-18 2019-09-03 Sandisk Technologies Llc Three-dimensional memory device having on-pitch drain select gate electrodes and method of making the same
US11335789B2 (en) 2018-09-26 2022-05-17 Intel Corporation Channel structures for thin-film transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142283A1 (en) * 2000-10-13 2004-07-22 Osamu Inoue Fabrication method of semiconductor integrated circuit device
US20160308008A1 (en) * 2015-04-14 2016-10-20 Kyoung Hwan YEO Semiconductor device and method of manufacturing the same
US20180053763A1 (en) * 2016-02-03 2018-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Field Effect Transistor Contact with Reduced Contact Resistance

Also Published As

Publication number Publication date
KR20210158324A (ko) 2021-12-30
CN113497152A (zh) 2021-10-12
TW202201557A (zh) 2022-01-01
US11817485B2 (en) 2023-11-14
US20210399100A1 (en) 2021-12-23
CN113497152B (zh) 2024-09-06
US20230387224A1 (en) 2023-11-30
DE102021109577A1 (de) 2021-12-23

Similar Documents

Publication Publication Date Title
TWI834976B (zh) 包含氫擴散阻障膜的電晶體及其形成方法
TWI797568B (zh) 記憶單元、半導體裝置及其製作方法
US20220384487A1 (en) Memory device and method of forming the same
TWI778662B (zh) 三維裝置中的氧化物半導體電晶體結構以及其形成方法
US20230238462A1 (en) Dual-layer channel transistor and methods of forming same
TW202217924A (zh) 電晶體及其製作方法
TW202145540A (zh) 記憶胞、半導體元件及形成半導體元件的方法
US20230387224A1 (en) Self-aligned active regions and passivation layer and methods of making the same
TWI812088B (zh) 半導體結構及其製作方法
US11690232B2 (en) High density memory devices with low cell leakage and methods for forming the same
TWI850641B (zh) 半導體結構及其形成方法
TWI780713B (zh) 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法
TW202213788A (zh) 升高的源極/汲極氧化物半導電薄膜電晶體及其製造方法
KR20210148927A (ko) 돌출 전계 효과 트랜지스터 및 이를 제조하는 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent