JP2002141494A - ポイントコンタクト・アレー - Google Patents
ポイントコンタクト・アレーInfo
- Publication number
- JP2002141494A JP2002141494A JP2000334686A JP2000334686A JP2002141494A JP 2002141494 A JP2002141494 A JP 2002141494A JP 2000334686 A JP2000334686 A JP 2000334686A JP 2000334686 A JP2000334686 A JP 2000334686A JP 2002141494 A JP2002141494 A JP 2002141494A
- Authority
- JP
- Japan
- Prior art keywords
- point contact
- electrode
- contact array
- conductance
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
かつ可逆的に行うとともに、演算回路、論理回路、メモ
リ素子などへ応用可能なポイントコンタクトを複数個並
べたポイントコンタクト・アレーを提供する。 【解決手段】 イオン導電性及び電子導電性を有する混
合導電体材料1から成る第1電極2及び導電性材料から
成る第2電極3,4により構成されるポイントコンタク
トを複数個用い、これらのポイントコンタクトのコンダ
クタンスを制御して回路を構成するものである。混合導
電体材料1としてはAg2 S、Ag2 Se、Cu2S又
はCu2 Seが好ましい。また、電極間に半導体ないし
絶縁体材料を挿入する場合の半導体ないし絶縁体材料と
しては、GeSx 、GeSex 、GeTex、ないしW
Ox (0<x<100)の結晶体ないし非晶質体が好ま
しい。
Description
おいてポイントコンタクトを形成し、又は切断してコン
ダクタンスを制御する素子を複数個用いるポイントコン
タクト・アレーに関するものである。
りコンダクタンスを制御する方法が、例えば、先行技術
〔1〕として、J.K.Gimzewski and
R.Moller:Phy.Rev.B36(198
7)1284,J.L,Costa−Kramer,
N.Garcia,P.Garcia−Mochale
s,P.A.Serena,M.I.Marques
and A.Corrcia:Phys.Rev.B5
5(1997)5416,H.Ohnishi,Y.K
ondo and K.Takayanagi:Nat
ure 395(1998)780などに記載されてい
る。
び制御にピエゾ素子を必要とする。すなわち、ピエゾ素
子を駆動することにより、ピエゾ素子に付けられた金属
探針を対向電極に対して高精度で位置決めして、探針・
対向電極間にポイントコンタクトを構築、その状態を制
御する。
ポイントコンタクトのコンダクタンスを制御する方法で
あって、有機分子を用いる方法が、C.P.Colli
eret al,:Science285(1999)
391に記載されている。
挟んだロタクサン分子の導電性を、電極間に高電圧を印
加することで変化させる。すなわち、電極間に挟んだロ
タクサン分子は初め導電性を示すが、ある極性の一定以
上の電圧を印加すると、分子が酸化されて導電性が減
り、電極間が絶縁される。
た先行技術〔1〕の方法では、一つのポイントコンタク
トに対して少なくとも一つのピエゾ素子と、それを駆動
する複雑な制御回路が必要となり、これらを集積化する
ことは極めて困難である。
は、一旦酸化された分子は還元して導電性を復活させる
ことができないので、その用途が極めて限られてしま
う。
ンダクタンスの制御を、電気的にかつ可逆的に行うとと
もに、演算回路、論理回路、メモリ素子などへ応用可能
なポイントコンタクトを複数個並べたポイントコンタク
ト・アレーを提供することを目的とする。
成するために、 〔1〕ポイントコンタクト・アレーにおいて、イオン伝
導性及び電子伝導性を有する混合導電体材料から成る第
1電極及び導電性物質から成る第2電極により構成され
る電極間のコンダクタンスが制御可能な電子素子を複数
個用いることを特徴とする。
ト・アレーにおいて、可動イオン(Mイオン:Mは金属
電子)を有する前記混合導電体材料が前記可動イオン供
給源(M)上に形成されていることを特徴とする。
トコンタクト・アレーにおいて、前記混合導電体材料が
Ag2 S、Ag2 Se、Cu2 S又はCu2 Seである
ことを特徴とする。
のポイントコンタクト・アレーにおいて、前記混合導電
体材料中に含まれる可動イオンにより、前記第1電極と
第2電極間に架橋が形成され、前記電極間のコンダクタ
ンスが変化することを利用することを特徴とする。
のポイントコンタクト・アレーにおいて、前記第1電極
と前記第2電極間に、イオンを固溶させることが可能
で、かつイオンを固溶することにより電子とイオン伝導
性が現れる半導体あるいは絶縁体材料を有し、この半導
体あるいは絶縁体材料に前記混合導電体材料中に含まれ
る可動イオンが流入することにより、前記半導体ないし
絶縁体のコンダクタンスが変化することを利用ことを特
徴とする 〔6〕上記〔5〕記載のポイントコンタクト・アレーに
おいて、前記半導体あるいは絶縁体材料が、GeSx 、
GeSex 、GeTex 、ないしWOx (0<x<10
0)の結晶体ないし非晶質体であることを特徴とする。
〔4〕、〔5〕又は〔6〕記載のポイントコンタクト・
アレーにおいて、少なくとも一部が混合導電体材料で被
覆された第1電極を構成する金属線と、第2電極を構成
する金属線であって、少なくとも一方の電極を構成する
金属線が複数本あり、この金属線間の各交点にポイント
コンタクトを設けるようにしたことを特徴とする。
〔4〕、〔5〕、〔6〕又は〔7〕記載のポイントコン
タクト・アレーにおいて、前記ポイントコンタクトのコ
ンダクタンスが量子化されていることを特徴とする。
ト・アレーにおいて、前記ポイントコンタクトの量子化
されたコンダクタンスを記録状態として用いる多重記録
メモリ型素子を構成することを特徴とする。
クト・アレーにおいて、前記ポイントコンタクトの量子
化されたコンダクタンスを入力信号とし、前記各電極の
電位を制御することにより、この入力信号間の加算ない
し減算を行うことを特徴とする。
〔4〕、〔5〕、〔6〕又は〔7〕記載のポイントコン
タクト・アレーにおいて、前記ポイントコンタクトの一
端の電位を入力信号とする論理回路を構成することを特
徴とする。
て図を参照しながら詳細に説明する。
ンタクトを配置したポイントコンタクト・アレーを示す
斜視模式図である。
れた金属線(第1電極)2と、金属線3,4(第2電
極)との交点に可動イオン(原子)5で構成されたポイ
ントコンタクト(架橋)6,7を形成する。これらは、
絶縁性の基板8上に設置され、絶縁性の材料(図では省
略)により固定される。
し絶縁体材料を挿入する場合は、この半導体ないし絶縁
体中に可動イオンが固溶することにより、その半導体の
コンダクタンスが変化する。
する。なお、その変化量は半導体ないし絶縁体材料中に
固溶する可動イオンの量に依存する。
電体1で被覆された金属線(第1電極)2が一本、金属
線(第2電極)3,4が2本から成るポイントコンタク
ト・アレーが示されている。ポイントコンタクトの数
は、電極を構成する金属線の本数の乗算であり、ここで
は、2×1の2個のポイントコンタクトが形成されるこ
とになる。第1電極、第2電極を構成する金属線の本数
を増やせばn個×n個のポイントコンタクト・アレーを
構成することができる。
間に電圧を印加して、イオン原子からなる架橋6,7を
形成したり消滅させたりして、電極間に形成されたポイ
ントコンタクトのコンダクタンスを制御する。具体的に
説明すれば、第1電極2に対して第2電極3,4に適当
な負電圧を印加すると、電圧と電流との効果により、混
合導電体材料中の可動イオン(原子)が析出し、電極間
に架橋6,7が形成される。この結果、電極間のコンダ
クタンスが増大する。逆に第2電極3,4に適当な正電
圧を印加すると、可動イオン(原子)が混合導電体材料
中に戻り、架橋6,7が消滅する。すなわち、コンダク
タンスが減少する。
立に制御することによって、第1電極2と第2電極3,
4の各交点に形成されたポイントコンタクトに印加する
電圧を独立に制御することができる。すなわち、各交点
のポイントコンタクトのコンダクタンスを独立に制御で
きる。
からなるメモリー素子、演算素子などの電子素子とそれ
らからなる電気回路を構成することができる。
イオン供給源Agから成る第1電極と、Ptからなる第
2電極を用いた実施例を述べるが、他の材料を用いても
同様の結果が得られることは言うまでもない。
十分可能である。測定結果から、電圧100mV、初期
電極間抵抗100kΩの場合に、Ag原子10個を混合
導電体Ag2 Sから引き出すのに必要な時間、すなわち
架橋を形成するのに必要な時間は、高々数十ナノ秒と見
積もられた。また、架橋を形成するのに必要な電力はナ
ノワット程度と小さい。このため、本発明を用いれば、
高速でかつ低消費電力型の素子を構築することができ
る。
る。
用したポイントコンタクト・アレーの模式図である。
ントコンタクトから成る試料を用いた。ここでは、第1
電極を構成する混合導電体材料11としてAg2 Sを、
金属線10としてAg線を用いた。また、第2電極を構
成する金属線13,14としてPt線を用いた。第1電
極を接地し、第2電極13,14にそれぞれ電圧V1,
V2を独立に印加する。V1,V2として負の電圧を選
ぶと、混合導電体材料11中のAg原子12が析出し、
架橋15,16が形成される。V1,V2を正の電圧に
すると、架橋15,16中のAg原子12が混合導電体
材料11中に戻り、架橋15,16が消滅する。この詳
しい機構については、本願発明者によって特願平12−
265344号として提案されている。
いることにより、以下に述べる新たな機能を実現してい
る。
ダクタンスの制御をパルス電圧を印加することにより行
った。すなわち、コンダクタンスを増大させるために
は、50mVの電圧を5ミリ秒印加した。コンダクタン
スを減少させる場合には、−50mVの電圧を5ミリ秒
印加した。これにより、各ポイントコンタクトにおい
て、量子化されたコンダクタンス間の遷移を実現した。
すなわち、これがメモリとしての書き込み動作にあた
る。
1,V2を10mVに設定し、読み出し動作によって記
録したコンダクタンス値が変化しないようにした。その
状態で、各ポイントコンタクトの第2電極を構成する金
属線13,14に流れる電流I1 ,I2 を測定した。そ
の結果を図3に示す。
太い実線で示してある。ポイントコンタクト15ないし
16に、1秒ごとに書き込み動作を行い、その都度記録
状態を読み出した。左側の縦軸は実際に測定した電流値
を、右側の縦軸は対応する量子化コンダクタンスを示し
ている。コンダクタンスは、測定電流を印加電圧(10
mV)除算して得られる。
コンダクタンスが量子化されていることが分かる。すな
わち、架橋15による第1のポイントコンタクトの量子
化コンダクタンスの量子数をN1 、架橋16による第2
のポイントコンタクトの量子化コンダクタンスの量子数
をN2 とすると、それぞれN1 =0〜3、N2 =0〜3
の合計16通りの記録状態が実現されている。
状態しか用いなかったが、さらに大きな量子数をもつ状
態を用いることにより、記録密度を増やすことができ
る。また、ポイントコンタクトの数を増やすことによっ
て記録密度が上げられることも言うまでもない。
る。
算回路を実現した実施例を説明する。
15,16によるポイントコンタクトの量子化コンダク
タンスの量子数N1 ,N2 である。入力の動作は、電圧
V1,V2を制御してN1 ,N2 を所望の値に設定する
ことで行われる。演算結果は、V1,V2を読み出し電
圧、例えば10mVに設定して、第1電極10から接地
電位に流出する電流Iout を測定することにより得られ
る。
す図である。グラフ下に、入力したN1 ,N2 と測定さ
れたNout をグラフ横軸に対応させて示した。得られた
電流値Iout がN1 +N2 に対応する量子化コンダクタ
ンスを有していることが分かる。すなわち、加算が正確
に行われている。本実施例でも、第1実施例と同様、N
1 =0〜3,N2 =0〜3に対応する16通りの加算結
果を示したが、より大きな量子数を用いても良い。ま
た、用いるポイントコンタクトの数、すなわち、入力数
を3個以上にしても同様のことが行える。
る。
用できる。入力の制御は第2実施例で述べたのと同じ方
法で行う。減算の演算を行う際には、V1,V2として
絶対値が等しく極性が逆の電圧を選べばよい。例えば、
V1として10mV、V2として−10mVを設定すれ
ば、N1 −N2 に相当する量子化コンダクタンスに対応
する電流Iout が第1電極から接地電位に流出する。こ
のとき、電流の向きが第1電極から接地電位を向いてい
れば演算結果は正の値を持ち、接地電位から第1電極を
向いていれば演算結果は負の値を持つことになる。
更に、3つ以上のポイントコンタクトを用いれば、N1
+N2 −N3 のような演算を一度に行うことが可能にな
る。例えば、この場合、V1とV2を10mV、V3を
−10mVに設定して演算を行えばよい。
る。
いて論理回路を構成した実施例である。論理回路を構成
する場合は、第1実施例〜第3実施例の場合と異なり、
ポイントコンタクトにおける量子化コンダクタンス状態
間の遷移は使わない。すなわち、オン・オフのスイッチ
ング素子としてポイントコンタクトを用いる。典型的に
は、オンの状態の抵抗値が1kΩ以下、オフの状態の抵
抗値が100kΩ以上である。
て構成したORゲートの模式図である。
で被覆されており第1電極を構成している。これらのA
g2 S 23,24から析出したAg架橋25,26
が、第2電極であるPt電極20に対向して、ポイント
コンタクトを形成している。Pt電極20の一端は、抵
抗27(本実施例では10kΩ)を介して参照電圧VS
に接続されており、もう一端は出力端子で、出力電圧V
out が出力される。Ag線21,22に対して、入力電
圧V1,V2が印加されると、これにより、架橋25,
26が形成されたり消滅したりして、ポイントコンタク
トがオン・オフのスイッチング素子として働く。
は、1秒毎に入力、すなわちV1,V2を変更して出力
Vout を測定した。
ighレベルの2値化されたそれぞれの入力に対し、い
ずれか一方でもHighレベルならば、出力がHigh
レベルとならなければならない。
(参照電位Vsも同じ)を、Highレベルとして20
0mVを用いて動作させた場合の結果を図7(a)に示
す。
内、いずれか一方が200mVのとき、出力Vout は略
200mVとなっており、正常に動作していることが分
かる。Highレベルの電圧を500mVに上昇させて
も同様の結果〔図7(b)〕が得られた。
る。
て、架橋25,26(図6)の生成・消滅が起こり、抵
抗R1,R2(架橋によって形成されるポイントコンタ
クト部の抵抗)の抵抗値が変化する。電極20(図6)
上の2つのポイントコンタクト間にも僅かな抵抗R12
(数Ωから数十Ω程度)があるが、R0(10kΩ)、
R1,R2(1kΩ〜1MΩ)に比べれば無視できる大
きさである。
接続された3つの電圧が全て0Vなので、出力Vout は
必然的に0Vになる。次に、V1が0V、V2が200
mV(500mV)の場合、架橋25(図6)が成長
し、抵抗R2の抵抗値が小さくなる。典型的には1kΩ
以下である。
1桁以上小さくなるので、V2′は約200mV(50
0mV)となる。このときV1′もほぼ200mV(5
00mV)となるので、架橋24(図6)に対しては架
橋が消滅する電圧が印加されたことになり、R1は1M
Ω以上の大きい値となる。この結果、V1が0Vであっ
ても、R0,R1≫R2であるので、V1′はV2′と
同じ約200mV(500mV)となる。その結果、出
力は200mV(500mV)となるのである。正確に
は、架橋25の成長と架橋24の切断は平行して起こ
り、上述の結果をもたらす。
0Vの場合も同様に説明できる。また、V1,V2とも
に200mV(500mV)の場合は、架橋25,26
がともに成長するので、V1,V2の電圧、すなわち、
200mV(500mV)が出力されることになる。
る。
施例を説明する。
れたAg線30の一端が、抵抗体37を介して、参照電
圧Vsと接続されている。もう一端は出力端子である。
また、2本のPt電極35,36に向かって、可動イオ
ンであるAg原子が析出してできた架橋33,34が形
成されている。入力電圧V1,V2は、この2本のPt
電極35,36に対して印加される。なお、図9におい
て、32はAg2 S薄膜31中のAgイオンである。
す。2入力ANDゲートでは、2つの入力がともにHi
ghレベルの時のみ、出力Vout がHighレベルとな
る。
mVに設定して動作させた場合の結果である。なお、こ
のとき、参照電圧も200mVに設定した。
0mVに設定して動作させた場合の結果を示す。このと
きの参照電圧は500mVである。
mVで、V1が0V、V2が200mVの場合に、出力
Vout が中途半端な値(約50mV)を示している。し
かし、これ以外はLowレベルである0Vか、High
レベルである200mVを出力している。また、Hig
hレベルとして500mVを設定した場合は、全ての入
力パターンに対して正常に動作している。なお、200
mV動作の場合もLow−Highを決める臨界電圧を
100mVに設定すれば全く問題は起きない。なお、こ
の原因については後述する。
作原理を説明する。本実施例では、参照電圧VsはHi
ghレベル(200ないし500mV)である。まず、
V1,V2ともに0Vの場合、架橋33,34(図9)
がともに成長するので、抵抗R1,R2の抵抗値は典型
的には1kΩ以下となる。すなわち、抵抗R0(10k
Ω)よりも一桁以上小さな抵抗値で出力端がLowレベ
ルにある入力電圧に接続されるので、出力Vout は0V
となる。次に、V1が0V、V2が200mV(500
mV)の場合、架橋33(図9)のみが成長する。
ために200mV(500mV)よりも小さくなる。す
なわち、架橋が消滅する極性の電圧が印加されたことに
なり、架橋34は消滅しR2の抵抗値は1MΩ程度に大
きくなる。このときのV2′とV2の電位差が小さい
と、架橋の消滅が十分でなく、従ってR2の抵抗値が十
分大きくならないので、先に述べた中途半端な出力がで
てしまうことがある。しかし、Highレベルの電圧を
500mVにすればV2′とV2の電位差が十分大きく
なるので、完全に正常に動作する。
0Vの場合も同様である。ただし、ポイントコンタクト
を構成する架橋33,34の特性が若干異なるため、こ
の場合は、動作電圧200mVにおいても正常な出力が
得られている。最後に、V1,V2がともに200mV
(500mV)の場合、この場合は、架橋33,34の
生成消滅は起こらない。全ての電圧が200mV(50
0mV)なので、出力電圧も200mV(500mV)
となる。
路について説明してきた。以上の実施例では2入力の論
理回路について述べたが、本発明によるポイントコンタ
クトを3つ以上使えば、上述した動作原理により3入力
以上の論理回路を構成することができる。
る。
製造方法について述べる。
トコンタクト・アレーの製造方法を示す図である。
にAg線41,42を形成し、その表面をイオウ化して
Ag2 S膜43,44を形成する。その上にPt線4
5,46を載せることで、このポイントコンタクト・ア
レーの主要部が完成する。ここで重要なことは、Ag2
S膜43,44で覆われたAg線41,42とPt線4
5,46との各交点に、Ag原子による架橋47,48
が形成されていることである。
載せる際に、Pt線45,46・Ag線41,42間に
電圧を印加して、Ag2 S膜43,44からAgが析出
して架橋47,48を形成するようにした。これによ
り、例えば、配線装置等によりPt線45,46を載せ
るだけで本発明を実現することができる。
に予めAgを蒸着しておいても良いし、Ag2 S膜で覆
われたAg線に電子線を照射してAg原子を析出させて
も良い。重要なことは、第1電極を構成するAg2 Sと
第2電極を構成するPt間にAgが存在することであ
る。
ておき、Ag2 S膜で覆われたAg線が形成された基板
と貼り合わせても良い。
る。
ーの製造方法と構造について述べる。
の導電性を制御するポイントコンタクト・アレーの模式
図である。
りAg2 S膜53,54で被覆されたAg線51,52
が形成されている。その上に、Ag原子を固溶すること
ができる半導体ないし絶縁体57,58,59,60が
Ag線51,52とPt線55,56との交点にあたる
部分にのみ形成されている。なお、図12ではこれらを
覆う絶縁材料は示していないが、図に示した部分は全て
素子内部に埋め込まれている。
原理でAgイオンが、Ag2 S膜53,54から流出す
る。この流出したAgイオンが半導体ないし絶縁体5
7,58,59,60内に固溶して半導体ないし絶縁体
の導電率を変化させ、上述した実施例と同様のことを実
現することができる。この場合、架橋の生成・消滅のた
めの空間が素子中に不要となるので、絶縁性部材中への
埋め込みが容易になる。
g薄膜を予め形成しておけば、第6実施例で述べたのと
同じ構造となる。この場合、この薄膜Ag中のAg原子
がAg2 S膜中に入り込むことによって薄膜が消失す
る。
ことができる半導体ないし絶縁体として、GeSx 、G
eSex 、GeTex 、ないしWOx (0<x<10
0)の結晶体ないし非晶質体を用いるようにした。
る。
混合導電体で被覆された実施例を示す。本実施例におい
ては、第1電極を構成する金属線と第2電極を構成する
金属線との交点において、「第1電極を構成する金属/
混合導電体/架橋ないし半導体/第2電極を構成する金
属」で構成されるポイントコンタクトが形成されていれ
ばよい。
構成する金属線70と第2電極を構成する金属線71,
72の交点付近のみに混合導電体73,74が形成され
ていても、混合導電体73,74と金属線71,72間
にポイントコンタクト(架橋)75,76を形成でき
る。
導電体に接する部分と、ポイントコンタクト間の配線材
が異なっていても良い。例えば、本実施例では、混合導
電体(Ag2 S)77,78に接する部分にAg線7
9,80を、その他の部分81〜83にタングステン線
を用いた。なお、混合導電体と接する部分の部材は、混
合導電体中の可動イオン原子と同じ元素で構成されてい
る必要がある。従って、本実施例では、混合導電体とし
てAg2 Sを用いたので、これと接する部分の部材にA
gを用いたのである。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
よれば、高速、かつ低消費電力で動作するポイントコン
タクト・アレーを構築することができ、多重記録型メモ
リー素子、論理回路、演算回路等を実現することができ
る。
配置したポイントコンタクト・アレーを示す斜視模式図
である。
ントコンタクト・アレーを示す模式図である。
リの読み出し結果を示す図である。
・アレーで構成した加算回路の演算結果を示す図であ
る。
・アレーで構成した減算回路の演算結果を示す図であ
る。
・アレーで構成したORゲートの模式図である。
・アレーで構成したORゲートの動作結果を示す図であ
る。
・アレー論理回路の等価回路図である。
・アレーで構成したANDゲートの模式図である。
ト・アレーで構成したANDゲートの演算結果を示す図
である。
ト・アレーの製造方法を示す図である。
制御するポイントコンタクト・アレーの模式図である。
で被覆された電極を有するポイントコンタクト・アレー
の模式図である。
極) 5,32 可動イオン(原子) 6,7,15,16,25,26,33,34,47,
48,75,76ポイントコンタクト(架橋) 8,40,50 絶縁性の基板 11,73,74,77,78 混合導電体材料(A
g2 S) 12 Ag原子 20 Pt電極 21,22,30,41,42,51,52,79,8
0 Ag線(Ag電極) 23,24 Ag2 S 27 抵抗 31 Ag2 S薄膜 35,36,45,46,55,56 Pt線(Pt
電極) 37 抵抗体 43,44,53,54 Ag2 S膜 49 電源 57,58,59,60 半導体ないし絶縁体 81,82,83 タングステン線
Claims (11)
- 【請求項1】 イオン伝導性及び電子伝導性を有する混
合導電体材料から成る第1電極及び導電性物質から成る
第2電極により構成される電極間のコンダクタンスが制
御可能な電子素子を複数個用いることを特徴とするポイ
ントコンタクト・アレー。 - 【請求項2】 可動イオン(Mイオン:Mは金属電子)
を有する前記混合導電体材料が前記可動イオン供給源
(M)上に形成されていることを特徴とする請求項1記
載のポイントコンタクト・アレー。 - 【請求項3】 前記混合導電体材料がAg2 S、Ag2
Se、Cu2 S又はCu2 Seであることを特徴とする
請求項1又は2記載のポイントコンタクト・アレー。 - 【請求項4】 前記混合導電体材料中に含まれる可動イ
オンにより、前記第1電極と第2電極間に架橋が形成さ
れ、前記電極間のコンダクタンスが変化することを利用
することを特徴とする請求項1、2又は3記載のポイン
トコンタクト・アレー。 - 【請求項5】 前記第1電極と前記第2電極間に、イオ
ンを固溶させることが可能で、かつイオンを固溶するこ
とにより電子とイオン伝導性が現れる半導体あるいは絶
縁体材料を有し、該半導体あるいは絶縁体材料に前記混
合導電体材料中に含まれる可動イオンが流入することに
より、該半導体ないし絶縁体のコンダクタンスが変化す
ることを利用することを特徴とする請求項1、2又は3
記載のポイントコンタクト・アレー。 - 【請求項6】 前記半導体あるいは絶縁体材料が、Ge
Sx 、GeSex 、GeTex 、ないしWOx (0<x
<100)の結晶体ないし非晶質体であることを特徴と
する請求項5記載のポイントコンタクト・アレー。 - 【請求項7】 少なくとも一部が混合導電体材料で被覆
された第1電極を構成する金属線と、第2電極を構成す
る金属線であって、少なくとも一方の電極を構成する金
属線が複数本あり、該金属線間の各交点にポイントコン
タクトを設けることを特徴とする請求項1、2、3、
4、5又は6記載のポイントコンタクト・アレー。 - 【請求項8】 前記ポイントコンタクトのコンダクタン
スが量子化されていることを特徴とする請求項1、2、
3、4、5、6又は7記載のポイントコンタクト・アレ
ー。 - 【請求項9】 前記ポイントコンタクトの量子化された
コンダクタンスを記録状態として用いる多重記録メモリ
型素子を構成することを特徴とする請求項8記載のポイ
ントコンタクト・アレー。 - 【請求項10】 前記ポイントコンタクトの量子化され
たコンダクタンスを入力信号とし、前記各電極の電位を
制御することにより、該入力信号間の加算ないし減算を
行うことを特徴とする請求項8記載のポイントコンタク
ト・アレー。 - 【請求項11】 前記ポイントコンタクトの一端の電位
を入力信号とする論理回路を構成することを特徴とする
請求項1、2、3、4、5、6又は7記載のポイントコ
ンタクト・アレー。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000334686A JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
EP01980925A EP1331671B1 (en) | 2000-11-01 | 2001-10-29 | Point contact array and electronic circuit comprising the same |
KR1020037004682A KR100751736B1 (ko) | 2000-11-01 | 2001-10-29 | 포인트 컨택트 어레이, not 회로, 및 이를 이용한 전자회로 |
EP06001940A EP1662575B1 (en) | 2000-11-01 | 2001-10-29 | A NOT circuit |
DE60126310T DE60126310T2 (de) | 2000-11-01 | 2001-10-29 | Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit |
PCT/JP2001/009464 WO2002037572A1 (fr) | 2000-11-01 | 2001-10-29 | Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci |
US10/363,259 US7026911B2 (en) | 2000-11-01 | 2001-10-29 | Point contact array, not circuit, and electronic circuit comprising the same |
DE60131036T DE60131036T2 (de) | 2000-11-01 | 2001-10-29 | Ein NOT-Schaltkreis |
TW090126677A TW523983B (en) | 2000-11-01 | 2001-10-29 | Point contact array, NOT circuit and electronic circuit using the same |
US10/918,360 US7473982B2 (en) | 2000-11-01 | 2004-08-16 | Point contact array, not circuit, and electronic circuit comprising the same |
US11/165,037 US7525410B2 (en) | 2000-11-01 | 2005-06-24 | Point contact array, not circuit, and electronic circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000334686A JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002141494A true JP2002141494A (ja) | 2002-05-17 |
JP2002141494A5 JP2002141494A5 (ja) | 2005-04-07 |
JP4118500B2 JP4118500B2 (ja) | 2008-07-16 |
Family
ID=18810557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000334686A Expired - Fee Related JP4118500B2 (ja) | 2000-11-01 | 2000-11-01 | ポイントコンタクト・アレー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4118500B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2003028124A1 (ja) * | 2001-09-25 | 2005-01-13 | 独立行政法人 科学技術振興機構 | 固体電解質を用いた電気素子 |
JP2005521245A (ja) * | 2002-03-14 | 2005-07-14 | マイクロン テクノロジー インコーポレイテッド | 可変抵抗材料セルの製造方法 |
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005286084A (ja) * | 2004-03-30 | 2005-10-13 | Univ Waseda | 量子化コンダクタンス素子、これを用いた磁場変化検出方法及び磁気検出方法、並びに量子化コンダクタンス素子の製造方法 |
JP2006339667A (ja) * | 2003-07-18 | 2006-12-14 | Nec Corp | スイッチング素子、書き換え可能な論理集積回路およびメモリ素子 |
WO2009020210A1 (ja) | 2007-08-08 | 2009-02-12 | National Institute For Materials Science | スイッチング素子とその用途 |
JP2009117866A (ja) * | 2003-08-27 | 2009-05-28 | Nec Corp | 半導体装置 |
JP2009224778A (ja) * | 2008-03-13 | 2009-10-01 | Samsung Electronics Co Ltd | 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム |
US7825408B2 (en) | 2003-08-27 | 2010-11-02 | Nec Corporation | Semiconductor device |
JP2011211226A (ja) * | 2003-11-28 | 2011-10-20 | Sony Corp | 記憶素子及び記憶装置 |
KR101163681B1 (ko) * | 2002-11-26 | 2012-07-11 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | Cu2s의 mocvd 형성 |
JP2012169023A (ja) * | 2011-02-16 | 2012-09-06 | Nec Corp | 半導体装置 |
JP2012256657A (ja) * | 2011-06-08 | 2012-12-27 | National Institute For Materials Science | シナプス動作素子 |
JP2014075424A (ja) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | 不揮発性可変抵抗素子、制御装置および記憶装置 |
-
2000
- 2000-11-01 JP JP2000334686A patent/JP4118500B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4575664B2 (ja) * | 2001-09-25 | 2010-11-04 | 独立行政法人科学技術振興機構 | 固体電解質を用いた電気素子 |
US7875883B2 (en) | 2001-09-25 | 2011-01-25 | Japan Science And Technology Agency | Electric device using solid electrolyte |
JPWO2003028124A1 (ja) * | 2001-09-25 | 2005-01-13 | 独立行政法人 科学技術振興機構 | 固体電解質を用いた電気素子 |
JP2005521245A (ja) * | 2002-03-14 | 2005-07-14 | マイクロン テクノロジー インコーポレイテッド | 可変抵抗材料セルの製造方法 |
JP4824278B2 (ja) * | 2002-03-14 | 2011-11-30 | マイクロン テクノロジー, インク. | 可変抵抗材料セル及びその製造方法 |
KR101163681B1 (ko) * | 2002-11-26 | 2012-07-11 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | Cu2s의 mocvd 형성 |
JP2006339667A (ja) * | 2003-07-18 | 2006-12-14 | Nec Corp | スイッチング素子、書き換え可能な論理集積回路およびメモリ素子 |
USRE42040E1 (en) | 2003-07-18 | 2011-01-18 | Nec Corporation | Switching element method of driving switching element rewritable logic integrated circuit and memory |
JP2009117866A (ja) * | 2003-08-27 | 2009-05-28 | Nec Corp | 半導体装置 |
JP2009124175A (ja) * | 2003-08-27 | 2009-06-04 | Nec Corp | 半導体装置 |
US7825408B2 (en) | 2003-08-27 | 2010-11-02 | Nec Corporation | Semiconductor device |
US8084768B2 (en) | 2003-08-27 | 2011-12-27 | Nec Corporation | Semiconductor device |
US8884397B2 (en) | 2003-11-28 | 2014-11-11 | Sony Corporation | Memory device and storage apparatus |
US8981325B2 (en) | 2003-11-28 | 2015-03-17 | Sony Corporation | Memory device and storage apparatus |
JP2011211226A (ja) * | 2003-11-28 | 2011-10-20 | Sony Corp | 記憶素子及び記憶装置 |
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005286084A (ja) * | 2004-03-30 | 2005-10-13 | Univ Waseda | 量子化コンダクタンス素子、これを用いた磁場変化検出方法及び磁気検出方法、並びに量子化コンダクタンス素子の製造方法 |
WO2009020210A1 (ja) | 2007-08-08 | 2009-02-12 | National Institute For Materials Science | スイッチング素子とその用途 |
US8320154B2 (en) | 2007-08-08 | 2012-11-27 | National Institute For Materials Science | Switching element and application of the same |
JP5371010B2 (ja) * | 2007-08-08 | 2013-12-18 | 独立行政法人物質・材料研究機構 | スイッチング素子とその用途 |
JP2009224778A (ja) * | 2008-03-13 | 2009-10-01 | Samsung Electronics Co Ltd | 抵抗物質および内部電極を使用する不揮発性メモリ装置、これの製造方法、およびこれを含むプロセシングシステム |
JP2012169023A (ja) * | 2011-02-16 | 2012-09-06 | Nec Corp | 半導体装置 |
JP2012256657A (ja) * | 2011-06-08 | 2012-12-27 | National Institute For Materials Science | シナプス動作素子 |
JP2014075424A (ja) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | 不揮発性可変抵抗素子、制御装置および記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4118500B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100751736B1 (ko) | 포인트 컨택트 어레이, not 회로, 및 이를 이용한 전자회로 | |
JP4332881B2 (ja) | 固体電解質スイッチング素子及びそれを用いたfpga、メモリ素子、並びに固体電解質スイッチング素子の製造方法 | |
TW550764B (en) | Low cross-talk electrically programmable resistance cross point memory | |
JP4118500B2 (ja) | ポイントコンタクト・アレー | |
US20080273370A1 (en) | Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module | |
US20120217466A1 (en) | Digital Potentiometer Using Third Dimensional Memory | |
US20100182821A1 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
KR20070030147A (ko) | 기억 장치 및 반도체 장치 | |
JPWO2006070773A1 (ja) | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 | |
US8907314B2 (en) | MoOx-based resistance switching materials | |
JP4119950B2 (ja) | コンダクタンスの制御が可能な電子素子 | |
US20090268505A1 (en) | Method of Operating an Integrated Circuit, and Integrated Circuit | |
US8063455B2 (en) | Multi-terminal electromechanical nanocsopic switching device with control and release electrodes | |
US8035096B2 (en) | Switching device, rewritable logic integrated circuit, and memory device | |
KR20040101037A (ko) | 비대칭 메모리 셀 | |
EP2774153A1 (en) | Decoder circuits having metal-insulator-metal threshold switches | |
US8101942B2 (en) | Self-assembled monolayer based silver switches | |
US10074801B2 (en) | Resistive random access memory device | |
US20070047291A1 (en) | Integrated memory circuit comprising a resistive memory element and a method for manufacturing such a memory circuit | |
US20230086109A1 (en) | Cbram bottom electrode structures | |
JPWO2006070681A1 (ja) | スイッチング素子、および書き換え可能な論理集積回路 | |
WO2018159653A1 (ja) | 半導体装置 | |
JP2008182094A (ja) | スイッチアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4118500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |