JP5658426B1 - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP5658426B1
JP5658426B1 JP2014531022A JP2014531022A JP5658426B1 JP 5658426 B1 JP5658426 B1 JP 5658426B1 JP 2014531022 A JP2014531022 A JP 2014531022A JP 2014531022 A JP2014531022 A JP 2014531022A JP 5658426 B1 JP5658426 B1 JP 5658426B1
Authority
JP
Japan
Prior art keywords
semiconductor layer
columnar
gate
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014531022A
Other languages
English (en)
Other versions
JPWO2015049773A1 (ja
Inventor
舛岡　富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Application granted granted Critical
Publication of JP5658426B1 publication Critical patent/JP5658426B1/ja
Publication of JPWO2015049773A1 publication Critical patent/JPWO2015049773A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

半導体装置は、第１の柱状半導体層（１２９、１３１、１３２、１３４）と、第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜（１６２）と、第１のゲート絶縁膜の周囲に形成された、金属からなるゲート電極（１６８ａ、１７０ａ）と、ゲート電極に接続された、金属からなるゲート配線（１６８ｂ、１７０ｂ）と、第１の柱状半導体層の上部周囲に形成された第２のゲート絶縁膜（１７３）と、第２のゲート絶縁膜の周囲に形成された、第１の金属材料からなる第１のコンタクト（１７９ａ、１７９ｂ、１８１ａ、１８１ｂ）と、第１のコンタクトの上部と第１の柱状半導体層の上部とを接続する、第２の金属材料からなる第２のコンタクト（１８３ａ、１８３ｂ、１８５ａ、１８５ｂ）と、第１の柱状半導体層の下部に形成された第２の拡散層（１４３ａ、１４３ｂ）と、第２のコンタクト上に形成された柱状絶縁体層（２０２、２０３、２０４、２０５）と、柱状絶縁体層の上部周囲に形成された、抵抗が変化する膜（２１１、２１２、２１３、２１４）と、柱状絶縁体層の下部周囲に形成された、抵抗が変化する膜と接続される下部電極（２０６、２０７、２０８、２０９）と、を有する。

Description

本発明は半導体装置、及び、半導体装置の製造方法に関する。
近年、相変化メモリが開発されている（例えば、特許文献１を参照）。相変化メモリは、メモリセルの情報記憶素子の抵抗の変化を記録することにより、情報を記憶する。
相変化メモリは、セルトランジスタをオンすることによってビット線とソース線との間に電流を流すと、高抵抗素子のヒーターで熱が発生し、このヒーターに接するカルコゲナイドガラス（ＧＳＴ：Ｇｅ２Ｓｂ２Ｔｅ５）を融解させることで、状態を遷移させるメカニズムを利用している。カルコゲナイドガラスは、高温（高電流）で融解するとともに高速で冷却する（電流を停止する）とアモルファス状態（リセット［Ｒｅｓｅｔ］動作）になる。一方、比較的低い高温（低電流）で融解するとともに低速で冷却する（電流を徐々に減らす）と結晶化する（セット［Ｓｅｔ］動作）。これにより読み出し時、ビット線―ソース線間に大量の電流が流れる場合（低抵抗＝結晶状態）場合と、少量の電流が流れる（高抵抗＝アモルファス）とで、２値情報（「０」、「１」）の判断がなされる（例えば、特許文献１を参照）。
この場合、例えばリセット電流が２００μＡと非常に多く流れる。このように大量のリセット電流をセルトランジスタに流すためには、メモリセルサイズを相当に大きくする必要がある。このように大量の電流を流すためには、バイポーラトランジスタやダイオードの選択素子を用いることができる（例えば、特許文献１を参照）。
ダイオードは二端子素子であるため、メモリセルを選択するために一本のソース線を選択すると、その一本のソース線に接続された全てのメモリセルの電流が一本のソース線に流れるようになる。したがって、ソース線におけるＩＲ（電流、抵抗）積の電圧降下であるＩＲドロップが大きくなってしまう。
一方、バイポーラトランジスタは三端子素子であるが、ゲートに電流が流れるので、ワード線に多くのトランジスタを接続することが難しい。
ＧＳＴ膜、ヒーター素子において電流が流れる方向の断面積を小さくすると、リセット電流、リード（Ｒｅａｄ）電流を小さくすることができる。従来例では、平面トランジスタのゲートの側壁にヒーター素子を形成し、ゲートの上部にＧＳＴ膜を形成することで、ＧＳＴ膜、ヒーター素子において電流が流れる方向の断面積を小さくしてきた。この方法では、平面トランジスタからなるセルを複数直列に接続するセルストリングが必要となる（例えば、特許文献１を参照）。
基板に対して垂直方向にソース、ゲート、ドレインが配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている。ＳＧＴは、単位ゲート幅当たり、ダブルゲートトランジスタよりも大量の電流を流すことができる（例えば、特許文献２を参照）。さらに、ＳＧＴは、ゲート電極が柱状半導体層を取り囲む構造を有していることから、単位面積当たりのゲート幅を大きくすることができるので、さらに大量の電流を流すことができる。
また、相変化メモリにおいては、リセット電流が大きいため、ソース線の抵抗を下げることが必要となる。
また、従来例のＭＯＳトランジスタにおいては、メタルゲートプロセスと高温プロセスとを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが用いられている(例えば、非特許文献１を参照)。このプロセスでは、ポリシリコンでゲートを作成した後、層間絶縁膜を堆積する。続いて、化学機械研磨によってポリシリコンゲートを露出させ、ポリシリコンゲートをエッチングした後に、メタルを堆積している。このようにＳＧＴにおいてもメタルゲートプロセスと高温プロセスとを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いることが必要となる。
メタルゲートラストプロセスでは、ポリシリコンゲートを形成した後、イオン注入により拡散層を形成する。ＳＧＴでは、柱状シリコン層の上部がポリシリコンゲートで覆われるため、何らかの工夫が必要となる。
シリコンの密度は約５×１０２２個／ｃｍ３であるため、シリコン柱が細くなると、シリコン柱内に不純物を存在させることが難しくなってくる。
従来例のＳＧＴでは、チャネル濃度を１０１７ｃｍ−３以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている（例えば、特許文献３を参照）。
平面型のＭＯＳトランジスタにおいて、ＬＤＤ領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンから形成され、ＬＤＤ領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールＬＤＤ型ＭＯＳトランジスタに比してＬＤＤ領域のインピーダンスが低減できることが示されている（例えば、特許文献４を参照）。その多結晶シリコンサイドウォールは電気的にゲート電極と絶縁されていることが示されている。また、特許文献４では、多結晶シリコンサイドウォールとソース・ドレインとが層間絶縁膜によって絶縁されていることが図示されている。
特開２０１２−２０４４０４号公報 特開２００４−３５６３１４号公報 特開２００４−３５６３１４号公報 特開平１１−２９７９８４号公報
IEDM2007 K.Mistry et.al, pp 247-250
本発明は、上述した問題点に鑑みてなされたものであり、抵抗が変化する膜、下部電極の電流が流れる方向の断面積を小さくすることができ、選択トランジスタに大量の電流を流すことが可能であり、かつ、抵抗が変化する記憶素子を有する半導体装置、及び、その製造方法を提供することを目的とする。
本発明の第１の観点に係る半導体装置は、
第１の柱状半導体層と、
前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲に形成された、金属からなるゲート電極と、
前記ゲート電極に接続された、金属からなるゲート配線と、
前記第１の柱状半導体層の上部周囲に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲に形成された、第１の金属材料からなる第１のコンタクトと、
前記第１のコンタクトの上部と前記第１の柱状半導体層の上部とを接続する、第２の金属材料からなる第２のコンタクトと、
前記第１の柱状半導体層の下部に形成された第２の拡散層と、
前記第２のコンタクト上に形成された柱状絶縁体層と、
前記柱状絶縁体層の上部周囲に形成された、抵抗が変化する膜と、
前記柱状絶縁体層の下部周囲に形成された、前記抵抗が変化する膜と接続される下部電極と、を有し、
前記第２のコンタクトと前記下部電極とは電気的に接続している、
ことを特徴とする。
前記柱状絶縁体層は窒化膜からなり、前記柱状絶縁体層と前記第２のコンタクトとの間に前記下部電極が形成されている、ことが好ましい。
前記第１のコンタクトを構成する第１の金属材料の仕事関数は、４．０〜４．２ｅＶである、ことが好ましい。
前記第１のコンタクトを構成する第１の金属材料の仕事関数は、５．０〜５．２ｅＶである、ことが好ましい。
半導体基板上に一方向に延びるように形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
前記フィン状半導体層上に形成された前記第１の柱状半導体層と、
を有し、
前記ゲート電極及び前記ゲート配線の周囲及び底下に形成された前記第１のゲート絶縁膜と、を有し、
前記ゲート配線は、前記フィン状半導体層に直交する方向に延在しており、
前記第２の拡散層は前記フィン状半導体層に形成されている、
ことが好ましい。
前記第２の拡散層は、前記フィン状半導体層に加えて、さらに前記半導体基板にも形成されている、ことが好ましい。
前記第２の拡散層に電気的に接続されている前記ゲート配線に平行に延びるコンタクト配線をさらに有する、ことが好ましい。
前記半導体基板上に形成された前記フィン状半導体層と、
前記フィン状半導体層の周囲に形成された前記第１の絶縁膜と、
前記フィン状半導体層上に形成された第２の柱状半導体層と、
前記第２の柱状半導体層の周囲に形成された、金属からなるコンタクト電極と、
前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する、金属からなる前記コンタクト配線と、
前記フィン状半導体層と前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、をさらに有し、
前記コンタクト電極は前記第２の拡散層と接続されている、
ことが好ましい。
前記ゲート電極の外側の線幅は、前記ゲート配線の線幅と等しく、
前記フィン状半導体層に直交する方向での前記第１の柱状半導体層の線幅は、前記フィン状半導体層と直交する方向での前記フィン状半導体層の線幅と等しい、
ことが好ましい。
前記第１のゲート絶縁膜には、前記第２の柱状半導体層と前記コンタクト電極との間に形成されているものが存在する、ことが好ましい。
前記フィン状半導体層に直交する方向での前記第２の柱状半導体層の線幅は、前記フィン状半導体層が延びる方向に直交する方向での当該フィン状半導体層の線幅と等しい、ことが好ましい。
前記第１のゲート絶縁膜には、前記コンタクト電極と前記コンタクト配線の周囲に形成されているものが存在する、ことが好ましい。
前記コンタクト電極の外側の線幅は、前記コンタクト配線の線幅と等しい、ことが好ましい。
半導体基板上に形成された前記第１の柱状半導体層と、
前記ゲート電極と前記ゲート配線の周囲及び底下に形成された前記第１のゲート絶縁膜と、を有し、
前記第２の拡散層は、前記半導体基板に形成されている、
ことが好ましい。
前記第２の拡散層に電気的に接続されている前記ゲート配線に平行に延びるコンタクト配線をさらに有する、ことが好ましい。
前記半導体基板上に形成された第２の柱状半導体層と、
前記第２の柱状半導体層の周囲に形成された、金属からなるコンタクト電極と、
前記コンタクト電極に接続されたコンタクト配線と、
前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、をさらに有し、
前記コンタクト電極は、前記第２の拡散層と接続されている、
ことが好ましい。
前記ゲート電極の外側の線幅は、前記ゲート配線の線幅と等しい、ことが好ましい。
前記第１のゲート絶縁膜には、前記第２の柱状半導体層と前記コンタクト電極との間に形成されているものが存在する、ことが好ましい。
前記第１のゲート絶縁膜には、前記コンタクト電極と前記コンタクト配線の周囲に形成されているものが存在する、ことが好ましい。
前記コンタクト電極の外側の線幅は、前記コンタクト配線の線幅と等しい、ことが好ましい。
本発明の第２の観点に係る半導体装置の製造方法は、
半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、
前記第１工程の後、第１の柱状半導体層と、第１のポリシリコンに由来する第１のダミーゲートと、第２の柱状半導体層と、前記第１のポリシリコンに由来する第２のダミーゲートと、を形成する第２工程と、
前記第２工程の後、前記第１のダミーゲートと、前記第１の柱状半導体層と、前記第２のダミーゲートと、前記第２の柱状半導体層との側壁に、第３のダミーゲートと、第４のダミーゲートとを形成する第３工程と、
前記第３工程の後、前記フィン状半導体層の上部と前記第１の柱状半導体層の下部と前記第２の柱状半導体層の下部とに、第２の拡散層を形成する第４工程と、
前記第４工程の後、第１の層間絶縁膜を堆積するとともに、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートのそれぞれの上部を露出させ、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートを除去し、第１のゲート絶縁膜を、前記第１の柱状半導体層の周囲と、前記第２の柱状半導体層の周囲とに形成し、前記第２の柱状半導体層の底部周辺の前記第１のゲート絶縁膜を除去し、第１の金属層を堆積するとともにエッチバックを行うことで、前記第１の柱状半導体層の上部と、前記第２の柱状半導体層の上部とを露出させ、前記第１の柱状半導体層の周囲に、ゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程と、
前記第５工程の後、前記第１の柱状半導体層の周囲と、前記ゲート電極と前記ゲート配線との上、及び、前記第２の柱状半導体層の周囲と、前記コンタクト電極と前記コンタクト配線との上に第２のゲート絶縁膜を堆積し、第２の金属層を堆積するとともにエッチバックを行うことで、前記第１の柱状半導体層の上部と、前記第２の柱状半導体層の上部とを露出させ、前記第１の柱状半導体層上の前記第２のゲート絶縁膜を除去し、第３の金属層を堆積し、前記第３の金属層及び前記第２の金属層の一部をエッチングすることで、前記第１の柱状半導体層の上部側壁を取り囲む第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層の上部とを接続する第２のコンタクトと、を形成する第６工程と、
前記第６工程の後、第２の層間絶縁膜を堆積し、前記第２のコンタクト上にコンタクト孔を形成し、第４の金属層と窒化膜を堆積し、前記第２の層間絶縁膜上の前記第４の金属層と窒化膜とを除去することで、前記コンタクト孔の内部に、柱状絶縁体層と、前記柱状絶縁体層の周囲及び底下を取り囲む下部電極を形成し、前記第２の層間絶縁膜をエッチバックすることで、前記柱状絶縁体層を取り囲む前記下部電極の上部を露出させ、露出した前記柱状絶縁体層を取り囲む前記下部電極の上部を除去し、前記柱状絶縁体層を取り囲み、かつ、前記下部電極に接続されるように、抵抗が変化する膜を堆積するとともにエッチングすることで、前記柱状絶縁体層の上部にサイドウォール状に残存させる第７工程を有する、
ことを特徴とする。
前記第２工程において、
前記フィン状半導体層の周囲に第２の絶縁膜を形成し、
前記第２の絶縁膜上に前記第１のポリシリコンを堆積するとともに平坦化し、
前記ゲート配線、前記第１の柱状半導体層、前記コンタクト配線、及び前記第２の柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層が延びる方向に直交する方向に形成し、
前記第２のレジストをマスクとして用い、前記第１のポリシリコンと、前記第２の絶縁膜と、前記フィン状半導体層とをエッチングすることにより、前記第１の柱状半導体層と、前記第１のポリシリコンに由来する前記第１のダミーゲートと、前記第２の柱状半導体層と、前記第１のポリシリコンに由来する前記第２のダミーゲートと、を形成する、
ことが好ましい。
前記第２の絶縁膜上に前記第１のポリシリコンを堆積するとともに平坦化した後、前記第１のポリシリコン上に第３の絶縁膜を形成する、ことが好ましい。
前記第２工程の後、前記第１の柱状半導体層と、前記第２の柱状半導体層と、前記第１のダミーゲートと、前記第２のダミーゲートとの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積するとともにエッチングすることにより、前記第１のダミーゲートと、前記第１の柱状半導体層と、前記第２のダミーゲートと、前記第２の柱状半導体層とのそれぞれの側壁に残存させることで、前記第３のダミーゲートと、前記第４のダミーゲートとを形成する第３工程を有する、ことが好ましい。
前記フィン状半導体層の上部と、前記第１の柱状半導体層の下部と、前記第２の柱状半導体層の下部とに前記第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成するとともにエッチングすることで、サイドウォール状に残存させ、前記第５の絶縁膜に由来するサイドウォールを形成し、前記第２の拡散層上に、金属と半導体とからなる化合物層を形成する第４工程を有する、ことが好ましい。
前記第４工程の後、前記第１の層間絶縁膜を堆積するとともに化学機械研磨を行うことで、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートの上部を露出させ、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートを除去し、前記第２の絶縁膜と前記第４の絶縁膜とを除去し、ゲート絶縁膜を前記第１の柱状半導体層の周囲と、前記第２の柱状半導体層の周囲と、前記第５の絶縁膜の内側とに形成し、前記第２の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去するための第３のレジストを形成し、前記第２の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、前記第１の金属層を堆積し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層の上部を露出させ、エッチバックを行うことで、前記第１の柱状半導体層の周囲に前記ゲート電極及び前記ゲート配線を形成し、前記第２の柱状半導体層の周囲に前記コンタクト電極及び前記コンタクト配線を形成する第５工程、を有する、
ことが好ましい。
本発明によれば、抵抗が変化する膜、下部電極の電流が流れる方向の断面積を小さくすることができ、選択トランジスタに大量の電流を流すことができる、抵抗が変化する記憶素子を有する半導体装置、及び、その製造方法を提供することができる。
（ａ）は本発明の実施形態に係る半導体装置の平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。 （ａ）は本発明の実施形態に係る半導体装置の製造方法を説明するための平面図であり、（ｂ）は（ａ）のＸ−Ｘ’線での断面図であり、（ｃ）は（ａ）のＹ−Ｙ’線での断面図である。
図１に、本発明の実施形態に係る半導体装置の構造を示す。
図１に示されるように、本実施形態のメモリセルは、３×２のマトリクス状のセル配列において、一行一列、一行三列、二行一列、及び二行三列にそれぞれ配置されている、ソース線を相互に接続するためのコンタクト電極及びコンタクト配線を有するコンタクト装置は、３×２のマトリクス状のセル配列において、一行二列と二行二列とにそれぞれ配置されている。
二行一列に位置するメモリセルは、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０４と、フィン状シリコン層１０４の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０４上に形成された第１の柱状シリコン層１２９と、第１の柱状シリコン層１２９の周囲に形成されたゲート絶縁膜１６２と、ゲート絶縁膜１６２の周囲に形成された、金属からなるゲート電極１６８ａと、ゲート電極１６８ａに接続された、金属からなるゲート配線１６８ｂとを有する。ゲート配線１６８ｂはフィン状シリコン層１０４に直交する方向に延在している。
二行一列に位置するメモリセルは、さらに、ゲート電極１６８ａ及びゲート配線１６８ｂの周囲及び底下に形成されたゲート絶縁膜１６２と、第１の柱状シリコン層１２９上部の周囲に形成された第２のゲート絶縁膜１７３と、第２のゲート絶縁膜１７３の周囲に形成された、第１の金属材料からなる第１のコンタクト１７９ａと、第１のコンタクト１７９ａの上部と第１の柱状シリコン層１２９の上部とを接続する、第２の金属材料からなる第２のコンタクト１８３ａと、第１の柱状シリコン層１２９の下部に形成された第２の拡散層１４３ａとを有する。第２の拡散層１４３ａはフィン状シリコン層１０４に形成されている。
二行一列に位置するメモリセルは、さらに、第２のコンタクト１８３ａ上に形成された柱状窒化膜層２０２と、柱状窒化膜層２０２の上部周囲に形成された、抵抗が変化する膜２１１と、柱状窒化膜層２０２の下部周囲に形成された、抵抗が変化する膜２１１と接続される下部電極２０６とを有する。柱状窒化膜層２０２は窒化膜からなり、柱状窒化膜層２０２と第２のコンタクト１８３ａとの間に下部電極２０６が形成されている。
抵抗が変化する膜２１１は、例えば、カルコゲナイドガラス（ＧＳＴ：Ｇｅ２Ｓｂ２Ｔｅ５）等の相変化膜からなることが好ましい。また、ヒーター素子である下部電極２０６は、例えば、窒化チタンからなることが好ましい。
二行三列に位置するメモリセルは、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０４と、フィン状シリコン層１０４の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０４上に形成された第１の柱状シリコン層１３１と、第１の柱状シリコン層１３１の周囲に形成されたゲート絶縁膜１６３と、ゲート絶縁膜１６３の周囲に形成された、金属からなるゲート電極１７０ａと、ゲート電極１７０ａに接続された、金属からなるゲート配線１７０ｂとを有する。ゲート配線１７０ｂはフィン状シリコン層１０４に直交する方向に延在している。
二行三列に位置するメモリセルは、さらに、ゲート電極１７０ａ及びゲート配線１７０ｂの周囲及び底下に形成されたゲート絶縁膜１６３と、第１の柱状シリコン層１３１の上部周囲に形成された第２のゲート絶縁膜１７４と、第２のゲート絶縁膜１７４の周囲に形成された、第１の金属材料からなる第１のコンタクト１８１ａと、第１のコンタクト１８１ａの上部と第１の柱状シリコン層１３１の上部とを接続する、第２の金属材料からなる第２のコンタクト１８５ａと、第１の柱状シリコン層１３１の下部に形成された第２の拡散層１４３ａとを有する。第２の拡散層１４３ａはフィン状シリコン層１０４に形成されている。
二行三列に位置するメモリセルは、さらに、第２のコンタクト１８５ａ上に形成された柱状窒化膜層２０３と、柱状窒化膜層２０３の上部周囲に形成された、抵抗が変化する膜２１２と、柱状窒化膜層２０３の下部周囲に形成された、抵抗が変化する膜２１２と接続する下部電極２０７とを有する。柱状窒化膜層２０３は窒化膜から形成されている。柱状窒化膜層２０３と第２のコンタクト１８５ａとの間に下部電極２０７が形成されている。
抵抗が変化する膜２１１と、抵抗が変化する膜２１２とは、ビット線２１９により接続されている。
一行一列に位置するメモリセルは、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０５と、フィン状シリコン層１０５の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０５上に形成された第１の柱状シリコン層１３２と、第１の柱状シリコン層１３２の周囲に形成されたゲート絶縁膜１６２と、ゲート絶縁膜１６２の周囲に形成された、金属からなるゲート電極１６８ａと、ゲート電極１６８ａに接続された、金属からなるゲート配線１６８ｂとを有する。ゲート配線１６８ｂはフィン状シリコン層１０５に直交する方向に延在している。
一行一列に位置するメモリセルは、さらに、ゲート電極１６８ａ及びゲート配線１６８ｂの周囲及び底下に形成されたゲート絶縁膜１６２と、第１の柱状シリコン層１３２の上部周囲に形成された第２のゲート絶縁膜１７３と、第２のゲート絶縁膜１７３の周囲に形成された、第１の金属材料からなる第１のコンタクト１７９ｂと、第１のコンタクト１７ｂａの上部と第１の柱状シリコン層１３２の上部とを接続する、第２の金属材料からなる第２のコンタクト１８３ｂと、第１の柱状シリコン層１３２の下部に形成された第２の拡散層１４３ｂとを有する。第２の拡散層１４３ｂはフィン状シリコン層１０５に形成されている。
一行一列に位置するメモリセルは、さらに、第２のコンタクト１８３ｂ上に形成された柱状窒化膜層２０４と、柱状窒化膜層２０４の上部周囲に形成された、抵抗が変化する膜２１３と、柱状窒化膜層２０４の下部周囲に形成された、抵抗が変化する膜２１３と接続する下部電極２０８とを有する。柱状窒化膜層２０４は窒化膜から形成されている。柱状窒化膜層２０４と第２のコンタクト１８３ｂの間に下部電極２０８が形成されている。
一行三列に位置するメモリセルは、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０５と、フィン状シリコン層１０５の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０５上に形成された第１の柱状シリコン層１３４と、第１の柱状シリコン層１３４の周囲に形成されたゲート絶縁膜１６３と、ゲート絶縁膜１６３の周囲に形成された、金属からなるゲート電極１７０ａと、ゲート電極１７０ａに接続された、金属からなるゲート配線１７０ｂとを有する。ゲート配線１７０ｂはフィン状シリコン層１０５に直交する方向に延在している。
一行三列に位置するメモリセルは、さらに、ゲート電極１７０ａ及びゲート配線１７０ｂの周囲及び底下に形成されたゲート絶縁膜１６３と、第１の柱状シリコン層１３４の上部周囲に形成された第２のゲート絶縁膜１７４と、第２のゲート絶縁膜１７４の周囲に形成された、第１の金属材料からなる第１のコンタクト１８１ｂと、第１のコンタクト１８１ｂの上部と第１の柱状シリコン層１３４の上部とを接続する、第２の金属材料からなる第２のコンタクト１８５ｂと、第１の柱状シリコン層１３４の下部に形成された第２の拡散層１４３ｂとを有する。第２の拡散層１４３ｂはフィン状シリコン層１０５に形成されている。
一行三列に位置するメモリセルは、さらに、第２のコンタクト１８５ｂ上に形成された柱状窒化膜層２０５と、柱状窒化膜層２０５の上部周囲に形成された、抵抗が変化する膜２１４と、柱状窒化膜層２０５の下部周囲に形成された、抵抗が変化する膜２１４と接続する下部電極２０９とを有する。柱状窒化膜層２０５は窒化膜から形成されている。柱状窒化膜層２０５と第２のコンタクト１８５ｂとの間に下部電極２０９が形成されている。
抵抗が変化する膜２１３と、抵抗が変化する膜２１４とは、ビット線２２０により接続されている。
本実施形態の半導体装置は、柱状窒化膜層２０２、２０３、２０４、２０５と、柱状窒化膜層２０２、２０３、２０４、２０５の上部周囲に形成された、抵抗が変化する膜２１１、２１２、２１３、２１４と、柱状窒化膜層２０２、２０３、２０４、２０５の下部周囲に形成された、抵抗が変化する膜２１１、２１２、２１３、２１４と接続する下部電極２０６、２０７、２０８、２０９とを有することにより、抵抗が変化する膜２１１、２１２、２１３、２１４からなる相変化膜と、下部電極２０６、２０７、２０８、２０９からなるヒーター素子とのそれぞれの電流が流れる方向での断面積を小さくすることができる。
また、柱状窒化膜層２０２、２０３、２０４、２０５が窒化膜であることにより、抵抗が変化する膜２１１、２１２、２１３、２１４からなる相変化膜の冷却を早めることができる。また、柱状窒化膜層２０２、２０３、２０４、２０５下に下部電極２０６、２０７、２０８、２０９を有することにより、下部電極２０６、２０７、２０８、２０９とセルトランジスタとの接触抵抗を低減することができる。
ＳＧＴは、単位ゲート幅当たり、ダブルゲートトランジスタよりも大量の電流を流すことができる。さらに、ＳＧＴは、ゲート電極が柱状半導体層を取り囲む構造であるから、単位面積当たりのゲート幅を大きくすることができることから、さらに大量の電流を流すことができる。したがって、大きなリセット電流を流すことができるため、抵抗が変化する膜２１１、２１２、２１３、２１４からなる相変化膜を高温（高電流）で融解することができる。また、ＳＧＴのサブスレッショルドスイングは、理想値を実現できるため、オフ電流を小さくすることができるので、抵抗が変化する膜２１１、２１２、２１３、２１４からなる相変化膜を高速で冷却する（電流を停止する）ことができる。
本実施形態の半導体装置では、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂは金属からなる。さらに、第２のゲート絶縁膜１７３、１７４の周囲に形成された、第１の金属材料からなる第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂと、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂの上部と柱状シリコン層１２９、１３１、１３２、１３４の上部とを接続する、第２の金属材料からなる第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂも金属からなる。このように多くの金属が使用されているので、その放熱効果によって、大きなリセット電流により加熱された部位の冷却を早めることができる。また、本実施形態の半導体装置は、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂの周囲及び底下に形成されたゲート絶縁膜１６２、１６３を有することにより、熱処理工程の最後に金属ゲートを形成するゲートラストによって、金属ゲートであるゲート電極１６８ａ、１７０ａが形成されるので、金属ゲートプロセスと高温プロセスを両立させることができる。
また、本実施形態の半導体装置は、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂの周囲及び底下に形成されたゲート絶縁膜１６２、１６３を有している。また、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂは金属であって、ゲート配線１６８ｂ、１７０ｂはフィン状シリコン層１０４、１０５に直交する方向に延在している。また、第２の拡散層１４３ａ、１４３ｂはフィン状シリコン層１０４、１０５に形成され、ゲート電極１６８ａ、１７０ａの外側の線幅はゲート配線１６８ｂ、１７０ｂの線幅と等しい。さらに、第１の柱状シリコン層１２９、１３１、１３２、１３４の線幅は、フィン状シリコン層１０４、１０５の線幅と等しい。以上により、本実施形態の半導体装置では、フィン状シリコン層１０４、１０５と、第１の柱状シリコン層１２９、１３１、１３２、１３４と、ゲート電極１６８ａ、１７０ａと、ゲート配線１６８ｂ、１７０ｂとが、二枚のマスクを用いた自己整合で形成されるので、半導体装置の製造に要する工程数を削減することができる。
二行二列に位置するコンタクト装置は、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０４と、フィン状シリコン層１０４の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０４上に形成された第２の柱状シリコン層１３０とを有する。フィン状シリコン層１０４に直交する方向での第２の柱状シリコン層１３０の幅はフィン状シリコン層１０４に直交する方向でのフィン状シリコン層１０４の幅と等しい。
二行二列に位置するコンタクト装置は、さらに、第２の柱状シリコン層１３０の周囲に形成された、金属からなるコンタクト電極１６９ａと、第２の柱状シリコン層１３０とコンタクト電極１６９ａとの間に形成されたゲート絶縁膜１６５と、コンタクト電極１６９ａに接続された、フィン状シリコン層１０４に直交する方向に延在する、金属からなるコンタクト配線１６９ｂと、コンタクト電極１６９ａとコンタクト配線１６９ｂとの周囲に形成されたゲート絶縁膜１６４とを有する。コンタクト電極１６９ａの外側の線幅は、コンタクト配線１６９ｂの線幅と等しい。フィン状シリコン層１０４において第２の柱状シリコン層１３０の下部に形成された第２の拡散層１４３ａは、コンタクト電極１６９ａと接続されている。
二行二列に位置するコンタクト装置は、さらに、第２の柱状シリコン層１３０の上部周囲に形成された第２のゲート絶縁膜１７５と、第２のゲート絶縁膜１７５の周囲に形成された、第１の金属材料からなる第３のコンタクト１８０ａとを有する。第３のコンタクト１８０ａは、コンタクト電極１６９ａと接続されている。第３のコンタクト１８０ａの上部と第２の柱状シリコン層１３０の上部とを接続する、第２の金属材料からなる第４のコンタクト１８４ａが形成されている。
これにより、第２の拡散層１４３ａ、コンタクト電極１６９ａ、コンタクト配線１６９ｂ、及び第３のコンタクト１８０ａは、第４のコンタクト１８４ａと接続される。
一行二列に位置するコンタクト装置は、半導体基板１０１上で左右方向に延びるように形成されたフィン状シリコン層１０５と、フィン状シリコン層１０５の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０５上に形成された第２の柱状シリコン層１３３とを有する。フィン状シリコン層１０５に直交する方向での第２の柱状シリコン層１３３の幅はフィン状シリコン層１０５に直交する方向でのフィン状シリコン層１０５の幅と等しい。
一行二列に位置するコンタクト装置は、さらに、第２の柱状シリコン層１３３の周囲に形成された、金属からなるコンタクト電極１６９ａと、第２の柱状シリコン層１３３とコンタクト電極１６９ａとの間に形成されたゲート絶縁膜１６６と、コンタクト電極１６９ａに接続された、フィン状シリコン層１０５に直交する方向に延在する、金属からなるコンタクト配線１６９ｂと、コンタクト電極１６９ａとコンタクト配線１６９ｂとの周囲に形成されたゲート絶縁膜１６４とを有する。コンタクト電極１６９ａの外側の線幅は、コンタクト配線１６９ｂの線幅と等しい。フィン状シリコン層１０５において第２の柱状シリコン層１３３の下部に形成された第２の拡散層１４３ｂは、コンタクト電極１６９ａと接続されている。
一行二列に位置するコンタクト装置は、さらに、第２の柱状シリコン層１３３の上部周囲に形成された第２のゲート絶縁膜１７６と、第２のゲート絶縁膜１７６の周囲に形成された、第１の金属材料からなる第３のコンタクト１８０ｂとを有する。第３のコンタクト１８０ｂはコンタクト電極１６９ａと接続されている。第３のコンタクト１８０ｂの上部と第２の柱状シリコン層１３３の上部とを接続する、第２の金属材料からなる第４のコンタクト１８４ｂが形成されている。
このため、第２の拡散層１４３ｂ、コンタクト電極１６９ａ、コンタクト配線１６９ｂ、及び第３のコンタクト１８０ｂは、第４のコンタクト１８４ｂと接続される。
本実施形態の半導体装置は、第２の拡散層１４３ａ、１４３ｂに接続されているゲート配線１６８ｂ、１７０ｂに平行に延びるコンタクト配線１６９ｂを有する。これにより、第２の拡散層１４３ａ、１４３ｂが相互に接続され、ソース線の抵抗を下げることができる。この結果、ソース線に大きなリセット電流を流すことができる。このようなゲート配線１６８ｂ、１７０ｂに平行に延びるコンタクト配線１６９ｂは、例えば、ビット線２０７、２０８が延びる方向に沿って一列に配置されたメモリセル２、４、８、１６、３２、及び６４個のいずれかの個数毎に一本ずつ配置することが好ましい。
また、本実施形態では、第２の柱状シリコン層１３０、１３３と、第２の柱状シリコン層１３０、１３３の周囲に形成されるコンタクト電極１６９ａ及びコンタクト配線１６９ｂとから形成される構造は、コンタクト電極１６９ａが第２の拡散層１４３ａ、１４３ｂと電気的に接続される点以外は、一行一列等に位置するメモリセルのトランジスタ構造と同じ構造である。また、ゲート配線１６８ｂ、１７０ｂに平行に延びる、第２の拡散層１４３ａ、１４３ｂからなる全てのソース線は、コンタクト配線１６９ｂに接続される。これにより、半導体装置の製造に要する工程数を削減することができる。
図２は、図１に示す第２の拡散層１４３ａ、１４３ｂと比較して、第２の拡散層１４３ｃが半導体基板１０１のさらに深い位置まで形成されるとともにフィン状シリコン層１０４、１０５に形成されており、図１の第２の拡散層１４３ａ、１４３ｂと同様な接続を行った構造である。このような構造とすることでソース抵抗をさらに低減することができる。
図３は、図２に示すフィン状シリコン層１０５と、フィン状シリコン層１０５の周囲に形成された第１の絶縁膜１０６とが存在せず、半導体基板１０１に直接的に第２の拡散層１４３ｄが形成された構造の半導体装置を示す。このような構造とすることで、ソース抵抗をさらに低減することができる。
以下に、図４〜図６１を参照しながら、本発明の実施形態に係る半導体装置を形成するための製造工程について説明する。
以下、半導体基板１０１上にフィン状シリコン層１０４、１０５を形成し、フィン状シリコン層１０４、１０５の周囲に第１の絶縁膜１０６を形成する第１工程について説明する。本実施形態では、半導体基板１０１はシリコン基板としたが、半導体であればその他の材料からなる基板であってもよい。
次に、図４に示すように、シリコン基板１０１上にフィン状シリコン層１０４、１０５を形成するための第１のレジスト１０２、１０３を形成する。
次に、図５に示すように、シリコン基板１０１をエッチングすることで、フィン状シリコン層１０４、１０５を形成する。ここでは、レジストをマスクとしてフィン状シリコン層１０４、１０５を形成したが、レジストに代えて酸化膜や窒化膜といったハードマスクを用いてもよい。
次に、図６に示すように、第１のレジスト１０２、１０３を除去する。
次に、図７に示すように、フィン状シリコン層１０４、１０５の周囲に第１の絶縁膜１０６を堆積する。第１の絶縁膜１０６には、高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いることができる。
次に、図８に示すように、第１の絶縁膜１０６をエッチバックすることで、フィン状シリコン層１０４、１０５の上部を露出させる。
以上により、半導体基板１０１上にフィン状シリコン層１０４、１０５を形成し、フィン状シリコン層１０４、１０５の周囲に第１の絶縁膜１０６を形成する、本実施形態の第１工程が示された。
以下、本発明の実施形態の第２工程について説明する。第２工程では、第１工程の後、フィン状シリコン層１０４、１０５の周囲に第２の絶縁膜１０７、１０８を形成し、第２の絶縁膜１０７、１０８上に第１のポリシリコン１０９を堆積するとともに平坦化する。続いて、ゲート配線１６８ｂ、１７０ｂ、第１の柱状シリコン層１２９、１３１、１３２、１３４、第２の柱状シリコン層１３０、１３３、及びコンタクト配線１６９ｂを形成するための第２のレジスト１１１、１１２、１１３を、フィン状シリコン層１０４、１０５が延びる方向に直交する方向に延在するように形成する。続いて、第２のレジスト１１１、１１２、１１３をマスクとして用い、第１のポリシリコン１０９と、第２の絶縁膜１０７、１０８と、フィン状シリコン層１０４、１０５とをエッチングすることで、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第１のポリシリコン１０９に由来する第１のダミーゲート１１７、１１９と、第２の柱状シリコン層１３０、１３３と、第１のポリシリコン１０９に由来する第２のダミーゲート１１８とを形成する。
まず、図９に示すように、半導体基板１０１上で左右方向に延びるフィン状シリコン層１０４、１０５の周囲に第２の絶縁膜１０７、１０８を形成する。第２の絶縁膜１０７、１０８は、酸化膜であることが好ましい。
次に、図１０に示すように、第２の絶縁膜１０７、１０８の上に第１のポリシリコン１０９を堆積するとともに平坦化する。
次に、図１１に示すように、第１のポリシリコン１０９上に第３の絶縁膜１１０を形成する。第３の絶縁膜１１０は、窒化膜であることが好ましい。
次に、図１２に示すように、ゲート配線１６８ｂ、１７０ｂと第１の柱状シリコン層１２９、１３１、１３２、１３４と第２の柱状シリコン層１３０、１３３とコンタクト配線１６９ｂを形成するための第２のレジスト１１１、１１２、１１３を、フィン状シリコン層１０４、１０５が延びる方向直交する方向に延在するように形成する。
次に、図１３に示すように、第２のレジスト１１１、１１２、１１３をマスクとして用い、第３の絶縁膜１１０と、第１のポリシリコン１０９と、第２の絶縁膜１０７、１０８と、フィン状シリコン層１０４、１０５とをエッチングすることにより、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第１のポリシリコン１０９に由来する第１のダミーゲート１１７、１１９と、第２の柱状シリコン層１３０、１３３と、第１のポリシリコン１０９に由来する第２のダミーゲート１１８とを形成する。ここでは、第３の絶縁膜１１０が複数の部位に分離され、第１のダミーゲート１１７、１１９と、第２のダミーゲート１１８との上に第３の絶縁膜１１４、１１５、１１６が形成される。また、第２の絶縁膜１０７、１０８は複数の部位に分離され、第２の絶縁膜１２３、１２４、１２５、１２６、１２７、１２８が形成される。このとき、第２のレジスト１１１、１１２、１１３がエッチング中に除去された場合には、第３の絶縁膜１１４、１１５、１１６がハードマスクとして機能する。一方、第２のレジスト１１１、１１２、１１３がエッチング中に除去されなかった場合には、第３の絶縁膜１１４、１１５、１１６をマスクとして使用する必要はない。
次に、図１４に示すように、第２のレジスト１１４、１１５、１１６を除去する。
以上により、第１工程の後、フィン状シリコン層１０４、１０５の周囲に第２の絶縁膜１０７、１０８を形成し、第２の絶縁膜１０７、１０８上に第１のポリシリコン１０９を堆積するとともに平坦化する。続いて、ゲート配線１６８ｂ、１７０ｂ、第１の柱状シリコン層１２９、１３１、１３２、１３４、第２の柱状シリコン層１３０、１３３、及びコンタクト配線１６９ｂを形成するための第２のレジスト１１１、１１２、１１３を、フィン状シリコン層１０４、１０５が延びる方向に直交する方向に延在するように形成する。続いて、第２のレジスト１１１、１１２、１１３をマスクとして用い、第１のポリシリコン１０９と、第２の絶縁膜１０７、１０８と、フィン状シリコン層１０４、１０５とをエッチングすることで、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第１のポリシリコン１０９に由来する第１のダミーゲート１１７、１１９と、第２の柱状シリコン層１３０、１３３と、第１のポリシリコン１０９に由来する第２のダミーゲート１１８とを形成する第２工程が示された。
以下、本発明の実施形態の第３工程について説明する。第３工程では、第２工程の後、第１の柱状シリコン層１２９、１３１、１３２、１３４、第２の柱状シリコン層１３０、１３３、第１のダミーゲート１１７、１１９、及び第２のダミーゲート１１８の周囲に第４の絶縁膜１３５を形成する。続いて、第４の絶縁膜１３５の周囲に第２のポリシリコン１３６を堆積するとともにエッチングし、第１のダミーゲート１１７、１１９と、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第２のダミーゲート１１８と、第２の柱状シリコン層１３０、１３３とのそれぞれの側壁に残存させることで、第３のダミーゲート１３７、１３９と、第４のダミーゲート１３８とを形成する。
まず、図１５に示すように、第１の柱状シリコン層１２９、１３１、１３２、１３４、第２の柱状シリコン層１３０、１３３、第１のダミーゲート１１７、１１９、及び第２のダミーゲート１１８の周囲に第４の絶縁膜１３５を形成する。続いて、第４の絶縁膜１３５の周囲に第２のポリシリコン１３６を堆積する。
次に、図１６に示すように、第２のポリシリコン１３６をエッチングすることで、第１のダミーゲート１１７、１１９と、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第２のダミーゲート１１８と、第２の柱状シリコン層１３０、１３３とのそれぞれの側壁に残存させることで、第３のダミーゲート１３７、１３９と、第４のダミーゲート１３８とを形成する。このとき、第４の絶縁膜１３５が複数の部位に分離され、第４の絶縁膜１４０、１４１、１４２が形成されてもよい。
以上により、第２工程の後、第１の柱状シリコン層１２９、１３１、１３２、１３４、第２の柱状シリコン層１３０、１３３、第１のダミーゲート１１７、１１９、及び第２のダミーゲート１１８の周囲に第４の絶縁膜１３５を形成する。続いて、第４の絶縁膜１３５の周囲に第２のポリシリコン１３６を堆積するとともにエッチングすることにより、第１のダミーゲート１１７、１１９と、第１の柱状シリコン層１２９、１３１、１３２、１３４と、第２のダミーゲート１１８と、第２の柱状シリコン層１３０、１３３とのそれぞれの側壁に残存させることで、第３のダミーゲート１３７、１３９と、第４のダミーゲート１３８とを形成する第３工程が示された。
以下、本発明の実施形態の第４工程について説明する。第４工程では、第３工程の後、フィン状シリコン層１０４、１０５の上部と、第１の柱状シリコン層１２９、１３１、１３２、１３４の下部と、第２の柱状シリコン層１３０、１３３の下部とに第２の拡散層１４３ａ、１４３ｂを形成する。続いて、第３のダミーゲート１３７、１３９と第４のダミーゲート１３８との周囲に、第５の絶縁膜１４４を形成するとともにエッチングすることで、サイドウォール状に残存させ、第５の絶縁膜１４４に由来するサイドウォール１４５、１４６、１４７を形成し、第２の拡散層１４３ａ、１４３ｂ上に、金属と半導体とからなる化合物層１４８、１４９、１５０、１５１、１５２、１５３、１５４、１５５を形成する第４工程を示す。
まず、図１７に示すように、不純物を導入し、第１の柱状シリコン層１２９、１３１、１３２、１３４の下部と第２の柱状シリコン層１３０、１３３の下部とに、第２の拡散層１４３ａ、１４３ｂを形成する。ここで、導入する不純物がｎ型拡散層を形成するときは、ヒ素やリンを導入することが好ましい。一方、導入する不純物がｐ型拡散層を形成するときは、ボロンを導入することが好ましい。このような拡散層の形成は、後述する第５の絶縁膜１４４に由来するサイドウォール１４５、１４６、１４７を形成した後に行ってもよい。
次に、図１８に示すように、第３のダミーゲート１３７、１３９と、第４のダミーゲート１３８との周囲に、第５の絶縁膜１４４を形成する。第５の絶縁膜１４４は、窒化膜であることが好ましい。
次に、図１９に示すように、第５の絶縁膜１４４をエッチングすることで、サイドウォール状に残存させる。これにより、第５の絶縁膜からなるサイドウォール１４５、１４６、１４７を形成する。
次に、図２０に示すように、第２の拡散層１４３ａ、１４３ｂ上に、金属と半導体とからなる化合物層１４８、１４９、１５０、１５１、１５２、１５３、１５４、１５５を形成する。このとき、第３のダミーゲート１３７、１３９の上部と、第４のダミーゲート１３８の上部とにも、金属と半導体とからなる化合物層１５６、１５８、１５７が形成される。
以上により、フィン状シリコン層１０４、１０５の上部と、第１の柱状シリコン層１２９、１３１、１３２、１３４の下部と、第２の柱状シリコン層１３０、１３３の下部とに第２の拡散層１４３ａ、１４３ｂを形成する。続いて、第３のダミーゲート１３７、１３９と第４のダミーゲート１３８との周囲に、第５の絶縁膜１４４を形成するとともにエッチングすることで、サイドウォール状に残存させ、第５の絶縁膜１４４に由来するサイドウォール１４５、１４６、１４７を形成し、第２の拡散層１４３ａ、１４３ｂ上に、金属と半導体とからなる化合物層１４８、１４９、１５０、１５１、１５２、１５３、１５４、１５５形成する第４工程が示された。
以下、本発明の実施形態の第５工程について説明する。第５工程では、第４の工程の後、第１の層間絶縁膜１５９を堆積するとともに化学機械研磨（ＣＭＰ）を行うことで、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８のそれぞれの上部を露出させ、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８を除去する。続いて、第２の絶縁膜１２３、１２４、１２５、１２６、１２７、１２８と第４の絶縁膜１４０、１４１、１４２とを除去し、ゲート絶縁膜１６０を第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と、第２の柱状シリコン層１３０、１３３の周囲と、第５の絶縁膜１４４の内側とに形成する。続いて、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去するための第３のレジスト１６１を形成し、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去し、金属層１６７を堆積し、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部と第２の柱状シリコン層１３０、１３３の上部とを露出させ、エッチバックを行うことで、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲に、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂを形成する。その後、第２の柱状シリコン層１３０、１３３の周囲にコンタクト電極１６９ａ及びコンタクト配線１６９ｂを形成する。
まず、図２１に示すように、第１の層間絶縁膜１５９を堆積する。ここでは、コンタクトストッパ膜を用いてもよい。
次に、図２２に示すように、化学機械研磨（ＣＭＰ）を行うことで、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８のそれぞれの上部を露出させる。このとき、第３のダミーゲート１３７、１３９の上部及び第４のダミーゲート１３８の上部に存在する、金属と半導体とからなる化合物層１５６、１５８、１５７を除去する。
次に、図２３に示すように、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８を除去する。
次に、図２４に示すように、第２の絶縁膜１２３、１２４、１２５、１２６、１２７、１２８と、第４の絶縁膜１４０、１４１、１４２とを除去する。
次に、図２５に示すように、ゲート絶縁膜１６０を第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と、第２の柱状シリコン層１３０、１３３の周囲と、第５の絶縁膜１４４に由来するサイドウォール１４５、１４６、１４７の内側に形成する。
次に、図２６に示すように、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去するための第３のレジスト１６１を形成する。
次に、図２７に示すように、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去する。ゲート絶縁膜１６０は複数の部位に分離され、ゲート絶縁膜１６２、１６３、１６４、１６５、１６６が形成される。また、等方性エッチングによって、ゲート絶縁膜１６４、１６５、１６６を除去してもよい。
次に、図２８に示すように、第３のレジスト１６１を除去する。
次に、図２９に示すように、金属層１６７を堆積する。
次に、図３０に示すように、金属層１６７のエッチバックを行うことで、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲にゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂを形成し、第２の柱状シリコン層１３０、１３３の周囲にコンタクト電極１６９ａ及びコンタクト配線１６９ｂを形成する。
以上により、第４の工程の後、第１の層間絶縁膜１５９を堆積するとともに化学機械研磨（ＣＭＰ）を行うことで、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８のそれぞれの上部を露出させ、第１のダミーゲート１１７、１１９、第２のダミーゲート１１８、第３のダミーゲート１３７、１３９、及び第４のダミーゲート１３８を除去する。続いて、第２の絶縁膜１２３、１２４、１２５、１２６、１２７、１２８と第４の絶縁膜１４０、１４１、１４２とを除去し、ゲート絶縁膜１６０を第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と第２の柱状シリコン層１３０、１３３の周囲と、第５の絶縁膜１４４の内側とに形成する。続いて、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去するための第３のレジスト１６１を形成し、第２の柱状シリコン層１３０、１３３の底部周辺のゲート絶縁膜１６０を除去し、金属層１６７を堆積し、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部と第２の柱状シリコン層１３０、１３３の上部とを露出させ、エッチバックを行うことで、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲に、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂを形成する。その後、第２の柱状シリコン層１３０、１３３の周囲にコンタクト電極１６９ａ及びコンタクト配線１６９ｂを形成する第５工程が示された。
以下、本発明の実施形態の第６工程について説明する。第６工程では、第５の工程の後、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂ上と、第２の柱状シリコン層１３０、１３３の周囲と、コンタクト電極１６９ａ及びコンタクト配線１６９ｂ上とに、ゲート絶縁膜１７１を堆積し、さらに金属層１７８を堆積する。続いて、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部と第２の柱状シリコン層１３０、１３３の上部とを露出させ、第１の柱状シリコン層１２９、１３１、１３２、１３４上のゲート絶縁膜１７１を除去する。続いて、金属層１８２を堆積し、金属層１８２及び金属層１７８の一部をエッチングすることで、金属層１７８と金属層１８２とから、それぞれ、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部側壁を取り囲む第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂと、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂの上部と第１の柱状シリコン層１２９、１３１、１３２、１３４の上部とを接続する第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂと、を形成する。
まず、図３１に示すように、露出したゲート絶縁膜１６２、１６３、１６４、１６５、１６６を除去する。
次に、図３２に示すように、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂ上と、第２の柱状シリコン層１３０、１３３の周囲と、コンタクト電極１６９ａ及びコンタクト配線１６９ｂ上とに、ゲート絶縁膜１７１を堆積する。
次に、図３３に示すように、コンタクト電極１６９ａ及びコンタクト配線１６９ｂ上の少なくとも一部のゲート絶縁膜１７１を除去するための第４のレジスト１７２を形成する。
次に、図３４に示すように、コンタクト電極１６９ａ及びコンタクト配線１６９ｂ上の少なくとも一部のゲート絶縁膜１７１を除去する。ゲート絶縁膜１７１は複数の部位に分離され、ゲート絶縁膜１７３、１７４、１７５、１７６、１７７が形成される。また、等方性エッチングによって、ゲート絶縁膜１７５、１７６、１７７を除去してもよい。
以上によれば、コンタクトを形成するために、ゲート絶縁膜１６０の膜厚分とゲート絶縁膜１７１の膜厚分とだけエッチングすれば足りるようになり、深いコンタクト孔を形成する工程が不要となる。
次に、図３５に示すように、第４のレジスト１７２を除去する。
次に、図３６に示すように、金属層１７８を堆積する。構成されるトランジスタがｎ型のときは、金属層１７８を構成する第１の金属材料の仕事関数は、４．０〜４．２ｅＶであることが好ましい。この場合の第１の金属材料としては、例えば、タンタルとチタンとからなる化合物（ＴａＴｉ）や窒化タンタル（ＴａＮ）などが挙げられる。一方、構成されるトランジスタがｐ型のときは、金属層１７８を構成する第１の金属材料の仕事関数は、５．０〜５．２ｅＶであることが好ましい。この場合の第１の金属材料としては、例えば、ルテニウム（Ｒｕ）や窒化チタン（ＴｉＮ）などが挙げられる。
次に、図３７に示すように、金属１７８をエッチバックすることで、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部と、第２の柱状シリコン層１３０、１３３の上部とを露出させる。このとき、金属１７８から金属線１７９、１８０、１８１が形成される。
次に、図３８に示すように、露出した第１の柱状シリコン層１２９、１３１、１３２、１３４上の第２のゲート絶縁膜１７３、１７４を除去する。
次に、図３９に示すように、金属層１８２を堆積する。金属層１８２は金属１７８と同種の金属材料からなるものでもよく、特にその種類は限定されない。
次に、図４０に示すように、金属層１８２をエッチバックすることで、金属線１８３、１８４、１８５を形成する。
次に、図４１に示すように、金属線１７９、１８０、１８１及び金属線１８３、１８４、１８５が延びる方向に直交する第５のレジスト１８６、１８７を形成する。
次に、図４２に示すように、金属線１７９、１８０、１８１及び金属線１８３、１８４、１８５をエッチングすることで、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂ、第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂ、第３のコンタクト１８０ａ、１８０ｂ、及び第４のコンタクト１８４ａ、１８４ｂを形成する。
次に、図４３に示すように、第５のレジスト１８６、１８７を除去する。
以上により、第５の工程の後、第１の柱状シリコン層１２９、１３１、１３２、１３４の周囲と、ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂ上と、第２の柱状シリコン層１３０、１３３の周囲と、コンタクト電極１６９ａ及びコンタクト配線１６９ｂ上とに、ゲート絶縁膜１７１を堆積し、さらに金属層１７８を堆積する。続いて、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部と第２の柱状シリコン層１３０、１３３の上部とを露出させ、第１の柱状シリコン層１２９、１３１、１３２、１３４上のゲート絶縁膜１７１を除去する。続いて、金属層１８２を堆積し、金属層１８２及び金属層１７８の一部をエッチングすることで、金属層１７８と金属層１８２とから、それぞれ、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部側壁を取り囲む第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂと、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂの上部と第１の柱状シリコン層１２９、１３１、１３２、１３４の上部とを接続する第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂと、を形成する第６工程が示された。
以下、本発明の実施形態の第７工程について説明する。第７工程では、第６工程の後、第２の層間絶縁膜１９４を堆積し、コンタクト孔１９６、１９７、１９８、１９９を形成する。続いて、金属層２００と窒化膜２０１とを堆積し、第２の層間絶縁膜１９４上の金属層２００と窒化膜２０１とを除去することで、コンタクト孔１９６、１９７、１９８、１９９の内部に、柱状窒化膜層２０２、２０３、２０４、２０５と、柱状窒化膜層２０２、２０３、２０４、２０５の周囲及び底下を取り囲む下部電極２０６、２０７、２０８、２０９とを形成する。続いて、第２の層間絶縁膜１９４をエッチバックすることで、柱状窒化膜層２０２、２０３、２０４、２０５の周囲及び底下を取り囲む下部電極２０６、２０７、２０８、２０９の上部を露出させ、露出した柱状窒化膜層２０２、２０３、２０４、２０５を取り囲む下部電極２０６、２０７、２０８、２０９の上部を除去する。続いて、柱状窒化膜層２０２、２０３、２０４、２０５を取り囲み、かつ、下部電極２０６、２０７、２０８、２０９に接続されるように、抵抗が変化する膜２１０を堆積するとともにエッチングすることで、柱状窒化膜層２０２、２０３、２０４、２０５の上部にサイドウォール状に残存させる。
まず、図４４に示すように、第２の層間絶縁膜１９４を堆積する。
次に、図４５に示すように、コンタクト孔を形成するための第６のレジスト１９５を形成する。
次に、図４６に示すように、コンタクト孔１９６、１９７、１９８、１９９を形成する。
次に、図４７に示すように、第６のレジスト１９５を剥離する。
次に、図４８に示すように、金属層２００を堆積する。金属層２００は、窒化チタンが好ましい。
次に、図４９に示すように、窒化膜２０１を堆積する。
次に、図５０に示すように、窒化膜２０１をエッチバックし、第２の層間絶縁膜１９４上の窒化膜２０１を除去する。このとき、柱状窒化膜層２０２、２０３、２０４，２０５が形成される。
次に、図５１に示すように、第２の層間絶縁膜１９４上の金属層２００を除去する。これにより、柱状窒化膜層２０２、２０３、２０４，２０５の周囲と底下とを取り囲む下部電極２０６、２０７、２０８、２０９が形成される。
次に、図５２に示すように、第２の層間絶縁膜１９４をエッチバックすることで、柱状窒化膜層２０２、２０３、２０４，２０５を取り囲む下部電極２０６、２０７、２０８、２０９の上部を露出させる。
次に、図５３に示すように、露出した柱状窒化膜層２０２、２０３、２０４，２０５を取り囲む下部電極２０６、２０７、２０８、２０９の上部を除去する。
次に、図５４に示すように、第２の層間絶縁膜１９４をエッチバックすることで、柱状窒化膜層２０２、２０３、２０４，２０５を取り囲む下部電極２０６、２０７、２０８、２０９の上部を露出させる。なお、図５３に示す工程の後、下部電極２０６、２０７、２０８、２０９の上部が既に露出していれば、図５４に示す工程は不要である。
次に、図５５に示すように、柱状窒化膜層２０２、２０３、２０４，２０５を取り囲み、かつ、下部電極２０６、２０７、２０８、２０９に接続されるように、抵抗が変化する膜２１０を堆積する。抵抗が変化する膜２１０は、カルコゲナイドガラス（ＧＳＴ：Ｇｅ２Ｓｂ２Ｔｅ５）等の相変化膜からなることが好ましい。
次に、図５６に示すように、抵抗が変化する膜２１０をエッチングすることで、柱状窒化膜層２０２、２０３、２０４、２０５の上部にサイドウォール状に残存させる。抵抗が変化する膜２１０は複数の部位に分離され、抵抗が変化する膜２１１、２１２、２１３、２１４が形成される。ここでは、抵抗が変化する膜２１０は、下部電極２０６、２０７、２０８、２０９の上部側壁に、抵抗が変化する膜２１５、２１６、２１７、２１８として残存してもよい。
以上により、第６工程の後、第２の層間絶縁膜１９４を堆積し、コンタクト孔１９６、１９７、１９８、１９９を形成する。続いて、金属２００と窒化膜２０１とを堆積し、第２の層間絶縁膜１９４上の金属層２００と窒化膜２０１とを除去することで、コンタクト孔１９６、１９７、１９８、１９９の内部に、柱状窒化膜層２０２、２０３、２０４、２０５と、柱状窒化膜層２０２、２０３、２０４、２０５の周囲及び底下を取り囲む下部電極２０６、２０７、２０８、２０９とを形成する。続いて、第２の層間絶縁膜１９４をエッチバックすることで、柱状窒化膜層２０２、２０３、２０４、２０５の周囲及び底下を取り囲む下部電極２０６、２０７、２０８、２０９の上部を露出させ、露出した柱状窒化膜層２０２、２０３、２０４、２０５を取り囲む下部電極２０６、２０７、２０８、２０９の上部を除去する。続いて、柱状窒化膜層２０２、２０３、２０４、２０５を取り囲み、かつ、下部電極２０６、２０７、２０８、２０９に接続されるように、抵抗が変化する膜２１０を堆積するとともにエッチングすることで、柱状窒化膜層２０２、２０３、２０４、２０５の上部にサイドウォール状に残存させる第７工程が示された。第７工程では、コンタクト孔１９６、１９７、１９８、１９９を形成するための一つのマスクで、上記した構造が形成されるため、半導体装置の製造に要する工程数を削減することができる。
その後、図５７に示すように、第３の層間絶縁膜２２１を堆積するとともに平坦化し、抵抗が変化する膜２１１、２１２、２１３、２１４の上部を露出させる。
次に、図５８に示すように、金属層２２２を堆積する。
次に、図５９に示すように、ビット線を形成するための第７のレジスト２２３、２２４を形成する。
次に、図６０に示すように、金属層２２２をエッチングすることで、ビット線２１９、２２０を形成する。
最後に、図６１に示すように、第７のレジスト２２３、２２４を剥離する。
以上により、本発明の実施形態に係る半導体装置の構造を形成するための製造工程が示された。
上記実施形態に係る半導体装置は、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部周囲に形成された、抵抗が変化する膜１８９、１９０、１９１、１９２と、柱状窒化膜層１８０、１８１、１８２、１８３の下部周囲に形成された、抵抗が変化する膜１８９、１９０、１９１、１９２と接続される下部電極１８４、１８５、１８６、１８７とを有する。これにより、抵抗が変化する膜１８９、１９０、１９１、１９２からなる相変化膜と、下部電極１８４、１８５、１８６、１８７からなるヒーター素子とのそれぞれの電流が流れる方向での断面積を小さくすることができる。
また、上記実施形態に係る記憶装置によれば、柱状窒化膜層１８０、１８１、１８２、１８３が窒化膜からなることにより、抵抗が変化する膜１８９、１９０、１９１、１９２からなる相変化膜の冷却を早めることができる。また、柱状窒化膜層１８０、１８１、１８２、１８３の下方にさらに下部電極１８４、１８５、１８６、１８７を有することにより、下部電極１８４、１８５、１８６、１８７とセルトランジスタとの接触抵抗を低減することができる。
また、ＳＧＴは、単位ゲート幅当たり、ダブルゲートトランジスタよりも大量の電流を流すことができる。さらに、ＳＧＴは、ゲート電極が柱状半導体層を取り囲む構造であるから、単位面積当たりのゲート幅を大きくすることができることから、さらに大量の電流を流すことができる。したがって、大きなリセット電流を流すことができるため、抵抗が変化する膜１８９、１９０、１９１、１９２からなる相変化膜を高温（高電流）で融解することができる。また、ＳＧＴのサブスレッショルドスイングは、理想値を実現できるため、オフ電流を小さくすることができるので、抵抗が変化する膜１８９、１９０、１９１、１９２からなる相変化膜を高速で冷却する（電流を停止する）ことができる。
上記実施形態に係る半導体装置によれば、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部周囲に形成されたゲート絶縁膜１９４と、ゲート絶縁膜１９４の周囲に形成された、金属層１７８に由来する第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂと、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂの上部と第１の柱状シリコン層１２９、１３１、１３２、１３４の上部とを接続する、金属層１８２に由来する第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂとにより、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部を、金属と半導体との仕事関数差を利用してｎ型半導体層又はｐ型半導体層として機能させることが可能なＳＧＴとすることができる。これにより、第１の柱状シリコン層１２９、１３１、１３２、１３４の上部に、拡散層を形成する工程が不要となる。
また、ゲート電極１６８ａ及びゲート配線１６８ｂは金属からなり、ゲート絶縁膜１７３の周囲に形成された、金属からなる第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂと、第１のコンタクト１７９ａ、１７９ｂ、１８１ａ、１８１ｂの上部と第１の柱状シリコン層１２９、１３１、１３２、１３４の上部とを接続する第２のコンタクト１８３ａ、１８３ｂ、１８５ａ、１８５ｂ等、多くの金属が使用されているので、その放熱効果によって、大きなリセット電流により加熱された部位の冷却を早めることができる。また、ゲート電極１６８ａ及びゲート配線１６８ｂの周囲及び底下に形成されたゲート絶縁膜１６２とを有することにより、熱処理工程の最後に金属ゲートを形成するゲートラストによって金属ゲートであるゲート電極１６８ａ、１７０ａが形成されるので、金属ゲートプロセスと高温プロセスとを両立させることができる。
また、上記実施形態に係る半導体装置によれば、半導体基板１０１上に形成されたフィン状シリコン層１０４、１０５と、フィン状シリコン層１０４、１０５の周囲に形成された第１の絶縁膜１０６と、フィン状シリコン層１０４、１０５上に形成された第１の柱状シリコン層１２９、１３１、１３２、１３４と、ゲート電極１６８ａ、１７０ａとゲート配線１６８ｂ、１７０ｂの周囲と底下に形成されたゲート絶縁膜１６２、１６３とを有する。ゲート電極１６８ａ、１７０ａ及びゲート配線１６８ｂ、１７０ｂは金属からなる。ゲート配線１６８ｂ、１７０ｂはフィン状シリコン層１０４、１０５に直交する方向に延在している。第２の拡散層１４３ａ、１４３ｂはフィン状シリコン層１０４、１０５に形成されている。ゲート電極１６８ａ、１７０ａの外側の線幅は、ゲート配線１６８ｂ、１７０ｂの線幅と等しく、かつ、第１の柱状シリコン層１２９、１３１、１３２、１３４の線幅は、フィン状シリコン層１０４、１０５の線幅と等しいことにより、本実施形態の半導体装置では、フィン状シリコン層１０４、１０５と、第１の柱状シリコン層１２９、１３１、１３２、１３４と、ゲート電極１６８ａ、１７０ａと、ゲート配線１６８ｂ、１７０ｂとが、二枚のマスクを用いた自己整合により形成される。これにより、本実施形態によれば、半導体装置の製造に要する工程数を削減することができる。
また、上記実施形態に係る半導体装置は、第２の拡散層１４３ａ、１４３ｂに接続されるゲート配線１６８ｂ、１７０ｂに平行に延びるコンタクト配線１６９ｂを有する。これにより、第２の拡散層１４３ａ、１４３ｂが相互に接続され、ソース線の抵抗を下げることができる。この結果、ソース線に大きなリセット電流を流すことができる。このようなゲート配線１６８ｂ、１７０ｂに平行に延びるコンタクト配線１６９ｂは、例えば、ビット線２０７、２０８が延びる方向に沿って一列に配置されたメモリセル２、４、８、１６、３２、及び６４個のいずれかの個数毎に一本ずつ配置することが好ましい。
また、上記実施形態に係る半導体装置は、第２の柱状シリコン層１３０、１３３と、第２の柱状シリコン層１３０、１３３の周囲に形成されるコンタクト電極１６９ａとコンタクト配線１６９ｂとから形成される構造は、コンタクト電極１６９ａが第２の拡散層１４３ａ、１４３ｂと接続される点以外は、一行一列等に位置するメモリセルのトランジスタ構造と同じ構造である。また、ゲート配線１６８ｂ、１７０ｂと平行に延びる、第２の拡散層１４３ａ、１４３ｂからなる全てのソース線は、コンタクト配線１６９ｂに接続される。これにより、半導体装置の製造に要する工程数が削減される。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、ｐ型（ｐ＋型を含む。）とｎ型（ｎ＋型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．シリコン基板
１０２．第１のレジスト
１０３．第１のレジスト
１０４．フィン状シリコン層
１０５．フィン状シリコン層
１０６．第１の絶縁膜
１０７．第２の絶縁膜
１０８．第２の絶縁膜
１０９．第１のポリシリコン
１１０．第３の絶縁膜
１１１．第２のレジスト
１１２．第２のレジスト
１１３．第２のレジスト
１１４．第３の絶縁膜
１１５．第３の絶縁膜
１１６．第３の絶縁膜
１１７．第１のダミーゲート
１１８．第２のダミーゲート
１１９．第１のダミーゲート
１２３．第２の絶縁膜
１２４．第２の絶縁膜
１２５．第２の絶縁膜
１２６．第２の絶縁膜
１２７．第２の絶縁膜
１２８．第２の絶縁膜
１２９．第１の柱状シリコン層
１３０．第２の柱状シリコン層
１３１．第１の柱状シリコン層
１３２．第１の柱状シリコン層
１３３．第２の柱状シリコン層
１３４．第１の柱状シリコン層
１３５．第４の絶縁膜
１３６．第２のポリシリコン
１３７．第３のダミーゲート
１３８．第４のダミーゲート
１３９．第３のダミーゲート
１４０．第４の絶縁膜
１４１．第４の絶縁膜
１４２．第４の絶縁膜
１４３ａ．第２の拡散層
１４３ｂ．第２の拡散層
１４３ｃ．第２の拡散層
１４３ｄ．第２の拡散層
１４４．第５の絶縁膜
１４５．サイドウォール
１４６．サイドウォール
１４７．サイドウォール
１４８．金属と半導体とからなる化合物層
１４９．金属と半導体とからなる化合物層
１５０．金属と半導体とからなる化合物層
１５１．金属と半導体とからなる化合物層
１５２．金属と半導体とからなる化合物層
１５３．金属と半導体とからなる化合物層
１５４．金属と半導体とからなる化合物層
１５５．金属と半導体とからなる化合物層
１５６．金属と半導体とからなる化合物層
１５７．金属と半導体とからなる化合物層
１５８．金属と半導体とからなる化合物層
１５９．第１の層間絶縁膜
１６０．ゲート絶縁膜
１６１．第３のレジスト
１６２．ゲート絶縁膜
１６３．ゲート絶縁膜
１６４．ゲート絶縁膜
１６５．ゲート絶縁膜
１６６．ゲート絶縁膜
１６７．金属層
１６８ａ．ゲート電極
１６８ｂ．ゲート配線
１６９ａ．コンタクト電極
１６９ｂ．コンタクト配線
１７０ａ．ゲート電極
１７０ｂ．ゲート配線
１７１．第２のゲート絶縁膜
１７２．第４のレジスト
１７３．ゲート絶縁膜
１７４．ゲート絶縁膜
１７５．ゲート絶縁膜
１７６．ゲート絶縁膜
１７７．ゲート絶縁膜
１７８．金属層
１７９．金属線
１７９ａ．第１のコンタクト
１７９ｂ．第１のコンタクト
１８０．金属線
１８０ａ．第３のコンタクト
１８０ｂ．第３のコンタクト
１８１．金属線
１８１ａ．第１のコンタクト
１８１ｂ．第１のコンタクト
１８２．金属層
１８３．金属線
１８３ａ．第２のコンタクト
１８３ｂ．第２のコンタクト
１８４．金属線
１８４ａ．第４のコンタクト
１８４ｂ．第４のコンタクト
１８５．金属線
１８５ａ．第２のコンタクト
１８５ｂ．第２のコンタクト
１８６．第５のレジスト
１８７．第５のレジスト
１９４．第２の層間絶縁膜
１９５．第６のレジスト
１９６．コンタクト孔
１９７．コンタクト孔
１９８．コンタクト孔
１９９．コンタクト孔
２００．金属層
２０１．窒化膜
２０２．柱状窒化膜層
２０３．柱状窒化膜層
２０４．柱状窒化膜層
２０５．柱状窒化膜層
２０６．下部電極
２０７．下部電極
２０８．下部電極
２０９．下部電極
２１０．抵抗が変化する膜
２１１．抵抗が変化する膜
２１２．抵抗が変化する膜
２１３．抵抗が変化する膜
２１４．抵抗が変化する膜
２１５．抵抗が変化する膜
２１６．抵抗が変化する膜
２１７．抵抗が変化する膜
２１８．抵抗が変化する膜
２１９．ビット線
２２０．ビット線
２２１．第３の層間絶縁膜
２２２．金属層
２２３．第７のレジスト
２２４．第７のレジスト

Claims (26)

  1. 第１の柱状半導体層と、
    前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の周囲に形成された、金属からなるゲート電極と、
    前記ゲート電極に接続された、金属からなるゲート配線と、
    前記第１の柱状半導体層の上部周囲に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の周囲に形成された、第１の金属材料からなる第１のコンタクトと、
    前記第１のコンタクトの上部と前記第１の柱状半導体層の上部とを接続する、第２の金属材料からなる第２のコンタクトと、
    前記第１の柱状半導体層の下部に形成された第２の拡散層と、
    前記第２のコンタクト上に形成された柱状絶縁体層と、
    前記柱状絶縁体層の上部周囲に形成された、抵抗が変化する膜と、
    前記柱状絶縁体層の下部周囲に形成された、前記抵抗が変化する膜と接続される下部電極と、を有し、
    前記第２のコンタクトと前記下部電極とは電気的に接続している、
    ことを特徴とする半導体装置。
  2. 前記柱状絶縁体層は窒化膜からなり、前記柱状絶縁体層と前記第２のコンタクトとの間に前記下部電極が形成されている、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のコンタクトを構成する第１の金属材料の仕事関数は、４．０〜４．２ｅＶである、ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１のコンタクトを構成する第１の金属材料の仕事関数は、５．０〜５．２ｅＶである、ことを特徴とする請求項１又は２に記載の半導体装置。
  5. 半導体基板上に一方向に延びるように形成されたフィン状半導体層と、
    前記フィン状半導体層の周囲に形成された第１の絶縁膜と、
    前記フィン状半導体層上に形成された前記第１の柱状半導体層と、
    を有し、
    前記ゲート電極及び前記ゲート配線の周囲及び底下に形成された前記第１のゲート絶縁膜と、を有し、
    前記ゲート配線は、前記フィン状半導体層に直交する方向に延在しており、
    前記第２の拡散層は前記フィン状半導体層に形成されている、
    ことを特徴とする請求項１に記載の半導体装置。
  6. 前記第２の拡散層は、前記フィン状半導体層に加えて、さらに前記半導体基板にも形成されている、ことを特徴とする請求項５に記載の半導体装置。
  7. 前記第２の拡散層に電気的に接続されている前記ゲート配線に平行に延びるコンタクト配線をさらに有する、ことを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記半導体基板上に形成された前記フィン状半導体層と、
    前記フィン状半導体層の周囲に形成された前記第１の絶縁膜と、
    前記フィン状半導体層上に形成された第２の柱状半導体層と、
    前記第２の柱状半導体層の周囲に形成された、金属からなるコンタクト電極と、
    前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する、金属からなる前記コンタクト配線と、
    前記フィン状半導体層と前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、をさらに有し、
    前記コンタクト電極は前記第２の拡散層と接続されている、
    ことを特徴とする請求項７に記載の半導体装置。
  9. 前記ゲート電極の外側の線幅は、前記ゲート配線の線幅と等しく、
    前記フィン状半導体層に直交する方向での前記第１の柱状半導体層の線幅は、前記フィン状半導体層と直交する方向での前記フィン状半導体層の線幅と等しい、
    ことを特徴とする請求項５乃至８のいずれか一項に記載の半導体装置。
  10. 前記第１のゲート絶縁膜には、前記第２の柱状半導体層と前記コンタクト電極との間に形成されているものが存在する、ことを特徴とする請求項８に記載の半導体装置。
  11. 前記フィン状半導体層に直交する方向での前記第２の柱状半導体層の線幅は、前記フィン状半導体層が延びる方向に直交する方向での当該フィン状半導体層の線幅と等しい、ことを特徴とする請求項８に記載の半導体装置。
  12. 前記第１のゲート絶縁膜には、前記コンタクト電極と前記コンタクト配線の周囲に形成されているものが存在する、ことを特徴とする請求項１０に記載の半導体装置。
  13. 前記コンタクト電極の外側の線幅は、前記コンタクト配線の線幅と等しい、ことを特徴とする請求項８に記載の半導体装置。
  14. 半導体基板上に形成された前記第１の柱状半導体層と、
    前記ゲート電極と前記ゲート配線の周囲及び底下に形成された前記第１のゲート絶縁膜と、を有し、
    前記第２の拡散層は、前記半導体基板に形成されている、
    ことを特徴とする請求項１に記載の半導体装置。
  15. 前記第２の拡散層に電気的に接続されている前記ゲート配線に平行に延びるコンタクト配線をさらに有する、ことを特徴とする請求項１４に記載の半導体装置。
  16. 前記半導体基板上に形成された第２の柱状半導体層と、
    前記第２の柱状半導体層の周囲に形成された、金属からなるコンタクト電極と、
    前記コンタクト電極に接続されたコンタクト配線と、
    前記第２の柱状半導体層の下部に形成された前記第２の拡散層と、をさらに有し、
    前記コンタクト電極は、前記第２の拡散層と接続されている、
    ことを特徴とする請求項１４又は１５に記載の半導体装置。
  17. 前記ゲート電極の外側の線幅は、前記ゲート配線の線幅と等しい、ことを特徴とする請求項１４乃至１６のいずれか一項に記載の半導体装置。
  18. 前記第１のゲート絶縁膜には、前記第２の柱状半導体層と前記コンタクト電極との間に形成されているものが存在する、ことを特徴とする請求項１６に記載の半導体装置。
  19. 前記第１のゲート絶縁膜には、前記コンタクト電極と前記コンタクト配線の周囲に形成されているものが存在する、ことを特徴とする請求項１８に記載の半導体装置。
  20. 前記コンタクト電極の外側の線幅は、前記コンタクト配線の線幅と等しい、ことを特徴とする請求項１６に記載の半導体装置。
  21. 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第１の絶縁膜を形成する第１工程と、
    前記第１工程の後、第１の柱状半導体層と、第１のポリシリコンに由来する第１のダミーゲートと、第２の柱状半導体層と、前記第１のポリシリコンに由来する第２のダミーゲートと、を形成する第２工程と、
    前記第２工程の後、前記第１のダミーゲートと、前記第１の柱状半導体層と、前記第２のダミーゲートと、前記第２の柱状半導体層との側壁に、第３のダミーゲートと、第４のダミーゲートとを形成する第３工程と、
    前記第３工程の後、前記フィン状半導体層の上部と前記第１の柱状半導体層の下部と前記第２の柱状半導体層の下部とに、第２の拡散層を形成する第４工程と、
    前記第４工程の後、第１の層間絶縁膜を堆積するとともに、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートのそれぞれの上部を露出させ、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートを除去し、第１のゲート絶縁膜を、前記第１の柱状半導体層の周囲と、前記第２の柱状半導体層の周囲とに形成し、前記第２の柱状半導体層の底部周辺の前記第１のゲート絶縁膜を除去し、第１の金属層を堆積するとともにエッチバックを行うことで、前記第１の柱状半導体層の上部と、前記第２の柱状半導体層の上部とを露出させ、前記第１の柱状半導体層の周囲に、ゲート電極及びゲート配線を形成し、前記第２の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第５工程と、
    前記第５工程の後、前記第１の柱状半導体層の周囲と、前記ゲート電極と前記ゲート配線との上、及び、前記第２の柱状半導体層の周囲と、前記コンタクト電極と前記コンタクト配線との上に第２のゲート絶縁膜を堆積し、第２の金属層を堆積するとともにエッチバックを行うことで、前記第１の柱状半導体層の上部と、前記第２の柱状半導体層の上部とを露出させ、前記第１の柱状半導体層上の前記第２のゲート絶縁膜を除去し、第３の金属層を堆積し、前記第３の金属層及び前記第２の金属層の一部をエッチングすることで、前記第１の柱状半導体層の上部側壁を取り囲む第１のコンタクトと、前記第１のコンタクトの上部と前記第１の柱状半導体層の上部とを接続する第２のコンタクトと、を形成する第６工程と、
    前記第６工程の後、第２の層間絶縁膜を堆積し、前記第２のコンタクト上にコンタクト孔を形成し、第４の金属層と窒化膜を堆積し、前記第２の層間絶縁膜上の前記第４の金属層と窒化膜とを除去することで、前記コンタクト孔の内部に、柱状絶縁体層と、前記柱状絶縁体層の周囲及び底下を取り囲む下部電極を形成し、前記第２の層間絶縁膜をエッチバックすることで、前記柱状絶縁体層を取り囲む前記下部電極の上部を露出させ、露出した前記柱状絶縁体層を取り囲む前記下部電極の上部を除去し、前記柱状絶縁体層を取り囲み、かつ、前記下部電極に接続されるように、抵抗が変化する膜を堆積するとともにエッチングすることで、前記柱状絶縁体層の上部にサイドウォール状に残存させる第７工程を有する、
    ことを特徴とする半導体装置の製造方法。
  22. 前記第２工程において、
    前記フィン状半導体層の周囲に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に前記第１のポリシリコンを堆積するとともに平坦化し、
    前記ゲート配線、前記第１の柱状半導体層、前記コンタクト配線、及び前記第２の柱状半導体層を形成するための第２のレジストを、前記フィン状半導体層が延びる方向に直交する方向に形成し、
    前記第２のレジストをマスクとして用い、前記第１のポリシリコンと、前記第２の絶縁膜と、前記フィン状半導体層とをエッチングすることにより、前記第１の柱状半導体層と、前記第１のポリシリコンに由来する前記第１のダミーゲートと、前記第２の柱状半導体層と、前記第１のポリシリコンに由来する前記第２のダミーゲートと、を形成する、
    ことを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 前記第２の絶縁膜上に前記第１のポリシリコンを堆積するとともに平坦化した後、前記第１のポリシリコン上に第３の絶縁膜を形成する、ことを特徴とする請求項２２に記載の半導体装置の製造方法。
  24. 前記第２工程の後、前記第１の柱状半導体層と、前記第２の柱状半導体層と、前記第１のダミーゲートと、前記第２のダミーゲートとの周囲に第４の絶縁膜を形成し、前記第４の絶縁膜の周囲に第２のポリシリコンを堆積するとともにエッチングすることにより、前記第１のダミーゲートと、前記第１の柱状半導体層と、前記第２のダミーゲートと、前記第２の柱状半導体層とのそれぞれの側壁に残存させることで、前記第３のダミーゲートと、前記第４のダミーゲートとを形成する第３工程を有する、ことを特徴とする請求項２２に記載の半導体装置の製造方法。
  25. 前記フィン状半導体層の上部と、前記第１の柱状半導体層の下部と、前記第２の柱状半導体層の下部とに前記第２の拡散層を形成し、前記第３のダミーゲートと前記第４のダミーゲートとの周囲に、第５の絶縁膜を形成するとともにエッチングすることで、サイドウォール状に残存させ、前記第５の絶縁膜に由来するサイドウォールを形成し、前記第２の拡散層上に、金属と半導体とからなる化合物層を形成する第４工程を有する、ことを特徴とする請求項２４に記載の半導体装置の製造方法。
  26. 前記第４工程の後、前記第１の層間絶縁膜を堆積するとともに化学機械研磨を行うことで、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートの上部を露出させ、前記第１のダミーゲート、前記第２のダミーゲート、前記第３のダミーゲート、及び前記第４のダミーゲートを除去し、前記第２の絶縁膜と前記第４の絶縁膜とを除去し、ゲート絶縁膜を前記第１の柱状半導体層の周囲と、前記第２の柱状半導体層の周囲と、前記第５の絶縁膜の内側とに形成し、前記第２の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去するための第３のレジストを形成し、前記第２の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、前記第１の金属層を堆積し、前記第１の柱状半導体層の上部と前記第２の柱状半導体層の上部を露出させ、エッチバックを行うことで、前記第１の柱状半導体層の周囲に前記ゲート電極及び前記ゲート配線を形成し、前記第２の柱状半導体層の周囲に前記コンタクト電極及び前記コンタクト配線を形成する第５工程、を有する、
    ことを特徴とする請求項２５に記載の半導体装置の製造方法。
JP2014531022A 2013-10-03 2013-10-03 半導体装置、及び、半導体装置の製造方法 Active JP5658426B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/077002 WO2015049773A1 (ja) 2013-10-03 2013-10-03 半導体装置、及び、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014239664A Division JP5869092B2 (ja) 2014-11-27 2014-11-27 半導体装置

Publications (2)

Publication Number Publication Date
JP5658426B1 true JP5658426B1 (ja) 2015-01-28
JPWO2015049773A1 JPWO2015049773A1 (ja) 2017-03-09

Family

ID=52437472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531022A Active JP5658426B1 (ja) 2013-10-03 2013-10-03 半導体装置、及び、半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20160064663A1 (ja)
JP (1) JP5658426B1 (ja)
WO (1) WO2015049773A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838529B1 (ja) * 2014-03-05 2016-01-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9831290B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor memory device having local bit line with insulation layer formed therein
US9991267B1 (en) * 2017-01-25 2018-06-05 International Business Machines Corporation Forming eDRAM unit cell with VFET and via capacitance
US10840447B2 (en) 2019-03-12 2020-11-17 International Business Machines Corporation Fabrication of phase change memory cell in integrated circuit
JP2021048160A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116060A (ja) * 1994-10-18 1996-05-07 Furontetsuku:Kk 電界効果トランジスタ
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2011199017A (ja) * 2010-03-19 2011-10-06 Elpida Memory Inc 半導体装置
JP2012174827A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2012186424A (ja) * 2011-03-08 2012-09-27 Elpida Memory Inc 半導体装置の製造方法
WO2013038553A1 (ja) * 2011-09-15 2013-03-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2013093988A1 (ja) * 2011-12-19 2013-06-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法と半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929477A (en) 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
JPH11297984A (ja) 1998-04-07 1999-10-29 Seiko Epson Corp Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法
US6891234B1 (en) 2004-01-07 2005-05-10 Acorn Technologies, Inc. Transistor with workfunction-induced charge layer
JP4108537B2 (ja) 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
JP5051342B2 (ja) 2006-07-12 2012-10-17 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ及びその駆動方法
KR100888617B1 (ko) 2007-06-15 2009-03-17 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
KR20120092091A (ko) 2009-06-26 2012-08-20 캘리포니아 인스티튜트 오브 테크놀로지 페시베이팅된 실리콘 나노와이어들을 제조하기 위한 방법들 및 그에 따라 획득된 디바이스들
JP2012204404A (ja) 2011-03-23 2012-10-22 Toshiba Corp 抵抗変化型不揮発性半導体記憶装置
JP4771024B2 (ja) 2011-04-15 2011-09-14 ソニー株式会社 半導体装置の製造方法
US8735971B2 (en) * 2011-12-02 2014-05-27 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
JP5670606B1 (ja) * 2013-11-22 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08116060A (ja) * 1994-10-18 1996-05-07 Furontetsuku:Kk 電界効果トランジスタ
JP2010251678A (ja) * 2009-04-20 2010-11-04 Unisantis Electronics Japan Ltd 半導体装置の製造方法
JP2011199017A (ja) * 2010-03-19 2011-10-06 Elpida Memory Inc 半導体装置
JP2012174827A (ja) * 2011-02-21 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
JP2012186424A (ja) * 2011-03-08 2012-09-27 Elpida Memory Inc 半導体装置の製造方法
WO2013038553A1 (ja) * 2011-09-15 2013-03-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
WO2013093988A1 (ja) * 2011-12-19 2013-06-27 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法と半導体装置

Also Published As

Publication number Publication date
WO2015049773A1 (ja) 2015-04-09
JPWO2015049773A1 (ja) 2017-03-09
US20170222142A1 (en) 2017-08-03
US9929341B2 (en) 2018-03-27
US20160064663A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
JP5670606B1 (ja) 半導体装置、及び半導体装置の製造方法
JP5675003B1 (ja) 半導体装置、及び半導体装置の製造方法
JP5658426B1 (ja) 半導体装置、及び、半導体装置の製造方法
US9905755B2 (en) Semiconductor device and method for producing a semiconductor device
JP5838012B1 (ja) 半導体装置、及び半導体装置の製造方法
JP5832057B1 (ja) 記憶装置、半導体装置、及び記憶装置、半導体装置の製造方法
US9293703B2 (en) Memory device, semiconductor device, method for producing memory device, and method for producing semiconductor device
WO2015049772A1 (ja) 記憶装置、及び、記憶装置の製造方法
JP5869092B2 (ja) 半導体装置
JP6143830B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5869091B2 (ja) 半導体装置
JP6117327B2 (ja) 記憶装置
JP5864713B2 (ja) 半導体装置
WO2015071982A1 (ja) 記憶装置、及び記憶装置の製造方法
WO2015040705A1 (ja) 半導体装置、及び半導体装置の製造方法
JP5894251B2 (ja) 半導体装置
JP6190435B2 (ja) 記憶装置、及び半導体装置
JP5984983B2 (ja) 記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141127

R150 Certificate of patent or registration of utility model

Ref document number: 5658426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250