CN102376883B - 相变存储器的制造方法 - Google Patents

相变存储器的制造方法 Download PDF

Info

Publication number
CN102376883B
CN102376883B CN201010267388.3A CN201010267388A CN102376883B CN 102376883 B CN102376883 B CN 102376883B CN 201010267388 A CN201010267388 A CN 201010267388A CN 102376883 B CN102376883 B CN 102376883B
Authority
CN
China
Prior art keywords
hole
change material
insulating barrier
phase change
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010267388.3A
Other languages
English (en)
Other versions
CN102376883A (zh
Inventor
李凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010267388.3A priority Critical patent/CN102376883B/zh
Publication of CN102376883A publication Critical patent/CN102376883A/zh
Application granted granted Critical
Publication of CN102376883B publication Critical patent/CN102376883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种相变存储器的制造方法,包括:提供形成有第一相变材料层的基底;在所述第一相变材料层上依次形成第一绝缘层和第二绝缘层;形成位于第二绝缘层的第一贯穿孔;形成位于第一绝缘层,并且孔径大于第一贯穿孔的第二贯穿孔;向第二贯穿孔及第一贯穿孔、第一绝缘层上沉积绝缘材料,使所述绝缘材料在第二贯穿孔内围成孔隙;蚀刻所述绝缘材料,在孔隙下方形成露出第一相变材料层的第三贯穿孔,所述第三贯穿孔用于形成连接第一相变材料层的互连结构。本发明的制造方法可以形成尺寸较小的互连结构,使相位存储器具有较为优异的性能。

Description

相变存储器的制造方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种相变存储器的制造方法。
背景技术
相变存储器(PhaseChangeMemory,PCM)由于具有操作速度快、效率高、成本低等的优点,成为一种具有广泛发展前景的存储技术,近年来引起了研究人员的注意。
相变存储器是一种非易失存储设备,利用材料的可逆转的相变来存储信息。例如,相变存储器可采用硫族化合物制成,所述硫族化合物在无定形相时,处于高度无序的状态,不存在结晶体的网格结构,因此具有高阻抗和高反射率的特性。而所述硫族化合物在结晶相时,具有规律的晶体结构,因此具有低阻抗和低反射率的特性。具体地,通过电流注入产生的热量使硫族化合物发生相变,从而实现数据的存储。
随着相变存储器技术的发展,Numonyx公司研发了一种含锗、锑、碲的合成材料(Ge2Sb2Te5,GST)的相变存储器技术。在公开号为CN101523505A的中国专利申请中就公开了一种GST的相变存储器。
现有技术中发展了一种双相变材料的相变存储器技术,参考图1,示出了现有技术双相变材料相变存储器一实施例的示意图,所述双相变材料的相变存储器包括:基底100、第一相变材料层101、绝缘层102、第二相变材料层103和用于连接第一相变材料层101和第二相变材料层103的互连结构104,其中第一相变材料层101位于基底100上,绝缘层102、第二相变材料层103依次位于第一相变材料层101的上,所述互连结构104位于绝缘层102中,由相变材料制成。所述双相变材料相变存储器具有低复位电流、较高操作速率的优点,而位于相变存储器底部的第一相变材料层由于具有较低的热传导系数,因此可以避免热量的损失。
发明人发现所述互连结构的特征尺寸对于双相变材料相变存储器的性能影响较大,所述互连结构的特征尺寸越小,相变材料相变存储器的性能更加优异。
现有技术制造双相变材料的相变存储器的方法包括:在衬底上方依次形成第一相变材料层和绝缘层;之后采用光刻和蚀刻的方法在绝缘层形成露出相变材料层的沟槽,然后向沟槽中填充相变材料的方法形成互连结构。然而,由于光刻工艺的限制,现有技术的制造方法难以形成较小特征尺寸的沟槽,从而难以获得较小特征尺寸的互连结构,使双相变材料相变存储器的性能发展受到限制。
发明内容
本发明解决的问题是提供一种相变存储器的制造方法,改善相变存储器的性能。
为解决上述问题,本发明提供一种相变存储器的制造方法,包括:
提供形成有第一相变材料层的基底;
在所述第一相变材料层上依次形成第一绝缘层和第二绝缘层;形成位于第二绝缘层的第一贯穿孔;
形成位于第一绝缘层,并且孔径大于第一贯穿孔的第二贯穿孔;
向第二贯穿孔及第一贯穿孔、第一绝缘层上沉积绝缘材料,使所述绝缘材料在第二贯穿孔内围成孔隙;
蚀刻所述绝缘材料,在孔隙下方形成露出第一相变材料层的第三贯穿孔,所述第三贯穿孔用于形成连接第一相变材料层的互连结构。
与现有技术相比,本发明具有以下优点:本发明提供的相位存储器的制造方法,通过蚀刻方法在孔隙下方形成用于形成互连结构的第三贯穿孔,避免了光刻工艺的限制,所述第三贯穿孔可具有较小的孔径尺寸,向所述孔径尺寸较小的第三贯穿孔内填充相变材料,可形成特征尺寸较小的互连结构,从而使双相变材料相位存储器具有优异的性能。
附图说明
图1是现有技术相变存储器一实施例的示意图;
图2是本发明相变存储器制造方法一流程示意图;
图3是图2所示步骤s4一流程示意图;
图4至图11本发明相变存储器制造方法形成相变存储器一实施例的侧面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术在双相变材料相变存储器的制作工艺中,需要通过光刻和蚀刻的方法在绝缘层中形成沟槽,之后向沟槽内填充相变材料,由于光刻工艺的限制,现有技术形成的沟槽的特征尺寸难以做到很小,而由于所述沟槽的特征尺寸越小,双相变材料相变存储器的性能更加优异,所以双相变材料相变存储器性能的提高遇到瓶颈。
针对上述问题,本发明提供一种相变存储器的制造方法,参考图2,示出了本发明相变存储器制造方法一实施方式的流程示意图。所述相变存储器的制造方法包括以下步骤:
s1,提供形成有第一相变材料层的基底;
s2,在所述第一相变材料层上依次形成第一绝缘层和第二绝缘层;
s3,形成位于第二绝缘层的第一贯穿孔;
s4,形成位于第一绝缘层,并且孔径大于第一贯穿孔的第二贯穿孔;
s5,向第二贯穿孔及第一贯穿孔、第一绝缘层上沉积绝缘材料,使所述绝缘材料在第二贯穿孔内围成孔隙;
s6,蚀刻所述绝缘材料,在孔隙下方形成露出第一相变材料层的第三贯穿孔;
s7,向第三贯穿孔沉积相变材料,形成用于连接第一相变材料层的互连结构,在所述互连结构上继续沉积相变材料形成第二相变材料层。
下面结合附图进一步描述上述各步骤。
参考图4至图11示出了本发明相变存储器制造方法形成相变存储器一实施例的侧面示意图。
参考图4,执行步骤s1,在基底200上形成第一相变材料层201,所述第一相变材料层201的材料为Ge2Sb2Te5;所述基底200包括位于第一相变材料层201下方的底部电极(图未示),以及用于连接底部电极和导电插塞(图未示)的选通管(图未示)等,与现有技术相同,此处不再赘述。
参考图5,执行步骤s2,在第一相变材料层201上依次形成氧化硅绝缘层202和氮化硅绝缘层203,具体地,通过化学气相沉积(CVD)方法形成氧化硅绝缘层202,所述氧化硅绝缘层的厚度为50~100nm;通过化学气相沉积方法形成氮化硅绝缘层203,所述氮化硅绝缘层的厚度为10~30nm。
参考图6,执行步骤s3,通过光刻和蚀刻的方法在氮化硅绝缘层203中形成第一贯穿孔301,所述第一贯穿孔301露出氧化硅绝缘层202,具体地,所述第一贯穿孔301的孔径为80~150nm。
参考图3,示出了图2所示相变存储器的制造方法中步骤s4的流程示意图,所述步骤s4包括:
s41,以第二绝缘层为掩膜蚀刻所述第一绝缘层,直至露出第一相变材料层;
s42,在水平方向内蚀刻所述第一绝缘层,形成第二贯穿孔。
下面结合附图详细说明步骤s4。
参考图7,执行步骤s41,以氮化硅绝缘层203为掩膜,蚀刻第一贯穿孔301露出的氧化硅绝缘层202,直至露出第一相变材料层201,形成第四贯穿孔302,所述第四贯穿孔302与第一贯穿孔301的孔径相同。
参考图8,执行步骤s42,在水平方向内蚀刻第四贯穿孔302的内壁,形成第二贯穿孔303,水平方向的蚀刻使贯穿孔的孔径增大,所述第二贯穿孔303的孔径大于第一贯穿孔301,具体地,通过湿法蚀刻方法在水平方向蚀刻所述氧化硅绝缘层202,所述湿刻过程采用的化学溶液需对氧化硅和氮化硅两种材料具有较大的选择比,减小湿法蚀刻过程对氮化硅绝缘层203的影响。发明人发现水平方向蚀刻量越小,则在后续步骤中形成的孔隙尺寸越小,进而可以形成较小尺寸的的第三贯穿孔,所以在实际应用中,只需在水平方向刻掉较少的氧化硅绝缘层即可,较佳地,水平方向蚀刻量d为
参考图9,执行步骤s5,向第二贯穿孔303及第一贯穿孔301、氮化硅绝缘层203上沉积氮化硅材料,随着氮化硅材料沉积厚度的增加,当氮化硅材料厚度等于第一贯穿孔301孔径的一半时,氮化硅材料将第一贯穿孔301密封,之后继续沉积氮化硅材料时,所述氮化硅材料也不会再进入第二贯穿孔303中,而由于第二贯穿孔303的孔径大于第一贯穿孔301的孔径,第二贯穿孔302内的氮化硅厚度还不能填满第二贯穿孔303,从而在第二贯穿孔303内形成由氮化硅材料围成的孔隙304。氮化硅材料的沉积过程结束后,由于孔隙304中并没有填充氮化硅材料,所以孔隙304处的氮化硅材料厚度远远小于其他位置的氮化硅材料厚度。
需要说明的是,在步骤s5中,本实施例以氮化硅作为绝缘材料,还可以采用其他绝缘材料,较佳地,采用第一绝缘层材料或第二绝缘层材料,这样整个制作过程无需再添加其他材料,减少了材料种类,降低了成本。
参考图10,执行步骤s6,蚀刻氮化硅材料,由于在第二贯穿孔303内,孔隙304处的氮化硅材料厚度远远小于其他位置的氮化硅材料厚度,所以所述蚀刻过程将孔隙304下方的氮化硅材料完全蚀刻掉时,所述第二贯穿孔303内其他位置的氮化硅材料还未完全蚀刻掉,从而在第二贯穿孔303填充的氮化硅材料上形成露出第一相变材料层201的第三贯穿孔305。所述第三贯穿孔305的尺寸不会受到光刻工艺的限制,可以实现较小的特征尺寸,从而可以提高相位存储器的性能。具体地,所述第三贯穿孔305的孔径尺寸小于30nm。
需要说明的是,在蚀刻氮化硅材料形成第三贯穿孔305时,第一相变材料层201成为蚀刻过程的停止层,所以在形成第三贯穿孔305时,第三贯穿孔305下方的第一相变材料层201有少量损失,因为后续还会进行相变材料的填充,所以不会影响相变存储器的性能。
还需要说明的是,在所述蚀刻氮化硅材料的过程中,以第一相变材料层201作为蚀刻停止层时,可以获得孔径尺寸较小的第三贯穿孔305;如果蚀刻到第一相变材料层时继续蚀刻氮化硅,则可以得到孔径尺寸较大的第三贯穿孔305,这样可以控制第三贯穿孔305的孔径尺寸,可根据后续相变材料的填充方式选择适合的孔径尺寸,具体地,相变材料填充效果差时,可以蚀刻出孔径较大的第三贯穿孔305,如果相变材料填充效果好,为了提高相位存储器的性能,需要蚀刻出孔径较小的第三贯穿孔305,所以本发明提供的相位存储器的制造方法更具有灵活性。
较佳地,在步骤s6之后,还包括化学机械研磨(CMP)步骤,用于去除绝缘材料和第二绝缘层203,从而露出第一绝缘层202,并使第一绝缘层202具有较为平坦的表面,以为后续在第一绝缘层202上沉积第二相变材料层做准备。
参考图11,执行步骤s7,向第三贯穿孔305内填充相变材料,形成用于连接第一相变材料层的互连结构,在所述互连结构上继续沉积相变材料,形成覆盖于互连结构和第一绝缘层202上的第二相变材料层204,从而形成了双相变材料的相位存储器。
本发明提供的相位存储器的制造方法,避免了光刻工艺限制,形成了孔径尺寸较小的第三贯穿孔,向所述孔径尺寸较小的第三贯穿孔内填充相变材料,可形成特征尺寸较小的互连结构,从而使双相变材料相位存储器具有优异的性能。
此外,所述相位存储器的制造方法通过蚀刻方法形成第三贯穿孔,可以根据需求调整第三贯穿孔的尺寸,可以适应不同的沉积相变材料的工艺,从而具有较好的灵活性。
需要指出的是,本发明虽以双相变材料相变存储器为例,但所述相变存储器的制造方法,同样适用于其他与双相变材料相变存储器结构类似的器件的制作工艺中。本发明领域技术人员,应当容易基于本发明所公开的技术方案进行推广应用。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种相变存储器的制造方法,其特征在于,包括:
提供形成有第一相变材料层的基底;
在所述第一相变材料层上依次形成第一绝缘层和第二绝缘层;
形成位于第二绝缘层的第一贯穿孔;
以具有第一贯穿孔的所述第二绝缘层为掩膜,形成位于第一绝缘层,并且孔径大于第一贯穿孔的第二贯穿孔,所述第二贯穿孔暴露出第一相变材料层表面;
向第二贯穿孔及第一贯穿孔、第一绝缘层上沉积绝缘材料,使所述绝缘材料在第二贯穿孔内围成孔隙;
蚀刻所述绝缘材料,在孔隙下方形成露出第一相变材料层的第三贯穿孔,所述第一相变材料层作为蚀刻所述绝缘材料的停止层,所述第三贯穿孔用于形成连接第一相变材料层和待形成的第二相变材料层的互连结构,所述第三贯穿孔的孔径尺寸小于30nm;
向第三贯穿孔沉积相变材料,形成所述互连结构,在所述互连结构上继续沉积相变材料形成第二相变材料层。
2.如权利要求1所述的相变存储器的制造方法,其特征在于,所述形成位于第一绝缘层,并且孔径大于第一贯穿孔的第二贯穿孔的步骤包括:以第二绝缘层为掩膜蚀刻所述第一绝缘层,直至露出第一相变材料层;在水平方向内蚀刻所述第一绝缘层,形成第二贯穿孔。
3.如权利要求2所述的相变存储器的制造方法,其特征在于,所述在水平方向内蚀刻所述第一绝缘层,形成第二贯穿孔的步骤中,所述蚀刻为湿法蚀刻。
4.如权利要求2所述的相变存储器的制造方法,其特征在于,所述在水平方向内蚀刻所述第一绝缘层,形成第二贯穿孔的步骤中,所述水平方向蚀刻量为
5.如权利要求4所述的相变存储器的制造方法,其特征在于,所述第一贯穿孔的孔径为80~150nm。
6.如权利要求1所述的相变存储器的制造方法,其特征在于,所述向第二贯穿孔及第一贯穿孔、第一绝缘层上沉积绝缘材料的步骤中,所述绝缘材料的厚度至少等于第一贯穿孔孔径的一半。
7.如权利要求1所述的相变存储器的制造方法,其特征在于,在蚀刻所述绝缘材料,在孔隙下方形成露出第一相变材料层的第三贯穿孔的步骤之后,向第三贯穿孔沉积相变材料之前还包括化学机械研磨步骤。
8.如权利要求1所述的相变存储器的制造方法,其特征在于,所述第一绝缘层包括氧化硅,所述第二绝缘层包括氮化硅。
9.如权利要求8所述的相变存储器的制造方法,其特征在于,绝缘材料包括第一绝缘层材料或第二绝缘层材料。
CN201010267388.3A 2010-08-24 2010-08-24 相变存储器的制造方法 Active CN102376883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010267388.3A CN102376883B (zh) 2010-08-24 2010-08-24 相变存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010267388.3A CN102376883B (zh) 2010-08-24 2010-08-24 相变存储器的制造方法

Publications (2)

Publication Number Publication Date
CN102376883A CN102376883A (zh) 2012-03-14
CN102376883B true CN102376883B (zh) 2016-01-06

Family

ID=45795161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010267388.3A Active CN102376883B (zh) 2010-08-24 2010-08-24 相变存储器的制造方法

Country Status (1)

Country Link
CN (1) CN102376883B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795491B (zh) * 2014-01-22 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145599A (zh) * 2006-09-11 2008-03-19 旺宏电子股份有限公司 具有宽广相变化元素与小面积电极接点的存储器装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488967B2 (en) * 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
KR100795906B1 (ko) * 2006-08-29 2008-01-21 삼성전자주식회사 상변화 기억장치 및 그 제조방법
US8189372B2 (en) * 2008-02-05 2012-05-29 International Business Machines Corporation Integrated circuit including electrode having recessed portion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145599A (zh) * 2006-09-11 2008-03-19 旺宏电子股份有限公司 具有宽广相变化元素与小面积电极接点的存储器装置

Also Published As

Publication number Publication date
CN102376883A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
US9412941B2 (en) Phase change memory cell with self-aligned vertical heater and low resistivity interface
US20190288192A1 (en) Three-dimensional phase change memory device having a laterally constricted element and method of making the same
US10381366B1 (en) Air gap three-dimensional cross rail memory device and method of making thereof
US20200395408A1 (en) Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US11043537B2 (en) Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
CN102237492B (zh) 相变存储器单元形成方法
US11233198B2 (en) Three-dimensional stacked memory and preparation method thereof
CN103682094A (zh) 一种相变存储器结构及其制备方法
CN103187523B (zh) 半导体器件及其制造方法
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
CN103022348B (zh) 相变存储器及其形成方法
CN101604728A (zh) 相变化存储器装置及其制造方法
CN101882627A (zh) 相变存储器件及其制造方法
CN112768491B (zh) 一种三维存储器及三维存储器的形成方法
CN102376883B (zh) 相变存储器的制造方法
WO2020251637A1 (en) Three-dimensional memory device including constricted current paths, and methods of manufacturing the same
US20200075850A1 (en) Variable resistance memory devices and methods of manufacturing variable resistance memory devices
CN115955843A (zh) 一种三维相变存储器及其制备方法
CN115036417A (zh) 一种低功耗相变存储器的制备方法
CN103560205B (zh) 相变存储结构及制作方法
KR100701157B1 (ko) 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법
CN102544363A (zh) 相变存储器底电极结构的制备方法
CN107819070B (zh) 一种1d1r超导电极材料结构的相变存储器的制备方法
CN101958336A (zh) 相变存储器及其制造方法
CN103325940B (zh) 相变存储单元及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121025

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121025

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant