CN112133822A - 自对准的mram底电极制备方法 - Google Patents

自对准的mram底电极制备方法 Download PDF

Info

Publication number
CN112133822A
CN112133822A CN201910552557.9A CN201910552557A CN112133822A CN 112133822 A CN112133822 A CN 112133822A CN 201910552557 A CN201910552557 A CN 201910552557A CN 112133822 A CN112133822 A CN 112133822A
Authority
CN
China
Prior art keywords
layer
bottom electrode
metal layer
hole
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910552557.9A
Other languages
English (en)
Inventor
王雷
蒋信
刘鲁萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201910552557.9A priority Critical patent/CN112133822A/zh
Priority to PCT/CN2019/128702 priority patent/WO2020258799A1/zh
Publication of CN112133822A publication Critical patent/CN112133822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种自对准的MRAM底电极制备方法，包括：提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；对所述导电金属层进行化学机械抛光，以去除所述底部通孔外部的导电金属层并在所述底部通孔内形成所需深度的凹陷；沉积底电极金属层，以完全充满所述凹陷；对所述底电极金属层进行化学机械抛光，停止于所述介电层，以在所述凹陷内形成MRAM底电极。本发明能够简化MRAM中底电极的制备工艺，进而避免了光刻工艺中无法精确对准的问题。

Description

自对准的MRAM底电极制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种自对准的MRAM底电极制备方法。
背景技术
近年来，采用MTJ(Magnetic Tunnel Junction，磁性隧道结)的磁电阻效应的MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spin transfertorque,STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
MTJ单元是由数十层磁性/非磁性薄膜制备而成，其中的大多数薄膜厚度在1nm左右，尤其是MTJ的隧穿势垒层MgO的厚度仅在
Figure BDA0002105932370000011
之间，其对底电极的表面粗糙度及平坦化程度十分敏感，因此在制备MRAM器件时，提供一个平坦的MRAM底电极是一个关键的步骤，可直接影响后续MTJ单元的性能。
按照现有的工艺，MRAM底电极的制备流程大致为：提供一基底，在基底上开设底部通孔，并沉积铜阻挡层和铜层进而形成铜互连结构，然后在铜互连结构上沉积底电极金属层并经过光刻和刻蚀后得到底电极。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
为了避免底部通孔内碟形凹陷的影响，沉积的底电极金属不能太薄，而现有工艺中，需对底电极金属进行光刻和刻蚀工艺。由于底电极金属的厚度超过一定值后透明度下降甚至不透明，造成底电极的光刻工艺无法进行。此外，在光刻工艺可以正常进行的情况下，两层光罩图形精确对准问题也成为底电极光刻的一大挑战。
发明内容
为解决上述问题，本发明提供一种自对准的MRAM底电极制备方法，能够简化MRAM中底电极金属的工艺流程——无需光刻及刻蚀工艺，解决了光刻工艺无法进行、无法精确对准的问题，且可提高底电极的平整性、降低缺陷率、降低生产成本、缩短生产周期。
本发明提供一种自对准的MRAM底电极制备方法，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
对所述导电金属层进行化学机械抛光，以去除所述底部通孔外部的导电金属层并在所述底部通孔内形成所需深度的凹陷；
沉积底电极金属层，以完全充满所述凹陷；
对所述底电极金属层进行化学机械抛光，停止于所述介电层，以在所述凹陷内形成MRAM底电极。
可选地，所述对所述导电金属层进行化学机械抛光，包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层上方全部的导电金属层，并在所述底部通孔内形成所需深度的凹陷。
可选地，所述凹陷的深度为10～50nm。
可选地，所述底电极金属层的厚度等于或者大于所述凹陷的深度。
可选地，所述对所述底电极金属层进行化学机械抛光，停止于所述介电层包括：检测到所述介电层后进行过抛光，同时除去部分介电层，以完全去除所述介电层上方全部的底电极金属。
可选地，所述底电极金属层的材料为Ta、TaN、Ti和TiN中的任意一种或者几种的混合物。
可选地，所述导电金属层的材料为Cu、W、Al中的任意一种或者几种的混合物。
可选地，所述第二阻挡层的材料为Ta、TaN、Ti、TiN、Co和Ru中的任意一种或者几种的混合物。
可选地，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
可选地，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
本发明提供的自对准的MRAM底电极制备方法，在沉积底电极金属层之后，只需进行化学机械抛光工艺，利用形成的碟形凹陷，在形成的碟形凹陷内形成MRAM底电极，无需光刻及刻蚀工艺，并克服了现有工艺中光刻精确对准的难题。并且通过上述方法得到的MRAM底电极，表面平整度良好，可以选择直接在其上方沉积磁性隧道结MTJ，降低缺陷率、降低生产成本、缩短生产周期。
附图说明
图1为本发明一实施例的自对准的MRAM底电极制备方法的流程示意图；
图2～图7为本发明一实施例的自对准的MRAM底电极制备方法的各步骤剖面示意图；
图8为根据本发明实施例制备的MRAM底电极的电镜照片示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施例提供一种自对准的MRAM底电极制备方法，如图1所示，所述方法包括：
S101、提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
S102、对所述导电金属层进行化学机械抛光，以去除所述底部通孔外部的导电金属层并在所述底部通孔内形成所需深度的凹陷；
S103、沉积底电极金属层，以完全充满所述凹陷；
S104、对所述底电极金属层进行化学机械抛光，停止于所述介电层，以在所述凹陷内形成MRAM底电极。
关于步骤S101，参考图2至图4，所述基底的初始结构如图2所示，从下至上依次包括金属互联层201(金属互联层201为包含硅衬底以及在衬底上的经前道工艺制备的所有必要的结构以及器件，例如包括CMOS及中间金属互联层)、第一阻挡层202以及介电层203。
如图3所示，在所述第一阻挡层202及介电层203中形成底部通孔，所述底部通孔与所述金属互联层201相连，其中，第一阻挡层202的材料包括但不限于氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅，用于防止金属互联层201的Cu离子扩散。介电层203的材料包括但不限于氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS(化学式Si(OC2H5)4)、Low-K介电质及Ultra-Low-K介电质。底部通孔可以采用常规的光刻和刻蚀技术，在介电层203上定义图案，并选择刻蚀去除部分第一阻挡层202和介电层203，停止于金属互联层201上，从而形成金属互联线所需要的底部通孔。
如图4所示，进一步在基底表面依次沉积第二阻挡层204和导电金属层205，所述导电金属层205充满所述底部通孔，得到最终的基底结构。其中，第二阻挡层204覆盖于基底的底部通孔中的底面和侧面，且覆盖于底部通孔外基底的表面，第二阻挡层204采用物理气相沉积法形成，使用的材料包括但不限于TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。导电金属层205利用半导体通用的方法形成如物理气相沉积或化学气相沉积，导电金属层205的厚度等于或者大于底部通孔的深度。导电金属层205的材料包括但不限于Cu、W、Al中的任意一种或者几种的混合物。
关于步骤S102，以导电金属层205为铜层为例进行说明，如图5所示，对铜层205进行化学机械抛光，在这里只进行铜层205的化学机械抛光，无需第二阻挡层204的化学机械抛光，将抛光终点停止在第二阻挡层204，依据终点检测方法，抛光时检测到第二阻挡层204后进行过抛光30s，以完全去除掉第二阻挡层204上方全部的铜层205，此时相应地会在底部通孔内形成所需深度的碟形凹陷21，碟形凹陷21的深度记为H1，此步骤中加入过抛光，使得形成的碟形凹陷在10～50nm之间，具体可根据实际工艺需要设定，如
Figure BDA0002105932370000061
关于步骤S103，如图6所示，在第二阻挡层204和底部通孔内的铜层205表面直接沉积足够厚度的底电极金属层206，底电极金属层206的材料包括但不限于Ta、TaN、Ti和TiN中的任意一种或者几种的混合物。底电极金属层206充满碟形凹陷21，底电极金属层206的厚度记为H2，一般H2>＝2.5H1，优选为H2>＝3H1，如
Figure BDA0002105932370000062
以完全填充碟形凹陷21。
关于步骤S104，如图7所示，对底电极金属层206进行化学机械抛光，抛光终点停止于介电层203，以去除掉底部通孔外介电层上方多余的第二阻挡层204，为保证第二阻挡层204全部去除，抛光时检测到介电层203后进行过抛光，同时除去一定厚度的介电层，比如除去约
Figure BDA0002105932370000063
的介电层，此时会在底部通孔内的碟形凹陷21内留下一部分底电极金属，从而形成MRAM底电极207。
需要说明的是，为了保证最终形成的MRAM底电极表面平整，如果执行一次化学机械抛光之后，表面平整度不满足要求，根据需要可以重复沉积底电极金属层并进行化学机械抛光，直至最终形成的MRAM底电极表面平整。
上述实施例提供的底电极制备方法，是一种自对准的MRAM底电极制备方法，在沉积底电极金属层之后，只需进行化学机械抛光工艺，利用形成的碟形凹陷，在形成的碟形凹陷内形成MRAM底电极，无需光刻及刻蚀工艺，并克服了现有工艺中光刻精确对准的难题。并且通过上述方法得到的MRAM底电极，表面平整度良好，可以选择直接在其上方沉积磁性隧道结MTJ，降低缺陷率、降低生产成本、缩短生产周期。
参考图8的扫描电子显微镜(SEM)照片，给出了根据本发明实施例制备的MRAM底电极的工艺照片，验证了本发明的自对准的MRAM底电极制备方法的可行性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种自对准的MRAM底电极制备方法，其特征在于，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层充满所述底部通孔；
对所述导电金属层进行化学机械抛光，以去除所述底部通孔外部的导电金属层并在所述底部通孔内形成所需深度的凹陷；
沉积底电极金属层，以完全充满所述凹陷；
对所述底电极金属层进行化学机械抛光，停止于所述介电层，以在所述凹陷内形成MRAM底电极。
2.根据权利要求1所述的方法，其特征在于，所述对所述导电金属层进行化学机械抛光，包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层上方全部的导电金属层，并在所述底部通孔内形成所需深度的凹陷。
3.根据权利要求1所述的方法，其特征在于，所述凹陷的深度为10～50nm。
4.根据权利要求1所述的方法，其特征在于，所述底电极金属层的厚度等于或者大于所述凹陷的深度。
5.根据权利要求1所述的方法，其特征在于，所述对所述底电极金属层进行化学机械抛光，停止于所述介电层包括：检测到所述介电层后进行过抛光，同时除去部分介电层，以完全去除所述介电层上方全部的底电极金属。
6.根据权利要求1所述的方法，其特征在于，所述底电极金属层的材料为Ta、TaN、Ti和TiN中的任意一种或者几种的混合物。
7.根据权利要求1所述的方法，其特征在于，所述导电金属层的材料为Cu、W、Al中的任意一种或者几种的混合物。
8.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料为Ta、TaN、Ti、TiN、Co和Ru中的任意一种或者几种的混合物。
9.根据权利要求1所述的方法，其特征在于，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
10.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
CN201910552557.9A 2019-06-25 2019-06-25 自对准的mram底电极制备方法 Pending CN112133822A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910552557.9A CN112133822A (zh) 2019-06-25 2019-06-25 自对准的mram底电极制备方法
PCT/CN2019/128702 WO2020258799A1 (zh) 2019-06-25 2019-12-26 自对准的mram底电极制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910552557.9A CN112133822A (zh) 2019-06-25 2019-06-25 自对准的mram底电极制备方法

Publications (1)

Publication Number Publication Date
CN112133822A true CN112133822A (zh) 2020-12-25

Family

ID=73849296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910552557.9A Pending CN112133822A (zh) 2019-06-25 2019-06-25 自对准的mram底电极制备方法

Country Status (2)

Country Link
CN (1) CN112133822A (zh)
WO (1) WO2020258799A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015734A (en) * 1998-09-04 2000-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the yield on dynamic random access memory (DRAM) with cylindrical capacitor structures
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6376376B1 (en) * 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US20050118808A1 (en) * 2003-12-01 2005-06-02 Chi-Wen Liu Method of reducing the pattern effect in the CMP process
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
CN103094470A (zh) * 2011-11-07 2013-05-08 宇能电科技股份有限公司 磁阻元件结构形成方法
CN105449101A (zh) * 2014-09-01 2016-03-30 中芯国际集成电路制造(上海)有限公司 相变存储器单元的形成方法
US20180261759A1 (en) * 2017-03-10 2018-09-13 International Business Machines Corporation Bottom electrode for mram applications
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109216541A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109713006A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种制作磁性随机存储器单元阵列及其周围电路的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987846B2 (en) * 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
CN109873076A (zh) * 2019-01-28 2019-06-11 北京航空航天大学 一种提高sot-mram集成度的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015734A (en) * 1998-09-04 2000-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the yield on dynamic random access memory (DRAM) with cylindrical capacitor structures
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6376376B1 (en) * 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
US20030216026A1 (en) * 2002-05-15 2003-11-20 Institute Of Microelectronics Method of forming dual damascene pattern using dual bottom anti-reflective coatings (BARC)
US20050118808A1 (en) * 2003-12-01 2005-06-02 Chi-Wen Liu Method of reducing the pattern effect in the CMP process
CN101364569A (zh) * 2007-08-07 2009-02-11 株式会社瑞萨科技 磁性存储器的制造方法及磁性存储器
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
CN103094470A (zh) * 2011-11-07 2013-05-08 宇能电科技股份有限公司 磁阻元件结构形成方法
CN105449101A (zh) * 2014-09-01 2016-03-30 中芯国际集成电路制造(上海)有限公司 相变存储器单元的形成方法
US20180261759A1 (en) * 2017-03-10 2018-09-13 International Business Machines Corporation Bottom electrode for mram applications
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109216541A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109713006A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种制作磁性随机存储器单元阵列及其周围电路的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法

Also Published As

Publication number Publication date
WO2020258799A1 (zh) 2020-12-30

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
CN108232009B (zh) 一种制作磁性随机存储器的方法
US10734580B2 (en) Memory device and fabrication method thereof
CN110112288B (zh) 一种制备磁性隧道结单元阵列的方法
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US20220036932A1 (en) Semiconductor device and method for fabricating the same
CN112310144A (zh) 半导体结构及其制作方法
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
US11482666B2 (en) Method for fabricating a semiconductor device
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN108735895B (zh) 磁性随机存储器底电极接触及其形成方法
CN112133822A (zh) 自对准的mram底电极制备方法
CN109994601B (zh) 一种制作磁性随机存储器电路连接的方法
CN111613719A (zh) 一种制作磁性随机存储器单元阵列的方法
CN112133820A (zh) Mram底电极的制备方法
WO2020259220A1 (zh) Mram底电极的制备方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN112713169A (zh) 包括mram底电极制作工艺的制作方法及mram器件
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法
CN113594086A (zh) 半导体元件及其制作方法
TWI814856B (zh) 半導體元件及其製作方法
CN112086555B (zh) 一种制备磁性隧道结单元阵列的方法
US20240016062A1 (en) Method of fabricating magnetic tunneling junction device
CN109994476B (zh) 一种制备磁性随机存储器阵列单元的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination