KR101889600B1 - 비휘발성 메모리 소자 및 이의 제조 방법 - Google Patents
비휘발성 메모리 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101889600B1 KR101889600B1 KR1020160039797A KR20160039797A KR101889600B1 KR 101889600 B1 KR101889600 B1 KR 101889600B1 KR 1020160039797 A KR1020160039797 A KR 1020160039797A KR 20160039797 A KR20160039797 A KR 20160039797A KR 101889600 B1 KR101889600 B1 KR 101889600B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching member
- electrode
- data storage
- switching
- electrodes
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 77
- 238000013500 data storage Methods 0.000 claims abstract description 66
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 50
- 230000008859 change Effects 0.000 claims abstract description 48
- 229910052714 tellurium Inorganic materials 0.000 claims abstract description 19
- 230000015654 memory Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 90
- 238000003860 storage Methods 0.000 description 36
- 229910007709 ZnTe Inorganic materials 0.000 description 22
- 239000010409 thin film Substances 0.000 description 19
- 239000012782 phase change material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 101150018115 UL10 gene Proteins 0.000 description 6
- 101150040331 gM gene Proteins 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 101150027645 SUB10 gene Proteins 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 4
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 3
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 3
- 229910004444 SUB1 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical class [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H01L45/141—
-
- H01L45/1253—
-
- H01L45/143—
-
- H01L45/144—
-
- H01L45/1608—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 메모리 소자 및 이의 제조 방법에 관해 개시되어 있다. 상기 비휘발성 메모리 소자는 가변 저항 물질을 포함하는 데이터 저장 부재 및 칼코게나이드계 물질을 포함하는 스위칭 부재를 포함할 수 있다. 상기 데이터 저장 부재와 상기 스위칭 부재는 전기적으로 서로 연결되어 있을 수 있다. 상기 칼코게나이드계 물질은 Te, Se 및 이들의 조합 중 하나를 포함할 수 있다. 상기 칼코게나이드계 물질은 결정질상을 가질 수 있다. 상기 칼코게나이드계 물질은 약 2.1 eV 보다 큰 밴드갭을 가질 수 있다. 상기 상변화 메모리 소자는 다층 교차점 구조(multilayer cross-point structure)를 가질 수 있다.
Description
개시된 실시예들은 메모리 소자 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는, 비휘발성 메모리 소자 및 이의 제조 방법에 관한 것이다.
대표적인 비휘발성 메모리 소자인 상변화 메모리 소자(phase change memory device)(PRAM)는 조건에 따라 비정질에서 결정질로 혹은 그 반대로 상(phase)이 바뀌는 상변화 물질층(상변화층)을 이용해서 데이터를 저장하는 소자이다. 상변화층에 소정의 리세트 전압(reset voltage)을 인가하면, 상기 상변화층의 일부 영역은 결정화 온도 이상으로 가열되었다가 냉각되어 비정질 영역이 될 수 있다. 상변화층에 소정의 세트 전압(set voltage)을 인가하면, 상기 비정질 영역은 다시 결정 영역으로 변화될 수 있다. 상변화층에 비정질 영역이 존재할 때의 상기 상변화층의 저항을 제1 저항이라 하고, 상변화층의 상(phase)이 전체적으로 결정 상태일 때의 저항을 제2 저항이라 하면, 상기 제1 저항은 상기 제2 저항보다 클 수 있다. 이와 같이, 상(phase)에 따라 저항이 달라지는 상변화층의 특성을 이용해서 비트 데이트를 기록하고 읽을 수 있다.
기존의 상변화 메모리 소자는 메모리 셀 간의 누설 전류를 억제하기 위해 PN 접합 다이오드(PN junction diode)를 스위칭 소자로 이용한다. 그런데, 3차원 적층 구조나 수직형 구조를 이용해서 고집적 상변화 메모리 소자를 구현하는데 있어서, PN 접합 다이오드는 스위칭 소자로서 적합하지 않은 문제가 있다. 예컨대, 3차원 적층 구조의 상변화 메모리 소자를 제조할 때, PN 접합 다이오드를 적용하는 경우, PN 접합 다이오드를 형성하기 위한 고온의 열처리(활성화) 공정에 의해 상변화층의 특성이 열화될 수 있다. 또한, BiCS(Bit Cost Scalable) 구조의 상변화 메모리 소자를 제조하는 경우, 구조 및 공정 특성상, PN 접합 다이오드를 적용하기가 어려울 수 있다. 따라서, 고집적화된 상변화 메모리 소자를 구현하기 위해서는, 이에 적합한 스위칭 소자의 개발이 요구된다. 이러한 스위칭 소자는 상변화 메모리 소자뿐만 아니라 저항성 메모리(ReRAM) 또는 스핀토크전달 자성 메모리(STT-MRAM)과 같은 가변 저항 메모리에도 공통적으로 요구된다.
고집적화 및 고성능화에 유리한/적합한 스위칭 소자(스위칭 부재)를 포함하는 비휘발성 메모리 소자를 제공한다.
우수한 비선형 스위칭 특성을 갖는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 제공한다.
비교적 저온에서 용이하게 형성할 수 있는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 제공한다.
스니크 전류(sneak current) 및 이로 인한 셀간의 간섭 문제를 억제/방지할 수 있는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 제공한다.
얇은 두께에서도 우수한 특성을 나타낼 수 있는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 제공한다.
또한, 전술한 이점을 갖는 비휘발성 메모리 소자의 제조 방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 저항 변화 물질을 포함하는 데이터 저장 부재; 상기 데이터 저장 부재에 전기적으로 연결된 것으로, 칼코게나이드계 물질을 포함하는 스위칭 부재; 및 상기 데이터 저장 부재 및 상기 스위칭 부재에 전기적 신호를 인가하기 위한 전극 구조체;를 포함하는 비휘발성 메모리 소자가 제공된다.
상기 칼코게나이드계 물질은 Te, Se 및 이들의 조합 중 하나를 포함할 수 있다. 예컨대, 상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함할 수 있다.
상기 칼코게나이드계 물질은 결정질상(crystalline phase)을 가질 수 있다. 상기 칼코게나이드계 물질은 입방정계 결정구조를 포함할 수 있다.
상기 칼코게나이드계 물질은 2.1∼2.3 eV 범위의 밴드갭(bandgap)을 가질 수 있다. 상기 스위칭 부재는 오보닉 문턱 스위칭(Ovonic threshold switching)(OTS) 특성을 가질 수 있다.
상기 스위칭 부재는 약 10∼30 nm의 두께를 가질 수 있다.
상기 저항 변화 물질은 상변화 물질을 포함할 수 있다. 상기 전극 구조체는 서로 이격된 제1 전극 및 제2 전극을 포함할 수 있고, 상기 데이터 저장 부재와 상기 스위칭 부재는 상기 제1 전극 및 상기 제2 전극 사이에 직렬로 연결되도록 배치될 수 있다. 상기 데이터 저장 부재와 상기 스위칭 부재 사이에 구비된 중간 전극을 더 포함할 수 있다.
복수의 상기 제1 전극이 배선 형태를 갖고 서로 평행하게 배열될 수 있고, 상기 제1 전극들과 교차하도록, 복수의 상기 제2 전극이 배선 형태를 갖고 서로 평행하게 배열될 수 있으며, 상기 복수의 제1 전극과 상기 복수의 제2 전극 사이에 상기 데이터 저장 부재 및 상기 스위칭 부재가 순차로 구비될 수 있다.
상기 데이터 저장 부재 및 상기 스위칭 부재 각각은 상기 복수의 제1 전극을 커버하는 층 구조를 가질 수 있다.
상기 복수의 제1 전극과 상기 복수의 제2 전극 사이의 교차점 각각에 패턴화된 적층 구조물이 구비될 수 있고, 상기 적층 구조물 각각은 상기 데이터 저장 부재 및 상기 스위칭 부재를 포함할 수 있다.
상기 데이터 저장 부재 및 상기 스위칭 부재는 각각 제1 데이터 저장 부재 및 제1 스위칭 부재라 할 수 있고, 상기 비휘발성 메모리 소자는 상기 제2 전극과 이격된 제3 전극 및 상기 제2 전극과 상기 제3 전극 사이에 구비된 제2 데이터 저장 부재 및 제2 스위칭 부재를 더 포함할 수 있다.
상기 제2 데이터 저장 부재와 상기 제2 스위칭 부재 사이에 구비된 제2 중간 전극을 더 포함할 수 있다.
상기 제2 전극과 상기 제1 데이터 저장 부재 사이에 상기 제1 스위칭 부재가 배치되는 경우, 상기 제2 전극과 상기 제2 데이터 저장 부재 사이에 상기 제2 스위칭 부재가 배치될 수 있다. 상기 제2 전극과 상기 제1 스위칭 부재 사이에 상기 제1 데이터 저장 부재가 배치되는 경우, 상기 제2 전극과 상기 제2 스위칭 부재 사이에 상기 제2 데이터 저장 부재가 배치될 수 있다.
상기 비휘발성 메모리 소자는 다층 교차점 메모리 소자(multilayer cross-point memory device)일 수 있다.
본 발명의 다른 측면에 따르면, 저항 변화 물질을 포함하는 데이터 저장 부재를 형성하는 단계; 상기 데이터 저장 부재에 전기적으로 연결된 것으로, 칼코게나이드계 물질을 포함하는 스위칭 부재를 형성하는 단계; 및 상기 데이터 저장 부재 및 스위칭 부재 중 적어도 하나에 연결된 전극 구조체를 형성하는 단계;를 포함하는 비휘발성 메모리 소자의 제조 방법이 제공된다.
상기 칼코게나이드계 물질은, 예컨대, Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함할 수 있다. 상기 스위칭 부재의 형성시, 상기 스위칭 부재가 형성되는 기판의 온도는 약 50℃ 이하일 수 있다.
상기 스위칭 부재를 형성하는 단계 후, 상기 스위칭 부재를 약 120∼350℃의 온도로 열처리하는 단계를 더 수행할 수 있다. 상기 칼코게나이드계 물질은 입방정계 결정구조를 포함할 수 있다. 상기 칼코게나이드계 물질은 약 2.1∼2.3 eV 범위의 밴드갭(bandgap)을 가질 수 있다.
상기 비휘발성 메모리 소자는 다층 교차점 구조(multilayer cross-point structure)를 갖도록 형성될 수 있다.
본 발명의 일 실시예에 따르면, 높은 집적도 및 우수한 성능을 갖는 비휘발성 메모리 소자를 구현할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 집적도 향상에 유리한 스위칭 소자를 포함하는 비휘발성 메모리 소자를 구현할 수 있다. 우수한 비선형 스위칭 특성을 갖는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 구현할 수 있다. 또한, 저온에서 형성 가능한 스위칭 소자를 포함하는 상변화 메모리 소자가 구현될 수 있다. 스니크 전류(sneak current) 및 셀간의 간섭 문제를 억제/방지할 수 있는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 구현할 수 있다. 얇은 두께에서도 우수한 특성을 나타낼 수 있는 스위칭 소자를 포함하는 비휘발성 메모리 소자를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 단위 셀(메모리 셀) 구조를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 단위 셀(메모리 셀) 구조를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 5는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 6은 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 7은 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 8은 본 발명의 일 실시예에 따른 스위칭 부재의 스위칭 특성을 평가하기 위한 샘플 소자의 구조를 보여주는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 갖는 스위칭 소자의 단면을 보여주는 TEM(transmittance electron microscope) 이미지이다.
도 10은 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 포함하는 스위치소자의 전류-전압 특성을 측정한 결과를 보여주는 그래프이다.
도 11은 본 발명의 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 X선 회절 분석 결과를 보여주는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 광 투과 실험을 통한 밴드갭(bandgap) 특성 평가 결과를 보여주는 그래프이다.
도 13은 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 RBS(Rutherford backscattering spectrometry) 분석 결과를 보여주는 그래프이다.
도 14는 본 발명의 일 실시예들에 따른 상변화 메모리 소자를 포함하는 전자 시스템을 도시하는 블록도이다.
도 15는 본 발명의 실시예들에 따른 상변화 메모리 소자를 포함하는 메모리 카드를 도시하는 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 단위 셀(메모리 셀) 구조를 보여주는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 5는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 6은 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 7은 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 사시도이다.
도 8은 본 발명의 일 실시예에 따른 스위칭 부재의 스위칭 특성을 평가하기 위한 샘플 소자의 구조를 보여주는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 갖는 스위칭 소자의 단면을 보여주는 TEM(transmittance electron microscope) 이미지이다.
도 10은 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 포함하는 스위치소자의 전류-전압 특성을 측정한 결과를 보여주는 그래프이다.
도 11은 본 발명의 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 X선 회절 분석 결과를 보여주는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 광 투과 실험을 통한 밴드갭(bandgap) 특성 평가 결과를 보여주는 그래프이다.
도 13은 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 RBS(Rutherford backscattering spectrometry) 분석 결과를 보여주는 그래프이다.
도 14는 본 발명의 일 실시예들에 따른 상변화 메모리 소자를 포함하는 전자 시스템을 도시하는 블록도이다.
도 15는 본 발명의 실시예들에 따른 상변화 메모리 소자를 포함하는 메모리 카드를 도시하는 블록도이다.
이하, 실시예들에 따른 비휘발성 메모리 소자 및 이의 제조 방법에 관하여 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단위 셀(메모리 셀) 구조를 보여주는 단면도이다.
도 1을 참조하면, 본 실시예에 따른 비휘발성 메모리 소자의 메모리 셀은 가변 저항 물질, 예를 들면, 상변화 물질, 금속 산화물과 같은 저항성 물질, 또는 자화 방향에 따라 저항이 가변되는 자성 물질을 포함하는 데이터 저장 부재(M1) 및 데이터 저장 부재(M1)에 전기적으로 연결된 스위칭 부재(S1)를 포함할 수 있다. 바람직하게는, 데이터 저장 부재(M1)는 상변화 특성을 갖는 데이터 저장체 또는 데이터 저장층일 수 있다. 스위칭 부재(S1)는 스위칭 소자 또는 선택소자라고 할 수 있다.
스위칭 부재(S1)는 칼코게나이드계 물질(chalcogenide-based material)을 포함할 수 있다. 상기 칼코게나이드계 물질은 Te, Se 및 이들의 조합 중 하나를 포함할 수 있다. 구체적인 예로, 상기 칼코게나이드계 물질은 Zn-Te계 화합물, Zn-Se계 화합물 및 Zn-Te-Se계 화합물 중 하나를 포함할 수 있다. 상기 Zn-Te계 화합물은 ZnxTey (0 < x ≤1, 0 < y/x ≤ 3) 일 수 있다. 상기 Zn-Te-Se계 화합물은 ZnxTeySez (0 < x ≤ 1, 0 < y ≤ 1, 0 < z ≤ 1) 일 수 있다. 상기 Zn-Se계 화합물은 ZnxSey (0 < x ≤1, 0 < y/x ≤ 3) 일 수 있다. 이하에서는, 편의상, ZnxTey는 ZnTe로, ZnxSey는 ZnSe로, ZnxTeySez는 ZnTeSe로 표시한다.
스위칭 부재(S1)의 칼코게나이드계 물질은 결정질상(crystalline phase)을 가질 수 있다. 이 경우, 상기 칼코게나이드계 물질은 입방정계 결정구조를 포함할 수 있다. 또한, 경우에 따라, 상기 칼코게나이드계 물질은 육방정계 결정구조를 더 포함할 수 있다. 일반적인 오보닉 스위치(Ovonic switch)가 비정질 물질을 이용하는 것과는 달리, 본 실시예의 스위칭 부재(S1)는 결정질상을 가질 수 있다. 또한, 스위칭 부재(S1)의 칼코게나이드계 물질은, 예컨대, 약 2.1∼2.3 eV 정도의 밴드갭(bandgap)을 가질 수 있다. 상기 칼코게나이드계 물질의 밴드갭은 약 2.17∼2.25 eV 정도일 수 있다. 일반적인 오보닉 스위치(Ovonic switch)가 상당히 작은 밴드갭을 갖는 것과 비교하면, 본 실시예의 스위칭 부재(S1)를 구성하는 물질(즉, 칼코게나이드계 물질)은 비교적 큰 밴드갭을 갖는다고 할 수 있다.
스위칭 부재(S1)는 위에서 설명한 바와 같은 물질 및 물성을 갖는 것과 관련해서, 우수한 비선형(non-linear) 스위칭 특성을 나타낼 수 있다. 예컨대, 스위칭 부재(S1)는 오보닉 문턱 스위칭(Ovonic threshold switching)(OTS) 특성 또는 그와 유사한 특성을 나타낼 수 있다. 이런 점에서, 스위칭 부재(S1)는 비선형 스위칭 소자라고 할 수 있다. 이러한 스위칭 부재(S1)는, 뛰어난 비선형성으로 인해, 스니크 전류(sneak current) 및 이로 인한 셀간의 간섭 문제를 효과적으로 억제/방지할 수 있다. 또한, 스위칭 부재(S1)에 의해 우수한(높은) 읽기 선택성(read selectivity)을 확보할 수 있다. 따라서, 이러한 스위칭 부재(S1)를 이용하면, 고집적/고성능의 상변화 메모리 소자를 구현할 수 있다.
또한, 스위칭 부재(S1)는 비교적 저온에서 용이하게 형성할 수 있다. 따라서, 스위칭 부재(S1)의 형성시, 데이터 저장 부재(M1)의 물질(즉, 상변화 물질)의 특성이 열화되는 문제를 억제/방지할 수 있다. 기존의 PN 접합 다이오드의 경우, 고온(약 800℃ 이상)의 열처리(활성화) 공정을 요구하기 때문에, 상변화 물질의 특성이 열화되는 문제가 발생하고, 고집적 메모리 소자에 적용하는데 어려움이 있다. 그러나, 본 실시예에서 스위칭 부재(S1)는 저온 공정으로 용이하게 형성할 수 있으므로, 3차원 구조를 갖는 고집적 상변화 메모리 소자의 구현에 유리하게 적용될 수 있다.
아울러, 스위칭 부재(S1)는 비교적 얇은 두께로 형성하더라도, 우수한 스위칭 특성을 나타낼 수 있기 때문에, 이러한 점도 상변화 메모리 소자의 고집적화에 유리하게 작용할 수 있다. 예컨대, 스위칭 부재(S1)의 두께는 약 60 nm 이하 또는 약 40 nm 이하일 수 있다. 스위칭 부재(S1)의 두께는 약 10∼30 nm 또는 약 15∼25 nm 정도일 수 있다. 스위칭 부재(S1)가 약 10∼30 nm 정도의 두께를 가질 때, 얇은 두께에서 우수한 스위칭 특성을 나타낼 수 있다. 그러나, 경우에 따라, 스위칭 부재(S1)의 두께는 10 nm 이하이거나 60 nm 이상일 수도 있다.
일 실시예에서, 스위칭 부재(S1)의 칼코게나이드계 물질은 상변화 물질과 유사한 것으로 여겨질 수 있지만, 상기 칼코게나이드계 물질은 동작 전압의 범위 내에서 상변화를 일으키지 않을 수 있다. 다시 말해, 스위칭 부재(S1)의 칼코게나이드계 물질은 자체적으로 상변화를 일으키지 않으면서, 비선형적인 스위칭 특성을 나타낼 수 있다.
일 실시예에서, 데이터 저장 부재(M1)를 구성하는 상변화 물질은 Ge, Sb 및 Te 중 적어도 하나를 포함하는 물질일 수 있다. 구체적인 예로, 데이터 저장 부재(M1)의 상변화 물질은 Ge-Sb-Te계 화합물을 포함하거나, 그 밖에 다른 물질, 예컨대, In-Sb-Te계 화합물, Sb-Te계 화합물, Ge-Sb계 화합물 등을 포함할 수도 있다. 그러나 이러한 물질들은 예시적인 것이고, 다른 상변화 물질들이 사용될 수도 있다. 일반적인 상변화 메모리 소자에서 사용되는 상변화 물질이면 어느 것이든 데이터 저장 부재(M1)에 적용될 수 있다. 데이터 저장 부재(M1)는 상변화 물질의 상변화를 이용해서 '0' 또는 '1'의 데이터를 저장하는 요소일 수 있다.
제1 전극(E1)과 제2 전극(E2)은 데이터 저장 부재(M1)와 스위칭 부재(S1)에 전기적 신호를 인가하기 위한 '전극 구조체'를 구성한다고 할 수 있다. 다시 말해, 데이터 저장 부재(M1)와 스위칭 부재(S1)에 전기적 신호를 인가하기 위한 '전극 구조체'는, 예컨대, 제1 전극(E1)과 제2 전극(E2)을 포함한다고 할 수 있다. 이 경우, 제1 전극(E1)과 제2 전극(E2) 사이에 데이터 저장 부재(M1)와 스위칭 부재(S1)가 직렬로 연결되도록 배치될 수 있다. 일례로, 제1 전극(E1)과 스위칭 부재(S1) 사이에 데이터 저장 부재(M1)가 배치될 수 있고, 데이터 저장 부재(M1)와 제2 전극(E2) 사이에 스위칭 부재(S1)가 배치될 수 있다. 제1 전극(E1) 및 제2 전극(E2) 중 적어도 하나는, 예컨대, W, Ti, Ta, Cu, Al, Ni, Au, Pt, Pd, Rh, TiN, TaN, 등과 같은 금속 또는 금속 화합물을 포함하거나, doped-Si, WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 함유 물질(실리콘-금속 화합물)을 포함하거나, 위 물질들 중 적어도 두 개의 혼합물 또는 합금을 포함할 수 있다. 또한, 제1 전극(E1) 및 제2 전극(E2) 중 적어도 하나는 서로 다른 두 개 이상의 물질층을 포함하는 다층 구조를 가질 수도 있다. 여기서 제시한 제1 및 제2 전극(E1, E2)의 구체적인 물질들은 예시적인 것이고, 그 밖에 다른 다양한 도전성 물질들이 제1 및 제2 전극(E1, E2)에 적용될 수 있다.
도 1에서는 데이터 저장 부재(M1)와 스위칭 부재(S1)가 상호 직접 접촉된 경우를 도시하였지만, 이들(M1, S1) 사이에 중간 전극(intermediate electrode)이 더 구비될 수 있다. 그 일례가 도 2에 도시되어 있다.
도 2는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 단위 셀(메모리 셀) 구조를 보여주는 단면도이다.
도 2를 참조하면, 데이터 저장 부재(M1)와 스위칭 부재(S1) 사이에 중간 전극(N1)이 더 구비될 수 있다. 따라서, 제1 전극(E1)과 중간 전극(N1) 사이에 데이터 저장 부재(M1)가 구비될 수 있고, 중간 전극(N1)과 제2 전극(E2) 사이에 스위칭 부재(S1)가 구비될 수 있다. 중간 전극(N1)은 플로팅 전극(floating electrode)일 수 있다. 즉, 동작 전압은 제1 전극(E1)과 제2 전극(E2) 사이에 인가될 수 있고, 중간 전극(N1)은 전기적으로 플로팅(floating)되어 있을 수 있다.
중간 전극(N1)은 데이터 저장 부재(M1)와 스위칭 부재(S1)를 전기적으로 연결하는 역할을 할 수 있고, 중간 전극(N1)을 사용할 경우, 스위칭 부재(S1)의 스위칭 특성이 보다 잘 발현될 수 있다. 그러나, 중간 전극(N1)이 사용 여부는 선택적인(optional) 것일 수 있다.
도 1 및 도 2의 메모리 셀의 어레이를 포함하는 비휘발성 메모리 소자를 구현할 수 있다. 이때, 상기 비휘발성 메모리 소자는 3차원 구조를 갖는 고집적 상변화 메모리 소자일 수 있다. 이하에서는, 도 3 내지 도 7을 참조하여, 상기 메모리 셀의 어레이를 포함하는 비휘발성 메모리 소자를 설명한다.
도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이다.
도 3을 참조하면, 기판(SUB10) 상에 제1 방향으로 연장된 복수의 제1 전극(E10)이 구비될 수 있다. 기판(SUB10) 상에 소정의 하지층(underlayer)(UL10)이 구비될 수 있고, 하지층(UL10) 상에 복수의 제1 전극(E10)이 구비될 수 있다. 기판(SUB10)은, 예컨대, 실리콘 기판일 수 있고, 이 경우, 하지층(UL10)은 실리콘 산화물층일 수 있다. 그러나, 기판(SUB10)의 물질 및 하지층(UL10)의 물질은 다양하게 변화될 수 있다. 또한, 하지층(UL10)은 사용하지 않을 수도 있다. 복수의 제1 전극(E10)은 배선 형태를 갖고 서로 평행하게 배열될 수 있다.
하지층(UL10) 상에 복수의 제1 전극(E10)을 덮는 데이터 저장 부재층(이하, 저장 부재층)(ML10)이 구비될 수 있다. 저장 부재층(ML10)은 상변화 물질을 포함할 수 있다. 데이터 저장 부재층(ML10)은 상변화 물질층일 수 있다. 데이터 저장 부재층(ML10) 상에 스위칭 부재층(SL10)이 구비될 수 있다. 스위칭 부재층(SL10)은 복수의 제1 전극(E10)을 커버하는 층 구조를 가질 수 있다. 스위칭 부재층(SL10)은 도 1을 참조하여 설명한 스위칭 부재(S1)와 동일하거나 유사한 물질로 구성될 수 있다. 즉, 스위칭 부재층(SL10)은 칼코게나이드계 물질을 포함할 수 있고, 상기 칼코게나이드계 물질은 도 1을 참조하여 설명한 바와 동일하거나 유사할 수 있다. 스위칭 부재층(SL10)의 물질 구성, 물성, 특성 등에 대한 반복 설명은 배제한다.
스위칭 부재층(SL10) 상에 상기 제1 방향과 다른 제2 방향으로 연장된 복수의 제2 전극(E20)이 구비될 수 있다. 복수의 제2 전극(E20)은 복수의 제1 전극(E10)과 교차하도록 배치될 수 있다. 복수의 제2 전극(E20)은 배선 형태를 갖고 서로 평행하게 배열될 수 있다. 복수의 제1 전극(E10)과 복수의 제2 전극(E20) 사이에 저장 부재층(ML10)과 스위칭 부재층(SL10)이 순차로 구비되었다고 할 수 있다.
저장 부재층(ML10)과 스위칭 부재층(SL10)이 패터닝되지 않은 층 구조를 갖는다 하더라도, 제1 전극(E10)과 제2 전극(E20)이 교차하는 부분에서만 저장 부재층(ML10)과 스위칭 부재층(SL10)이 유효하게 작용할 수 있다. 예를 들어, 복수의 제1 전극(E10) 중 어느 하나와 복수의 제2 전극(E20) 중 어느 하나 사이에 전압을 인가하면, 전압이 인가된 두 개의 전극(E10, E20) 사이에 존재하는 ML10 영역 및 SL10 영역이 유효한 셀 영역으로 작용할 수 있다. 따라서, 저장 부재층(ML10)과 스위칭 부재층(SL10)이 물리적으로 패터닝되지 않았더라도, 서로 이격된 복수의 셀 영역을 포함한다고 할 수 있다. 상기 복수의 셀 영역은 복수의 제1 전극(E10)과 복수의 제2 전극(E20)이 교차된 영역일 수 있다.
도 3에서 복수의 제2 전극(E20) 상에 별도의 스위칭 부재층과 별도의 데이터 저장 부재층 및 별도의 전극층을 1회 이상 반복해서 적층할 수 있다. 그 일례가 도 4에 도시되어 있다.
도 4를 참조하면, 도 3과 같은 구조에서 복수의 제2 전극(E20) 상에 제2 스위칭 부재층(SL20) 및 제2 데이터 저장 부재층(ML20)이 순차로 구비될 수 있고, 제2 데이터 저장 부재층(ML20) 상에 복수의 제3 전극(E30)이 구비될 수 있다. 복수의 제3 전극(E30)은 복수의 제2 전극(E20)과 교차하는 방향으로 연장될 수 있다. 복수의 제3 전극(E30)은 복수의 제1 전극(E10)과 동일한 방향으로 연장될 수 있다.
제1 전극(E10) 상에 저장 부재층(ML10)(이하, 제1 저장 부재층)과 스위칭 부재층(SL10)(이하, 제1 스위칭 부재층)이 순차로 구비된 경우, 제2 전극(E20) 상에는 제2 스위칭 부재층(SL20)과 제2 저장 부재층(ML20)이 순차로 구비될 수 있다. 따라서, 제2 전극(E20)과 제1 저장 부재층(ML10) 사이에 제1 스위칭 부재층(SL10)이 구비된 경우, 제2 전극(E20)과 제2 저장 부재층(ML20) 사이에 제2 스위칭 부재층(SL20)이 구비될 수 있다. 동작 방법상, 제2 전극(E20)과 제1 전극(E10) 사이의 셀을 선택하거나, 제2 전극(E20)과 제3 전극(E30) 사이의 셀을 선택하기가 용이할 수 있다. 그러나, 경우에 따라서는, 제2 전극(E20) 상에 제2 저장 부재층(ML20)을 먼저 구비시킨 후, 그 위에 제2 스위칭 부재층(SL20)을 구비시킬 수도 있다. 따라서, 적층 순서는 E10/ML10/SL10/E20/SL20/ML20/E30 이 되거나, E10/ML10/SL10/E20/ML20/SL20/E30 이 될 수도 있다. 또한, 경우에 따라서는, E10/SL10/ML10/E20/ML20/SL20/E30 또는 E10/SL10/ML10/E20/ML20/SL20/E30 순으로 적층할 수도 있다.
부가해서, 복수의 제3 전극(E30) 상에 제3 저장 부재층(ML30), 제3 스위칭 부재층(SL30) 및 복수의 제4 전극(E40)을 더 구비시킬 수 있고, 복수의 제4 전극(E40) 상에 제4 스위칭 부재층(SL40), 제4 저장 부재층(ML40) 및 복수의 제5 전극(E50)을 더 구비시킬 수 있다. 또한, 복수의 제5 전극(E50) 상에 제5 저장 부재층(ML50), 제5 스위칭 부재층(SL50) 및 복수의 제6 전극(E60)을 더 구비시킬 수 있다.
이와 같이 3차원 적층 구조를 갖는 비휘발성 메모리 소자를 제조할 경우, 집적도 및 메모리 용량을 크게 증가시킬 수 있다. 특히, 다층 교차점 구조(multilayer cross-point structure)를 갖는 메모리 소자를 제조할 경우, 단위 면적당 큰 데이터 용량을 용이하게 확보할 수 있다. 일반적인 PN 접합 다이오드를 적용하여 3차원 적층 구조의 상변화 메모리 소자를 제조하는 경우, PN 접합 다이오드를 형성하기 위한 고온(약 800℃ 이상)의 열처리(활성화) 공정에 의해 상변화층의 특성이 열화될 수 있다. 또한, BiCS(Bit Cost Scalable) 구조의 상변화 메모리 소자를 제조하는 경우, 구조 및 공정 특성상, 일반적인 PN 접합 다이오드를 적용하기가 어려울 수 있다. 그러나 본 발명의 실시예에 따르면, 칼코게나이드계 물질을 포함하는 스위칭 부재를 이용하기 때문에, 스위칭 부재의 형성시 고온의 열 공정이 요구되지 않으며, 상변화 물질층(저장 부재)의 특성이 열화되는 문제가 방지될 수 있다. 따라서, 본 발명의 실시예에 따르면, 3차원 적층 구조를 갖는 고집적 비휘발성 메모리 소자, 특히 상변화 메모리 소자를 용이하게 구현할 수 있다. 또한, 본원의 스위칭 부재는 우수한 비선형적 스위칭 특성을 갖기 때문에, 스니크 전류(sneak current) 및 읽기 오류 등의 문제를 방지할 수 있고, 결과적으로, 우수한 성능을 갖는 상변화 메모리 소자를 구현하는데 유리할 수 있다.
도 3 및 도 4에서는 저장 부재층(ML10 등)과 스위칭 부재층(SL10 등)을 패터닝되지 않은 상태로 사용하는 경우에 대해 도시하고 설명하였지만, 다른 실시예에 따르면, 패터닝된 복수의 저장 부재 및 패터닝된 복수의 스위칭 부재를 사용할 수도 있다. 그 예들이 도 5 내지 도 7에 도시되어 있다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 보여주는 사시도이다.
도 5를 참조하면, 복수의 제1 전극(E11)이 배선 형태를 갖고 서로 평행하게 배치될 수 있다. 복수의 제1 전극(E11)과 이격된 것으로, 복수의 제1 전극(E11)과 교차하는 배선 형태를 갖는 복수의 제2 전극(E22)이 구비될 수 있다. 복수의 제1 전극(E11)과 복수의 제2 전극(E22) 사이의 교차점 각각에 제1 적층 구조물(SS1)이 구비될 수 있다. 제1 적층 구조물(SS1) 각각은 상변화 물질을 포함하는 제1 데이터 저장 부재(이하, 제1 저장 부재)(M11) 및 칼코게나이드 물질을 포함하는 제1 스위칭 부재(S11)를 포함할 수 있다. 제1 저장 부재(M11) 및 제1 스위칭 부재(S11)는 각각 도 1의 데이터 저장 부재(M10) 및 스위칭 부재(S10)에 대응될 수 있다.
도 5의 구조는 도 6과 같이 반복 적층될 수 있다. 도 6을 참조하면, 복수의 제2 전극(E22) 상에 이와 이격된 복수의 제3 전극(E33)이 구비될 수 있고, 제2 전극(E22)과 제3 전극(E33) 사이의 교차점 각각에 제2 적층 구조물(SS2)이 구비될 수 있다. 제2 적층 구조물(SS2)은 제2 스위칭 부재(S22)와 제2 저장 부재(M22)를 포함할 수 있다. 또한, 복수의 제3 전극(E33) 상에 이와 이격된 복수의 제4 전극(E44)이 구비될 수 있고, 제3 전극(E33)과 제4 전극(E44) 사이의 교차점 각각에 제3 적층 구조물(SS3)이 구비될 수 있다. 제3 적층 구조물(SS3)은 제3 저장 부재(M33)와 제3 스위칭 부재(S33)를 포함할 수 있다.
도 5 및 도 6의 구조에서 저장 부재(M11)와 이에 대응하는 스위칭 부재(S11) 사이에 중간 전극이 더 구비될 수 있다. 상기 중간 전극은 도 2에서 설명한 중간 전극(N1)에 대응될 수 있다. 도 6의 구조에 중간 전극을 구비시킨 구조는 도 7과 같을 수 있다.
도 7을 참조하면, 제1 저장 부재(M11)와 제1 스위칭 부재(S11) 사아에 제1 중간 전극(N11)이 구비될 수 있고, 제2 스위칭 부재(S22)와 제2 저장 부재(M22) 사이에 제2 중간 전극(N22)이 구비될 수 있으며, 제3 저장 부재(M33)와 제3 스위칭 부재(S33) 사이에 제3 중간 전극(N33)이 구비될 수 있다. 중간 전극(N11, N22, N33)의 역할은 도 2를 참조하여 설명한 바와 동일할 수 있다.
도 8은 본 발명의 일 실시예에 따른 스위칭 부재의 스위칭 특성을 평가하기 위한 샘플 소자의 구조를 보여주는 단면도이다.
도 8을 참조하면, 기판(SUB1) 상에 전극층(EL1)이 구비될 수 있고, 전극층(EL1) 상에 층간절연층(ILD1)이 구비될 수 있다. 층간절연층(ILD1)은 전극층(EL1)을 노출시키는 적어도 하나의 콘택홀(H1)을 가질 수 있다. 콘택홀(H1) 내에 플러그 형태의 하부전극(BE1)이 구비될 수 있다. 콘택홀(H1)의 내측면에 확산베리어층(B1)을 구비시킨 다음, 확산베리어층(B1) 안족에 콘택홀(H1)을 매립하는 하부전극(BE1)을 구비시킬 수 있다. 하부전극(BE1)은 플러그 구조를 갖는다고 할 수 있다. 층간절연층(ILD1) 상에 하부전극(BE1)과 콘택된 스위칭 부재층(SL1)을 구비시킬 수 있다. 스위칭 부재층(SL1) 상에 하부전극(BE1)과 대응하는 상부전극(TE1)을 형성할 수 있다. 하부전극(BE1)과 이에 대응하는 상부전극(TE1) 및 이들 사이에 구비된 스위칭 부재층(SL1)은 하나의 스위칭 소자를 구성한다고 할 수 있다.
스위칭 부재층(SL1)은 칼코게나이드계 물질을 포함할 수 있다. 구체적인 예로, 상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함할 수 있다. 상기 칼코게나이드계 물질의 구성 및 물성 등은 앞서 도 1에서 설명한 바와 동일할 수 있다. 기판(SUB1)은 실리콘 기판일 수 있고, 전극층(EL1) 및 하부전극(BE1)은 텅스텐(W)으로 형성될 수 있고, 상부전극(TE1)은 TiN으로 형성될 수 있다. 그러나, 구체적인 물질 구성은 예시적인 것이고, 기판(SUB1), 전극층(EL1), 하부전극(BE1), 상부전극(TE1)의 물질은 다양하게 변화될 수 있다.
도 9는 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 갖는 스위칭 소자의 단면을 보여주는 TEM(transmittance electron microscope) 이미지이다. 이때, ZnTe 박막의 두께는 약 20 nm 이었고, 하부전극(BE)의 폭은 1456 nm 였다. 도 9의 스위칭 소자는 도 8에서 설명한 바와 유사한 구조를 갖는다.
도 10은 본 발명의 일 실시예에 따른 전극/ZnTe/전극 구조를 포함하는 스위치소자의 전류-전압 특성을 측정한 결과를 보여주는 그래프이다. 도 10의 결과는 도 8의 구조를 갖는 샘플 소자로부터 측정한 것이다. 이때, 하부전극(BE1)은 텅스텐(W)으로 형성되고, 스위칭 부재층(SL1)은 ZnTe로 형성되고, 상부전극(TE1)은 TiN으로 형성되었다.
도 10을 참조하면, 스위칭 소자는 포밍(forming) 공정 후, 비선형적인 스위칭 특성을 나타내는 것을 알 수 있다. 문턱전압(Vth)은 약 1.36 V로 나타났다. 이러한 문턱전압은 실제 비휘발성 상변화 메모리 소자의 동작 전압 구간에 적합한 수치일 수 있다. 문턱전압(Vth)에서의 전류(이하, Ion 이라고 함)와 문턱전압의 절반(1/2)에 해당하는 전압에서의 전류(이하, Ioff 라고 함)의 비, 즉, Ion/Ioff 비율은 약 3,745 정도로 높게 나타났다. Ion/Ioff 비율은 읽기 선택성(read selectivity)에 대응될 수 있으므로, 본 발명의 실시예에 따른 스위칭 소자는 높은 읽기 선택성(read selectivity)을 확보할 수 있는 우수한 비선형성을 갖는다고 할 수 있다. 따라서, 이러한 스위칭 소자를 이용하면, 우수한 성능을 갖는 상변화 메모리 소자를 구현하는데 유리할 수 있다.
도 11은 본 발명의 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 X선 회절 분석 결과를 보여주는 그래프이다. ZnTe 박막을 150℃, 200℃, 250℃ 및 300℃의 온도로 후속 열처리(어닐링)한 후, 각 박막에 대한 X선 분석을 실시하였다. 또한, 후속 열처리 공정을 실시하지 않은 ZnTe 박막("as"로 표시)에 대해서도 X선 분석을 실시하였다. 또한, 도 11에는 cubic ZnTe의 피크들(peaks) 및 Hexagonal Te의 피크들이 참조용(Ref.)으로 제시되어 있다.
도 11을 참조하면, 실시예들에 따른 ZnTe 박막은 입방정계(cubic) 결정구조를 갖는 것을 확인할 수 있다. 또한, 후속 열처리 온도가 300℃인 경우, 육방정계(hexagonal) 결정구조에 해당하는 피크들이 나타나는 것을 알 수 있다.
도 12는 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 광 투과 실험을 통한 밴드갭(bandgap) 특성 평가 결과를 보여주는 그래프이다. ZnTe 박막을 200℃, 250℃, 300℃ 및 350℃의 온도로 후속 열처리(어닐링)한 후, 각 박막에 대한 밴드갭 특성을 평가하였다. 또한, 후속 열처리 공정을 실시하지 않은 ZnTe 박막("As-grown"으로 표시)에 대해서도 특성을 평가하였다. 또한, 도 12에 참조용(Reference)으로 제시된 그래프는 단결정(single crystal) 구조를 갖는 Zn1Te1 박막에 대한 결과이다.
도 12를 참조하면, 실시예들에 따른 ZnTe 박막은 약 2.1 내지 2.3 eV 정도의 밴드갭, 보다 구체적으로는, 약 2.17 내지 2.25 eV의 밴드갭을 갖는 것을 알 수 있다. 참조용(Reference)으로 제시된 Zn1Te1 박막의 밴드갭은 2.2 eV 정도였다. 실시예들에 따른 ZnTe 박막은 일반적인 오보닉 스위치(Ovonic switch)보다 상대적으로 큰 밴드갭을 갖는다고 할 수 있다.
도 13은 본 발명의 일 실시예에 따른 스위칭 부재에 적용될 수 있는 ZnTe 박막에 대한 RBS(Rutherford backscattering spectrometry) 분석 결과를 보여주는 그래프이다.
도 13을 참조하면, 일 실시예에 따른 ZnTe 박막에서 Zn와 Te의 조성비가 1 : 1.05 정도인 것을 알 수 있다. 이러한 조성비는 전술한 ZnxTey (0 < x ≤1, 0 < y/x ≤ 3)의 조성 범위에 속하는 것을 알 수 있다.
이하에서는, 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조 방법에 대해 간략히 설명한다. 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법은 가변 저항 물질을 포함하는 데이터 저장 부재를 형성하는 단계, 상기 데이터 저장 부재에 전기적으로 연결된 것으로, 칼코게나이드계 물질을 포함하는 스위칭 부재를 형성하는 단계 및 상기 데이터 저장 부재 및 스위칭 부재 중 적어도 하나에 연결된 전극 구조체를 형성하는 단계를 포함할 수 있다.
여기서, 상기 칼코게나이드계 물질은 Te, Se 및 이들의 조합 중 하나를 포함할 수 있다. 보다 구체적으로는, 상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함할 수 있다. 이러한 칼코게나이드계 물질을 포함하는 상기 스위칭 부재는 스퍼터(sputter)와 같은 PVD(physical vapor deposition) 공정으로 형성하거나, CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 등 다양한 방법으로 형성할 수 있다. 상기 스위칭 부재의 형성시, 상기 스위칭 부재가 형성되는 기판의 온도는, 예컨대, 약 50℃ 이하로 낮을 수 있다. 즉, 상기 스위칭 부재는 상온(room temperature)을 포함한 저온 공정을 통해 형성할 수 있다.
상기 제조 방법은 상기 스위칭 부재를 형성하는 단계 후, 상기 스위칭 부재를 약 120∼350℃ 정도의 온도로 열처리(어닐링)하는 단계를 더 포함할 수 있다. 이러한 열처리 공정은 비교적 낮은 온도에서 수행될 수 있고, 열처리 온도에 따라 스위칭 부재의 특성이 제어될 수 있다.
상기 스위칭 부재의 칼코게나이드계 물질은 입방정계 결정구조를 포함할 수 있다. 또한, 경우에 따라서는, 상기 칼코게나이드계 물질은 육방정계 결정구조를 포함할 수도 있다. 그리고, 상기 칼코게나이드계 물질은 약 2.1∼2.3 eV 정도의 밴드갭(bandgap)을 가질 수 있다. 상기 스위칭 부재는, 예컨대, 약 10∼30 nm 정도의 두께를 가질 수 있다.
상기 비휘발성 메모리 소자는 다층 교차점 구조(multilayer cross-point structure)로 형성할 수 있다. 그에 따라, 도 3 내지 도 7에 개시된 구조를 갖는 비휘발성 메모리 소자가 제조될 수 있다.
부가적으로, 이상의 실시예들에서는 스위칭 부재(ex, 도 1의 S1 등)의 칼코게나이드계 물질이 Zn-Te, Zn-Se 또는 Zn-Te-Se 등인 경우에 대해서 주로 설명하였지만, 다른 실시예에 따르면, 스위칭 부재의 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 이외에 다른 물질, 예를 들어, As-Te, As-Se, As-Te-Ge, As-Se-Ge, Ge-Te, Ge-Se 등을 포함할 수도 있다.
도 14는 본 발명의 일 실시예들에 따른 상변화 메모리 소자를 포함하는 전자 시스템(1000)을 도시하는 블록도이다.
도 14를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1000)은 컨트롤러(1010), 입출력 장치(I/O; 1020), 기억 장치(storage device; 1030), 인터페이스(1040) 및 버스(bus; 1050)를 포함할 수 있다. 컨트롤러(1010), 입출력 장치(1020), 기억 장치(1030) 및/또는 인터페이스(1040)는 버스(1050)를 통하여 서로 결합될 수 있다.
컨트롤러(1010)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1020)는 키패드(keypad), 키보드 또는 디스플레이 장치를 포함할 수 있다. 기억 장치(1030)는 데이터 및/또는 명령어를 저장할 수 있으며, 기억 장치(1030)는 본 명세서에 개시된 3차원 상변화 메모리 소자를 포함할 수 있다.
일부 실시예에서, 기억 장치(1030)는 다른 형태의 반도체 메모리 소자(예를 들면, 디램 장치 및/ 또는 에스램 장치 등)를 더 포함하는 혼성 구조를 가질 수도 있다. 인터페이스(1040)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1040)는 유선 또는 무선 형태일 수 있다. 이를 위하여, 인터페이스(1040)는 안테나 또는 유무선 트랜시버를 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1000)은 컨트롤러(1010)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램을 더 포함할 수도 있다.
전자 시스템(1000)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 태블릿 피씨(tablet PC), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 15는 본 발명의 실시예들에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드(1100)를 도시하는 블록도이다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 메모리 카드(1100)는 기억 장치(1110)를 포함한다. 기억 장치(1110)는 본 발명에 따른 상변화 메모리 소자들 중에서 적어도 하나를 포함할 수 있다. 또한, 기억 장치(1110)는 다른 형태의 반도체 메모리 소자(예를 들면, 디램 장치 및/또는 에스램 장치)를 더 포함할 수도 있다. 메모리 카드(1100)는 호스트(Host)와 기억 장치(1110) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1120)를 포함할 수 있다.
메모리 컨트롤러(1120)는 메모리 카드(1100)의 전반적인 동작을 제어하는 중앙 프로세싱 유닛(CPU; 1122)을 포함할 수 있다. 메모리 컨트롤러(1120)는 중앙 프로세싱 유닛(1122)의 동작 메모리로서 사용되는 에스램(SRAM; 1121)을 포함할 수도 있다. 이에 더하여, 메모리 컨트롤러(1120)는 호스트 인터페이스(1123) 및 메모리 인터페이스(1125)를 더 포함할 수 있다. 호스트 인터페이스(1123)는 메모리 카드(1100)와 호스트(Host) 사이의 데이터 교환 프로토콜을 구비할 수 있다. 메모리 인터페이스(1125)는 메모리 컨트롤러(1120)와 기억 장치(1110)를 서로 접속시킬 수 있다. 또한, 메모리 컨트롤러(1120)는 에러 정정 블록(ECC; 1124)을 더 포함할 수 있다. 에러 정정 블록(1124)은 기억 장치(1110)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 메모리 카드(1100)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 메모리 카드(1100)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이러한 메모리 카드(1100)는 비휘발성 메모리 소자를 포함하며, 컴퓨터 시스템의 하드디스크를 대체할 수 있는 고상 디스크(SSD, Solid State Disk)로도 구현될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 7의 비휘발성 메모리 셀 및 비휘발성 메모리 소자는 다양하게 변화될 수 있음을 알 수 있을 것이다. 또한, 본원의 실시예들에 따른 구조/기술/원리는 상변화 메모리 소자 이외에 다른 다양한 메모리 소자에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
* 도면의 주요 부분에 대한 부호설명 *
M1, M10 : 데이터 저장 부재 S1, S10 : 스위칭 부재
ML10 : 데이터 저장 부재층 SL10 : 스위칭 부재층
E1, E10, E11 : 제1 전극 E2, E20, E22 : 제2 전극
E30, E33 : 제3 전극 E40, E44 : 제4 전극
E50 : 제5 전극 E60 : 제6 전극
N1, N11, N22, N33 : 중간 전극 SS1, SS2, SS3 : 적층 구조체
M1, M10 : 데이터 저장 부재 S1, S10 : 스위칭 부재
ML10 : 데이터 저장 부재층 SL10 : 스위칭 부재층
E1, E10, E11 : 제1 전극 E2, E20, E22 : 제2 전극
E30, E33 : 제3 전극 E40, E44 : 제4 전극
E50 : 제5 전극 E60 : 제6 전극
N1, N11, N22, N33 : 중간 전극 SS1, SS2, SS3 : 적층 구조체
Claims (15)
- 저항 변화 물질을 포함하는 데이터 저장 부재;
상기 데이터 저장 부재에 전기적으로 연결된 것으로, 칼코게나이드계 물질을 포함하는 스위칭 부재; 및
상기 데이터 저장 부재 및 상기 스위칭 부재에 전기적 신호를 인가하기 위한 전극 구조체를 포함하며,
상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 적어도 어느 하나를 포함하며, 입방정계 결정 구조를 가지면서 오보닉 문턱 스위칭(ovonic threshold switching) 특성을 나타내도록 2.1∼2.3 eV 범위의 밴드갭(bandgap)을 가지고,
상기 스위칭 부재는 10∼30 nm의 두께를 갖는 비휘발성 메모리 소자. - 제 1 항에 있어서,
상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함하는 비휘발성 메모리 소자. - 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 저항 변화 물질은 Ge, Sb 및 Te 중 적어도 하나를 포함하는 비휘발성 메모리 소자. - 제 1 항에 있어서,
상기 전극 구조체는 서로 이격된 제1 전극 및 제2 전극을 포함하고,
상기 데이터 저장 부재와 상기 스위칭 부재는 상기 제1 전극 및 상기 제2 전극 사이에 직렬로 연결되도록 배치된 비휘발성 메모리 소자. - 제 7 항에 있어서,
상기 데이터 저장 부재와 상기 스위칭 부재 사이에 구비된 중간 전극을 더 포함하는 비휘발성 메모리 소자. - 제 7 항에 있어서,
복수의 상기 제1 전극이 배선 형태를 갖고 서로 평행하게 배열되고,
상기 제1 전극들과 교차하도록, 복수의 상기 제2 전극이 배선 형태를 갖고 서로 평행하게 배열되며,
상기 복수의 제1 전극과 상기 복수의 제2 전극 사이에 상기 데이터 저장 부재 및 상기 스위칭 부재가 순차로 구비된 비휘발성 메모리 소자. - 제 9 항에 있어서,
상기 데이터 저장 부재 및 상기 스위칭 부재 각각은 상기 복수의 제1 전극을 커버하는 층 구조를 갖거나, 또는,
상기 복수의 제1 전극과 상기 복수의 제2 전극 사이의 교차점 각각에 패턴화된 적층 구조물이 구비되고, 상기 적층 구조물 각각은 상기 데이터 저장 부재 및 상기 스위칭 부재를 포함하는 비휘발성 메모리 소자. - 제 7 항에 있어서, 상기 데이터 저장 부재 및 상기 스위칭 부재는 각각 제1 데이터 저장 부재 및 제1 스위칭 부재고,
상기 비휘발성 메모리 소자는,
상기 제2 전극과 이격된 제3 전극; 및
상기 제2 전극과 상기 제3 전극 사이에 구비된 제2 데이터 저장 부재 및 제2 스위칭 부재;를 더 포함하는 비휘발성 메모리 소자. - 가변 저항 물질을 포함하는 데이터 저장 부재를 형성하는 단계;
상기 데이터 저장 부재에 전기적으로 연결된 것으로, 칼코게나이드계 물질을 포함하는 스위칭 부재를 형성하는 단계; 및
상기 데이터 저장 부재 및 스위칭 부재 중 적어도 하나에 연결된 전극 구조체를 형성하는 단계를 포함하며,
상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 적어도 어느 하나를 포함하며, 입방정계 결정 구조를 가지면서 오보닉 문턱 스위칭(ovonic threshold switching) 특성을 나타내도록 2.1∼2.3 eV 범위의 밴드갭(bandgap)을 가지고,
상기 스위칭 부재는 10∼30 nm의 두께를 갖는 비 비휘발성 메모리 소자의 제조 방법. - 제 12 항에 있어서,
상기 칼코게나이드계 물질은 Zn-Te, Zn-Se 및 Zn-Te-Se 중 하나를 포함하는 비휘발성 메모리 소자의 제조 방법. - 제 12 항에 있어서,
상기 스위칭 부재의 형성시, 상기 스위칭 부재가 형성되는 기판의 온도는 50℃ 이하이고,
상기 스위칭 부재를 형성하는 단계 후, 상기 스위칭 부재를 120∼350℃의 온도로 열처리하는 단계를 더 포함하는 비휘발성 메모리 소자의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160039797A KR101889600B1 (ko) | 2016-03-31 | 2016-03-31 | 비휘발성 메모리 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160039797A KR101889600B1 (ko) | 2016-03-31 | 2016-03-31 | 비휘발성 메모리 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170112608A KR20170112608A (ko) | 2017-10-12 |
| KR101889600B1 true KR101889600B1 (ko) | 2018-08-17 |
Family
ID=60140622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160039797A KR101889600B1 (ko) | 2016-03-31 | 2016-03-31 | 비휘발성 메모리 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101889600B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818899B2 (en) | 2020-11-03 | 2023-11-14 | Samsung Electronics Co., Ltd. | Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102577244B1 (ko) | 2018-09-04 | 2023-09-12 | 삼성전자주식회사 | 스위칭 소자, 가변 저항 메모리 장치 및 그의 제조방법 |
| US11245073B2 (en) | 2018-09-04 | 2022-02-08 | Samsung Electronics Co., Ltd. | Switching element, variable resistance memory device, and method of manufacturing the switching element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015135917A (ja) * | 2014-01-17 | 2015-07-27 | ソニー株式会社 | スイッチ素子および記憶装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101330769B1 (ko) * | 2005-12-12 | 2013-11-18 | 오보닉스, 아이엔씨. | 칼코겐화물 소자 및 감소된 저매늄 또는 텔러륨 함량을갖는 재료 |
-
2016
- 2016-03-31 KR KR1020160039797A patent/KR101889600B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015135917A (ja) * | 2014-01-17 | 2015-07-27 | ソニー株式会社 | スイッチ素子および記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818899B2 (en) | 2020-11-03 | 2023-11-14 | Samsung Electronics Co., Ltd. | Semiconductor device including layers with different chalcogen compounds and semiconductor apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170112608A (ko) | 2017-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622408B2 (en) | Resistive memory cell structures and methods | |
| US10546894B2 (en) | Memory device | |
| US10186552B2 (en) | Variable resistance memory device and method of manufacturing the same | |
| CN107431070B (zh) | 开关器件和存储装置 | |
| TWI661535B (zh) | 切換裝置及儲存單元 | |
| KR100782482B1 (ko) | ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법 | |
| US9019777B2 (en) | Nonvolatile semiconductor memory device and operating method of the same | |
| US20060109704A1 (en) | Nonvolatile memory device using resistor having multiple resistance states and method of operating the same | |
| KR20170099214A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR20160110375A (ko) | 스위치 소자 및 기억 장치 | |
| US9136472B2 (en) | Resistive memory and methods of processing resistive memory | |
| US20170104031A1 (en) | Selector Elements | |
| EP1677372B1 (en) | Phase change memory and manufacturing method thereof | |
| WO2019198410A1 (ja) | スイッチ素子および記憶装置ならびにメモリシステム | |
| US20200395410A1 (en) | Memory device containing ovonic threshold switch material thermal isolation and method of making the same | |
| KR20170099173A (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| KR101889600B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| WO2019146268A1 (ja) | 記憶素子および記憶装置 | |
| US11707005B2 (en) | Chalcogenide material, variable resistance memory device and electronic device | |
| US20230284459A1 (en) | Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same | |
| KR20200048751A (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| US20240179921A1 (en) | Chalcogenide material and semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |