KR20100080939A - 칼코게나이드막 및 그 제조방법 - Google Patents

칼코게나이드막 및 그 제조방법 Download PDF

Info

Publication number
KR20100080939A
KR20100080939A KR1020107011560A KR20107011560A KR20100080939A KR 20100080939 A KR20100080939 A KR 20100080939A KR 1020107011560 A KR1020107011560 A KR 1020107011560A KR 20107011560 A KR20107011560 A KR 20107011560A KR 20100080939 A KR20100080939 A KR 20100080939A
Authority
KR
South Korea
Prior art keywords
chalcogenide
contact hole
chalcogenide film
compound
film
Prior art date
Application number
KR1020107011560A
Other languages
English (en)
Other versions
KR101264782B1 (ko
Inventor
신 기쿠치
유타카 니시오카
이사오 기무라
다케히토 짐보
고코 스우
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20100080939A publication Critical patent/KR20100080939A/ko
Application granted granted Critical
Publication of KR101264782B1 publication Critical patent/KR101264782B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/046Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623Sulfides, selenides or tellurides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 칼코게나이드막은 기판상의 절연층에 형성된 콘택홀내에 스퍼터링에 의해 성막되고, 융점을 강하시키는 융점 강하 재료를 포함한 칼코겐 화합물로 이루어진다.

Description

칼코게나이드막 및 그 제조방법{Chalcogenide film and method for producing the same}
본 발명은 칼코게나이드막 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 상변화 메모리 등의 불휘발 동작가능한 고집적도 메모리의 기록층에 적합하게 사용되고, 내부에 공극이나 크랙 등의 결함이 없는 칼코게나이드막 및 그 제조방법에 관한 것이다.
본 출원은 일본 특원2007-297702호를 기초 출원으로 하고 그 내용을 여기에 통합한다.
최근 휴대용 전화기나 휴대용 정보 단말 등의 휴대용 기기에서는 화상 데이타 등의 다량의 정보를 취급하는 것에 대한 니즈가 높아지고 있으며, 이들 휴대용 기기에 탑재되는 기억 소자에 대해서도 고속, 저소비전력, 대용량 및 소형의 불휘발성 메모리에 대한 요구가 높아지고 있다.
그 중에서도 칼코겐 화합물을 이용한, 결정 상태에 의해 저항값이 변화하는 저항 변화형 불휘발성 메모리(저항 변화형 기억 소자)는 고집적화 및 불휘발 동작 가능한 메모리로서 주목을 받고 있다(예를 들면, 하기 특허문헌 1 참조).
이 저항 변화형 불휘발성 메모리에서는 기록층이 되는 칼코게나이드막을 2개의 전극으로 협지한 단순한 구조로서, 실온에서도 기록 상태를 안정적으로 유지할 수 있어 10년 이상의 기억 유지도 충분히 가능한 우수한 메모리이다.
그런데 종래의 저항 변화형 불휘발성 메모리는 고집적화하기 위해 단순히 소자 사이즈를 미세화시키면 인접한 소자와의 간격이 매우 좁아진다. 예를 들면, 하나의 소자의 기록층을 상변화시키기 위해 그 상하의 전극에 소정의 전압을 인가하면, 이 하부 전극으로부터의 발열이 인접한 소자에 악영향을 미칠 우려가 있다는 문제점이 있었다.
그래서 기판상에 열전도율이 낮은 절연층을 성막하고, 이 절연층에 소직경의 구멍(콘택홀이라고 칭한다)을 형성하고, 이 콘택홀에 칼코겐 화합물을 메워넣음으로써 소자를 분리하는 구조를 생각할 수 있다. 이 구조는 종래 콘택홀에 칼코겐 화합물을 스퍼터링으로 메워넣는 방법으로 실현하였다.
특허문헌 1: 일본 특개2004-348906호 공보
그러나 상술한 것처럼 칼코겐 화합물을 스퍼터링에 의해 콘택홀에 메워넣는 방법으로는, 제조한 칼코게나이드막이 콘택홀에서 이탈하여 보이드(공극)가 생긴다는 문제가 있었다. 또 스퍼터링에 의한 성막의 특성상 콘택홀의 직경에 대해 구멍의 깊이가 2배 정도 이상이 되면 칼코겐 화합물에 의해 콘택홀을 완전히 메울 수 없어 중심 부분에 보이드가 남는다는 문제도 있었다. 콘택홀을 메우는 칼코겐 화합물에 보이드가 생기면 전기저항이 증가하여 도통 불량을 일으킨다는 문제가 있었다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 내부에 공극이나 크랙 등의 결함이 없는 칼코게나이드막과 그 제조방법의 제공을 목적으로 한다.
상기 문제를 해결하여 상기 목적을 달성하기 위해 본 발명은 이하의 수단을 채용하였다.
(1) 본 발명의 칼코게나이드막은 기판상의 절연층에 형성된 콘택홀내에 스퍼터링에 의해 성막되고, 융점을 강하시키는 융점 강하 재료를 포함하는 칼코겐 화합물로 이루어진다.
(2) 상기 (1)에 기재된 칼코게나이드막에서는 상기 융점 강하 재료가 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하고 있는 것이 바람직하다.
(3) 상기 (1)에 기재된 칼코게나이드막에서는 상기 융점 강하 재료가 상기 칼코겐 화합물의 융점을 이 칼코겐 화합물의 구성 원소의 휘발 온도 미만으로 하는 것이 바람직하다.
(4) 상기 (1)에 기재된 칼코게나이드막에서는 상기 칼코겐 화합물이 S, Se, Te의 군에서 선택되는 1종 또는 2종 이상을 함유하는 것이 바람직하다.
(5) 상기 (4)에 기재된 칼코게나이드막에서는 상기 칼코겐 화합물이 Te를 30at% 이상 및 60at% 이하, Ge를 10at% 이상 및 70at% 이하, Sb를 10at% 이상 및 40at% 이하, Se를 10at% 이상 및 70at% 이하 함유하는 것이 바람직하다.
(6) 상기 (1)에 기재된 칼코게나이드막에서는 상기 콘택홀의 깊이가 상기 콘택홀의 개구폭에 대해 적어도 2배 이상인 것이 바람직하다.
(7) 본 발명의 칼코게나이드막의 제조방법은 기판상의 절연층에 형성된 콘택홀내에 칼코겐 화합물로 이루어진 칼코게나이드막을 성막하는 방법으로서, 상기 기판의 온도를 상기 칼코겐 화합물의 구성 원소가 휘발하지 않는 온도로 유지하면서 상기 콘택홀내에 스퍼터링 및 리플로우에 의해 융점 강하 재료를 혼합한 상기 칼코겐 화합물을 메워넣는 공정을 구비한다.
(8) 상기 (7)에 기재된 칼코게나이드막의 제조방법에서는 상기 융점 강하 재료가 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하는 것이 바람직하다.
(9) 상기 (7)에 기재된 칼코게나이드막의 제조방법에서는 상기 칼코겐 화합물을 메워넣는 공정에서의 상기 기판의 온도를 300℃ 이상 및 400℃ 이하로 하는 것이 바람직하다.
본 발명의 칼코게나이드막에서는 칼코겐 화합물에 융점 강하 재료를 혼합하여 낮은 온도로 성막하며, 이 칼코게나이드막의 결정 입경이 작아진다. 이와 같은 미세한 결정 입자를 갖는 칼코겐 화합물에 의해 콘택홀을 메우는 칼코게나이드막을 형성함으로써 콘택홀의 내벽면에 대한 칼코게나이드막의 접촉 면적이 커져 콘택홀과 칼코게나이드막의 밀착성이 대폭 향상된다.
따라서 칼코게나이드막이 콘택홀에서 박리(이탈)되어 콘택홀이 보이드가 되고, 이것이 원인이 되어 하부 전극과 상부 전극 사이에서 도통 불량을 일으킨다는 문제를 확실하게 방지할 수 있다.
또 본 발명의 칼코게나이드막의 제조방법에 의하면 칼코겐 화합물에 융점 강하 재료를 혼합한 후 리플로우한다. 따라서 예를 들면 콘택홀의 깊이가 개구폭의 2배 이상이 되는 깊은 구멍이라 해도 형성된 칼코게나이드막에 보이드 등의 미소 공간이 생기지 않는다. 따라서 칼코게나이드막이 보이드에 의해 전기저항이 높아지는 것을 방지하여 우수한 도전성의 칼코게나이드막을 형성할 수 있다.
또 칼코게나이드막을 저온으로 성막함으로써 칼코겐 화합물에 휘발 성분이 포함되는 경우라 해도 휘발 성분을 휘발시키지 않고 칼코게나이드막의 화학양론적 조성을 유지할 수 있게 된다.
도 1은 본 발명의 칼코게나이드막의 일실시형태를 도시한 단면도이다.
도 2a는 본 발명의 칼코게나이드막의 제조방법을 도시한 단면도이다.
도 2b는 같은 칼코게나이드막의 제조방법을 도시한 단면도이다.
도 2c는 같은 칼코게나이드막의 제조방법을 도시한 단면도이다.
이하, 본 발명에 관한 칼코게나이드막의 최량의 형태에 대해서 도면에 기초하여 설명한다.
아울러 본 실시형태는 발명의 취지를 더욱 잘 이해시키기 위해 구체적으로 설명하는 것으로서, 특별히 지정이 없는 한 본 발명을 한정하지 않는다.
도 1은 본 발명의 칼코게나이드막을 구비한 반도체 장치의 일례를 도시한 단면도이다. 이 반도체 장치(10)는 저항 변화형 불휘발성 메모리로서 적합하게 사용될 수 있는 것으로서, 기판(11)위의 절연막(12)에 형성된 콘택홀(13)과, 이 콘택홀(13)내에 성막된 칼코게나이드막(14)을 구비하고 있다. 또 이 반도체 장치(10)에는 일단이 콘택홀(13)의 저부(13a)에서 노출되어 칼코게나이드막(14)과 접하는 하부 전극(15)과, 칼코게나이드막(14)의 상면에 형성되는 상부 전극(16)이 형성되어 있다.
기판(11)으로서, 예를 들면 실리콘 웨이퍼를 들 수 있다. 절연막(12)로서는, 예를 들면 실리콘 웨이퍼의 표면을 산화시킨 실리콘 산화막, 실리콘 질화물 등을 들 수 있다. 콘택홀(13)의 깊이(D)는 콘택홀(13)의 개구폭(W)에 대해 적어도 2배 이상인 것이 바람직하다.
칼코게나이드막(14)은 칼코겐 화합물에 융점 강하 재료를 혼합하여 칼코겐 화합물의 융점을 강하시킨 혼합물로 이루어진다.
칼코겐 화합물은 S, Se, Te의 군에서 선택되는 1종 또는 2종 이상을 함유하고 있으면 된다. 예를 들면 칼코겐 화합물로서 Te를 30at% 이상 및 60at% 이하, Ge를 10at% 이상 및 70at% 이하, Sb를 10at% 이상 및 40at% 이하, Se를 10at% 이상 및 70at% 이하 함유하고, 또한 이들 Te, Ge, Sb 및 Se의 함유율의 합계가 100at% 이하인 것이 바람직하다.
융점 강하 재료는 상술한 칼코겐 화합물의 융점을 칼코겐 화합물의 구성 원소의 휘발 온도 미만으로 하는 것이면 되고, 예를 들면 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하고 있으면 된다. 특히 칼코겐 화합물 중에서도 휘발하기 쉬운 Te의 휘발 온도인 400℃ 미만이 되도록 융점 강하 재료를 칼코겐 화합물에 혼합하는 것이 바람직하다.
이와 같이 콘택홀(13)내에 성막되는 칼코게나이드막(14)으로서, 칼코겐 화합물에 융점 강하 재료를 혼합한 것을 사용함으로써 칼코게나이드막(14) 성막시의 성막 온도를 낮출 수 있다. 이로써 칼코겐 화합물의 결정 구조를 미세하게 할 수 있게 된다.
예를 들면 450℃ 등의 고온 환경에서 칼코게나이드막을 성막한 경우 칼코겐 화합물은 결정 입경이 큰 육방정의 형태를 취한다. 이러한 육방정의 칼코겐 화합물만으로 콘택홀을 메운 경우 콘택홀 내벽면에 대한 칼코게나이드막 입자의 접촉 면적이 작기 때문에 칼코게나이드막이 콘택홀에서 박리(이탈)되는 경우가 있었다.
그러나 칼코겐 화합물에 융점 강하 재료를 혼합하여 상술한 고온 환경보다도 낮은 온도에서 칼코게나이드막을 성막한 경우 칼코겐 화합물은 결정 입경이 육방정보다도 작은 면심 입방정이 된다. 이와 같은 미세한 결정 입자를 가진 칼코겐 화합물에 의해 콘택홀(13)을 메우는 칼코게나이드막(14)를 형성함으로써 콘택홀(13)의 내벽면에 대한 칼코게나이드막(14)의 접촉 면적이 커져 콘택홀(13)과 칼코게나이드막(14)의 밀착성이 대폭 향상된다.
이로써 칼코게나이드막(14)이 콘택홀(13)에서 박리(이탈)되어 콘택홀(13)이 보이드가 되어 하부 전극(15)과 상부 전극(16) 사이에 도통 불량을 일으킨다는 문제를 확실하게 방지할 수 있다.
다음으로 도 1에 도시한 칼코게나이드막에 대해서 그 제조방법을 이하에 설명한다. 도 1에 도시한 구성의 칼코게나이드막의 제조시에는, 우선 도 2a에 도시한 것처럼 기판(11)의 절연막(12)에 콘택홀(13)과 하부 전극(15)를 형성한다. 콘택홀(13)은, 예를 들면 개구폭(W)에 대해 깊이(D)가 2배 이상이어도 좋다.
다음으로 도 2b에 도시한 것처럼 콘택홀(13) 주위에 소정의 패턴으로 레지스터막(30)을 형성한 후 콘택홀(13)내에 칼코게나이드막(14)을 메워넣는다. 칼코게나이드막(14)은 융점 강하 재료를 혼합한 칼코겐 화합물을 사용한다. 융점 강하 재료는 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하고 있으면 된다.
이 칼코겐 화합물을 메워넣는 공정에서는 기판(11)의 온도를 칼코겐 화합물의 구성 원소가 휘발하지 않는 온도, 예를 들면 기판(11)의 온도를 300℃ 이상 및 400℃ 이하로 하여 콘택홀(13)내에 스퍼터링 및 리플로우에 의해 융점 강하 재료를 혼합한 칼코겐 화합물을 메워넣음으로써 칼코게나이드막(14)이 형성된다.
이와 같이 칼코겐 화합물에 융점 강하 재료를 혼합한 후 리플로우함으로써, 예를 들면 콘택홀(13)의 깊이(D)가 개구폭(W)의 2배 이상이 되는 깊은 구멍이라 해도, 형성된 칼코게나이드막(14)에 보이드 등의 미소 공간이 생기지 않는다. 이 때문에 칼코게나이드막(14)이 보이드에 의해 전기저항이 높아지는 것을 방지하여 우수한 도전성의 칼코게나이드막(14)을 형성할 수 있다.
또 칼코겐 화합물을 400℃ 이하로 함으로써 칼코겐 화합물에 휘발 성분이 포함되는 경우, 예를 들면 Te가 포함되는 경우라 해도 칼코게나이드막(14)의 화학양론적 조성을 유지할 수 있게 된다.
이상과 같이 칼코겐 화합물에 융점 강하 재료를 혼합함으로써 콘택홀(13)의 내벽면에 대해 칼코게나이드막(14)의 밀착성이 대폭 향상된다. 이로써 칼코게나이드막(14)이 콘택홀(13)에서 박리(이탈)되어 콘택홀(13)이 보이드가 되어, 하부 전극(15)과 후공정에서 형성되는 상부 전극(16) 사이에서 도통 불량을 일으킨다는 문제를 확실하게 방지할 수 있다.
그 후, 도 2c에 도시한 것처럼 칼코게나이드막(14)에 겹쳐서 상부 전극(16)을 형성하고 레지스트막(30)을 제거하면 전기적 특성이 우수한 칼코게나이드막(14)을 구비한 반도체 장치(10), 예를 들면 저항 변화형 불휘발성 메모리를 제조할 수 있게 된다.
<실시예>
이하, 본 발명의 효과를 검증하기 위해 칼코겐 화합물에 대해 융점 강하 재료를 혼합했을 때의 융점 강하 효과를 검증한 결과를 실시예로서 나타낸다. 검증시에 Ge22.2(at%), Sb22.2(at%), Te55.6(at%)로 이루어진 칼코겐 화합물에 대해 융점 강하 재료로서 Al,Si,B,C를 각각 단계적으로 첨가(at%)하여 융점 강하의 정도ΔT(℃)를 조사하였다. 이 검증 결과를 표 1에 나타낸다.
첨가량(at%) ΔT(Al) ΔT(Si) ΔT(B) ΔT(C)
2 3 1 0 6
3 8 6 1 8
4 21 16 3 16
5 28 18 6 21
6 46 25 12 26
8 50 28 23 21
10 46 27 22 13
12 26 26 16 3
15 10 25 6 0
표 1에 나타내는 검증 결과에 의하면, Al, Si, B에서는 첨가량이 5at% ∼12at%의 범위에서 칼코겐 화합물의 융점을 크게 강하시키는 효과가 있는 것으로 확인되었다. 특히 Al은 첨가량이 8at% 전후에서 칼코겐 화합물의 융점을 50℃ 정도 강하시킬 수 있는 것으로 판명되었다.
<산업상 이용 가능성>
본 발명의 칼코게나이드막에서는 칼코겐 화합물에 융점 강하 재료를 혼합하여 낮은 온도에서 성막하여, 이 칼코게나이드막의 결정 입경이 작아진다. 이와 같은, 미세한 결정 입자를 갖는 칼코겐 화합물에 의해 콘택홀을 메우는 칼코게나이드막을 형성함으로써 콘택홀 내벽면에 대한 칼코게나이드막의 접촉 면적이 커져 콘택홀과 칼코게나이드막의 밀착성이 대폭 향상된다.
11 기판
12 절연막
13 콘택홀
14 칼코게나이드
15 하부 전극
16 상부 전극

Claims (9)

  1. 기판상의 절연층에 형성된 콘택홀내에 스퍼터링에 의해 성막되고, 융점을 강하시키는 융점 강하 재료를 포함하는 칼코겐 화합물로 이루어진 것을 특징으로 하는 칼코게나이드막.
  2. 제1항에 있어서, 상기 융점 강하 재료가 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하는 것을 특징으로 하는 칼코게나이드막.
  3. 제1항에 있어서, 상기 융점 강하 재료가 상기 칼코겐 화합물의 융점을 이 칼코겐 화합물의 구성 원소의 휘발 온도 미만으로 하는 것을 특징으로 하는 칼코게나이드막.
  4. 제1항에 있어서, 상기 칼코겐 화합물이 S, Se, Te의 군에서 선택되는 1종 또는 2종 이상을 함유하는 것을 특징으로 하는 칼코게나이드막.
  5. 제4항에 있어서, 상기 칼코겐 화합물이 Te를 30at% 이상 및 60at% 이하, Ge를 10at% 이상 및 70at% 이하, Sb를 10at% 이상 및 40at% 이하, Se를 10at% 이상 및 70at% 이하 함유하는 것을 특징으로 하는 칼코게나이드막.
  6. 제1항에 있어서, 상기 콘택홀의 깊이가 상기 콘택홀의 개구폭에 대해 적어도 2배 이상인 것을 특징으로 하는 칼코게나이드막.
  7. 기판상의 절연층에 형성된 콘택홀내에 칼코겐 화합물로 이루어진 칼코게나이드막을 성막하는 방법으로서,
    상기 기판의 온도를 상기 칼코겐 화합물의 구성 원소가 휘발하지 않는 온도로 유지하면서 상기 콘택홀내에 스퍼터링 및 리플로우에 의해 융점 강하 재료를 혼합한 상기 칼코겐 화합물을 메워넣는 공정을 구비하는 것을 특징으로 하는 칼코게나이드막의 제조방법.
  8. 제7항에 있어서, 상기 융점 강하 재료가 Si, Al, B, C의 군에서 선택되는 1종 또는 2종 이상을 함유하는 것을 특징으로 하는 칼코게나이드막의 제조방법.
  9. 제7항에 있어서, 상기 칼코겐 화합물을 메워넣는 공정에서 상기 기판의 온도를 300℃ 이상 및 400℃ 이하로 하는 것을 특징으로 하는 칼코게나이드막의 제조방법.
KR1020107011560A 2007-11-16 2008-11-13 칼코게나이드막 및 그 제조방법 KR101264782B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-297702 2007-11-16
JP2007297702 2007-11-16

Publications (2)

Publication Number Publication Date
KR20100080939A true KR20100080939A (ko) 2010-07-13
KR101264782B1 KR101264782B1 (ko) 2013-05-15

Family

ID=40638797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011560A KR101264782B1 (ko) 2007-11-16 2008-11-13 칼코게나이드막 및 그 제조방법

Country Status (7)

Country Link
US (1) US20100314599A1 (ko)
JP (1) JP5116774B2 (ko)
KR (1) KR101264782B1 (ko)
CN (1) CN101855724B (ko)
DE (1) DE112008003056T8 (ko)
TW (1) TWI402362B (ko)
WO (1) WO2009063950A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015126087A1 (ko) * 2014-02-21 2015-08-27 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
KR20180057977A (ko) * 2016-11-23 2018-05-31 포항공과대학교 산학협력단 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8685291B2 (en) * 2009-10-13 2014-04-01 Ovonyx, Inc. Variable resistance materials with superior data retention characteristics
US9728429B2 (en) 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
JP2004348906A (ja) 2003-05-26 2004-12-09 Hitachi Ltd 相変化記録媒体および相変化メモリ
JP3763131B2 (ja) * 2003-08-08 2006-04-05 有限会社金沢大学ティ・エル・オー 相変化型情報記録媒体
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
US20050263801A1 (en) * 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
KR100612906B1 (ko) * 2004-08-02 2006-08-14 삼성전자주식회사 상변화 기억 소자의 형성 방법
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2006245251A (ja) * 2005-03-03 2006-09-14 Mitsubishi Materials Corp 非晶質状態が安定な相変化記録膜およびこの相変化記録膜を形成するためのスパッタリングターゲット
EP1710324B1 (en) * 2005-04-08 2008-12-03 STMicroelectronics S.r.l. PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device
US20070007505A1 (en) * 2005-07-07 2007-01-11 Honeywell International Inc. Chalcogenide PVD components
KR100761903B1 (ko) 2006-05-01 2007-09-28 김영희 고내식성 컬러강재의 제조방법
KR100829601B1 (ko) * 2006-09-27 2008-05-14 삼성전자주식회사 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법
KR100814393B1 (ko) * 2007-03-21 2008-03-18 삼성전자주식회사 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015126087A1 (ko) * 2014-02-21 2015-08-27 엘지전자 주식회사 금속 칼코게나이드 박막의 제조 방법 및 그 박막
US10400331B2 (en) 2014-02-21 2019-09-03 Lg Electronics Inc. Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby
KR20180057977A (ko) * 2016-11-23 2018-05-31 포항공과대학교 산학협력단 칼코지나이드 화합물 선택소자를 포함하는 메모리 소자

Also Published As

Publication number Publication date
DE112008003056T5 (de) 2010-09-02
TW200946699A (en) 2009-11-16
WO2009063950A1 (ja) 2009-05-22
CN101855724B (zh) 2013-07-24
KR101264782B1 (ko) 2013-05-15
CN101855724A (zh) 2010-10-06
JP5116774B2 (ja) 2013-01-09
JPWO2009063950A1 (ja) 2011-03-31
US20100314599A1 (en) 2010-12-16
DE112008003056T8 (de) 2011-01-20
TWI402362B (zh) 2013-07-21

Similar Documents

Publication Publication Date Title
US7935567B2 (en) Active material devices with containment layer
US7833822B2 (en) Method for making PMC type memory cells
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
TWI303846B (en) Layered resistance variable memory device and method of fabrication
US7825396B2 (en) Self-align planerized bottom electrode phase change memory and manufacturing method
CN1784642B (zh) 硫族化物恒流器件及其制造方法与动作
US20060273429A1 (en) Switching element, programmable logic integrated circuit and memory element
KR101264782B1 (ko) 칼코게나이드막 및 그 제조방법
US20090189138A1 (en) Fill-in etching free pore device
US20080179584A1 (en) Memory cell having a side electrode contact
EP3107129A1 (en) Gasbge phase change memory materials
TW201733177A (zh) 相變化記憶體元件及其應用
KR101148217B1 (ko) 칼코게나이드 막 및 그 제조 방법
JP2007288016A (ja) メモリ素子およびメモリ素子の製造方法
US20090045386A1 (en) Phase-change memory element
KR101044369B1 (ko) 칼코게나이드막의 형성방법 및 기록소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 6