KR102382832B1 - 저항 메모리 소자 및 이의 제조 방법 - Google Patents

저항 메모리 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102382832B1
KR102382832B1 KR1020200117695A KR20200117695A KR102382832B1 KR 102382832 B1 KR102382832 B1 KR 102382832B1 KR 1020200117695 A KR1020200117695 A KR 1020200117695A KR 20200117695 A KR20200117695 A KR 20200117695A KR 102382832 B1 KR102382832 B1 KR 102382832B1
Authority
KR
South Korea
Prior art keywords
memory device
resistive memory
region
resistance change
change layer
Prior art date
Application number
KR1020200117695A
Other languages
English (en)
Other versions
KR20220035668A (ko
Inventor
정현석
한길상
이상명
김원빈
이재명
김준영
공오영
최진혁
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020200117695A priority Critical patent/KR102382832B1/ko
Priority to US17/401,533 priority patent/US11844294B2/en
Publication of KR20220035668A publication Critical patent/KR20220035668A/ko
Application granted granted Critical
Publication of KR102382832B1 publication Critical patent/KR102382832B1/ko

Links

Images

Classifications

    • H01L45/141
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H01L45/1233
    • H01L45/1253
    • H01L45/1608
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 제 1 전극, 상기 제 1 전극 상에 형성된 저항 변화층, 및 상기 저항 변화층 상에 형성된 제 2 전극을 포함하고, 상기 저항 변화층은 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 함유하는 박막을 포함하는 것인, 저항 메모리 소자에 관한 것이다.

Description

저항 메모리 소자 및 이의 제조 방법 {RESISTANCE ACCESS MEMORY DEVICE AND FABRICATING METHOD OF THE SAME}
본원은 저항 메모리 소자 및 이의 제조 방법에 관한 것이다.
비휘발성 메모리는 전원이 공급되지 않아도 입력된 정보가 지워지지 않는 롬의 장점 뿐만 아니라 정보 입출력이 자유로운 램의 장점을 모두 지니고 있기 때문에 휴대폰 등의 이동기기에 적합하다. 이러한 비휘발성 메모리로는 RRAM(resistance random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 등이 있다. 특히, 저항 변화 메모리는 저전력, 초고속, 비휘발성, 및 단순한 구조 등의 특징을 가지고 있어 플래쉬 메모리와 대비하여 상당한 경쟁력을 갖는 차세대 비휘발성 메모리 소자 중 하나이다.
고밀도와 고집적, 저전력의 성질로 인해 차세대 메모리 소자로서 주목 받고 있는 저항 메모리 소자는 전기적 신호를 통해 전기저항을 높이거나 낮추면서 저항 상태에 따라 정보를 기록할 수 있는 특징을 갖고 있다. 저항 메모리 소자는 간단한 소자 구조(금속/산화물/금속)를 이용하며, 적절한 전압/전류 조건을 인가하게 되면 산화물의 저항 값이 커지거나 작아짐으로써 정보를 기록할 수 있다. 이러한 2 가지 저항 상태는 ‘0’과 ‘1’ 차이로 구분되며, 이를 인식할 수 있는 메모리 소자를 저항 메모리 소자라고 할 수 있다.
저항 메모리 소자는 저항 변화 메커니즘에 따라 분류될 수 있다. 예를 들어, 상변이에 의해 저항이 변화하면 PRAM (Phase Change RAM), 스핀의 변화에 의해 저항이 변화하면 MRAM (Magnetic RAM), 그리고 물질 내에서 이온의 움직임에 의해 저항이 변화하면 RRAM (Resistance RAM) 이라고 칭할 수 있다.
저항 메모리 소자에서, 저항이 변화하는 층을 저항 변화층이라고 칭한다. 일반적으로 저항 변화층으로서 주로 산화물이 이용되고 있다. 하지만 산화물 기반의 저항 변화층은 고온 및 진공의 환경에서 형성되어야 하기 때문에, 제조원가의 절감이 어렵고, 플렉서블한 메모리 소자를 구현하기 어려우며, 저항 변화층의 저항 변화를 제어하기 어려운 단점이 존재한다.
위와 같은 산화물 기반의 저항 변화층의 문제를 해결하기 위해서, 저항 변화층에 산화물을 사용하지 않고, APbX3 (X=할로겐) 의 페로브스카이트 물질을 사용하는 저항 변화층이 연구되고 있다. APbX3 를 사용한 저항 메모리 소자의 경우, 저전압 및 고효율이라는 특성을 가지고 있다. 그러나 APbX3 물질은 납을 포함하기 때문에 환경 오염을 유발하는 문제점을 가지고 있다.
본원의 배경이 되는 기술인 한국 등록특허공보 제 10-1828131 호는 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법에 관한 것이다. 상기 등록특허는 납을 사용하는 페로브스카이트 물질을 저항변화층으로 사용하고 있으며, 납을 사용하지 않는 저항 변화층에 대해서는 언급하지 않고 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 복수의 저항 변화 메커니즘을 포함할 수 있는 저항 메모리 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본원은 상기 저항 메모리 소자를 포함하는 저장 장치를 제공하는 것을 목적으로 한다.
다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 제 1 전극, 상기 제 1 전극 상에 형성된 저항 변화층, 및 상기 저항 변화층 상에 형성된 제 2 전극을 포함하고, 상기 저항 변화층은 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 함유하는 박막을 포함하는 것인, 저항 메모리 소자를 제공한다.
본원의 일 구현예에 따르면, 상기 박막은 상기 BiX1 3 성분 및 상기 Bi2X2 (3-x) 성분이 조성 구배를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 박막은 상기 BiX1 3 의 조성 비율이 55 at% 초과인 제 1 영역, 상기 BiX1 3 의 조성 비율이 12 at% 초과 55 at% 이하인 제 2 영역, 및 상기 BiX1 3 의 조성 비율이 12 at% 이하인 제 3 영역을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 메모리 소자는 상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역이 각각 분리된 박막을 저항 변화층으로서 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 영역을 포함하는 저항 메모리 소자의 전류 점멸비(on/off ratio)가 104 내지 1010 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 2 영역을 포함하는 저항 메모리 소자는 WORM(Write once, read many)일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 3 영역을 포함하는 저항 메모리 소자는 부도체 소자일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 메모리 소자는 상기 저항 변화층 상에 형성된 고분자 보호층을 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 고분자 보호층은 폴리메틸메타크릴레이트, 폴리에틸렌옥사이드, 폴리프로필렌옥사이드, 폴리디메틸실록산, 폴리아크릴로니트릴, 폴리비닐클로라이드, 폴리비닐리덴플루오라이드, 폴리비닐리덴플루오라이드-헥사플로로프로필렌, 폴리에틸렌이민, 폴리페닐렌테레프탈아미드, 폴리메톡시 폴리에틸렌글리콜메타크릴레이트, 폴리 2-메톡시 에틸글리시딜에테르 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 전극 및 상기 제 2 전극은 각각 독립적으로 Pt, Ti, Ag, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 제 2 측면은 기판 상에 제 1 전극을 증착하는 단계, 상기 기판 상에 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 포함하는 저항 변화층을 증착하는 단계, 및 상기 저항 변화층 상에 제 2 전극을 증착하는 단계를 포함하는, 저항 메모리 소자의 제조 방법을 제공한다.
본원의 일 구현예에 따르면, 상기 저항 변화층을 증착하는 단계는 상기 기판 상에 Bi 를 포함하는 전구체, 할로겐 원소 전구체, 칼코겐 원소 전구체, 및 열을 함께 공급하여 박막을 형성하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 변화층을 증착하는 단계에서, 상기 할로겐 원소 전구체의 할로겐 원소 및 상기 칼코겐 원소 전구체의 칼코겐 원소의 조성비에 따라, 상기 저항 변화층에서 상기 BiX1 3 및 상기 Bi2X2 (3-x) 의 농도 구배가 발생할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 메모리 소자의 제조 방법은 상기 저항 변화층을 증착하는 단계 후, 상기 저항 변화층 상에 고분자 보호층을 형성하는 단계를 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 고분자 보호층은 스핀 코팅, 바코팅, 노즐 프린팅, 스프레이 코팅, 슬롯다이코팅, 그라비아 프린팅, 잉크젯 프린팅, 스크린 프린팅, 전기수력학적 제트 프린팅(electrohydrodynamic jet printing), 전기분무(electrospray) 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 코팅되는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 코팅에 사용되는 용매는 클로로벤젠, 피리딘, 아닐린, 디메틸포름아마이드, 디메틸설폭사이드, 디메틸아세트아마이드, N-메틸피롤리돈, N-메틸-2-피리딘, 탄소수가 3 내지 6 인 분지형 알코올 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 기판은 FTO, ITO, Si, SiO2, SiC, Ga, SiGe, Al2O3, InAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 3 측면은 상기 제 1 측면에 따른 저항 메모리 소자를 포함하는 저장 장치를 제공한다.
상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 본원에 따른 저항 메모리 소자는 납(Pb)을 포함하지 않기 때문에, 환경 문제를 극복할 수 있다 .
또한, 상기 저항 메모리 소자는 저항 변화층 내의 비스무스 할라이드의 조성 비율을 조절함으로써, 하나의 소자 내에서 저항 변화 메모리 소자, WORM 소자(Write once, read many device), 및/또는 부도체 소자의 특성을 모두 나타낼 수 있으며, 나아가 상기 저항 메모리 소자를 분리함으로써 저항 변화 메모리 소자, WORM 소자(Write once read many device), 및/또는 부도체 소자를 각각 제공할 수도 있다.
또한, 본원에 따른 저항 메모리 소자는 비스무스 할라이드 및 비스무스 칼코게나이드 기반의 저항 변화층을 가지기 때문에 저전압 및 고효율의 특성을 가질 수 있다.
다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.
도 1 은 본원의 일 구현예에 따른 저항 메모리 소자의 모식도이다.
도 2 는 본원의 일 구현예에 따른 저항 메모리 소자의 제조 방법을 나타낸 순서도이다.
도 3 의 (a) 내지 (d) 는 본원의 일 실시예에 따른 저항 메모리 소자의 저항 변화층의 단면도이다.
도 4 의 (a) 내지 (d) 는 본원의 일 실시예에 따른 저항 메모리 소자의 저항 변화층의 조면도이다.
도 5 의 (a) 내지 (d) 는 본원의 일 실시예에 따른 저항 메모리 소자의 XRD 그래프이다.
도 6 의 (a) 내지 (d) 는 본원의 일 실시예에 따른 저항 메모리 소자의 V-I 그래프이다.
도 7 는 본원의 일 실시예에 따른 저항 메모리 소자의 반복 구동 특성을 나타낸 그래프이다.
도 8 은 본원의 일 실시예에 따른 저항 메모리 소자의 데이터 유지 특성을 나타낸 그래프이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다.
그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다
본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A 또는 B, 또는, A 및 B" 를 의미한다.
이하에서는 본원의 저항 메모리 소자 및 이의 제조 방법에 대하여, 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.
도 1 은 본원의 일 구현예에 따른 저항 메모리 소자를 모식적으로 나타낸 개념도이다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 제 1 전극(100), 상기 제 1 전극(100) 상에 형성된 저항 변화층(미도시), 및 상기 저항 변화층 상에 형성된 제 2 전극(400)을 포함하고, 상기 저항 변화층은 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 함유하는 박막을 포함하는 것인, 저항 메모리 소자(10)를 제공한다.
본원에 따른 저항 메모리 소자는 저항 변화를 통해 데이터를 입력 및/또는 출력할 수 있는 소자를 의미한다. 이와 관련에서, 본원에서는 저항 메모리 소자의 저항이 변화하는 메커니즘에 따라, 저항 메모리 소자를 데이터의 읽고 쓰기가 자유로운 소자(ReRAM), 읽기만 할 수 있는 소자(Write once read many device; WORM device), 부도체 소자 등으로 구분하였다.
일반적인 저항 메모리 소자에서 저항이 변화하는 물리적인 원리는 특정 공간에 전자를 저장하는 것이 아닌, 외부 환경에 따른 재료 내의 원자 또는 이온의 움직임을 이용하는 것이다. 따라서 상기 저항 메모리 소자는 기존의 메모리 소자와 달리 전자를 저장할 별도의 공간이 필요하지 않기 때문에, 상기 기존의 메모리 소자보다 미세하게 제조될 수 있다.
일반적인 저항 메모리 소자에 사용되는 저항 변화층의 경우, 산화물, 육방정 보론 나이트라이드, 그래핀, 전이 금속 칼코게나이드 화합물, 페로브스카이트 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함할 수 있다.
일반적인 저항 메모리 소자의 저항 변화층에 사용되는 페로브스카이트로서 APbX3 (식 중, A 는 1 가의 유기 암모늄 이온 또는 금속 양이온, 및 X 는 할로겐 이온임) 물질을 사용할 경우, 저전압 고효율의 저항 메모리 소자를 제조할 수 있는 장점이 있다. 그러나, 상기 APbX3 물질은 납(Pb)을 사용하기 때문에, 제조시 또는 폐기시 환경 오염에 관련된 문제가 존재하는 단점이 존재한다.
본원은 상기 APbX3 물질로 인한 환경 오염 문제를 해결하기 위해서, 상기 APbX3 물질 대신 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 로서 표시되는 비스무스 할라이드 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)로서 표시되는 비스무스 칼코게나이드를 저항 변화층으로서 포함하는, 저항 메모리 소자를 제공한다.
본원의 일 구현예에 따르면, 상기 박막은 상기 BiX1 3 성분 및 상기 Bi2X2 (3-x) 성분이 조성 구배를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 박막은 상기 BiX1 3 의 조성 비율이 55 at% 초과인 제 1 영역(210), 상기 BiX1 3 의 조성 비율이 12 at% 초과 55 at% 이하인 제 2 영역(220), 및 상기 BiX1 3 의 조성 비율이 12 at% 이하인 제 3 영역(230)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 1 영역(210)은 상기 BiX1 3 의 조성 비율이 약 55 at% 초과, 약 60 at% 이상, 약 65 at% 이상, 약 70 at% 이상, 약 75 at% 이상, 약 80 at% 이상 또는 약 85 at% 이상일 수 있으나, 이에 제한되는 것은 아니다. 또한 예를 들어, 상기 제 2 영역(220)은 상기 BiX1 3 의 조성 비율이 약 12 at% 초과 내지 약 55 at% 이하, 약 15 at% 이상 내지 약 55 at% 이하, 약 20 at% 이상 내지 약 55 at% 이하, 약 25 at% 이상 내지 약 55 at% 이하, 약 30 at% 이상 내지 약 55 at% 이하, 약 35 at% 이상 내지 약 55 at% 이, 약 40 at% 이상 내지 약 55 at% 이하, 약 45 at% 이상 내지 약 55 at% 이하, 약 50 at% 이상 내지 약 55 at% 이하, 약 12 at% 초과 내지 약 15 at% 이하, 약 12 at% 초과 내지 약 20 at% 이하, 약 12 at% 초과 내지 약 25 at% 이하, 약 12 at% 초과 내지 약 30 at% 이하, 약 12 at% 초과 내지 약 35 at% 이하, 약 12 at% 초과 내지 약 40 at% 이하, 약 12 at% 초과 내지 약 45 at% 이하, 약 12 at% 초과 내지 약 50 at% 이하, 약 15 at% 이상 내지 약 50 at% 이하, 약 20 at% 이상 내지 약 45 at% 이하, 약 25 at% 이상 내지 약 40 at% 이하, 또는 약 30 at% 이상 내지 약 35 at% 이하일 수 있으나, 이에 제한되는 것은 아니다.
상기 박막에서 BiX1 3 의 조성 비율이 높아질수록, 상기 박막을 포함하는 저항 메모리 소자는 입력과 출력이 자유로운 저항 메모리 소자가 될 수 있다.
본원의 일 구현예에 따르면, 상기 저항 메모리 소자(10)는 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230)이 각각 분리된 박막을 저항 변화층으로서 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 박막 상에서, 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230)은 BiX1 3 성분의 조성 비율로서 구분될 수 있다. 후술하겠지만, 상기 BiX1 3 성분의 조성 비율은 연속적으로 또는 불연속적으로 존재할 수 있다.
본원의 일 구현예에 따르면, 상기 제 1 영역(210)을 포함하는 저항 메모리 소자(10)의 전류 점멸비(on/off ratio)가 104 내지 1010 일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 1 영역(210)을 포함하는 저항 메모리 소자(10)의 전류 점멸비는 약 104 내지 약 1010, 약 105 내지 약 1010, 약 106 내지 약 1010, 약 107 내지 약 1010, 약 108 내지 약 1010, 약 109 내지 약 1010, 약 104 내지 약 109, 약 104 내지 약 108, 약 104 내지 약 107, 약 104 내지 약 106, 약 104 내지 약 105, 약 105 내지 약 109, 약 106 내지 약 108, 또는 약 107 일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 영역(210)을 포함하는 저항 메모리 소자(10)의 구동 전압 범위는 -2.0 V 내지 +2.0 V일 수 있으나, 이에 제한되는 것은 아니다.
상기 구동 전압 범위는, 저항 메모리 소자에서 셋(set) 동작이 발생하는 전압 및 리셋(reset) 동작이 발생하는 전압 사이의 구간을 의미한다. 상기 셋(set) 동작은 상기 저항 메모리 소자의 저항이 낮은 저항 상태(LRS)에서 높은 저항 상태(HRS)로 변화하는 것을 의미하고, 상기 리셋(reset) 동작은 상기 저항이 높은 저항 상태(HRS)에서 낮은 저항 상태(LRS)로 변화하는 것을 의미한다. 예를 들어, 상기 저항 메모리 소자의 상기 구동 전압 범위는 약 -2.00 V 내지 약 +2.00 V, 약 -1.75 V 내지 약 +2.00 V, 약 -1.50 V 내지 약 +2.00 V, 약 -1.25 V 내지 약 +2.00 V, 약 -1.00 V 내지 약 +2.00 V, 약 -0.75 V 내지 약 +2.00 V, 약 -0.50 V 내지 약 +2.00 V, 약 -0.25 V 내지 약 +2.00 V, 약 -2.00 V 내지 약 +0.25 V, 약 -2.00 V 내지 약 +0.50 V, 약 -2.00 V 내지 약 +0.75 V, 약 -2.00 V 내지 약 +1.00 V, 약 -2.00 V 내지 약 +1.25 V, 약 -2.00 V 내지 약 +1.50 V, 약 -2.00 V 내지 약 +1.75 V, 약 -1.75 V 내지 약 +1.75 V, 약 -1.50 V 내지 약 +1.50 V, 약 -1.25 V 내지 약 +1.25 V, 약 -1.00 V 내지 약 +1.00 V, 약 -0.75 V 내지 약 +0.75 V, 약 -0.50 V 내지 약 +0.50 V, 또는 약 -0.25 V 내지 약 +0.25 V 일 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 전류 점멸비(on/off ratio)는, 상기 구동 전압 범위 내에서 상기 제 1 영역(210) 또는 상기 제 2 영역(220)에서 흐르는 전류의 최대값 및 최소값의 비율을 의미한다.
상기 구동 전압 범위 내에서 상기 제 1 영역(210)에 데이터를 입력하거나 입력된 데이터를 출력하는 행위는 적어도 두 번 이상 수행될 수 있으며, 후술하겠지만 상기 제 1 영역(210) 및 상기 제 2 영역(220)에서의 데이터의 입력 가능 횟수는 상이하다.
본원의 일 구현예에 따르면, 상기 제 2 영역(220)을 포함하는 저항 메모리 소자(10)는 WORM(Write once, read many)일 수 있으나, 이에 제한되는 것은 아니다.
본원에 따른 WORM 은 권한에 상관없이 한번 기록된 데이터를 삭제 또는 변조할 수 없음을 의미하는 것으로서, 데이터의 위변조가 불가능하여 다양한 산업에서 보안용으로 주목받고 있다.
상기 제 2 영역(220)은 처음에 저항이 높은 상태이나, 전압을 인가하면 저항이 낮아지면서 데이터를 입력할 수 있는 상태가 될 수 있다. 또한, 데이터가 입력된 상태에서 상기 제 2 영역(220)에 상기 데이터 입력을 위한 전압과 다른 방향의 전압을 인가하면 상기 입력된 데이터를 읽고 출력할 수 있다.
데이터가 저장된 후의 상기 제 2 영역(220)에 흐르는 전류(Ion)과 저장되기 전의 상기 제 2 영역(220)에 흐르는 전류(Ioff)의 비는, 상기 제 1 영역(210)의 전류 점멸비와 유사한 값을 가질 수 있다. 그러나, 상기 제 1 영역(210)의 저항은 전압을 인가하지 않았던 최초의 상태로 복구되어 데이터의 입력을 복수 번 수행할 수 있는 반면, 상기 제 2 영역(220)은 데이터가 한번 입력되면 입력된 데이터를 수정 또는 삭제할 수 없으므로, 상기 제 2 영역(220)의 on/off 상태의 저항은 상기 제 1 영역(210)의 전류 점멸비와 달리 저항 메모리 소자의 성능에 큰 영향을 끼치지 않을 수 있다.
본원의 일 구현예에 따르면, 상기 제 1 영역(210) 및 상기 제 2 영역(220)은 상기 영역 내부의 이온의 이동에 의해 저항이 변화될 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 상기 제 1 영역(210) 및 상기 제 2 영역(220)은, 상기 영역들에 인가된 전압에 의해 X1 이온 및 X2 이온이 이동하고(1 단계), 이어서 상기 이동한 이온들이 연결되어 상기 영역들 내에서 국부적으로 전도성 구역이 형성되어, 상기 제 1 영역(210) 및 상기 제 2 영역(220)의 저항이 낮아진다(2 단계). 이어서, 상기 전압에 의한 줄 열(Joule's heating) 및 상기 인가된 전압과 반대되는 방향의 전압이 인가되면 상기 연결되었던 이온들이 분산되기 시작하고(3 단계), 이에 상기 국부적인 전도성 구역이 제거되어 상기 제 1 영역(210) 및 상기 제 2 영역(220)의 저항이 다시 높아질 수 있다(4 단계). 이러한 과정을 반복함으로써, 상기 저항 메모리 소자(10)는 데이터를 읽고 쓸 수 있다.
이와 관련하여, 상기 제 1 영역(210) 및/또는 상기 제 2 영역(220)을 포함하는 박막에서 Bi2X2 (3-x) 이온의 비율의 높아질수록, 상기 박막의 저항은 1 단계 이전의 저항, 즉 어떠한 저항을 인가하지 않은 최초의 상태로 회복되지 않아 WORM 의 특징을 가질 수 있다.
본원의 일 구현예에 따르면, 상기 제 3 영역(230)을 포함하는 저항 메모리 소자(10)는 부도체일 수 있으나, 이에 제한되는 것은 아니다.
상기 제 3 영역(230)에서 흐르는 전류는 상기 제 1 영역(210)에서 흐르는 전류 및 상기 제 2 영역(220)에서 흐르는 전류와 달리, 인가되는 전압에 따라 완만한 곡선을 이루며 증가할 뿐, 상기 제 3 영역(230)에서 흐르는 전류는 특정 전압을 전후로 급증 또는 급감하는 양상을 보이지 않고 있다. 따라서, 상기 제 3 영역(230)은 부도체(insulator)에 해당한다.
상술한 내용을 종합하면, 상기 저항 메모리 소자는, 상기 BiX1 3 의 조성 비율이 12 at% 이상인 제 1 영역(210) 및 제 2 영역(220)을 포함하여야 데이터의 입출력이 가능하다.
본원의 일 구현예에 따르면, 상기 저항 메모리 소자(10)는 상기 저항 변화층 상에 형성된 고분자 보호층(300)을 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 고분자 보호층(300)은 외부의 산소 또는 수분으로부터 상기 저항 변화층을 보호하는 역할을 수행하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 고분자 보호층(300)은 폴리메틸메타크릴레이트, 폴리에틸렌옥사이드, 폴리프로필렌옥사이드, 폴리디메틸실록산, 폴리아크릴로니트릴, 폴리비닐클로라이드, 폴리비닐리덴플루오라이드, 폴리비닐리덴플루오라이드-헥사플로로프로필렌, 폴리에틸렌이민, 폴리페닐렌테레프탈아미드, 폴리메톡시 폴리에틸렌글리콜메타크릴레이트, 폴리 2-메톡시 에틸글리시딜에테르 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 제 1 전극(100) 및 상기 제 2 전극(400)은 각각 독립적으로 Pt, Ti, Ag, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 제 1 전극(100) 및 상기 제 2 전극(400)은 상기 저항 변화층의 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230) 중 적어도 하나 이상의 영역을 활성화시킬 수 있다. 예를 들어, 상기 제 2 전극(400)이 상기 제 1 영역(210)의 상부에 위치하는 저항 메모리 소자(10)는 저항 변화 메모리 소자(ReRAM)로서 기능할 수 있고, 상기 제 2 전극(400)이 상기 제 1 영역(210) 및 상기 제 2 영역(220)의 상부에 위치하는 저항 메모리 소자(10)는 일부 면적에서는 ReRAM 으로서, 일부 면적에서는 WORM 로서 기능할 수 있다.
도 2 는 본원의 일 구현예에 따른 저항 메모리 소자의 제조 방법을 나타낸 순서도이다.
본원의 제 2 측면은 기판 상에 제 1 전극(100)을 증착하는 단계, 상기 기판 상에 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 포함하는 저항 변화층을 증착하는 단계, 및 상기 저항 변화층 상에 제 2 전극(400)을 증착하는 단계를 포함하는, 저항 메모리 소자(10)의 제조 방법을 제공한다.
본원의 제 2 측면에 따른 저항 메모리 소자의 제조방법에 대하여, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면에 기재된 내용은 본원의 제 2 측면에 동일하게 적용될 수 있다.
먼저, 기판 상에 제 1 전극(100)을 증착한다 (S100).
본원의 일 구현예에 따르면, 상기 기판은 FTO, ITO, Si, SiO2, SiC, Ga, SiGe, Al2O3, InAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
후술하겠지만, 상기 기판 상에 상기 제 1 전극(100)을 증착하는 방법은 물리적 기상 증착법일 수 있으나, 이에 제한되는 것은 아니다.
이어서, 상기 기판 상에 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 포함하는 저항 변화층을 증착한다 (S200).
상기 저항 변화층은 상기 기판 상에 증착된 상기 제 1 전극(100) 상에 증착될 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 변화층은 상기 BiX1 3 및 상기 Bi2X2 (3-x) 가 조성 구배를 갖는 박막을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 박막은 상기 BiX1 3 의 조성 비율이 55 at% 초과인 제 1 영역(210), 상기 BiX1 3 의 조성 비율이 12 at% 초과 55 at% 이하인 제 2 영역(220), 및 상기 BiX1 3 의 조성 비율이 12 at% 이하인 제 3 영역(230)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
이와 관련하여, 상기 저항 변화층은 상기 BiX1 3 의 조성 비율에 따라, 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230)으로 분리될 수 있다.
본원의 일 구현예에 따르면, 상기 BiX1 3 의 조성 비율은 연속적 또는 불연속적으로 변화할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 BiX1 3 의 조성 비율이 연속적으로 변화함은, 상기 저항 변화층에서 어느 하나의 직선 상에 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230)이 순차적으로 존재함을 의미한다. 또한, 상기 BiX1 3 의 조성 비율이 불연속적으로 변화함은 상기 제 1 영역(210), 상기 제 2 영역(220), 및 상기 제 3 영역(230)이 혼재되어 있음을 의미한다.
본원의 일 구현예에 따르면, 상기 저항 변화층을 증착하는 단계는 상기 기판 상에 Bi 를 포함하는 전구체, 할로겐 원소 전구체, 칼코겐 원소 전구체, 및 열을 함께 공급하여 박막을 형성하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 저항 변화층을 증착하는 단계에서, 상기 할로겐 원소 전구체의 할로겐 원소 및 상기 칼코겐 원소 전구체의 칼코겐 원소의 조성비에 따라, 상기 저항 변화층에서 상기 BiX1 3 및 상기 Bi2X2 (3-x) 의 농도 구배가 발생할 수 있으나, 이에 제한되는 것은 아니다.
일반적으로 Bi2X2 (3-x) 와 같은 비스무스 칼코게나이드 물질은 산성 용액에 용해될 수 있어 스핀코팅될 수 있으나, BiX1 3 와 같은 비스무스 할라이드는 산성 용액에 취약한 문제를 갖고 있다. 또한, 스핀 코팅과 같은 액상 공정은 모든 영역에서 고르게 농도가 형성되기 때문에 액상 공정을 통해 농도 구배를 형성하기는 어렵다.
또한, 상기 제 1 영역(210)만을 갖는 박막 및 상기 제 2 영역(220)만을 갖는 박막을 각각 제조하여 접합하여 하나의 소자로 만들경우, 접합 과정에서 박막이 오염되는 문제가 발생할 수 있다.
그러나, 본원에서는 비스무스 칼코게나이드 및 비스무스 할라이드를 기상증착하기 때문에, 마스크를 통해 상기 저항 변화층에서 상기 BiX1 3 및 상기 Bi2X2 (3-x) 의 농도 구배를 형성하기 용이하여 비스무스 할라이드의 조성 비율을 조절하기에 용이하다.
본원의 일 구현예에 따르면, 상기 저항 변화층을 증착하는 단계 후, 상기 저항 변화층 상에 고분자 보호층(300)을 형성하는 단계를 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 따르면, 상기 고분자 보호층(300)은 스핀 코팅, 바코팅, 노즐 프린팅, 스프레이 코팅, 슬롯다이코팅, 그라비아 프린팅, 잉크젯 프린팅, 스크린 프린팅, 전기수력학적 제트 프린팅(electrohydrodynamic jet printing), 전기분무(electrospray) 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 코팅되는 것일 수 있으나, 이에 제한되는 것은 아니다.
바람직하게는, 상기 고분자 보호층(300)은 상기 스핀 코팅에 의해 형성될 수 있다.
상기 스핀 코팅은 기재 상에 용액을 적하 또는 도포한 후, 상기 기재를 고속으로 회전시킴으로써 상기 용액을 상기 기재 상에 얇게 코팅하는 방법을 의미한다. 상기 스핀 코팅은 점도가 낮은 용액을 코팅할 때 유리한 장점이 있다.
본원의 일 구현예에 따르면, 상기 코팅에 사용되는 용매는 클로로벤젠, 피리딘, 아닐린, 디메틸포름아마이드, 디메틸설폭사이드, 디메틸아세트아마이드, N-메틸피롤리돈, N-메틸-2-피리딘, 탄소수가 3 내지 6 인 분지형 알코올 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
상기 내용을 종합하면, 상기 용매 및 폴리메틸메타크릴레이트, 폴리에틸렌옥사이드, 폴리프로필렌옥사이드, 폴리디메틸실록산, 폴리아크릴로니트릴, 폴리비닐클로라이드, 폴리비닐리덴플루오라이드, 폴리비닐리덴플루오라이드-헥사플로로프로필렌, 폴리에틸렌이민, 폴리페닐렌테레프탈아미드, 폴리메톡시 폴리에틸렌글리콜메타크릴레이트, 폴리 2-메톡시 에틸글리시딜에테르 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 용액을 사용하여 스핀 코팅함으로써 상기 고분자 보호층(300)이 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
이어서, 상기 저항 변화층 상에 제 2 전극을 증착한다 (S300).
본원의 일 구현예에 따르면, 상기 제 1 전극(100), 상기 저항 변화층, 및 상기 제 2 전극(400)은 물리적 기상 증착법에 의해 증착될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 물리적 기상 증착법은 열 증착법, 스퍼터링, 전자빔 증착법, 펄스 레이저 증착법 및 이들의 조합들로 이루어진 군에서 선택된 것을 포함하는 방법일 수 있으나, 이에 제한되는 것은 아니다.
바람직하게는, 상기 저항 변화층은 상기 열 증착법에 의해 형성될 수 있고, 상기 제 1 전극(100) 및 상기 제 2 전극(400)은 상기 스퍼터링에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 3 측면은 상기 제 1 측면에 따른 저항 메모리 소자(10)를 포함하는 저장 장치를 제공한다.
본원의 제 3 측면에 따른 저장 장치에 대하여, 본원의 제 1 측면 및 제 2 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면 및 제 2 측면에 기재된 내용은 본원의 제 3 측면에 동일하게 적용될 수 있다.
본원의 일 구현예에 따르면, 상기 저장 장치는 상기 제 1 영역(210) 및/또는 상기 제 2 영역(220)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 제 1 영역(210)만을 포함하는 저장 장치는 일반적인 저장 장치처럼 데이터의 입출력이 자유로운 장치에 해당하고, 상기 제 2 영역(220)만을 포함하는 저장 장치는 데이터의 위조 및 변조를 방지할 산업 환경에서 사용되는 저장 장치로서 사용될 수 있다.
또한, 상기 저장 장치가 상기 제 1 영역(210) 및 상기 제 2 영역(220)을 동시에 포함할 경우, 상기 저장 장치는 위변조가 불가능한 데이터 저장 영역과 편집이 일부 가능한 데이터 저장 영역을 동시에 포함할 수 있다.
이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다.
[실시예 1]
Pt/Ti 전극이 증착된 Si 웨이퍼 기판을 준비하였다. 그리고, 상기 기판에 BiI3 및 Bi2S3 를 열증착하여 박막을 형성하였다. 이어서, 상기 박막 상에, 농도가 2 mg/ml인 폴리메틸 메타크릴레이트-클로로벤젠 용액을 도포한 후, 4,000 rpm 의 속도로 스핀 코팅함으로써 고분자 보호층을 형성하였다. 상기 고분자 보호층을 형성한 후, 상기 고분자 보호층 상에 10-6 Torr 의 압력 하에서 은을 50 nm 이상 증착하여 은 전극을 형성하였다.
상기 박막은 BiI3 및 Bi2S3 의 조성 비율이 상이한 4 개의 지점을 포함할 수 있고, 상기 지점들 상에서의 조성 구배는 하기 표 1 과 같다.
[표 1]
Figure 112020097236081-pat00001
상기 point 1 내지 4 에서, BiI3 및 Bi2S3-x 의 조성 비율은 각각 75:25 (point 1), 55:45 (point 2), 25:75 (point 3), 및 12:88 (point 4)이다.
이와 관련하여, point 1 및 2 와 달리, point 3 및 4 는 중원소(예를 들어, 상기 표 1 의 I)의 비율이 적어 Pt/Ti 전극의 Ti 원소까지 측정된 것이다.
도 3 의 (a) 내지 (d) 는 상기 실시예에 따른 저항 메모리 소자의 저항 변화층의 단면도이고, 도 4 의 (a) 내지 (d) 는 상기 실시예에 따른 저항 메모리 소자의 저항 변화층의 조면도이며, 도 5 의 (a) 내지 (d) 는 상기 실시예에 따른 저항 메모리 소자의 XRD 그래프이다. 이와 관련하여, 도 3 내지 도 5 의 (a) 내지 (d) 는 순차적으로 point 1 내지 point 4 를 의미한다.
도 5 를 참조하면, 상기 BiI3 의 조성 비율이 낮아질수록 BiI3 의 (003) 피크 및 (006) 피크가 점차 약해지는 것을 확인할 수 있고, 이는 상대적으로 Bi2S3-x 의 조성 비율이 높아짐을 의미한다.
[실험예 1]
도 6 의 (a) 내지 (d) 는 상기 실시예에 따른 저항 메모리 소자의 V-I 그래프이다. 이와 관련하여, 도 6 의 (a) 내지 (d) 는 순차적으로 point 1 내지 point 4 를 의미한다.
도 6 을 참조하면, 상기 저항 메모리 소자에 0 V 의 전압(초기 상태), +2 V 의 전압, 0 V 의 전압(중간 상태), -2 V 의 전압, 및 0 V 의 전압을 순차적으로 인가하면, point 1 의 저항은 초기 상태의 값으로 회복될 수 있으나, point 2 및 3 의 저항은 중간 상태의 값이 될 뿐, point 1 과 마찬가지로 초기 상태의 값으로 회복되지 않는다.
또한, point 4 는 특정 전압을 기준으로 상기 point 4 에 흐르는 전류의 세기가 급격히 증가하지 않고 있다.
도 6 을 참조하면, point 1 은 일반적인 저항 변화 메모리 소자로서의 기능을 수행하고, point 2 및 3 은 WORM 소자로서 기능할 수 있으며, point 4 는 전압 인가에 의해 필라멘트가 형성되지 않아 부도체에 해당함을 확인할 수 있다.
[실험예 2]
도 7 는 상기 실시예에 따른 저항 메모리 소자의 반복 구동 특성을 나타낸 그래프이고, 도 8 은 상기 실시예에 따른 저항 메모리 소자의 데이터 유지 특성을 나타낸 그래프이다. 이와 관련하여, 도 7 및 도 8 의 그래프는 상기 point 1 의 지점에서 측정된 것이다.
도 7 을 참조하면, 상기 point 1 의 영역은 전압을 인가하고(on) 차단하는(off) 동작을 약 170 회 정도 수행되어도 on 상태의 저항과 off 상태의 저항이 일정하게 유지될 수 있다.
도 8 을 참조하면, 상기 point 1 의 영역은 전압의 인가와 차단을 10,000 sec 이상 반복하여도 데이터를 유지할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
100: 제 1 전극
210: 제 1 영역
220 : 제 2 영역
230 : 제 3 영역
300: 고분자 보호층
400: 제 2 전극

Claims (17)

  1. 제 1 전극;
    상기 제 1 전극 상에 형성된 저항 변화층; 및
    상기 저항 변화층 상에 형성된 제 2 전극을 포함하고,
    상기 저항 변화층은 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 함유하는 박막을 포함하고,
    상기 박막은 상기 BiX1 3 성분 및 상기 Bi2X2 (3-x) 성분이 조성 구배를 가지는 것인,
    저항 메모리 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 박막은 상기 BiX1 3 의 조성 비율이 55 at% 초과인 제 1 영역, 상기 BiX1 3 의 조성 비율이 12 at% 초과 55 at% 이하인 제 2 영역, 및 상기 BiX1 3 의 조성 비율이 12 at% 이하인 제 3 영역을 포함하는 것인, 저항 메모리 소자.
  4. 제 3 항에 있어서,
    상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역이 각각 분리된 박막을 저항 변화층으로서 포함하는, 저항 메모리 소자.
  5. 제 4 항에 있어서,
    상기 제 1 영역을 포함하는 저항 메모리 소자의 전류 점멸비(on/off ratio)가 104 내지 1010 인 것인, 저항 메모리 소자.
  6. 제 4 항에 있어서,
    상기 제 2 영역을 포함하는 저항 메모리 소자는 WORM(Write once, read many)인, 저항 메모리 소자.
  7. 제 1 항에 있어서,
    상기 저항 변화층 상에 형성된 고분자 보호층을 추가 포함하는 것인, 저항 메모리 소자.
  8. 제 7 항에 있어서,
    상기 고분자 보호층은, 폴리메틸메타크릴레이트, 폴리에틸렌옥사이드, 폴리프로필렌옥사이드, 폴리디메틸실록산, 폴리아크릴로니트릴, 폴리비닐클로라이드, 폴리비닐리덴 플루오라이드, 폴리비닐리덴플루오라이드-헥사플로로프로필렌, 폴리에틸렌이민, 폴리페닐렌 테레프탈아미드, 폴리메톡시 폴리에틸렌글리콜 메타크릴레이트, 폴리2-메톡시 에틸글리시딜에테르 및 이들의 조합들로 이루어진 군에서 선택된 고분자를 포함하는 것인, 저항 메모리 소자.
  9. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극은, 각각 독립적으로 Pt, Ti, Ag, Au, Ni, Zr, Ta, Zn, Nb, Cr, Co, Mn, Fe, Al, Mg, Si, W, Cu, 란탄계 금속, 이들의 질화물, 이들의 산화물 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 저항 메모리 소자.
  10. 기판 상에 제 1 전극을 증착하는 단계;
    상기 기판 상에 BiX1 3 (단, X1 는 F, Cl, Br, I, 및 이들의 조합들로 이루어진 군에서 선택된 할로겐 원소) 및 Bi2X2 (3-x) (단, X2 는 S, Se, Te, 및 이들의 조합들로 이루어진 군에서 선택된 칼코겐 원소이고, x 는 0 이상 3 미만의 실수)를 포함하는 저항 변화층을 증착하는 단계; 및
    상기 저항 변화층 상에 제 2 전극을 증착하는 단계;
    를 포함하고,
    상기 저항 변화층을 증착하는 단계는 상기 기판 상에 Bi 를 포함하는 전구체, 할로겐 원소 전구체, 칼코겐 원소 전구체, 및 열을 함께 공급하여 박막을 형성하는 것이고,
    상기 저항 변화층을 증착하는 단계에서, 상기 할로겐 원소 전구체의 할로겐 원소 및 상기 칼코겐 원소 전구체의 칼코겐 원소의 조성비에 따라, 상기 저항 변화층에서상기 BiX1 3 및 상기 Bi2X2 (3-x) 의 농도 구배가 발생하는 것인,
    저항 메모리 소자의 제조 방법.
  11. 삭제
  12. 삭제
  13. 제 10 항에 있어서,
    상기 저항 변화층을 증착하는 단계 후, 상기 저항 변화층 상에 고분자 보호층을 형성하는 단계를 추가 포함하는 것인, 저항 메모리 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 고분자 보호층은 스핀 코팅, 바코팅, 노즐 프린팅, 스프레이 코팅, 슬롯다이코팅, 그라비아 프린팅, 잉크젯 프린팅, 스크린 프린팅, 전기수력학적 젯 프린팅(electrohydrodynamic jet printing), 전기분무(electrospray), 및 이들의 조합들로 이루어진 군으로부터 선택된 방법에 의해 코팅되는 것인, 저항 메모리 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 코팅에 사용되는 용매는 클로로벤젠, 피리딘, 아닐린, 디메틸포름아마이드, 디메틸설폭사이드, 디메틸아세트아마이드, N-메틸피롤리돈, N-메틸-2-피리딘, 탄소수가 3 내지 6 인 분지형 알코올 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 저항 메모리 소자의 제조 방법.
  16. 제 10 항에 있어서,
    상기 기판은 FTO, Si, SiO2, SiC, Ga, SiGe, ITO, Al2O3, InAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 및 이들의 조합들로 이루어진 군에서 선택된 물질을 포함하는 것인, 저항 메모리 소자의 제조 방법
  17. 제 1 항 및 제 3 항 내지 제 9 항 중 어느 한 항에 따른 저항 메모리 소자를 포함하는, 저장 장치.
KR1020200117695A 2020-09-14 2020-09-14 저항 메모리 소자 및 이의 제조 방법 KR102382832B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200117695A KR102382832B1 (ko) 2020-09-14 2020-09-14 저항 메모리 소자 및 이의 제조 방법
US17/401,533 US11844294B2 (en) 2020-09-14 2021-08-13 Resistance access memory device and fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200117695A KR102382832B1 (ko) 2020-09-14 2020-09-14 저항 메모리 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220035668A KR20220035668A (ko) 2022-03-22
KR102382832B1 true KR102382832B1 (ko) 2022-04-04

Family

ID=80628012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200117695A KR102382832B1 (ko) 2020-09-14 2020-09-14 저항 메모리 소자 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11844294B2 (ko)
KR (1) KR102382832B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465211B1 (ko) 2014-02-17 2014-11-25 성균관대학교산학협력단 도핑된 금속 칼코게나이드 박막의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2013175570A (ja) * 2012-02-24 2013-09-05 National Institute Of Advanced Industrial & Technology 半導体記憶装置およびその製造方法
JP6791845B2 (ja) * 2015-03-31 2020-11-25 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
KR101828131B1 (ko) 2015-10-28 2018-02-09 세종대학교산학협력단 유-무기 하이브리드 페로브스카이트를 저항변화층으로 구비하는 저항변화 메모리 소자 및 그의 제조방법
US11094881B2 (en) * 2017-08-25 2021-08-17 Washington University Chemical vapor deposition of perovskite thin films
KR102187605B1 (ko) * 2018-12-31 2020-12-07 성균관대학교산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
KR20190089784A (ko) * 2019-03-25 2019-07-31 성균관대학교산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
US11374171B2 (en) * 2019-06-17 2022-06-28 Samsung Electronics Co., Ltd. Memristor and neuromorphic device comprising the same
JP2021150417A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 スイッチング素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465211B1 (ko) 2014-02-17 2014-11-25 성균관대학교산학협력단 도핑된 금속 칼코게나이드 박막의 제조 방법

Also Published As

Publication number Publication date
US20220085289A1 (en) 2022-03-17
US11844294B2 (en) 2023-12-12
KR20220035668A (ko) 2022-03-22

Similar Documents

Publication Publication Date Title
Kang et al. High‐performance solution‐processed organo‐metal halide perovskite unipolar resistive memory devices in a cross‐bar array structure
KR100989971B1 (ko) 제어 층, 나노스케일 전자 스위칭 디바이스 및 그 형성방법
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
CN103168372B (zh) 具有电阻开关层的存储单元的组合
US20190172871A1 (en) Selector Device Incorporating Conductive Clusters for Memory Applications
JP2010512018A (ja) メモリ素子およびその製造方法
Ma et al. Ultra-high ON/OFF ratio and multi-storage on NiO resistive switching device
Khalid et al. Resistive switching device based on SrTiO3/PVA hybrid composite thin film as active layer
US10177310B2 (en) Amorphous metal alloy electrodes in non-volatile device applications
KR20070112565A (ko) 유기 메모리 소자 및 그의 제조방법
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
US11283019B2 (en) Resistance random access memory device and fabricating method of the same
US9508928B2 (en) Nanochannel array of nanowires for resistive memory devices
CN110277494A (zh) 非易失性存储器件
KR102382832B1 (ko) 저항 메모리 소자 및 이의 제조 방법
KR102187605B1 (ko) 저항 변화 메모리 소자 및 이의 제조 방법
Gao et al. The ovonic threshold switching characteristics in SixTe1− x based selector devices
RU189045U1 (ru) Оксидный мемристор с концентраторами электрического поля
KR102187606B1 (ko) 저항 변화 메모리 소자 및 이의 제조 방법
Hu et al. Effect of heat diffusion during state transitions in resistive switching memory device based on nickel-rich nickel oxide film
Wu et al. In situ electrical properties’ investigation and nanofabrication of Ag/Sb2Te3 assembled multilayers’ film
KR101497758B1 (ko) 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법
JP4581068B2 (ja) 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子
KR102328726B1 (ko) 저항 변화 메모리 소자 및 이의 제조 방법
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant