KR20110094045A - 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리 - Google Patents

자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR20110094045A
KR20110094045A KR1020117013189A KR20117013189A KR20110094045A KR 20110094045 A KR20110094045 A KR 20110094045A KR 1020117013189 A KR1020117013189 A KR 1020117013189A KR 20117013189 A KR20117013189 A KR 20117013189A KR 20110094045 A KR20110094045 A KR 20110094045A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
free layer
magnesium oxide
magnetoresistive element
Prior art date
Application number
KR1020117013189A
Other languages
English (en)
Other versions
KR101255474B1 (ko
Inventor
준 하야까와
히로마사 다까하시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20110094045A publication Critical patent/KR20110094045A/ko
Application granted granted Critical
Publication of KR101255474B1 publication Critical patent/KR101255474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/40—Devices controlled by magnetic fields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

산화 마그네슘 패시베이션층을 구비한 자기 저항 효과 소자와 그것을 이용한 고속 초저소비 전력 불휘발성 메모리를 제공한다. 강자성 자유층, 절연층, 강자성 고정층으로 이루어지는 터널 자기 저항 효과(TMR)막과 보호층, 배향 제어층의 측벽에 MgO 패시베이션층을 구비함으로써, 350도 이상의 열 처리에 의한 터널 자기 저항 효과(TMR) 소자의 각 층으로부터의 원소 확산을 억제하여, 안정된 고출력 판독ㆍ저전류 기입 특성을 갖는 자기 메모리 셀, 자기 랜덤 액세스 메모리를 실현한다. 또한, 강자성층에 CoFeB, 절연층에 MgO를 사용하였을 때에는, MgO 패시베이션층은 (001) 배향인 것이 바람직하다.

Description

자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리{MAGNETORESISTANCE EFFECT ELEMENT AND MAGNETIC MEMORY CELL AND MAGNETIC RANDOM ACCESS MEMORY USING SAME}
본 발명은, 터널 자기 저항 소자, 및 그것을 장비한 저소비 전력 불휘발성 자기 메모리에 관한 것이다.
장래의 고집적 자기 메모리에 적용되는 터널 자기 저항 효과(Tunnel Magneto-Resistance effect:이하, TMR) 소자로서, Al의 산화물을 절연층에 이용한 TMR 소자(비특허 문헌 1), 및 절연층에 산화 마그네슘(MgO)을 이용한 그것보다도 수배 큰 자기 저항비가 얻어지는 TMR 소자(비특허 문헌 2)가 알려져 있다. 또한, 자성층에 CoFe를 이용한 TMR 소자 및 그것을 이용한 저소비 전력 자기 메모리 셀, 자기 랜덤 액세스 메모리가 특허 문헌 1에 개시되어 있다. 또한, CoFeB를 대표예로 한 체심 입방 격자의 자기 고정층과 (100) 배향의 MgO 장벽층을 이용한 TMR 소자와 그것을 이용한 자기 메모리 셀과 자기 랜덤 액세스 메모리가 특허 문헌 2에 개시되어 있다. 또한, 종래의 불휘발성 자기 메모리는, MOSFET 상에 TMR 소자를 형성한 메모리 셀에 의해 구성된다. 스위칭은 MOSFET를 이용하고, 비트선과 워드선에 통전시킴으로써 발생하는 전류 유기의 공간 자기장을 사용하여 TMR 소자의 자화 방향을 회전시켜 정보를 기입하고, TMR 소자의 출력 전압에 의해 정보를 판독하는 방식이다.
또한, 상기 전류 유기의 공간 자기장을 사용한 자화 회전 외에, 직접 자기 저항 효과 소자에 전류를 흘림으로써 자화를 회전시키는, 소위 스핀 트랜스퍼 토크 자화 반전 혹은 같은 뜻인 스핀 주입 자화 반전 방식이 있고, 예를 들면 특허 문헌 6 혹은 특허 문헌 3에 개시되어 있다. 특허 문헌 4에는, 외부로부터의 침입 자계에 대하여 안정적으로 스핀 트랜스퍼 토크 자화 반전 동작시키는 목적으로, 비자성층을 개재하여 복수의 강자성층을 적층한 자유층을 적용한 TMR 소자가 개시되어 있다. 또한, 자기 메모리의 신뢰성을 향상시키는 목적으로, TMR 소자의 측벽에 절연막을 적용한 예가 특허 문헌 5에 개시되어 있다.
[특허 문헌 1] 일본 특허 공개 제2006-269530호 공보 [특허 문헌 2] 일본 특허 공개 제2007-59879호 공보 [특허 문헌 3] 일본 특허 공개 제2002-305337호 공보 [특허 문헌 4] 일본 특허 공개 제2005-294376호 공보 [특허 문헌 5] 일본 특허 공개 제2004-349671호 공보 [특허 문헌 6] 미국 특허 제5,695,864호
[비특허 문헌 1] T. Miyazaki and N. Tezuka, J. Magn. Magn. Mater. 139, L231(1995) [비특허 문헌 2] S. Yuasa.et al., Nature Material 3, 868(2004)
높은 신뢰성을 갖는 저소비 전력 불휘발성 자기 메모리의 실현에는, 고출력 TMR 소자의 자유층(기록층)에 있어서 높은 열 안정성과, 스핀 트랜스퍼 토크 자화 반전에 의한 저전류 기입 방식을 동시에 만족함과 함께 350도 이상의 열 처리에 견딜 수 있는 자기 저항 효과 소자 기술을 개발할 필요가 있다. 그러나, TMR 소자에서는, 그것을 구성하는 각 층에 포함되는 원소가 열 처리에 의해 확산하고, 특히 TMR 소자의 막면 수직 방향으로 균일하게 전류를 흘리기 위해 TMR 소자의 측벽에 형성되는 층간 절연층에까지 원소 확산이 일어나, 층간 절연층의 전압 내성이 열화한다. 그 때문에, 자기 저항 효과 소자와 층간 절연층의 사이에, 열 처리에 의한 원소 확산을 억제할 수 있는 층을 형성할 필요가 있다.
또한, TMR 소자의 자성층에 CoFeB, 절연층에 MgO를 사용한 경우, 320도 이상의 열 처리에서 막을 제작할 때에는 비정질인 CoFeB가 결정화한다. 따라서, 열 처리에 의한 원소 확산을 억제하고, 또한 CoFeB의 결정화의 균일성을 촉진할 수 있는 층을 제공할 필요가 있다.
본 발명의 목적은, 높은 열 안정성과 저전력 기입 방식을 만족하고, 소정값 이상의 열 처리에 견딜 수 있는 자기 저항 효과 소자를 제공하는 데에 있다.
상기의 목적을 해결하기 위해, 본 발명의 자기 저항 효과 소자는, 비정질의 비자성 금속층과 비자성 금속층 상에 형성된 배향 제어층과, 배향 제어층 상에 형성된, 강자성 자유층과 강자성 고정층과 강자성 자유층과 강자성 고정층의 사이에 형성된 절연층으로 이루어지는 TMR 소자와, TMR 소자의 측벽과, 배향 제어층의 측벽과, 비자성 금속층의 측벽과 표면을 피복하는 MgO 패시베이션층과, MgO 패시베이션층을 피복하는 층간 절연층과, TMR 소자의 막면 수직 방향으로 전류를 흘리기 위한 한 쌍의 전극층으로 구성된다.
즉, 본 발명의 구성에 있어서는, TMR 소자의 측벽을 MgO 패시베이션층에 의해 피복함으로써 원소 확산을 억지하여, 층간 절연층의 전기 특성의 열화를 억제하는 것이다. 또한, 본 발명의 보다 바람직한 구성에 있어서, 이 MgO 패시베이션층을 (001) 배향함으로써, 320도 이상에서 결정화하는 TMR 소자의 CoFeB의 결정 균일성을 개선하여, TMR의 최량의 효과를 얻을 수 있다.
본 발명의 TMR 소자는, 자기 메모리 셀이나 자기 랜덤 액세스 메모리에 적용할 수 있다.
본 발명에 따르면, 350도 이상의 열 처리를 행하여도, 층간 절연층의 전압 내성을 열화시키지 않고, 자기 저항 효과 소자의 강자성층을 균일하게 결정화할 수 있어, 최량의 TMR의 효과를 얻을 수 있다. 그 TMR 소자를 자기 메모리에 장비함으로써, 회수 제한 없는 재기록 내성과 불휘발성을 보장하는 자기 메모리 셀과 자기 랜덤 액세스 메모리를 제공할 수 있다.
도 1은 제1 실시예에 따른 TMR 소자의 구성을 도시한 도면.
도 2는 제1 실시예에 따른 TMR 소자의 다른 구성을 도시한 도면.
도 3은 제1 실시예에 따른 TMR 소자의 다른 구성을 도시한 도면.
도 4는 제1 실시예에 따른 TMR 소자의 다른 구성을 도시한 도면.
도 5는 제1 실시예에 따른 TMR 소자의 다른 구성을 도시한 도면.
도 6은 제1 실시예에 따른 TMR 소자의 TMR비의 어닐 온도 의존성을 도시한 도면.
도 7은 제2 실시예에 따른 자기 메모리 셀의 구성예를 도시한 도면.
도 8은 제2 실시예에 따른 자기 메모리 셀의 다른 구성예를 도시한 도면.
도 9는 제2 실시예에 따른 자기 메모리 셀을 이용하고자 하는 자기 랜덤 액세스 메모리의 구성예를 도시한 도면.
도 10은 제1 실시예에 따른 TMR 소자의 제작 프로세스를 설명하기 위한 도면.
도 11은 제1 실시예에 따른 TMR 소자의 강자성 고정층, 강자성 자유층에 이용하는 것이 가능한 재료를 나타내는 표.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다. 이하에 설명하는 TMR 소자에서는, 그 강자성 자유층의 자화 반전(스위칭)을 공간적인 외부 자계가 아니라, 주로 TMR 소자 내를 흐르는 스핀 편극한 전류의 스핀이 강자성 자유층의 자기 모멘트에 토크를 부여함으로써 행한다. 이 스핀 편극한 전류는, TMR 소자에 전류를 흘리는 것 자체로 발생한다. 따라서, TMR 소자에 외부로부터 전류를 흘림으로써 스핀 트랜스퍼 토크 자화 반전은 실현된다. TMR 소자의 강자성 자유층의 자화 방향을 판독하기 위해 흘리는 판독 전류는, 자화 반전을 일으키기 위한 기입 전류보다 작게 설정된다. 이하에서는, 스핀 트랜스퍼 토크 자화 반전이 일어나는 전류 밀도의 임계값을 Jc라고 정의하였다.
<실시예 1>
도 1은, 제1 실시예에 따른 TMR 소자(50)의 구성을 도시하는 단면 모식도이다. TMR막(1)은, 강자성 고정층(300), 절연층(301), 강자성 자유층(302)에 의해 구성되어 있다. 또한, 강자성 고정층(300)과 강자성 자유층(302)의 적층순이 반대로 되어도 상관없다. 또한, 강자성 고정층(300), 강자성 자유층(302)에는 CoFeB를 이용하는 것이 바람직하다. CoFeB 이외에, 도 11에 나타낸 표 중의 CoFe나 CoFeNi 등의 재료ㆍ조성이나, Co-Fe계 재료에 B를 첨가한 구성, Ni-Fe계 재료에 B를 첨가한 구성, Co-Ni-Fe계 재료에 B를 첨가한 구성을 이용하여도 상관없다. 또한, 첨가 원소는 B 이외에 Ta, Ru, Cu, Au, Ti, Cr, Ag, Al, Os, Re, C, O, N, Pd, Pt, Zr, Zn, Ir, W, Mo, Nb 등을 단독으로 이용하여도 되고 복수 이용하여도 된다.
절연층(301)은, 암염 구조의 (001) 배향 MgO(산화 마그네슘)를 이용하는 것이 바람직하지만, 알루미늄 산화물(Al-O), 알루미늄 질화물(Al-N), 마그네슘 질화물(Mg-N), 실리콘 산화물(Si-O), 실리콘 질화물(Si-N), 티탄 산화물(Ti-O)이나, Ca, Ba, Sr, V, Ni, Fe, Co, Cu, Ru, Re, Os, Eu, Bi, Pb, Zn을 MgO, Al-O, Al-N, Mg-N, Si-O, Si-N, Ti-O에 첨가한 것 혹은 그들의 산화물을 이용하여도 상관없다.
강자성 고정층(300) 또는, 강자성 자유층(302)의 결정 배향성이나 결정 구조를 제어하기 위해, 터널 자기 저항 효과막(1) 아래에 배향 제어층(401)이, 또한 강자성 자유층(302) 또는, 강자성 고정층(300) 상에 보호층이 형성되어 있다. 배향 제어층(401)에는, Ru나 Ta 등의 재료를 이용하였다. 이와 같은 재료를 이용함으로써, 강자성층에 CoFeB를 이용한 경우에, 균일성이 좋은 원자 레벨로 평활한 CoFeB 표면을 형성 가능하며, 게다가 MgO의 (001) 배향성을 향상시킬 수 있다. 배향 제어층으로서, 그 밖에 비정질의 도전성 재료를 이용할 수 있다. 배향 제어층 아래에는 금속층(400)이 형성되어 있다.
금속층(400)에 가장 바람직한 재료는 Ta이지만, TiN이나 CuN, TaN 등의 비정질 구조를 갖는 금속층인 것이 좋다. 금속층(400)에 비정질 구조를 이용함으로써, MgO 패시베이션층(200)이 용이하게 막면 수직 방향으로 (001) 배향된다. MgO 패시베이션층(200)이, TMR막(1), 배향 제어층(4001), 보호막(402)의 측벽과 금속층(400)의 측벽과 표면을 피복하도록 형성되고, 층간 절연층(201)이, 이 MgO 패시베이션층(200)을 덮도록 형성되어 있다. 전극(500, 501)을 TMR막(1)의 상하에 접하여 구비하여, TMR 소자를 구성하고 있다.
다음으로 상술한 TMR 소자를 자기 메모리 셀이나 자기 랜덤 액세스 메모리에 적용한 경우에 있어서의 정보 기입과 정보 판독 방법에 대해서 설명한다. 우선 정보 기입은, 전극(500)과 전극(501)의 사이에 전압 혹은 전류를 인가하고, TMR막(1)의 막면 수직 방향으로 전류를 흘림으로써 생성하는 스핀 전류로부터 발생하는 스핀 트랜스퍼 토크를 강자성 자유층(302)에 작용시키고, 강자성 자유층(302)의 자화 방향을 반전시켜, 강자성 자유층(302)의 자화 방향이 강자성 고정층(300)에 대하여 평행을 “0”, 반평행을 “1”로 자기 정보를 기록한다.
다음으로, TMR막(1)의 강자성 자유층(302)의 자화 방향 정보의 판독에 이용하는 터널 자기 저항비(TMR비)에 대해서 설명한다. 강자성 자유층(302)과 강자성 고정층(300)의 자화 방향의 상대 각도를, 전극(500)과 전극(501)의 사이에 전압 혹은 전류를 인가하고, TMR막(1)으로부터 발생하는 전류 혹은 전압을 판독함으로써 강자성 자유층(302)의 자화 방향이, 강자성 고정층(300)의 자화 방향에 대하여 평행인지 반평행인지를 식별하여, 정보를 판독한다. 이것은 터널 자기 저항 효과라고 불리어진다. 터널 자기 저항 효과는 강자성 고정층(300)과 절연층(301)과 강자성 자유층(302)의 사이의 자화 방향으로 의존한 저항의 변화에 기인한다. 예를 들면, 강자성 고정층(300)의 자화 방향에 대하여 강자성 자유층(302)의 자화 방향이 평행할 때 TMR막(1)의 전압은 낮고(전기 저항이 낮아, 전류는 흐르기 쉬움), 반평행일 때에는 전압이 높다(전기 저항이 높아, 전류는 흐르기 어려움).
여기서, 도 10에 따라서 도 1의 TMR 소자(50)의 부분의 제작 프로세스에 대해서, 재료의 특징과 함께 상세하게 설명한다. 여기서는, 특히 최량의 TMR비, 저전류 스핀 토크 자화 반전이 얻어지는 경우의 TMR막 구성예인, 강자성 고정층(300), 강자성 자유층(302)에 CoFeB, 절연층(301)에 MgO를 조합한 경우에 대해서 설명한다.
공정(1);전극(500)을 제막한다. 전극(500)에는, TiN이나 Ti, Al이나 AlCu, 또한 Ta나 Ta/Ru 등을 사용하는 것이 가능하다.
공정(2);금속층(400)을 제막한다. 금속층(400)에는, 비정질 구조인 것이 바람직하다. 예를 들면, Ta나 Ta/금속막/Ta 등의 다층막을 이용할 수 있다.
공정(3);배향 제어층(401)을 제막한다. 배향 제어층에는, 비결정 구조의 Ta막 등을 이용하는 것이 바람직하다.
공정(4);강자성 고정층(300), 절연층(301), 강자성 자유층(302)으로 구성되는 터널 자기 저항 효과막(1)을 제막한다. 여기서, 강자성 고정층(300), 강자성 자유층(302)에는, CoFeB를, 절연막(301)에 (001) 배향의 MgO를 적용한다. 여기서, 강자성 고정층(300)에 CoFeB막을 제막시에 비결정 구조로 형성함으로써, 절연층(301)의 MgO막이 양호한 (001) 배향을 가능하게 하는 것이 본 프로세스의 특징이다.
공정(5);보호막(402)을 제막한다. 보호막으로서는, Ru, Ta나 Ta/Ru, Ta/Ru, MgO/Ta, MgO/Ta/Ru, MgO/Ru/Ta 등의 막을 사용한다.
상기 공정(1)∼(5)에 대해서는, 진공 분위기로부터 폭로하지 않고 진공 내에서 스퍼터링법을 이용하여 연속 적층 제막하는 것이 바람직하다. 또한, 전체층 혹은 일부의 층은 분자선 에픽택시법을 이용하여 제막하여도 된다. 이에 의해, 각 층의 계면에의 불순물 흡착을 억제할 수 있으므로 고품질의 TMR 소자(50)의 제작이 가능하게 된다. 이 후에, 후술하는 공정(10)의 TMR비를 향상시키는 목적인 열 처리를 실시하여도 된다. 열 처리 중에 자계를 TMR막의 적층 방향으로 수평 혹은 수직 방향으로 자계를 인가함으로써 TMR비의 향상이 가능하게 된다.
공정(6);원하는 치수의 레지스트나 메탈 마스크 등을 이용하여, 그들을 마스크로 하여 이온 밀링이나 반응성 이온 에칭을 행해 필러 형상으로 형성한다. 이 때, 금속층(400)의 표면이나 금속층(400)의 표면으로부터 막 두께 방향(막면 수직 방향)으로 조금 깊은 위치에서 에칭을 스톱함으로써, 표면을 금속층(400)으로 폭로시킨다. 폭로된 금속층(400)의 표면이나 측면은, 비정질(아몰퍼스 구조)인 것이 바람직하다. 또한, TMR 소자는, 100×200㎚2의 평면 치수를 갖지만, 이 방법에 의해 45㎚ 이하의 더 미세한 폭을 갖는 TMR 소자를 형성 가능하다.
공정(7);MgO 패시베이션층(200)을 필러의 측면과 폭로한 금속층(400)의 표면을 피복한다. 금속층(400)의 표면이 아몰퍼스 구조인 경우, MgO 패시베이션층(200)은, 막면 수직 방향으로 (001)면이 용이하게 배향된다.
공정(8);MgO 패시베이션층(200)을 덮도록 층간 절연층(201)을 형성한다. 이 층간 절연층(201)은, SiO나, SiN, AlO, AlN 등의 절연막으로 이루어지고, CVD 등으로 제막된다. 또한, 스퍼터에 의해 형성하는 경우도 있다. 특히 CVD으로 제막될 때에는, 200도 이상의 열이 가해진다.
공정(9);마지막으로, 전극(501)을 형성한다. 전극(501)에는 W나, Al, AlCu, Ti 등의 재료가 사용된다.
공정(10);350도 이상의 열 처리를 행한다. 이것은, 터널 자기 저항 효과 소자(50)의 TMR비 향상과 스핀 토크 자화 반전 전류의 저감 효과를 최대한으로 달성시키는 목적과, 전극(501) 형성 후의 전극 중 불순물 처리나 전기적 특성의 수율 향상이나 분포 향상을 위해 실시가 필요하게 된다. 열 처리 중에 자계를 TMR막의 적층 방향으로 수평 혹은 수직 방향으로 자계를 인가함으로써 TMR비의 향상이 가능하게 된다. 이와 같이 터널 자기 저항 효과 소자(50)에 350도 이상의 열 처리가 실시되면, 배향 제어층이나 강자성층으로부터의 원소의 확산이 일어난다. 특히, 도 2 내지 도 5에 도시한 TMR 소자의 실시예에 사용하는 Mn이나 Ru 등은 확산이 현저하게 일어난다. 이와 같은 원소 확산은, 필러를 덮는 층간 절연층까지 퍼져, 층간 절연층의 내압 등 전기적 특성의 열화가 일어난다. 여기서, 본 실시예의 MgO 패시베이션층(200)은, 이와 같은 원소 확산을 억제하는 기능을 갖는다. 또한, 공정(8)의 층간 절연층(201)의 제막시에 실시되는 가열에 대한 원소 확산의 영향을 저감시키는 것이 가능하게 된다.
여기서, 열 처리에 의한 TMR비의 향상과 결정 배향성의 관계에 대해서 도 6에 도시한다. TMR막(1)이, 강자성 고정층(300), 강자성 자유층(302)에 CoFeB, 절연층(301)에 MgO를 사용한 CoFeB/MgO/CoFeB로 형성되는 경우, 열 처리함으로써, 제막시 비정질이었던 CoFeB가, 그들 사이에 끼워진 (001) 배향된 MgO를 템플릿으로 결정화가 진행되어, TMR비가 최적화된다. 통상, CoFeB는 320도 부근의 온도에서 결정화가 시작된다. CoFeB도 포함시켜 TMR막(1)이 모두 (001) 배향의 CoFeB/MgO/CoFeB일 때에 TMR비는, 열 처리 온도와 함께 증가하고, 그 값은 400도 이상의 온도에서 최대로 된다. 그러나, 이들이 (001) 배향 이외의 결정이 형성되는 경우, TMR비는 낮은 열 처리 온도에서 극대로 되어 TMR비도 감소한다. CoFeB의 결정화는 (001) 배향된 MgO 절연층(301)을 템플릿으로 촉진되기 때문에, 필러 단부에 (001) 배향 MgO 패시베이션층이 존재함으로써, 측벽으로부터의 결정화가 진행되어, CoFeB의 결정성이 균일화된다. 이에 의해, 각 층의 원소 확산의 억제뿐만 아니라, CoFeB의 결정 균일화를 가능하게 하고, 층간 절연막의 내압 저하를 방지하여, TMR비의 향상을 가능하게 한다.
또한, 상술한 실시예의 TMR막(1)의 구성 외에 도 2 내지 도 5에 도시한 구성을 이용하는 것도 가능하다. 도 2는, 강자성 고정층(300)의 자화 방향을 안정적으로 한 방향으로 고정시키기 위해, 반강자성층(4011)이 강자성 고정층(300)에 접하는 구성을 갖는 TMR막(2)이다. 반강자성층(4011)에는, MnIr나 MnPt 등의 재료를 이용함으로써 최량의 특성이 얻어진다. 강자성 고정층(300)의 자화 방향을 안정적으로 한 방향으로 고정함으로써, 안정적으로 정보의 판독 기입을 행하는 것이 가능하게 된다.
도 3은, 강자성 고정층(300)이, Ru 등의 비자성층(3002)을 개재하여 자화가 반평행 결합한 2층의 강자성층(3001)과 강자성층(3003)에 의해 형성되는 적층 페리 고정층인 TMR막(3)의 구성예를 도시한 것이다. 이 구성에 의해, 도 2로부터 더 강자성 고정층(300)의 자화 방향을 한 방향으로 안정적으로 고정할 수 있기 때문에, 안정된 판독 기입을 행할 수 있다.
도 4는, 강자성 자유층(302)이, 비자성층(3022)을 개재하여 자화가 반평행 결합한 2층의 강자성층(3021)과 강자성층(3023)에 의해 형성되는 적층 페리 자유층인 TMR막(4)의 예이다. 강자성 자유층에 적층 페리 자유층을 이용함으로써 전류 밀도가 1MA/㎠ 이하의 저전류 정보 기입을 실현할 수 있음과 함께, 10년 이상의 정보 기록 유지를 가능하게 한다.
도 5는, 강자성 고정층(300)과 강자성 자유층(302)의 각각이 2층 이상의 강자성층으로 이루어지는 구성을 갖는 TMR막(5)이며, 여기서는, 강자성 고정층이, 강자성 고정층(300)과 강자성층(3100)의 2층, 강자성 자유층이, 강자성 자유층(302)과 강자성층(3102)의 2층으로 이루어지는 구성예를 도시한다. 여기서, 강자성층(3100)과 강자성층(3102)에는, 그들의 자화가 막면 수직 방향으로 향한 수직 자화막을 이용할 수 있다. 절연층(301)에 접하고 있는 강자성 고정층(300)과 강자성 자유층(302)에는 CoFeB를 적용하고, 강자성층(3100)과 강자성층(3102)에 수직 자화막을 형성함으로써, CoFeB의 자화 방향은 수직 방향으로 유도된다. 이와 같은 구성으로 함으로써 10년 정보 기록 유지가 더 안정된다.
이 강자성층(3100)이나 강자성층(3102)에는, TbFeCo, GdFeCo, CoPt, FePt, CoFeBPt, CoFeBCr, CoCrPt, CoCr, CoPtB, FePtB, CoGd, CoFeBCr 등의 재료를 적용할 수 있다. 또한, Co/Pt 다층막, CoFe/Pt 다층막, Fe/Pt 다층막, Co/Pd 다층막 등을 사용하는 것이 가능하다.
<실시예 2>
도 7과 도 8은, 제2 실시예로서의 자기 메모리 셀의 구성예를 도시하는 단면 모식도이다. 도면 중 TMR 소자(50)로 도시한 부분에, 도 1 내지 도 5에 도시한 TMR 소자를 탑재한다.
C-MOS(100)는, 2개의 n형 반도체(101, 102)와 하나의 p형 반도체(103)로 이루어진다. n형 반도체(101)에 드레인으로 되는 전극(21)이 전기적으로 접속되고, 전극(41) 및 전극(47)을 통하여 그라운드에 접속되어 있다. n형 반도체(102)에는, 소스로 되는 전극(22)이 전기적으로 접속되어 있다. 또한 참조 부호 23은 게이트 전극이며, 이 게이트 전극(23)의 ON/OFF에 의해 소스 전극(22)과 드레인 전극(21)의 사이의 전류의 ON/OFF를 제어한다. 상기 소스 전극(22)에 전극(45), 전극(44), 전극(43), 전극(42), 전극(500)이 적층되고, 금속층(400)을 개재하여 도 1 내지 도 5 중 어느 하나로 구성되는 터널 자기 저항 효과막(1∼5)이 접속되어 있다. TMR막(1∼5)과 금속층(400)의 사이에는 배향 제어층(401)이 형성된다. TMR막(1∼5) 상에는 보호층(402)이 적층되고, 또한 보호층(402)에 접하여 전극(501)이 형성된다. 전극(501) 상에는, 배선(40)이 형성되어 있지만, 전극(501)과 배선(40)의 적층 배선으로 비트선을 구성할 수 있다. 또한, 배선(40)만으로 비트선을 구성하는 것도 가능하다. 도 7은, TMR 소자(50)가, 전극(42)의 바로 위에 형성되는 예를, 도 8은, TMR 소자(50)가, 전극(50)과 금속층(400)을 전극(42)으로부터 인출하여 형성되는 예를 나타낸다. 이들의 경우, MgO 패시베이션(200)은, 적어도 TMR막(1∼5), 배향 제어층(401), 보호층(402)의 측벽을 피복하도록 형성되지만, 금속층(400)을 피복하도록 구성되어도 된다. 층간 절연막(201)은, MgO 패시베이션(200)을 덮도록 형성되는 것이 바람직하다.
상술한 실시예의 자기 메모리 셀에서는, 터널 자기 저항 효과막(1∼5)에 흐르는 전류, 소위 스핀 트랜스퍼 토크에 의해 터널 자기 저항 효과막(1∼5)의 강자성 자유층(302)의 자화 방향을 회전하여 자기 정보를 기록한다. 스핀 트랜스퍼 토크는, 공간적인 외부 자계가 아니라 주로, TMR 소자 내를 흐르는 스핀 편극한 전류의 스핀이 TMR막(1∼5)의 강자성 자유층(302)의 자기 모멘트에 토크를 부여하는 원리이다. 이 스핀 편극한 전류는, TMR막(1∼5)에 전류를 흘리는 것 자체로 발생하는 메카니즘을 갖는다. 따라서, TMR막(1∼5)에 외부로부터 전류를 공급하는 수단을 구비하고, 그 수단으로부터 전류를 흘림으로써 스핀 트랜스퍼 토크 자화 반전은 실현된다. 본 실시예에서는, 배선(40)과 전극(501) 혹은 배선(40) 단독으로 구성되는 비트선과 전극(47)의 사이에 전류가 흐름으로써, TMR막(1∼5) 중의 강자성 자유층(302)에 스핀 트랜스퍼 토크가 작용한다. 스핀 트랜스퍼 토크에 의해 기입을 행한 경우, 기입시의 전력은 전류 자계를 이용한 경우에 비해 100분의 1정도까지 저감 가능하다.
도 9는, 상술한 자기 메모리 셀을 배치한 자기 랜덤 액세스 메모리의 구성예를 도시하는 도면이다. 이 랜덤 액세스 메모리의 임의의 자기 메모리를 선택하는 선택부를 구성하는 게이트 전극(23)과 비트인 배선(40)이, 각 자기 메모리 셀(60)에 전기적으로 접속되어 있다. 앞서 상세하게 설명한 자기 메모리 셀을 배치함으로써 저소비 전력으로 동작이 가능하며, 기가 비트급의 고밀도 자기 메모리를 실현 가능하다.
본 발명은, 터널 자기 저항 소자, 및 그것을 장비한 저소비 전력 불휘발성 자기 메모리로서 매우 유용하다.
1∼5 : 터널 자기 저항 효과막
100 : 트랜지스터
101 : 제1 n형 반도체
102 : 제2 n형 반도체
103 : p형 반도체
21 : 소스 전극
22 : 드레인 전극
23 : 게이트 전극
200 : MgO 패시베이션층
201 : 층간 절연막
300 : 강자성 고정층
301 : 절연층
302 : 강자성 자유층
3001 : 강자성층
3002 : 비자성층
3003 : 강자성층
3021 : 강자성층
3022 : 비자성층
3023 : 강자성층
40 : 배선(비트선)
400 : 금속층
401 : 배향 제어층
4011 : 반강자성층
402 : 보호층
41 : 전극 배선
42 : 전극 배선
43 : 전극 배선
44 : 전극 배선
45 : 전극 배선
47 : 전극 배선
50 : 터널 자기 저항 효과 소자
500 : 전극
501 : 전극
60 : 자기 메모리 셀

Claims (20)

  1. 비정질의 비자성 금속층과,
    상기 비자성 금속층 상에 형성된 배향 제어층과,
    상기 배향 제어층 상에 형성된, 강자성 자유층과 강자성 고정층과 상기 강자성 자유층과 상기 강자성 고정층의 사이에 형성된 절연층으로 이루어지는 터널 자기 저항 효과 소자와,
    상기 터널 자기 저항 효과 소자의 측벽과, 상기 배향 제어층의 측벽과,
    상기 비자성 금속층의 측벽과 표면을 피복하는 산화 마그네슘 패시베이션층과,
    상기 산화 마그네슘 패시베이션층을 피복하는 층간 절연층과,
    상기 터널 자기 저항 효과 소자의 막면 수직 방향으로 전류를 흘리기 위한 한 쌍의 전극층을 갖는 것을 특징으로 하는 자기 저항 효과 소자.
  2. 제1항에 있어서,
    상기 산화 마그네슘 패시베이션층은, 막면 수직 방향으로 (001) 결정면인 것을 특징으로 하는 자기 저항 효과 소자.
  3. 제1항에 있어서,
    상기 절연층은, (001) 배향의 산화 마그네슘으로 이루어지고,
    상기 강자성 자유층과 상기 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 막으로 형성되는 것을 특징으로 하는 자기 저항 효과 소자.
  4. 제1항에 있어서,
    상기 강자성 자유층과 상기 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 체심 입방 격자의 강자성층에 의해 형성되는 것을 특징으로 하는 자기 저항 효과 소자.
  5. 제1항에 있어서,
    스핀 트랜스퍼 토크에 의해 상기 강자성 자유층의 자화를 반전시켜, 터널 자기 저항 효과에 의해 상기 강자성 고정층의 자화 방향에 대한 상기 강자성 자유층의 자화 방향을 검지하는 것을 특징으로 하는 자기 저항 효과 소자.
  6. 제1항에 있어서,
    상기 강자성 고정층의 자화 방향을 고정하기 위한 반강자성층을 더 갖는 것을 특징으로 하는 자기 저항 효과 소자.
  7. 제1항에 있어서,
    상기 강자성 고정층은 비자성층 사이에 두고 자화 방향이 반평행하게 결합한 제1 강자성층과 제2 강자성층으로 이루어지는 것을 특징으로 하는 자기 저항 효과 소자.
  8. 제1항에 있어서,
    상기 강자성 자유층은 비자성층 사이에 두고 자화 방향이 반평행하게 결합한 제1 강자성층과 제2 강자성층으로 이루어지는 것을 특징으로 하는 자기 저항 효과 소자.
  9. 제1항에 있어서,
    상기 강자성 자유층과 상기 강자성 고정층은 2층 이상의 강자성층에 의해 형성되는 것을 특징으로 하는 자기 저항 효과 소자.
  10. 제8항에 있어서,
    상기 강자성층 자유층과 상기 강자성 고정층 중 적어도 한쪽의 자화 방향이 막면 수직 방향인 것을 특징으로 하는 자기 저항 효과 소자.
  11. 비정질의 비자성 금속층과
    상기 비자성 금속층 상에 형성된 배향 제어층과,
    상기 배향 제어층 상에 형성된, 강자성 자유층과 강자성 고정층과 상기 강자성 자유층과 상기 강자성 고정층의 사이에 형성된 절연층으로 이루어지는 터널 자기 저항 효과 소자와,
    상기 터널 자기 저항 효과 소자의 측벽과, 상기 배향 제어층의 측벽과,
    상기 비자성 금속층의 측벽과 표면을 피복하는 산화 마그네슘 패시베이션층과,
    상기 산화 마그네슘 패시베이션층을 피복하는 층간 절연층과,
    상기 터널 자기 저항 효과 소자의 막면 수직 방향으로 전류를 흘리기 위한 한 쌍의 전극층과,
    상기 터널 자기 저항 효과 소자에 흐르는 전류를 온ㆍ오프 제어하는 스위칭 소자를 갖는 것을 특징으로 하는 자기 메모리 셀.
  12. 제11항에 있어서,
    스핀 트랜스퍼 토크에 의해 상기 강자성 자유층의 자화를 반전시켜, 터널 자기 저항 효과에 의해 상기 강자성 고정층의 자화 방향에 대한 상기 강자성 자유층의 자화 방향을 검지하는 것을 특징으로 하는 자기 메모리 셀.
  13. 제11항에 있어서,
    상기 산화 마그네슘 패시베이션층은, 막면 수직 방향으로 (001) 결정면인 것을 특징으로 하는 자기 메모리 셀.
  14. 제11항에 있어서,
    상기 절연층은, (001) 배향의 산화 마그네슘으로 이루어지고, 상기 강자성 자유층과 상기 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 막으로 형성되는 것을 특징으로 하는 자기 메모리 셀.
  15. 제11항에 있어서,
    상기 강자성 자유층과 상기 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 체심 입방 격자의 강자성층에 의해 형성되는 것을 특징으로 하는 자기 메모리 셀.
  16. 자기 저항 효과 소자에 흐르는 전류를 온ㆍ오프 제어하는 스위칭 소자를 각각 구비하는 자기 메모리 셀이 2차원 어레이 형상으로 배열된 메모리 셀군과,
    상기 메모리 셀군 중의 원하는 상기 자기 메모리 셀을 선택하는 선택부를 갖고,
    상기 자기 저항 효과 소자는,
    비정질의 비자성 금속층과 상기 비자성 금속층 상에 형성된 배향 제어층과, 상기 배향 제어층 상에 형성된, 강자성 자유층과 강자성 고정층과 상기 강자성 자유층과 상기 강자성 고정층의 사이에 형성된 절연층으로 이루어지는 터널 자기 저항 효과 소자와, 상기 터널 자기 저항 효과 소자의 측벽과, 상기 배향 제어층의 측벽과, 상기 비자성 금속층의 측벽과 표면을 피복하는 산화 마그네슘 패시베이션층과, 상기 산화 마그네슘 패시베이션층을 피복하는 층간 절연층과, 상기 터널 자기 저항 효과 소자의 막면 수직 방향으로 전류를 흘리기 위한 한 쌍의 전극층을 갖는 것을 특징으로 하는 자기 랜덤 액세스 메모리.
  17. 제16항에 있어서,
    상기 선택부에 의해서 선택된 상기 자기 메모리 셀의 상기 자기 저항 효과 소자에 전류를 흘리고, 스핀 트랜스퍼 토크에 의해서 상기 강자성 자유층의 자화를 반전시켜 정보의 기입을 행하는 것을 특징으로 하는 자기 랜덤 액세스 메모리.
  18. 제16항에 있어서,
    상기 산화 마그네슘 패시베이션층은, 막면 수직 방향으로 (001) 결정면인 것을 특징으로 하는 자기 랜덤 액세스 메모리.
  19. 제16항에 있어서,
    상기 절연층은, (001) 배향의 산화 마그네슘으로 이루어지고,
    상기 강자성 자유층과 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 막으로 형성되는 것을 특징으로 하는 자기 랜덤 액세스 메모리.
  20. 제16항에 있어서,
    상기 강자성 자유층과 상기 강자성 고정층은, Co, Fe, Ni, B 중 적어도 하나를 함유하는 체심 입방 격자의 강자성층에 의해 형성되는 것을 특징으로 하는 자기 랜덤 액세스 메모리.
KR1020117013189A 2008-12-10 2009-11-16 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리 KR101255474B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-314551 2008-12-10
JP2008314551 2008-12-10
PCT/JP2009/006122 WO2010067520A1 (ja) 2008-12-10 2009-11-16 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ

Publications (2)

Publication Number Publication Date
KR20110094045A true KR20110094045A (ko) 2011-08-19
KR101255474B1 KR101255474B1 (ko) 2013-04-16

Family

ID=42242518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013189A KR101255474B1 (ko) 2008-12-10 2009-11-16 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리

Country Status (6)

Country Link
US (1) US8743593B2 (ko)
EP (1) EP2375465A1 (ko)
JP (1) JP5337817B2 (ko)
KR (1) KR101255474B1 (ko)
CN (1) CN102246327B (ko)
WO (1) WO2010067520A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140103992A (ko) * 2011-12-30 2014-08-27 인텔 코오퍼레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
US9722172B2 (en) 2014-11-24 2017-08-01 SK Hynix Inc. Electronic device and method for fabricating the same

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US8946834B2 (en) * 2012-03-01 2015-02-03 Headway Technologies, Inc. High thermal stability free layer with high out-of-plane anisotropy for magnetic device applications
JP2013197345A (ja) 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ
US9214624B2 (en) * 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
US8913422B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
TWI517463B (zh) * 2012-11-20 2016-01-11 佳能安內華股份有限公司 磁阻效應元件之製造方法
JP6137744B2 (ja) 2013-03-14 2017-05-31 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9231194B2 (en) 2013-03-28 2016-01-05 Intel Corporation High stability spintronic memory
KR20140123340A (ko) * 2013-04-12 2014-10-22 삼성전자주식회사 자기 터널 접합을 갖는 반도체 소자의 형성 방법 및 관련된 소자
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102335062B1 (ko) * 2014-01-24 2021-12-02 도쿄엘렉트론가부시키가이샤 워크피스의 에칭­후 어닐링을 수행하는 방법 및 시스템
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) * 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR20170012798A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9735347B2 (en) 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
JP6887686B2 (ja) * 2016-08-31 2021-06-16 国立大学法人東北大学 磁気トンネル接合素子を備える磁気メモリの製造方法
JP6679455B2 (ja) 2016-09-20 2020-04-15 キオクシア株式会社 磁気抵抗素子及び磁気メモリ
US9935261B1 (en) * 2017-04-05 2018-04-03 Headway Technologies, Inc. Dielectric encapsulation layer for magnetic tunnel junction (MTJ) devices using radio frequency (RF) sputtering
CN108735743A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种超高密度随机存储器制造方法
KR102511867B1 (ko) 2017-12-26 2023-03-20 삼성전기주식회사 칩 전자부품
US11169226B2 (en) 2019-08-27 2021-11-09 Western Digital Technologies, Inc. Magnetic sensor bias point adjustment method
US11428758B2 (en) * 2019-08-27 2022-08-30 Western Digital Technologies, Inc. High sensitivity TMR magnetic sensor
CN112993151A (zh) * 2019-12-02 2021-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111081867B (zh) * 2019-12-17 2023-04-18 中国科学院微电子研究所 一种stt-mram存储器单元及其制备方法
CN111863060B (zh) * 2020-07-20 2023-02-03 中国科学院微电子研究所 缓存器件及制作方法
US20230027792A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and formation method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6985384B2 (en) * 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7408749B2 (en) * 2004-08-23 2008-08-05 Hitachi Global Storage Technologies Netherlands B.V. CPP GMR/TMR structure providing higher dR
US20070258170A1 (en) * 2004-08-27 2007-11-08 Shinji Yuasa Magnetic Tunnel Junction Device and Method of Manufacturing the Same
JP4693450B2 (ja) 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP5096702B2 (ja) 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007294737A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140103992A (ko) * 2011-12-30 2014-08-27 인텔 코오퍼레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
KR101640587B1 (ko) * 2011-12-30 2016-07-18 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
US9472748B2 (en) 2011-12-30 2016-10-18 Intel Corporation Balancing energy barrier between states in perpendicular magnetic tunnel junctions
US9722172B2 (en) 2014-11-24 2017-08-01 SK Hynix Inc. Electronic device and method for fabricating the same

Also Published As

Publication number Publication date
EP2375465A1 (en) 2011-10-12
JPWO2010067520A1 (ja) 2012-05-17
US8743593B2 (en) 2014-06-03
KR101255474B1 (ko) 2013-04-16
US20110233700A1 (en) 2011-09-29
CN102246327B (zh) 2013-11-27
CN102246327A (zh) 2011-11-16
JP5337817B2 (ja) 2013-11-06
WO2010067520A1 (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101255474B1 (ko) 자기 저항 효과 소자, 그것을 이용한 자기 메모리 셀 및 자기 랜덤 액세스 메모리
JP6200471B2 (ja) 磁気メモリ
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
JP5143444B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP5096702B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US8274818B2 (en) Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US7894244B2 (en) Tunnel magnetic resistance device, and magnetic memory cell and magnetic random access memory using the same
JP5470602B2 (ja) 磁気記憶装置
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
US8358534B2 (en) Spin torque transfer memory cell structures and methods
JP2004179483A (ja) 不揮発性磁気メモリ
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
CN116867350A (zh) 磁畴壁移动元件和磁记录阵列
JP5166600B2 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007048790A (ja) 記憶素子及びメモリ
JP2008141210A (ja) 磁気ランダムアクセスメモリの製造方法
KR20200069337A (ko) 터널 자기 저항 효과 소자, 자기 메모리, 및 내장형 메모리
JP7211564B1 (ja) 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法
US20220246836A1 (en) Composite recording structure for an improved write profermance
US11450466B2 (en) Composite seed structure to improve PMA for perpendicular magnetic pinning
JP5562946B2 (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5030888B2 (ja) 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ
WO2011036752A1 (ja) 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ
WO2023170738A1 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2013012756A (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20110609

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130410

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130410

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180121