CN111863060B - 缓存器件及制作方法 - Google Patents

缓存器件及制作方法 Download PDF

Info

Publication number
CN111863060B
CN111863060B CN202010701234.4A CN202010701234A CN111863060B CN 111863060 B CN111863060 B CN 111863060B CN 202010701234 A CN202010701234 A CN 202010701234A CN 111863060 B CN111863060 B CN 111863060B
Authority
CN
China
Prior art keywords
layer
ferromagnetic layer
field effect
effect transistor
cache device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010701234.4A
Other languages
English (en)
Other versions
CN111863060A (zh
Inventor
毕冲
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010701234.4A priority Critical patent/CN111863060B/zh
Publication of CN111863060A publication Critical patent/CN111863060A/zh
Application granted granted Critical
Publication of CN111863060B publication Critical patent/CN111863060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本公开提供了一种缓存器件及制作方法，应用于缓存技术领域，包括：包括依次连接设置的第一场效应管、磁性隧道结、电极以及第二场效应管；第一场效应管，配置为提供写入电流，并通过栅极控制写入电流的通断；磁性隧道结包括依次设置的非铁磁层、第一铁磁层、隧穿层、第二铁磁层以及钉扎层；非铁磁层，配置为提供写入电流输入的横向通道；第一铁磁层，配置为基于类场自旋矩，产生可变的第一磁化方向；隧穿层，配置为位于第一铁磁层和第二铁磁层之间；第二铁磁层，配置为具有固定的第二磁化方向；钉扎层，配置为保持第二磁化方向；电极，配置为连接磁性隧道结与第二场效应管；第二场效应管，配置为通过栅极控制第二场效应管的通断，以读取阻态。

Description

缓存器件及制作方法
技术领域
本申请涉及缓存技术领域，尤其涉及一种缓存器件及制作方法。
背景技术
高速缓存(cache memory)是中央处理器(CPU)的重要组成部分，它直接决定了CPU中逻辑电路部分的数据处理速度和CPU的整体性能。在目前的存储体系中，高速缓存通常采用静态随机存储器(SRAM)。但SRAM的单个存储单元通常需要六个场效应管，并且随着半导体技术节点的推进，SRAM无法继续缩小尺寸，其集成度已达到物理极限。同时，SRAM需要不断的施加电压以保持其数据，功耗很高。基于自旋转移矩的磁随机存储器(STT-MRAM)由于写入时间均大于10纳秒，也无法满足高速缓存的读写需求。
发明内容
本申请的主要目的在于提供一种缓存器件及制作方法，可提高磁性存储器的写入速度。
为实现上述目的，本申请实施例第一方面提供一种缓存器件，包括依次连接设置的第一场效应管、磁性隧道结、电极以及第二场效应管；
所述第一场效应管，配置为提供写入电流，并通过栅极控制写入电流的通断；
所述磁性隧道结包括依次设置的非铁磁层、第一铁磁层、隧穿层、第二铁磁层以及钉扎层；所述非铁磁层，配置为提供写入电流输入的横向通道；所述第一铁磁层，配置为基于类场自旋矩，产生可变的第一磁化方向；所述隧穿层，配置为位于所述第一铁磁层和所述第二铁磁层之间；所述第二铁磁层，配置为具有固定的第二磁化方向；所述钉扎层，配置为保持所述第二磁化方向；
所述电极，配置为连接所述磁性隧道结与第二场效应管；
所述第二场效应管，配置为通过栅极控制所述第二场效应管的通断，以读取所述阻态；
其中，当预设电流经过所述非铁磁层和所述第一铁磁层之间时，产生所述类场自旋矩。
可选的，当进行数据写入时，开启所述第一场效应管并关闭所述第二场效应管；
当进行数据读取时，关闭所述第一场效应管并开启所述第二场效应管。
可选的，所述第一铁磁层和所述第二铁磁层的磁化方向均为面内磁化。
可选的，所述非铁磁层的材料为非磁性金属。
可选的，所述非铁磁层的厚度在0.5纳米至20纳米之间。
可选的，所述第一铁磁层和所述第二铁磁层均为包含铁、钴、镍、硼四种元素中的至少一种元素的合金或多层异质结。
可选的，所述磁性隧道结还包括耦合层；
所述耦合层，在所述第二铁磁层和所述钉扎层之间，配置为将钉扎层的钉扎作用传递到所述第二铁磁层。
可选的，所述磁性隧道结表面覆盖有保护层；
所述保护层，配置为保护所述磁性隧道结不被氧气湿度等影响；
所述保护层的材料为非磁金属或掺杂半导体的合金。
可选的，所述钉扎层为包含至少一层反铁磁层的多层膜结构。
本申请实施例第二方面提供一种缓存器件的制作方法，所述磁性存储器为本申请实施例第一方面所述的缓存器件，包括：
在衬底上制备具有第一场效应管和第二场效应管的供电电路和控制电路；
使具有所述第一场效应管和第二场效应管的衬底的上表面平整；
在平整的衬底上生长非铁磁层、第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层；
图形化所述第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层和电极，并保证所述非铁磁层完整；
给所述图形化的缓存器件周围填充氧化物保护层；
给所述缓存器件镀上电极，以连接钉扎层和所述第二场效应管。
从上述本申请实施例可知，本申请提供的缓存器件及制作方法，当电流穿过非铁磁层和铁磁层的界面时，由于界面破坏了第一铁磁层界面处的反演对称性，从而使第一铁磁层内部产生的自旋矩不再互相抵消，进而产生一个类场自旋矩(FLT，field-liketoque)。这个类场自旋矩可以直接翻转第一铁磁层的磁化方向。由于类场转移矩的方向和通过界面处的电流方向相关，因此通过控制界面处的电流方向可以实现第一铁磁层磁化方向的翻转，即高低阻态的转换。因此，类场转移矩对第一铁磁层的作用效果相当于施加了一个外磁场，翻转速度很快，写入过程小于0.5纳秒。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的缓存器件的结构示意图；
图2为本公开一实施例提供的类场自旋矩和电流的关系示意图；
图3为本申请一实施例提供的写入电流与磁性隧道结高低阻态的关系示意图；
图4为本公开一实施例提供的缓存器件的制作方法的流程示意图；
图5为本公开一实施例提供的在写入电流作用下缓存器件电阻随时间的变化关系示意图；
编号说明：
10-第一场效应管、11-非铁磁层、12-第一铁磁层、13-隧穿层、14-第二铁磁层、15-耦合层、16-钉扎层、17-电极、18-第二场效应管。
具体实施方式
为使得本申请的申请目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本实施例中，第一铁磁层12、隧穿层13、第二铁磁层14共同组成一个现有简单的磁性隧道结，其高低阻态取决于第一铁磁层12和第二铁磁层14的磁化方向是否一致，当两者磁化方向平行时为低阻态，反平行时为高阻态。
在本实施例中，在整个数据写入和读取过程中，第二铁磁层14的磁化方向保持不变，写入电流通过改变第一铁磁层12的磁化方向来实现高低阻态的转换。
在本实施例中，在场效应管中，栅极所接线为字线，字线为高电平时场效应管导通，字线为低电平时，场效应管截止。
请参阅图1，图1为本公开一实施例提供的缓存器件的结构示意图，如图1 所示，该缓存器件包括依次连接设置的第一场效应管10、磁性隧道结、电极17 以及第二场效应管18。
第一场效应管10，配置为提供写入电流，并通过栅极控制写入电流的通断。
所述磁性隧道结包括依次设置的非铁磁层11、第一铁磁层12、隧穿层13、第二铁磁层14以及钉扎层16；非铁磁层11，配置为提供写入电流输入的横向通道；第一铁磁层12，配置为基于类场自旋矩，产生可变的第一磁化方向；隧穿层13，配置为位于第一铁磁层12和第二铁磁层14之间；第二铁磁层14，配置为具有固定的第二磁化方向；钉扎层16，配置为保持第二磁化方向。
电极17，配置为连接缓存器件与第二场效应管18。
第二场效应管18，配置为通过栅极控制第二场效应管18的通断，以读取阻态。
其中，当电流经过非铁磁层11和第一铁磁层12之间时，产生类场自旋矩。
可选的，该缓存器件是一种基于面内磁化SOT型MRAM的高速缓存器。
根据本实施例，第一场效应管10通过栅极(图中为Word Line 1)来控制写入电流的通断，实现电流写入操作。第二场效应管18通过栅极(图中未Word Line 2)控制第二场效应管18的通断来读取缓存器件的高低阻态，实现数据读取。缓存器件的高低阻态取决于第一铁磁层12和第二铁磁层14的磁化方向是否一致：当两者磁化方向平行时为低阻态，反平行时为高阻态。在整个写入和读取过程中，第二铁磁层14的磁化方向保持不变，写入电流通过改变第一铁磁层12的磁化方向来实现高低阻态的转换。
在本申请其中一个实施例中，当进行数据写入时，开启第一场效应管10 并关闭第二场效应管18；当进行数据读取时，关闭第一场效应管10并开启第二场效应管18。
具体的，在写入过程中，写入电流通过非铁磁层和第一铁磁层12的界面产生类场自旋矩，类场自旋矩实现第一铁磁层12的磁化方向的翻转。在读取过程中，读取电流通过磁性隧道结读取磁性隧道结的电阻。
更多的，第一场效应管10和第二场效应管18均为金属氧化物场效应管(MOSFET)或鳍式场效应晶体管(FinFET)。
具体的，该磁性隧道结包括依次设置的非铁磁层11、第一铁磁层12、隧穿层13、第二铁磁层14以及钉扎层16。当电流穿过非铁磁层11和第一铁磁层 12之间的界面时，由于该界面破坏了第一铁磁层12界面处的反演对称性 (inversion symmetry)，从而使第一铁磁层12内部产生的自旋矩不再互相抵消，进而产生一个类场自旋矩，该类场自旋矩可以直接翻转第一铁磁层12的磁化方向。请参阅图2，由于类场自旋矩的方向和通过界面处的电流方向相关，因此可以通过控制界面处的电流方向实现第一铁磁层12的第一磁化方向的翻转，即高低阻态的转换。请参阅图3，类场自旋矩对第一铁磁层12的作用效果相当于施加了一个外磁场，使得第一磁化方向的翻转很快，故写入过程可以小于0.5纳秒。
在本公开其中一个实施例中，非铁磁层的材料为非磁性金属。
具体的，非磁性金属，例如铂(Pt)、钽(Ta)、钨(W)、钛(Ti)、钌 (Ru)、钼(Mo)等。
可选的，非铁磁层的厚度在0.5纳米至20纳米之间。
在本公开其中一个实施例中，第一铁磁层12和第二铁磁层14均为包含Fe、 Co、Ni、B四种元素中的至少一种元素的合金或多层异质结。
可选的，第一铁磁层12和第二铁磁层14的厚度均在0.6纳米至20纳米之间。例如，2.5纳米。
在本公开其中一个实施例中，第一铁磁层12和第二铁磁层14的磁化方向均为面内磁化。
在本公开其中一个实施例中，缓存器件还包括耦合层15；
耦合层15，在第二铁磁层14和钉扎层16之间，配置为将钉扎层16的钉扎作用传递到第二铁磁层14。
在本公开其中一个实施例中，缓存器件表面覆盖有保护层，保护层，配置为保护磁性隧道结不被氧化；保护层的材料为非磁金属或掺杂半导体的合金。
具体的，非磁金属例如Ru、Ta、铜(Cu)、Pt、金(Au)、Ti等，掺杂半导体为p型和n型Si等其中的一种材料或多种材料的混合物。
可选的，保护层的厚度在1纳米至100微米之间。
更多的，保护层还可起到随着数据写入次数的增多不被破坏的作用。
在本公开其中一个实施例中，钉扎层16为包含至少一层反铁磁层的多层膜结构。
具体的，反铁磁层例如IrMn、FeMn等。由于反铁磁层的磁化方向不易被温度和周围磁场所干扰，因此它可以起到钉扎第二磁化方向的作用。
可选的，钉扎层16的总厚度在1纳米至100纳米之间。
在本公开其中一个实施例中，隧穿层13的材料为金属氧化物，例如，氧化镁(MgO)、氧化铝(ALO)，厚度在0.3纳米至3纳米之间。示例性的选用1.5 纳米厚的MgO。
请参阅图4，图4为本公开一实施例提供的缓存器件的制作方法的流程示意图，缓存器件为如图1的缓存器件，该制作方法包括：
S401、在衬底上制备具有第一场效应管和第二场效应管的供电电路和控制电路；
其中，该衬底可以为硅衬底。
S402、使具有第一场效应管和和第二场效应管的衬底的上表面平整；
其中，可以通过打磨等处理方式使硅衬底表面平整，粗糙度需小于0.05 纳米。
S403、在平整的衬底上生长非铁磁层、第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层；
S404、图形化所述第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层和电极，并保证所述非铁磁层完整；
其中，通过光刻、电子束曝光和离子刻蚀制备出图1所示的缓存器件阵列。
S405、给图形化的缓存器件周围填充氧化物保护层；
其中，该氧化物保护层的厚度约为100纳米。
S406、给缓存器件镀上电极，以连接钉扎层和第二场效应管。实现磁性隧道结的阻值读取。
示例性的，在本公开的一个实施例中，非铁磁性层选用Pt、第一铁磁层选用2.5纳米厚的CoFeB、隧穿层选用1.5纳米厚的MgO、第二铁磁层选用2纳米厚的CoFeB、耦合层选用0.8纳米的Ru、钉扎层为IrMn/CoFe多层膜、保护层为30纳米Pt，电极为10纳米Ti及100纳米的Ru。以上各层通过磁控溅射依次沉积在衬底上。沉积的样品通过光刻和离子刻蚀制备出尺寸为1微米×1微米的核心器件。图2为测得的类场自旋矩和施加电流的关系。从图中可以看出，类场自旋矩和电流成线性关系。图3为所测得的器件电阻和施加的写入电流的关系图。从图中可以看到，器件的高低阻态可以通过写入电流的方向来控制。图5为施加写入电流后，器件的电阻随时间的变化关系。器件的电阻可在0.45 纳秒的时间内实现高低阻态的转变。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上为对本发明所提供的一种缓存器件及制作方法的描述，对于本领域的技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种缓存器件，其特征在于，包括依次连接设置的第一场效应管、磁性隧道结、电极以及第二场效应管；
所述第一场效应管，配置为提供写入电流，并通过栅极控制写入电流的通断；
所述磁性隧道结包括依次设置的非铁磁层、第一铁磁层、隧穿层、第二铁磁层以及钉扎层；所述非铁磁层，配置为提供写入电流输入的横向通道，以产生类场自旋矩；所述第一铁磁层，配置为基于类场自旋矩，产生可变的第一磁化方向；所述隧穿层，配置为位于所述第一铁磁层和所述第二铁磁层之间；所述第二铁磁层，配置为具有固定的第二磁化方向；所述钉扎层，配置为保持所述第二磁化方向；
所述电极，配置为连接所述磁性隧道结与第二场效应管；
所述第二场效应管，配置为通过栅极控制所述第二场效应管的通断，以读取阻态；
其中，当预设电流经过所述非铁磁层和所述第一铁磁层之间时，产生所述类场自旋矩直接翻转第一铁磁层的磁化方向。
2.根据权利要求1所述的缓存器件，其特征在于，当进行数据写入时，开启所述第一场效应管并关闭所述第二场效应管；
当进行数据读取时，关闭所述第一场效应管并开启所述第二场效应管。
3.根据权利要求1所述的缓存器件，其特征在于，所述第一铁磁层和所述第二铁磁层的磁化方向均为面内磁化。
4.根据权利要求1所述的缓存器件，其特征在于，所述非铁磁层的材料为非磁性金属。
5.根据权利要求1所述的缓存器件，其特征在于，所述非铁磁层的厚度在0.5纳米至20纳米之间。
6.根据权利要求1所述的缓存器件，其特征在于，所述第一铁磁层和所述第二铁磁层均为包含铁、钴、镍、硼四种元素中的至少一种元素的合金或多层异质结。
7.根据权利要求1所述的缓存器件，其特征在于，所述缓存器件还包括耦合层；
所述耦合层，在所述第二铁磁层和所述钉扎层之间，配置为将钉扎层的钉扎作用传递到所述第二铁磁层并避免钉扎层和第二铁磁层的直接耦合。
8.根据权利要求1所述的缓存器件，其特征在于，所述缓存器件表面覆盖有保护层；
所述保护层，配置为保护所述缓存器件不被氧气湿度等影响；
所述保护层的材料为非磁金属或掺杂半导体的合金。
9.根据权利要求1所述的缓存器件，其特征在于，所述钉扎层为包含至少一层反铁磁层的多层膜结构。
10.一种缓存器件的制作方法，所述缓存器件为如权利要求1至9任意一项所述的缓存器件，其特征在于，包括：
在衬底上制备具有第一场效应管和第二场效应管的供电电路和控制电路；
使具有所述第一场效应管和第二场效应管的衬底的上表面平整；
在平整的衬底上生长非铁磁层、第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层；
图形化所述第一铁磁层、隧穿层、第二铁磁层、耦合层、钉扎层以及保护层和电极，并保证所述非铁磁层完整；
给所述图形化的缓存器件周围填充氧化物保护层；
给所述缓存器件镀上电极，以连接钉扎层和所述第二场效应管。
CN202010701234.4A 2020-07-20 2020-07-20 缓存器件及制作方法 Active CN111863060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010701234.4A CN111863060B (zh) 2020-07-20 2020-07-20 缓存器件及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010701234.4A CN111863060B (zh) 2020-07-20 2020-07-20 缓存器件及制作方法

Publications (2)

Publication Number Publication Date
CN111863060A CN111863060A (zh) 2020-10-30
CN111863060B true CN111863060B (zh) 2023-02-03

Family

ID=73001111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010701234.4A Active CN111863060B (zh) 2020-07-20 2020-07-20 缓存器件及制作方法

Country Status (1)

Country Link
CN (1) CN111863060B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451505B (zh) * 2021-02-25 2023-07-07 北京航空航天大学 磁性随机存储单元、存储器及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
CN105390609A (zh) * 2015-12-01 2016-03-09 中电海康集团有限公司 一种自旋霍尔效应辅助的磁性随机存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333058B2 (en) * 2016-03-17 2019-06-25 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect
KR101825318B1 (ko) * 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US20180301266A1 (en) * 2017-04-17 2018-10-18 Cornell University Magnetic structures having dusting layer
US10923649B2 (en) * 2018-05-22 2021-02-16 Tdk Corporation Spin current magnetization rotation magnetoresistance effect element, and magnetic memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764567A (en) * 1996-11-27 1998-06-09 International Business Machines Corporation Magnetic tunnel junction device with nonferromagnetic interface layer for improved magnetic field response
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
CN105390609A (zh) * 2015-12-01 2016-03-09 中电海康集团有限公司 一种自旋霍尔效应辅助的磁性随机存储器

Also Published As

Publication number Publication date
CN111863060A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US8508004B2 (en) Magnetic element having reduced current density
US10020044B2 (en) High-density magnetic memory device
US7982275B2 (en) Magnetic element having low saturation magnetization
US8134193B2 (en) Magneto-resistance effect element and magnetic memory
US9929211B2 (en) Reducing spin pumping induced damping of a free layer of a memory device
JP4380693B2 (ja) 記憶素子、メモリ
JP4682998B2 (ja) 記憶素子及びメモリ
CN107636851B (zh) 具有对称固定层的垂直磁性存储器
US20140008742A1 (en) Magnetic tunneling junction seed, capping, and spacer layer materials
JP2009521807A (ja) スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子
JP2007157840A (ja) 記憶素子、メモリ
KR20220029381A (ko) 쌍극자 결합 스핀 궤도 토크 구조
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
JP2006190838A (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
WO2020215610A1 (zh) 磁性随机存储器的磁隧道结器件
US20180301619A1 (en) Perpendicular magnetic memory with reduced switching current
JP4212397B2 (ja) 磁気メモリ及びその書き込み方法
CN111863060B (zh) 缓存器件及制作方法
JP2012074716A (ja) 記憶素子及びメモリ
US20230245691A1 (en) Cache memory and method of its manufacture
JP2011253884A (ja) 磁気記憶装置
JP2004023015A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP4615797B2 (ja) 磁気抵抗効果素子およびその製造装置並びに磁気メモリ装置
US20240296878A1 (en) Semiconductor Memory Device with Spin-Orbit Coupling Channel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant