JP4767861B2 - ナノコンタクト磁気メモリデバイス - Google Patents
ナノコンタクト磁気メモリデバイス Download PDFInfo
- Publication number
- JP4767861B2 JP4767861B2 JP2006537947A JP2006537947A JP4767861B2 JP 4767861 B2 JP4767861 B2 JP 4767861B2 JP 2006537947 A JP2006537947 A JP 2006537947A JP 2006537947 A JP2006537947 A JP 2006537947A JP 4767861 B2 JP4767861 B2 JP 4767861B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- common
- memory block
- recording layer
- ferromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 77
- 230000015654 memory Effects 0.000 claims description 89
- 230000005294 ferromagnetic effect Effects 0.000 claims description 87
- 230000005415 magnetization Effects 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 30
- 239000013598 vector Substances 0.000 claims description 27
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 238000013459 approach Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 145
- 230000008569 process Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 239000003302 ferromagnetic material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910003321 CoFe Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
Claims (26)
- 磁気抵抗ランダムアクセスメモリ(MRAM)ユニットであって、
基板と、
前記基板上に形成された複数のトランジスタであって、各々が第一ソース/ドレイン電極、第二ソース/ドレイン電極、およびゲート電極を備える電界効果トランジスタである複数のトランジスタと、
強磁性記録層、自由磁性読出し層、および、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層を備える共通メモリブロックにおいて画成される複数の活性領域と、
各々が前記第一ソース/ドレイン電極のそれぞれ一つを前記複数の活性領域の対応する一つと電気的に接続する複数のコンタクトと、
前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極であって、前記第一ソース/ドレイン電極のためのビット線として働く共通電極と、
を備え、
前記複数の活性領域の各々が有効磁気抵抗素子を形成し、かつ
前記複数のトランジスタの各々が、前記複数のコンタクトの対応する一つを電気的に活性化させ、それによって前記有効磁気抵抗素子のそれぞれ一つで、前記強磁性記録層にデータビットを書き込み、前記強磁性記録層からデータビットを読み出すように制御可能である、MRAMユニット。 - 前記複数のコンタクトの対応する一つが、前記第一ソース/ドレイン電極の前記それぞれ一つを前記対応する第二ソース/ドレイン電極と電気的に接続することによって電気的に活性化可能である、請求項1に記載のMRAMユニット。
- 複数のビット線が前記第二ソース/ドレイン電極と電気的に接触する、請求項1に記載のMRAMユニット。
- 複数のワード線が前記ゲート電極と電気的に接触する、請求項1に記載のMRAMユニット。
- 前記共通電極と前記共通メモリブロックとの間が電気的に接触した状態で共通補助電極が設けられる、請求項1に記載のMRAMユニット。
- 前記共通メモリブロックから前記共通電極の反対側に前記共通電極に隣接して共通デジタル線が設けられる、請求項1に記載のMRAMユニット。
- 前記共通デジタル線が前記共通電極から電気的に絶縁される、請求項6に記載のMRAMユニット。
- 前記強磁性記録層が前記共通電極と前記非磁性空間層との間に設けられる、請求項1に記載のMRAMユニット。
- 前記複数のコンタクトに対応する複数の開口を備える電気絶縁閉込め層が、前記共通メモリブロックと前記複数のコンタクトとの間に設けられる、請求項1に記載のMRAMユニット。
- 前記強磁性記録層が、反強磁性(AFM)層によってピン止めされた少なくとも二つの反強磁性結合強磁性層を備える合成反強磁性ピンドマルチ層である、請求項1に記載のMRAMユニット。
- 前記強磁性記録層が硬磁性層である、請求項1に記載のMRAMユニット。
- 前記強磁性記録層が硬磁性層と結合された強磁性層である、請求項1に記載のMRAMユニット。
- 前記共通メモリブロックが、前記複数のコンタクトの隣のテンプレート層と、前記共通電極の隣のキャップ層とをさらに備える、請求項1に記載のMRAMユニット。
- 前記テンプレート層、前記キャップ層、および前記自由磁性層の少なくとも一つがマルチ合成強磁性層である、請求項13に記載のMRAMユニット。
- 前記複数のコンタクトがアレイの形に配列される、請求項1に記載のMRAMユニット。
- 前記共通デジタル線に電流が通ると、前記共通デジタル線が前記有効磁気抵抗素子の活性化された一つにおける前記強磁性記録層に磁界を発生させるようになっている、請求項6に記載のMRAMユニット。
- 各ケースで各有効磁気抵抗素子に隣接して加熱素子をさらに備える、請求項1に記載のMRAMユニット。
- 前記共通メモリブロックが、磁気トンネル接合(MTJ)またはCPPスピンバルブ(SV)のような積層面垂直電流(CPP)構造である、請求項1に記載のMRAMユニット。
- 基板上の複数のトランジスタであって、各々が電界効果トランジスタであり、第一および第二ソース/ドレイン電極ならびにゲート電極を備える複数のトランジスタと、各ケースで複数のコンタクトの一つを通して前記第一ソース/ドレイン電極の各々に電気的に接続される共通メモリブロックにおいて画成される複数の活性領域と、前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極と、前記共通メモリブロックから前記共通電極の反対側に前記共通電極の隣に電気的に絶縁して設けられた共通デジタル線とを備え、前記共通メモリブロックが強磁性記録層と、自由磁性読出し層と、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層と、前記共通メモリブロックに画成される複数の活性領域とを備えるMRAMユニットにデータを書き込む方法であって、
前記複数のコンタクトの対応する一つを電気的に活性化し、それによって前記複数の活性領域のうちのそれぞれの活性領域を電気的に活性化し、前記活性化されたそれぞれの活性領域が有効磁気抵抗素子として働くようにするために、前記複数のトランジスタを制御するステップと、
前記有効磁気抵抗素子の前記強磁性記録層の温度を、他の活性領域とは関係なく、その臨界温度に接近するかまたはそれを超えるまで上昇させ、それによって前記有効磁気抵抗素子の前記強磁性記録層の保磁力を低減するステップと、
前記共通デジタル線に電流を通すことによって、1ビットの前記データを表わす磁化状態を前記有効磁気抵抗素子の前記強磁性記録層に書き込むステップと、
を備える方法。 - 前記有効磁気抵抗素子の前記強磁性記録層に前記磁化状態を書き込んだ後、前記有効磁気抵抗素子の前記強磁性記録層をほぼ周囲温度まで冷却するステップをさらに備える、請求項19に記載の方法。
- 前記有効磁気抵抗素子の前記強磁性記録層の温度を、他の活性領域とは関係なく、その臨界温度より高く上昇させる前記ステップが、前記共通電極に部分的に、前記有効磁気抵抗素子に完全に、前記複数のコンタクトのうちの前記活性化された対応する一つに完全に、かつ前記対応する第一および第二ソース/ドレイン電極を介して前記複数のトランジスタの前記制御される一つに完全に加熱電流を通す工程をさらに備える、請求項19に記載の方法。
- 前記有効磁気抵抗素子に熱的に結合された加熱素子に前記加熱電流を通すステップをさらに備える、請求項21に記載の方法。
- 前記複数のコンタクトに対応する複数の開口を備える電気的絶縁閉込め層を前記共通メモリブロックと前記複数のコンタクトとの間に設けることによって、前記加熱電流を電気的に閉じ込めるステップをさらに備える、請求項21に記載の方法。
- 前記複数のトランジスタを制御する前記ステップが、前記複数のトランジスタのうちのそれぞれ一つの前記ゲート電極に制御電圧を印加するステップと、前記複数のトランジスタのうちの前記それぞれ一つの前記第一および第二ソース/ドレイン電極に電圧差を印加するステップとを備える、請求項19に記載の方法。
- 基板上の複数のトランジスタであって、各々が電界効果トランジスタであり、第一および第二ソース/ドレイン電極ならびにゲート電極を備える複数のトランジスタと、各ケースで複数のコンタクトの一つを通して前記第一ソース/ドレイン電極の各々に接続される共通メモリブロックにおいて画成された複数の活性領域と、前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極と、前記共通メモリブロックから前記共通電極の反対側に前記共通電極の隣に電気的に絶縁して設けられた共通デジタル線とを備え、前記共通メモリブロックが強磁性記録層と、自由磁性読出し層と、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層とを備えるMRAMユニットで書き込み操作を行う方法であって、
前記複数のコンタクトの対応する一つを電気的に活性化し、それによって前記複数の活性領域のうちのそれぞれの活性領域を電気的に活性化し、前記活性化されたそれぞれの活性領域が有効磁気抵抗素子として働くようにするために、前記複数のトランジスタを制御するステップと、
前記共通デジタル線に電流を印加し、それによって前記磁性読出し層の全ての磁化状態を調整するステップと、
前記有効磁気抵抗素子の前記磁性記録層および前記自由磁性読出し層の磁化ベクトル間の相対角度に依存する、前記有効磁気抵抗素子の前記磁性記録層の磁化状態を決定するステップと、
を備える方法。 - 前記複数のトランジスタを制御する前記ステップが、前記複数のトランジスタのうちのそれぞれ一つの前記ゲート電極に制御電圧を印加する工程と、前記複数のトランジスタのうちの前記それぞれ一つの前記第一および第二ソース/ドレイン電極に電圧差を印加する工程とを備える、請求項25に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51599403P | 2003-10-31 | 2003-10-31 | |
US60/515,994 | 2003-10-31 | ||
PCT/SG2004/000356 WO2005043545A1 (en) | 2003-10-31 | 2004-10-26 | Nano-contacted magnetic memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007510305A JP2007510305A (ja) | 2007-04-19 |
JP4767861B2 true JP4767861B2 (ja) | 2011-09-07 |
Family
ID=34549470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006537947A Expired - Fee Related JP4767861B2 (ja) | 2003-10-31 | 2004-10-26 | ナノコンタクト磁気メモリデバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US7408802B2 (ja) |
JP (1) | JP4767861B2 (ja) |
TW (1) | TWI342065B (ja) |
WO (1) | WO2005043545A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008160031A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 記憶素子及びメモリ |
JP4384196B2 (ja) * | 2007-03-26 | 2009-12-16 | 株式会社東芝 | スピンfet、磁気抵抗効果素子及びスピンメモリ |
US20090046502A1 (en) * | 2007-08-16 | 2009-02-19 | Northern Lights Semiconductor Corp. | Metal Magnetic Memory Cell |
US7795696B2 (en) | 2007-09-12 | 2010-09-14 | Seagate Technology Llc | Modular magnetoresistive memory |
US9129845B2 (en) | 2007-09-19 | 2015-09-08 | Micron Technology, Inc. | Buried low-resistance metal word lines for cross-point variable-resistance material memories |
US7825445B2 (en) * | 2007-11-29 | 2010-11-02 | Seagate Technology Llc | Magnetoresistive memory elements with separate read and write current paths |
US8031519B2 (en) * | 2008-06-18 | 2011-10-04 | Crocus Technology S.A. | Shared line magnetic random access memory cells |
US7804709B2 (en) * | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
US8223532B2 (en) | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
US7935435B2 (en) | 2008-08-08 | 2011-05-03 | Seagate Technology Llc | Magnetic memory cell construction |
US7746687B2 (en) * | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
US8053255B2 (en) * | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
US7999337B2 (en) * | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Static magnetic field assisted resistive sense element |
EP2363862B1 (en) * | 2010-03-02 | 2016-10-26 | Crocus Technology | MRAM-based memory device with rotated gate |
US8508973B2 (en) * | 2010-11-16 | 2013-08-13 | Seagate Technology Llc | Method of switching out-of-plane magnetic tunnel junction cells |
EP2506265B1 (en) * | 2011-03-28 | 2019-06-05 | Crocus Technology | Magnetic random access memory cell with a dual junction for ternary content addressable memory applications |
EP2575135B1 (en) * | 2011-09-28 | 2015-08-05 | Crocus Technology S.A. | Magnetic random access memory (MRAM) cell and method for reading the MRAM cell using a self-referenced read operation |
KR101232851B1 (ko) * | 2011-12-28 | 2013-02-13 | 고려대학교 산학협력단 | 자계 효과 트랜지스터 |
US8767432B1 (en) * | 2012-12-11 | 2014-07-01 | International Business Machines Corporation | Method and apparatus for controlled application of Oersted field to magnetic memory structure |
KR102098244B1 (ko) | 2014-02-04 | 2020-04-07 | 삼성전자 주식회사 | 자기 메모리 소자 |
US9570509B2 (en) * | 2015-01-29 | 2017-02-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) device array |
US10686130B2 (en) * | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Phase-change material (PCM) contact configurations for improving performance in PCM RF switches |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4731757A (en) * | 1986-06-27 | 1988-03-15 | Honeywell Inc. | Magnetoresistive memory including thin film storage cells having tapered ends |
US5296716A (en) * | 1991-01-18 | 1994-03-22 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
US6021065A (en) * | 1996-09-06 | 2000-02-01 | Nonvolatile Electronics Incorporated | Spin dependent tunneling memory |
US6259644B1 (en) * | 1997-11-20 | 2001-07-10 | Hewlett-Packard Co | Equipotential sense methods for resistive cross point memory cell arrays |
US6535416B1 (en) * | 1999-06-18 | 2003-03-18 | Nve Corporation | Magnetic memory coincident thermal pulse data storage |
JP3800925B2 (ja) * | 2000-05-15 | 2006-07-26 | 日本電気株式会社 | 磁気ランダムアクセスメモリ回路 |
US6317375B1 (en) * | 2000-08-31 | 2001-11-13 | Hewlett-Packard Company | Method and apparatus for reading memory cells of a resistive cross point array |
JP2002176150A (ja) * | 2000-09-27 | 2002-06-21 | Canon Inc | 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法 |
US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
SG102019A1 (en) * | 2001-12-04 | 2004-02-27 | Inst Data Storage | Magnetic tunnel junction magnetic random access memory |
CN100412984C (zh) * | 2002-02-22 | 2008-08-20 | 株式会社东芝 | 磁随机存取存储器 |
US6944049B2 (en) * | 2002-10-30 | 2005-09-13 | Infineon Technologies Ag | Magnetic tunnel junction memory cell architecture |
US6888743B2 (en) * | 2002-12-27 | 2005-05-03 | Freescale Semiconductor, Inc. | MRAM architecture |
-
2004
- 2004-10-26 JP JP2006537947A patent/JP4767861B2/ja not_active Expired - Fee Related
- 2004-10-26 WO PCT/SG2004/000356 patent/WO2005043545A1/en active Application Filing
- 2004-10-26 US US10/577,216 patent/US7408802B2/en not_active Expired - Fee Related
- 2004-10-28 TW TW093132787A patent/TWI342065B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2005043545A1 (en) | 2005-05-12 |
JP2007510305A (ja) | 2007-04-19 |
US7408802B2 (en) | 2008-08-05 |
TWI342065B (en) | 2011-05-11 |
US20070165449A1 (en) | 2007-07-19 |
TW200520203A (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767861B2 (ja) | ナノコンタクト磁気メモリデバイス | |
US6963098B2 (en) | Thermally operated switch control memory cell | |
JP5460606B2 (ja) | 分離cppアシスト書込を行うスピン注入mramデバイス | |
Tehrani et al. | High density submicron magnetoresistive random access memory | |
US7092283B2 (en) | Magnetic random access memory devices including heat generating layers and related methods | |
US8039913B2 (en) | Magnetic stack with laminated layer | |
JP5441881B2 (ja) | 磁気トンネル接合を備えた磁気メモリ | |
JP5015600B2 (ja) | 磁気メモリデバイス | |
JP4777613B2 (ja) | 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し/書き込み方法 | |
JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
KR102316122B1 (ko) | 마그네틱 접합부, 마그네틱 접합부를 제공하는 방법 및 마그네틱 메모리 | |
US7978505B2 (en) | Heat assisted switching and separated read-write MRAM | |
JP5447596B2 (ja) | 磁気ランダムアクセスメモリ及びその動作方法 | |
JP2001237472A (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 | |
JP2002314164A (ja) | 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ | |
JP2004158750A (ja) | 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 | |
US20140301135A1 (en) | Mram having novelself-referenced read method | |
US20100091564A1 (en) | Magnetic stack having reduced switching current | |
JP4091328B2 (ja) | 磁気記憶装置 | |
JP4798895B2 (ja) | 強磁性体メモリとその熱補助駆動方法 | |
US20040136235A1 (en) | Magnetic storage element, recording method using the same, and magnetic storage device | |
US7486548B2 (en) | Magnetic memory device | |
WO2010021213A1 (ja) | 磁気抵抗記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |