JP4767861B2

JP4767861B2 - ナノコンタクト磁気メモリデバイス

Info

Publication number: JP4767861B2
Application number: JP2006537947A
Authority: JP
Inventors: ユアンカイゼン，; イホンウー，
Original assignee: Agency for Science Technology and Research Singapore
Current assignee: Agency for Science Technology and Research Singapore
Priority date: 2003-10-31
Filing date: 2004-10-26
Publication date: 2011-09-07
Anticipated expiration: 2024-10-26
Also published as: WO2005043545A1; JP2007510305A; US7408802B2; TWI342065B; US20070165449A1; TW200520203A

Description

発明の分野

本発明は磁気メモリデバイスに関する。特に、それは、熱アシスト技術によってデータを書き込む積層面垂直電流（ＣＰＰ）ＭＲＡＭセルを備える磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスに関する。

発明の背景

メモリデバイスは多種多様な用途に使用される。そのような用途はパーソナルコンピュータや、デジタルカメラ、デジタルビデオカメラ、および携帯電話のような消費財を含む。多くの異なるメモリデバイスが存在する。特定の機能に対して選択されるメモリデバイスの種類は、これらのデバイスのどの特徴がその特定の機能を果たすのに最も良く適しているかに大きく依存する。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような揮発性メモリは、それらの内容を維持するために持続的に電源を投入しておかなければならない。しかしＤＲＡＭは、読出し専用メモリ（ＲＯＭ）のような不揮発性メモリより高い記憶容量ならびにプログラミングオプションおよびサイクルをもたらす傾向がある。ランダムアクセスおよび不揮発性の両方を兼ね備える商業的に実現可能なメモリデバイスを生み出す努力がずっと続けられている。Ｏｖｓｈｉｎｓｋｙらは米国特許第５，２９６，７１６号で、カルコゲナイド系材料または相変化材を含む相変化メモリまたはカルコゲニドランダムアクセスメモリ（ＣＲＡＭ）を開示した。相変化材は、略非晶質状態と略結晶状態との間で電気的に切り替えることができる。しかし、高温加熱のため、疲労特性はＣＲＡＭにおける重要な問題である。読出し方法のため、製品のセル均一性も重要な問題である。読出し中にセル抵抗が検出されるので、不均一なセル抵抗があるとエラーが発生する。米国特許第４，７３１，７５７号および米国特許第６，０２１，０６５号でＤａｕｇｈｔｏｎＪ．Ｍ．によって開示された磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスは、別の種類の固体不揮発性メモリデバイスである。従来のＭＲＡＭデバイスは、「ワード線」と呼ばれる第一電線の列、および「ビット線」と呼ばれる第二電線の行を含む。ワード線とビット線の接合点に配置されたメモリセルのアレイは、データ信号を記録するために使用される。

ＭＲＡＭの典型的なメモリセルは磁気抵抗素子を備え、該磁気抵抗素子は硬磁性層、軟磁性層、および硬磁性層と軟磁性層との間に挟まれた非磁性層を備える。硬磁性層は、一方向に固定されたその磁化ベクトルを有する。固定された磁化ベクトルの方向は、そこに磁界が印加される状態で変化しない。軟磁性層は磁界が印加される状態で、以下「平行配向」と呼ぶ硬磁性層の磁化ベクトルと同一方向、または以下「反平行配向」と呼ぶ反対方向のいずれかを指す、変更可能な磁化ベクトルを有する。「平行配向」状態および「反平行配向」状態における磁気抵抗素子の抵抗は異なるので、二つの型の配向状態を使用して、二つの論理状態つまり「０」または「１」のデータビットを記録することができる。

書込み動作中に、電流はメモリセルに隣接するワード線およびビット線を完全に通過する。電流が特定の閾値に達すると、電流によって発生する磁界は、磁気抵抗素子内の軟磁性層の磁化ベクトルの向きを切り替える。その結果、硬磁性層および軟磁性層の磁化は、一つの配向型、例えば「平行配向」から、もう一つの型の配向、例えば「反平行配向」に変化するので、データ信号のデータビットをメモリセルに記録することができる。

メモリセルの熱安定性を高めるために、Ｊ．Ｍ．Ｄａｕｇｈｔｏｎらの米国特許第６，５３５，４１６号および「Ｃｕｒｉｅｐｏｉｎｔｗｒｉｔｔｅｎｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅｍｅｍｏｒｙ」（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，８７，Ｎｏ．９，ｐｐ．６４０３〜６４０５，２０００）と題するＲ．Ｓ．Ｂｅｅｃｈらの論文に記載されたように、ＭＲＡＭ安定性を改善するキュリー点書込みＭＲＡＭが提案された。キュリー点書込み構造はこれらの構造に開示されており、単一ピンド層が格納層として使用される。ピンド層は、別の層によってピン止めされない非ピンド層より高い異方性を有する。情報の格納にピンド層を使用すると、改善された熱安定性が得られ、熱不安定性が制限要因になる前に、メモリセルのサイズをさらに低下することが可能になる。

ＭＲＡＭセルの密度を高めるために、ＭＲＡＭ構造は、米国特許第６，５９７，６１８号、米国特許第６，３４１，０８４号、米国特許第６，３１７，３７５号、および米国特許第６，２５９，６４４号に示すように簡素化することができる。

ほとんどのＭＲＡＭは、半導体デバイスにおける高密度のそれらの集積のため、垂直構造または積層面垂直電流（ＣＰＰ）構造を使用する。ＣＰＰ構造は磁気トンネル接合（ＭＴＪ）素子またはＣＰＰスピンバルブ素子とすることができ、それらはどちらも磁気抵抗素子である。一般的にＭＴＪ素子は、ＣｏＦｅのような強磁性自由層と、ＡｌＯのような絶縁層と、ＣｏＦｅのような強磁性ピンド層と、反強磁性ピニング層とを備える。メモリセルのサイズがサブ１００ｎｍに縮小するにつれて、ＭＴＪ素子の抵抗を低減するために１ｎｍ未満の薄い絶縁体層が必要になる。絶縁体層が薄くなるにつれて、ＭＴＪ素子の抵抗の均等性は低下する。典型的なＣＰＰスピンバルブ素子は、ＣｏＦｅのような強磁性自由層と、Ｃｕのような金属空間層と、ＣｏＦｅのような強磁性ピンド層と、反強磁性ピニング層とを備える。上述の通り、ＣＰＰスピンバルブ素子の抵抗の均一性は重要な問題である。一つの解決策は、読出し動作中に強磁性自由層の磁化状態を変化させることによって、強磁性ピンド層の磁化状態を検出することである。不均一性の問題は、抵抗の変化を検出することによって克服することができる。しかし、ＭＴＪ素子またはＣＰＰスピンバルブ素子のサイズが縮小するにつれて、より小さいメモリセルを切り替えるために読出し電流の増大が必要になる。

発明の概要

本発明の第一実施形態では、高密度かつ低価格のＭＲＡＭユニットを提示する。ＭＲＡＭユニットは基板と、上記基板上に形成された複数のトランジスタと、共通メモリブロックと、複数のコンタクトと、共通電極とを含む。複数のトランジスタの各々は、第一ソース／ドレイン電極と、第二ソース／ドレイン電極と、ゲート電極とを含む電界効果トランジスタである。共通メモリブロックは、強磁性記録層と、自由磁気読出し層と、強磁性記録層と自由磁気読出し層との間の非磁性空間層と、共通メモリブロックに画成される複数の活性領域とを含む。複数のコンタクトの各々は、第一ソース／ドレイン電極のそれぞれ一つを複数の活性領域のうちの対応する一つに電気的に接続する。共通電極は共通メモリブロックを介して複数のコンタクトと電気的に接触し、第一ソース／ドレイン電極のためのビット線として働く。複数の活性領域の各々は有効磁気抵抗素子を形成する。複数のトランジスタの各々は、複数のコンタクトのうちの対応する一つを電気的に活性化し、よって有効磁気抵抗素子のそれぞれ一つにおける強磁性記録層へ／からのデータビットの書込み／読出しを行うように制御可能である。

本発明の第二実施形態では、ＭＲＡＭユニットにデータを書き込むための方法を提示する。この実施形態では、ＭＲＡＭユニットは、基板上の複数のトランジスタと、共通メモリブロックと、共通電極と、共通デジタル線とを含む。複数のトランジスタの各々は電界効果トランジスタであり、第一および第二ソース／ドレイン電極ならびにゲート電極を含む。共通メモリブロックは、各々の場合に複数のコンタクトの一つを介して第一ソース／ドレイン電極の一つに電気的に接続される。共通電極は、共通メモリブロックを介して複数のコンタクトに電気的に接触する。共通デジタル線は、共通メモリブロックに対して共通電極の反対側に、共通電極に隣接して電気的に分離して設けられる。共通メモリブロックは強磁性記録層と、自由磁気読出し層と、強磁性記録層と自由磁気読出し層との間の非磁性空間層と、共通メモリブロックに画成される複数の活性領域とを含む。該方法は、複数のコンタクトのうちの対応する一つを電気的に活性化し、それによって複数の活性領域のうちのそれぞれの活性領域を電気的に活性化させるために複数のトランジスタを制御する動作を含み、活性化されたそれぞれの活性領域は有効磁気抵抗素子として働く。該方法はさらに、有効磁気抵抗素子の強磁性記録層の温度を活性領域とは関係なく、その臨界温度に接近するかまたはそれを超えるまで上昇させ、それによって有効磁気抵抗素子の強磁性記録層の保磁力を低下させる動作を含む。さらに、該方法は、共通デジタル線に電流を通すことによって、有効磁気抵抗素子の強磁性記録層に１ビットのデータを表す磁化状態を書き込む動作を含む。

本発明の第三実施形態では、ＭＲＡＭユニットで読出し動作を実行するための方法を提示する。この実施形態では、ＭＲＡＭユニットは基板上の複数のトランジスタと、共通メモリブロックと、共通電極と、共通デジタル線とを含む。複数のトランジスタの各々は電界効果トランジスタであり、第一および第二ソース／ドレイン電極ならびにゲート電極を含む。共通メモリブロックは、各々の場合に複数のコンタクトの一つを介して第一ソース／ドレイン電極の一つに電気的に接続される。共通電極は、共通メモリブロックを介して複数のコンタクトに電気的に接触する。共通デジタル線は、共通メモリブロックに対して共通電極の反対側に、共通電極に隣接して電気的に分離して設けられる。共通メモリブロックは強磁性記録層と、自由磁気読出し層と、強磁性記録層と自由磁気読出し層との間の非磁性空間層と、共通メモリブロックに画成される複数の活性領域とを含む。該方法は、複数のコンタクトのうちの対応する一つを電気的に活性化し、それによって複数の活性領域のうちのそれぞれの活性領域を電気的に活性化させるために複数のトランジスタを制御する動作を含み、活性化されたそれぞれの活性領域は有効磁気抵抗素子として働く。該方法はさらに、共通デジタル線に電流を印加し、それによって自由磁気読出し層の全ての磁化状態を調整する動作を含む。さらに該方法は、有効磁気抵抗素子の強磁性記録層の磁化状態を決定する動作を含む。有効磁気抵抗素子の強磁性記録層の抵抗状態は、有効磁気抵抗素子の強磁性記録層の磁化ベクトルと自由磁気読出し層の磁化ベクトルとの間の相対角度に依存する。

これらおよび本発明の他の特徴は、添付の図面および詳細な説明に照らして検討したときに、いっそうよく理解される。

発明の詳細な説明

本願では、用語「臨界温度」とは実質的に反強磁性（ＡＦＭ）材料のブロッキング温度であり、それはネール温度より低くなり得ることが指摘される。臨界温度は実質的に強磁性材料のキュリー温度である。ＡＦＭ層のブロッキング温度とは、ＡＦＭ層が隣接する強磁性層のキュリー温度未満で隣接する強磁性層の磁化を「ピン止め」（つまり固定）するその安定性を失う温度またはそれ以上の温度である。

図１Ａは、先行技術に係る６Ｆ^２ＤＲＡＭセル構造のレイアウトの平面図を示す。該ＤＲＡＭセル構造は、垂直ビット線１０と、水平ワード線１２と、キャパシタコンタクト１４と、ビット線コンタクト１６と、ソース領域およびドレイン領域を各々含む活性（拡散）領域１８とを含む。ワード線１２はゲート電極（図示せず）と電気的に接触し、ビット線１０はソース領域と電気的に接触する。キャパシタコンタクト１４はキャパシタとドレイン領域との間に配置される。図１Ｂは、図１Ａに示した上記ＤＲＡＭセル構造の一つのＤＲＡＭセルの等価回路を示す。キャパシタ２０はトランジスタ２１のドレイン電極２４と電気的に接続される。ワード線２３はトランジスタ２１のゲート電極２５と電気的に接続される。さらに、ビット線２２は、トランジスタ２１のソース電極２６と電気的に接続される。図１Ｃは図１Ｂの上記ＤＲＡＭセルの断面を示す。そこでは、キャパシタ２０は、コンタクト２７を介してトランジスタ２１のソース電極２６と電気的に接続される。先行技術では、キャパシタ２０は、容量を増大するために積層キャパシタまたはトレンチキャパシタとすることができる。

図２Ａは、先行技術に係るトランジスタ２０１を持つ典型的な積層面垂直電流（ＣＰＰ）型ＭＲＡＭセルの等価回路を示す。ビット線２０３は、磁気抵抗素子２０２を介してトランジスタ２０１のドレイン電極２０６と電気的に接続される。ワード線２０４はトランジスタ２０１のゲート電極２０７と電気的に接続される。デジタル線２０５は磁気抵抗素子２０５と交差する。図２Ｂは、図２Ａに示したトランジスタ２０１を持つ上記典型的なＣＰＰ型ＭＲＡＭセルの断面を示す。上記トランジスタ２０１のソース電極２１１、ゲート電極２０７、およびドレイン電極２０６は、基板２１０上に形成される。デジタル線２０５は磁気抵抗素子２０２の下に埋め込まれる。磁気抵抗素子２０２は上記ビット線２０３に電気的に接続される。図２Ｃに詳細に示す磁気抵抗素子２０２は、テンプレート層２２０、自由層２２１、第一非磁性空間層２２２、第一強磁性層２２３、第二非磁性空間層２２４、第二強磁性層２２５、反強磁性（ＡＦＭ）層２２６、およびキャップ層２２７を備える。これらの層は図２Ｃに示すように順次配置される。第二強磁性層２２５の磁化方向はＡＦＭ層２２６によってピン止めされ、第一強磁性層２２３は第二強磁性層２２５に反強磁性結合される。したがって第一および第二強磁性層２２３、２２５はピンド層である。自由層２２１の磁化ベクトル２２８は読出しプロセス中に変化することがあり得、ピン止めされた第二強磁性層２２５の磁化ベクトル２２９は読出しプロセス中には固定されるが、書込みプロセス中には変化することがある。

図３Ａは、本発明の実施形態に係るＭＲＡＭセル構造を示す断面図であり、ここでＭＲＡＭセル構造はこの断面図では、磁気トンネル接合（ＭＴＪ）素子またはＣＰＰスピンバルブ（ＳＶ）素子のような積層面垂直電流（ＣＰＰ）型の有効磁気抵抗素子によって各々実現された、二つのＭＲＡＭセルを有する。第一ソース／ドレイン電極３０１、ゲート電極３０２、および第二ソース／ドレイン電極３０３を持つトランジスタ３１６は基板３００上に形成される。第一ソース／ドレイン電極３０４、ゲート電極３０５、および第二ソース／ドレイン電極３０６を持つ別のトランジスタ３１７もまた基板３００上に形成される。より多くのトランジスタを基板上に形成することができるが、ここでは簡潔を期すために二つのトランジスタしか示さない。ワード線３０７はゲート電極３０２および３０５と電気的に接続される。ビット線３０９および３１１はそれぞれ第二ソース／ドレイン電極３０３および３０６に電気的に接続される。共通メモリブロック３１２はトランジスタ３１６および３１７上に形成される。共通メモリブロック３１２は、共通メモリブロック３１２のそれぞれの活性領域で、コンタクト３０８および３１０を介してトランジスタ３１６および３１７の第一ソース／ドレイン電極３０１および３０４と電気的に接続される。有効磁気抵抗素子３１８および３１９は共通メモリブロック３１２のそれぞれの活性領域に形成される。三つ以上のトランジスタを考慮する場合、三つ以上の有効磁気抵抗素子を形成することができる。各々の場合に、一つのコンタクトは共通メモリブロック３１２における一つの有効磁気抵抗素子を表す。共通メモリブロック３１２で、活性領域およびしたがって有効磁気抵抗素子は物理的にではなく磁気的に分離され、かつ有効磁気抵抗素子は相互に磁気的に干渉しないことに注目する必要がある。共通補助電極３１３は共通メモリブロック３１２上に形成される。共通補助電極３１３は共通メモリブロック３１２のための保護層になり得、共通メモリブロック３１２と同時にパターン形成することができる。共通メモリブロック３１２のサイズは、コンタクト３０８、３１０のサイズおよび個数、ならびに共通メモリブロック３１２の層構造に依存する。共通電極３１４は、共通補助電極３１３を介して共通メモリブロック３１２に電気的に接続される。共通デジタル線３１５は、共通電極３１４上に電気的に絶縁されて形成される。有効磁気抵抗素子３１８および３１９は同じ共通メモリブロック３１２に形成されるため物理的障壁によって閉じ込められないので、有効磁気抵抗素子３１８、３１９を通過する電流３２０は共通メモリブロック３１２の面に対して完全な垂直ではなく、シャント効果を考慮しなければならない。

共通メモリブロック３１２は、磁化ベクトル３３０を有するコンタクト３０８、３１０の隣の強磁性記録層３２１と、磁化ベクトル３３１を有する共通補助電極３１３の隣の自由磁気読出し層３２２と、強磁性記録層３２１と自由磁気読出し層３２２との間の非磁性空間層３２３とを備える。強磁性記録層３２１は、その磁化ベクトル３３０に関してピンド層である。データビットを例えば有効磁気抵抗素子３１８に書き込み中、最初に有効磁気抵抗素子３１８だけが加熱電流３２０によって加熱され、次いで有効磁気抵抗素子３１８の強磁性記録層３２１のそれぞれの磁化ベクトル３３０の方向が、共通デジタル線３１５を通過する電流によって調整される。有効磁気抵抗素子３１８の冷却後、有効磁気抵抗素子３１８の強磁性記録層３２１のそれぞれの磁化ベクトル３３０の方向は固定される。加熱素子（図示せず）は、それぞれの加熱素子中をも流れる加熱電流３２０によって有効磁気抵抗素子の加熱を補助するために、各有効磁気抵抗素子と熱接触状態に設けることができることに注目されたい。そのような書込みプロセスの詳細な説明については、図４Ａおよび４Ｂの説明を参照されたい。読出しプロセス中に、自由磁気読出し層３２２の磁化ベクトル３３１の共通の方向と強磁性記録層３２１の磁化ベクトル３３０の個々の方向との間の差は、それぞれの特定の格納されたデータビットを表す有効磁気抵抗素子３１８、３１９の各々における共通メモリブロック３１２に対応する抵抗値を生じさせる。

図３Ａに示したＭＲＡＭセル構造の等価回路を図３Ｂに示す。抵抗器３２０および３２４は有効磁気抵抗素子３１８、３１９を表し、抵抗器３２２および３２５は、シャント効果を考慮に入れた追加抵抗器である。

図３Ｃは、上下反転した状態の図３Ａに示したＭＲＡＭセル構造を示す異なる三次元図である。この異なる図では、共通デジタル線３１５は共通電極３１４の底にあり、共通メモリブロック３１２および共通補助電極３１３は共通電極３１４上にある。共通メモリブロック３１２は、コンタクト３０８、３１０およびトランジスタ３１６、３１７を介してビット線３０９および３１１に電気的に接続される。トランジスタ３１６、３１７のゲート電極３０２、３０５はワード線３０７に電気的に接続される。図３Ｃでは、単なる例証として四つのコンタクト３０８、３１０、３０８ａおよび３１０ａが示されているが、共通メモリブロック３１２に形成することのできるコンタクトの個数を制限するものではない。各々のコンタクト３０８、３１０、３０８ａ、および３１０ａは、それぞれのコンタクトの隣の有効磁気抵抗素子の抵抗を検出するだけのプローブとして働く。個々のコンタクトに対応する電流密度は共通メモリブロック３１２の非常に小さい領域内に閉じ込められる。

先行技術でよくあるように個々のメモリセルを相互に隣接配置して設けるのとは対照的に、有効磁気抵抗素子またはメモリセルを形成する上記複数の活性領域を備える本発明の共通メモリブロックは結果的に、先行技術に比べてかなり増大したメモリセル密度をもたらす。本発明の共通メモリブロックは一活性領域よりずっと大きいので、活性領域サイズの磁気抵抗素子の微細なパターン形成が必要ない。共通メモリブロックのサイズは、加熱電流、コンタクトのサイズ、共通メモリブロックの全厚、共通デジタル線およびワード線またはビット線によって生成される磁界等のような多くの要因に依存する。

詳細な書込みプロセスを図４Ａおよび４Ｂに示す。コンタクト３０８は、有効磁気抵抗素子３１８を形成する活性領域で共通メモリブロック３１２に電気的に接続される。コンタクト３０８は、有効磁気抵抗素子３１８のための書込み／読出しヘッドとして働く。分離された共通デジタル線３１５は、書込みプロセス中に有効磁気抵抗素子３１８における強磁性記録層３２１の対応する磁化ベクトル３３０を切り替える書込み線として働き、かつ書込みプロセス中に有効磁気抵抗素子３１８における自由磁気読出し層３２２の磁化ベクトル３３１を切り替える読出し線として働く。自由磁気読出し層３２２は強磁性層またはマルチ層とすることができ、ＣｏＦｅ、ＮｉＦｅ、およびそれらの合金のような強磁性材料から作られる。強磁性記録層３２１は、２００Ｏｅより大きい保持力を有するＣｒＣｏＰｔ、ＤｙＣｏ、ＴｂＣｏ等のような保磁力の大きい強磁性材料から作られた硬磁性層、またはＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、およびそれらの合金のようなＡＦＭ材から作られたピニング層によってピン止めされた、ＣｏＦｅ、ＮｉＦｅ、およびそれらの合金のような強磁性材料から作られたピンド強磁性層のいずれかとすることができる。非磁性空間層３２３は、スピンバルブＣＰＰの場合にはＣｕ、Ａｕ等、あるいはＭＴＪの場合にはＡｌＯ、ＴａＯのいずれかのような非磁性体から作られ、非磁性空間層３２３はトンネル障壁層として機能する。強磁性記録層３２１は、ピニングＡＦＭ層のＡＦＭ材のブロッキング温度である臨界温度を有する。ＡＦＭ層の場合、温度が臨界温度に近づくかまたはそれを超えると、外部磁界が隣接するピンド強磁性層のピニング方向を容易に変化し得る。一般的なＡＦＭ層の場合、臨界温度は１００℃〜４００℃の範囲内である。硬磁性層の場合、温度が臨界温度に近づくかまたはそれを超えると、保磁力が零近くまで低下し、したがって小さい外部磁界で硬磁性層の磁化状態が切り替わり得る。硬磁性層の臨界温度はキュリー温度であり、一般的な硬磁性層の場合、１００℃〜６００℃の範囲内である。

例えば、電流パルス３２０がコンタクト３０８を通して印加されると、電流パルス３２０は有効磁気抵抗素子３１８を加熱する。有効磁気抵抗素子３１８における強磁性記録層３２１の温度が加熱のために強磁性記録層３２１の臨界温度に近づくかまたはそれを超えると、図４Ａの図面の面から内向きの方向を有する、分離された共通デジタル線３１５を通過する電流４０１Ａは、正方向の磁界を誘導して、有効磁気抵抗素子３１８における強磁性記録層３２１の対応する磁化ベクトル３３０を、図４Ａに示す第一方向４０２Ａに配向させる。次いで、電流パルス３２０は除去され、有効磁気抵抗素子３１８は周囲温度まで冷却し、対応する磁化ベクトル３３０の第一方向４０２Ａは、図４Ａに示すように固定されたままである。他方、電流パルス３２０による加熱のため、有効磁気抵抗素子３１８が強磁性記録層３２１の臨界温度に近づくかまたはそれを超えると、図４Ｂの図面の面から外向きの方向を有する、分離された共通デジタル線３１５を通過する電流４０１Ｂは、負方向の磁界を誘導して、有効磁気抵抗素子３１８における対応する磁化ベクトル３３０を図４Ｂに示すように第一方向４０２Ａとは反対の第二方向４０２に切り替える。冷却後、対応する有効磁気抵抗素子３１８の磁化ベクトル３３０の第二方向４０２Ｂは、図４Ｂに示すように固定されたままである。できるだけ小さい記録領域または有効磁気抵抗素子を得るために、共通メモリブロック３１２に印加される電流パルス３２０は、シャント効果を最小化するように充分に閉じ込める必要があり、かつ過渡パラメータを低減するために強磁性記録層３２１には大きい異方性エネルギを持つ材料が要求される。軟強磁性層は、過渡パラメータが大きいため、強磁性記録層３２１として使用するには適さない。高い保磁力を持つ硬強磁性材料および反強磁性材料によってピン止めされる強磁性材料は両方とも、強磁性記録層３２１に適している。強磁性記録層３２１の温度が上昇して臨界温度に近づくかまたはそれを超えると、強磁性記録層３２１の磁化ベクトル３３０は容易に切り替えることができ、ひとたび強磁性記録層３２１が周囲温度まで冷却されると、磁化状態は維持することができる。強磁性記録層３２１として使用される合成反強磁性ピンド（ＳＡＦＰ）マルチ層は、上述した三層のスタックに比べて、共通メモリブロック３１２の高い温度安定性および高い耐熱性をもたらす。そのようなＳＡＦＰマルチ層では、少なくとも二つの強磁性層が反強磁性結合され、それらは反強磁性層によってピン止めされる。熱安定性を改善するために、そのようなＳＡＦＰマルチ層では三層以上の反強磁性結合された強磁性層を使用することができる。熱安定性および耐熱性の改善に関する更なる詳細は、ＩＥＥＥＴｒａｎｓ．ＭＡＧ．４０、Ｎｏ．４、ｐｐ．２２４８〜２２５０、２００４のＹ．Ｋ．Ｚｈｅｎｇら「ＨｉｇｈｔｈｅｒｍａｌｓｔａｂｉｌｉｔｙＭＲＡＭｗｉｔｈＳＡＦｌａｙｅｒ」に見ることができる。温度がキュリー温度に上昇すると、強磁性材料の保磁力は急速に低下するので、ＴｂＦｅＣｏ、ＤｙＦｅＣｏ、およびそれらの合金のような強磁性材料も強磁性記録層３２１用の優れた候補である。一般的に、どんな強磁性材料でも強磁性記録層３２１に使用することができる。

提案するＭＲＡＭセル構造における一つの問題は、有効磁気抵抗素子３１８、３１９における電流パルス３２０の電流をいかに閉じ込めるかである。図５Ａおよび５Ｂは、コンタクト３０８に電圧を印加した後のＣＰＰ型ＭＲＡＭセル（一個の有効磁気抵抗素子のみ）の電位分布および電流密度分布をそれぞれ示す。ここで、コンタクト３０８の寸法は１００ｎｍ×１００ｎｍであり、共通メモリブロック３１２の厚さを表すコンタクト３０８と共通補助電極３１３／共通電極３１４との間の空間は２５ｎｍであり、実効抵抗率は２００μΩ・ｃｍである。図５Ａおよび５Ｂから、有効磁気抵抗素子３１８の水平方向のサイズ、つまり共通メモリブロック３１２の主要な広がりに平行な方向の有効磁気抵抗素子３１８のサイズは、コンタクト３０８のサイズの約１．２倍であることが分かる。図６Ａおよび６Ｂは、隣接するコンタクト３１０の影響を考慮した後の一個のＣＰＰＭＲＡＭセル（つまり一個の有効磁気抵抗素子）の電位分布および電流密度分布をそれぞれ示す。ここで、共通メモリブロック３１２の厚さを表すコンタクト３０８、３１０と共通補助電極３１３／共通電極３１４との間の空間は５０ｎｍである。隣接するコンタクト３１０は有効磁気抵抗素子３１８のサイズおよびシャント効果に対して非常に限定された影響を有する。一般的に、共通メモリブロック３１２の厚さを表すコンタクト３０８、３１０と共通補助電極３１３／共通電極３１４との間の空間が縮小するにつれて、有効磁気抵抗素子３１８、３１９のサイズは縮小する。シャント効果の低減に関するさらなる詳細は、ＩＥＥＥＴｒａｎｓ．ＭＡＧ．４０、Ｎｏ．４、ｐｐ．２６３４〜２６３６、２００４のＹ．Ｋ．Ｚｈｅｎｇら「Ｓｕｂ−１００ｎｍｃｕｒｒｅｎｔ−ｐｅｒｐｅｎｄｉｃｕｌａｒ−ｔｏ−ｐｌａｎｅｓｅｎｓｏｒｆａｂｒｉｃａｔｉｏｎ」に見ることができる。

図７は、異なる厚さを持つ共通メモリブロック３１２の幅に対するコンダクタンスの依存性を示す。２ミクロンの幅を有する有効磁気抵抗素子のコンダクタンスは、同一サイズのパターン形成された磁気抵抗素子の約１．４倍である。過分なコンダクタンスは共通メモリブロック３１２の有効磁気抵抗素子３１８、３１９のシャント効果からもたらされる。記録された信号を読み出すために、読出し電流４０１Ａ、４０１Ｂを共通デジタル線３１５に印加して、非加熱共通メモリブロック３１２の自由磁気読出し層３２２の磁化ベクトル３３１を切り替えることができる。共通メモリブロック３１２の保磁力はパターン形成された磁気抵抗素子のそれよりずっと小さいので、読出し電力は低減する。

図８Ａおよび８Ｂは、本発明の実施形態に係る有効磁気抵抗素子３１８の実験による磁気抵抗曲線を示す。Ｘ軸はエルステッド（Ｏｅ）単位の外部読出し磁界Ｈ_ｒｅａｄを表し、Ｙ軸はオーム（Ω）単位の磁気抵抗Ｒを表す。特に、図８Ａおよび８Ｂに示す曲線のヒステリシスループは、読出し電流が負の最大値（図４Ｂの図面の面から外向きの方向を有する、分離された共通デジタル線３１５を通過する電流４０１Ｂ）からその正の最大値（図４Ａの図面の面から内向きの方向を有する、分離された共通デジタル線３１５を通過する電流４０１Ａ）へ上昇し、次いでその正の最大値（電流４０１Ａ）から負の最大値（電流４０１Ｂ）に戻ることによる。図８Ａは、正の外部書込み磁界Ｈ_{ｗｒｉｔｅ}＝２００Ｏｅおよび３０ｍＡの加熱電流で書き込まれた有効磁気抵抗素子３１８の実験による磁気抵抗のヒステリシス曲線を表す。図８Ａに示すヒステリシス曲線の左端では、外部読出し磁界Ｈ_ｒｅａｄは、外部書込み磁界Ｈ_{ｗｒｉｔｅ}により有効磁気抵抗素子３１８の強磁性記録層３２１に格納された磁化方向に対し反平行な自由磁気読出し層３２２の磁化方向を生じるので、有効磁気抵抗素子３１８の実験による磁気抵抗は高い。図８Ａに示すヒステリシス曲線の右端では、外部読出し磁界Ｈ_ｒｅａｄは、外部書込み磁界Ｈ_{ｗｒｉｔｅ}により有効磁気抵抗素子３１８の強磁性記録層３２１に格納された磁化方向に対し平行な自由磁気読出し層３２２の磁化方向を生じるので、有効磁気抵抗素子３１８の実験による磁気抵抗は低い。図８Ｂは、負の外部磁界Ｈ_{ｗｒｉｔｅ}＝−２００Ｏｅおよび３０ｍＡの加熱電流で書き込まれた有効磁気抵抗素子３１８の実験による磁気抵抗のヒステリシス曲線を表す。図８Ｂに示すヒステリシス曲線の左端では、外部読出し磁界Ｈ_ｒｅａｄは、外部書込み磁界Ｈ_{ｗｒｉｔｅ}により有効磁気抵抗素子３１８の強磁性記録層３２１に格納された磁化方向に対し平行な自由磁気読出し層３２２の磁化方向を生じるので、有効磁気抵抗素子３１８の実験による磁気抵抗は低い。図８Ｂに示すヒステリシス曲線の右端では、外部読出し磁界Ｈ_ｒｅａｄは、外部書込み磁界Ｈ_{ｗｒｉｔｅ}により有効磁気抵抗素子３１８の強磁性記録層３２１に格納された磁化方向に対し反平行な自由磁気読出し層３２２の磁化方向を生じるので、有効磁気抵抗素子３１８の実験による磁気抵抗は高い。

図８Ｃおよび８Ｄは、熱アシスト書込み後の有効磁気抵抗素子３１８の磁化状態を示す。電流パルス３２０がコンタクト３０８を通して共通補助電極３１３／共通電極３１４に印加され、よって強磁性記録層３２１、非磁性空間層３２３、および自由磁気読出し層３２２を通過すると、活性領域の温度は有効磁気抵抗素子３１８の臨界温度より高く上昇する。強磁性記録層３２１を通過する電流パルス３２０によって画成される活性領域は、コンタクト３０８と強磁性記録層３２１との間に画成された形および寸法の開口を備え適切に配置された電気的絶縁閉込め層８００によって、さらに閉じ込めることができる。図４Ａに示すように共通デジタル線３１５Ａに沿って通過するデジタル電流４０６Ａから生じる同時の正の磁界８０１は、有効磁気抵抗素子３１８の強磁性記録層３２１の磁化状態８０２つまり局所的磁化ベクトル３３０の方向を容易に調整することができる。その後、電流パルス３２０は停止され、有効磁気抵抗素子３１８の活性領域は周囲温度まで冷却する。外部磁界が無い場合でも、図８Ｃに示すように磁化状態８０２は維持することができる。同様に、有効磁気抵抗素子３１８の強磁性記録層３２１の磁化状態８０４つまり局所的磁化ベクトル３３０の方向は、図８Ｄに示すように、電流パルス３２０および負の外部磁界８０３を印加した後、かつ有効磁気抵抗素子３１８の活性領域を周囲温度まで冷却した後、維持することができる。本発明に記載した記録および読出し技術は、スピン−インジェクトスイッチングＣＰＰＭＲＡＭセルメモリ、ＣＲＡＭ、およびプログラマブルメタライゼーションセル（ＰＭＣ）メモリに記録および読出しを行うためにも使用することができる。スピン−インジェクトＭＲＡＭセルメモリおよびＰＭＣメモリでは、熱アシスト書込みは必要ない。

本発明を特定の実施形態に関連して説明したが、特許請求の範囲に記載する発明の範囲から逸脱することなく、変形および改善を本発明に施すことができることを理解されたい。

先行技術に係る６Ｆ^２ＤＲＡＭセル構造のレイアウトの平面図である。先行技術に係る一つのＤＲＡＭセルの等価回路である。先行技術に係るＤＲＡＭセルの断面図である。先行技術に係るトランジスタを持つＣＰＰ型ＭＲＡＭセルの等価回路である。図２Ａに示したトランジスタを持つＣＰＰ型ＭＲＡＭセルの断面図である。図２Ａに示したＣＰＰ型ＭＲＡＭセルの磁気抵抗素子を示す拡大図である。本発明の実施形態に係るＭＴＪ素子またはＣＰＰＳＶ素子のようなＣＰＰ磁気抵抗素子を各々に持つ、二つのＭＲＡＭセルを有するＭＲＡＭセル構造を示す断面図である。図３Ａに示した二つのＭＲＡＭセルの等価回路である。図３Ａに示したＭＲＡＭセル構造の異なる図である。図３Ａに示したＭＲＡＭセル構造のための詳細な書込みプロセスを示す。図３Ａに示したＭＲＡＭセル構造のための詳細な書込みプロセスを示す。本発明の実施形態に係るコンタクトに電圧を印加した後のＣＰＰ型ＭＲＡＭセルの電位および電流密度の分布を示す。本発明の実施形態に係るコンタクトに電圧を印加した後のＣＰＰ型ＭＲＡＭセルの電位および電流密度の分布を示す。本発明の実施形態に係る隣接コンタクトを考慮した後のＣＰＰ型ＭＲＡＭセルの電位および電流密度の分布を示す。本発明の実施形態に係る隣接コンタクトを考慮した後のＣＰＰ型ＭＲＡＭセルの電位および電流密度の分布を示す。本発明の実施形態に係る異なる厚さの共通メモリブロックの幅またはコンタクトと電極との間の空間に対するコンダクタンスの依存性を示す。本発明の実施形態に係る熱アシスト書込み後の典型的なＭＲ−Ｈ曲線を示す。本発明の実施形態に係る熱アシスト書込み後の典型的なＭＲ−Ｈ曲線を示す。本発明の実施形態に係る熱アシスト書込み後のＭＲＡＭセルの磁化状態を示す。本発明の実施形態に係る熱アシスト書込み後のＭＲＡＭセルの磁化状態を示す。

Claims

磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ユニットであって、
基板と、
前記基板上に形成された複数のトランジスタであって、各々が第一ソース／ドレイン電極、第二ソース／ドレイン電極、およびゲート電極を備える電界効果トランジスタである複数のトランジスタと、
強磁性記録層、自由磁性読出し層、および、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層を備える共通メモリブロックにおいて画成される複数の活性領域と、
各々が前記第一ソース／ドレイン電極のそれぞれ一つを前記複数の活性領域の対応する一つと電気的に接続する複数のコンタクトと、
前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極であって、前記第一ソース／ドレイン電極のためのビット線として働く共通電極と、
を備え、
前記複数の活性領域の各々が有効磁気抵抗素子を形成し、かつ
前記複数のトランジスタの各々が、前記複数のコンタクトの対応する一つを電気的に活性化させ、それによって前記有効磁気抵抗素子のそれぞれ一つで、前記強磁性記録層にデータビットを書き込み、前記強磁性記録層からデータビットを読み出すように制御可能である、ＭＲＡＭユニット。
前記複数のコンタクトの対応する一つが、前記第一ソース／ドレイン電極の前記それぞれ一つを前記対応する第二ソース／ドレイン電極と電気的に接続することによって電気的に活性化可能である、請求項１に記載のＭＲＡＭユニット。
複数のビット線が前記第二ソース／ドレイン電極と電気的に接触する、請求項１に記載のＭＲＡＭユニット。
複数のワード線が前記ゲート電極と電気的に接触する、請求項１に記載のＭＲＡＭユニット。
前記共通電極と前記共通メモリブロックとの間が電気的に接触した状態で共通補助電極が設けられる、請求項１に記載のＭＲＡＭユニット。
前記共通メモリブロックから前記共通電極の反対側に前記共通電極に隣接して共通デジタル線が設けられる、請求項１に記載のＭＲＡＭユニット。
前記共通デジタル線が前記共通電極から電気的に絶縁される、請求項６に記載のＭＲＡＭユニット。
前記強磁性記録層が前記共通電極と前記非磁性空間層との間に設けられる、請求項１に記載のＭＲＡＭユニット。
前記複数のコンタクトに対応する複数の開口を備える電気絶縁閉込め層が、前記共通メモリブロックと前記複数のコンタクトとの間に設けられる、請求項１に記載のＭＲＡＭユニット。
前記強磁性記録層が、反強磁性（ＡＦＭ）層によってピン止めされた少なくとも二つの反強磁性結合強磁性層を備える合成反強磁性ピンドマルチ層である、請求項１に記載のＭＲＡＭユニット。
前記強磁性記録層が硬磁性層である、請求項１に記載のＭＲＡＭユニット。
前記強磁性記録層が硬磁性層と結合された強磁性層である、請求項１に記載のＭＲＡＭユニット。
前記共通メモリブロックが、前記複数のコンタクトの隣のテンプレート層と、前記共通電極の隣のキャップ層とをさらに備える、請求項１に記載のＭＲＡＭユニット。
前記テンプレート層、前記キャップ層、および前記自由磁性層の少なくとも一つがマルチ合成強磁性層である、請求項１３に記載のＭＲＡＭユニット。
前記複数のコンタクトがアレイの形に配列される、請求項１に記載のＭＲＡＭユニット。
前記共通デジタル線に電流が通ると、前記共通デジタル線が前記有効磁気抵抗素子の活性化された一つにおける前記強磁性記録層に磁界を発生させるようになっている、請求項６に記載のＭＲＡＭユニット。
各ケースで各有効磁気抵抗素子に隣接して加熱素子をさらに備える、請求項１に記載のＭＲＡＭユニット。
前記共通メモリブロックが、磁気トンネル接合（ＭＴＪ）またはＣＰＰスピンバルブ（ＳＶ）のような積層面垂直電流（ＣＰＰ）構造である、請求項１に記載のＭＲＡＭユニット。
基板上の複数のトランジスタであって、各々が電界効果トランジスタであり、第一および第二ソース／ドレイン電極ならびにゲート電極を備える複数のトランジスタと、各ケースで複数のコンタクトの一つを通して前記第一ソース／ドレイン電極の各々に電気的に接続される共通メモリブロックにおいて画成される複数の活性領域と、前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極と、前記共通メモリブロックから前記共通電極の反対側に前記共通電極の隣に電気的に絶縁して設けられた共通デジタル線とを備え、前記共通メモリブロックが強磁性記録層と、自由磁性読出し層と、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層と、前記共通メモリブロックに画成される複数の活性領域とを備えるＭＲＡＭユニットにデータを書き込む方法であって、
前記複数のコンタクトの対応する一つを電気的に活性化し、それによって前記複数の活性領域のうちのそれぞれの活性領域を電気的に活性化し、前記活性化されたそれぞれの活性領域が有効磁気抵抗素子として働くようにするために、前記複数のトランジスタを制御するステップと、
前記有効磁気抵抗素子の前記強磁性記録層の温度を、他の活性領域とは関係なく、その臨界温度に接近するかまたはそれを超えるまで上昇させ、それによって前記有効磁気抵抗素子の前記強磁性記録層の保磁力を低減するステップと、
前記共通デジタル線に電流を通すことによって、１ビットの前記データを表わす磁化状態を前記有効磁気抵抗素子の前記強磁性記録層に書き込むステップと、
を備える方法。
前記有効磁気抵抗素子の前記強磁性記録層に前記磁化状態を書き込んだ後、前記有効磁気抵抗素子の前記強磁性記録層をほぼ周囲温度まで冷却するステップをさらに備える、請求項１９に記載の方法。
前記有効磁気抵抗素子の前記強磁性記録層の温度を、他の活性領域とは関係なく、その臨界温度より高く上昇させる前記ステップが、前記共通電極に部分的に、前記有効磁気抵抗素子に完全に、前記複数のコンタクトのうちの前記活性化された対応する一つに完全に、かつ前記対応する第一および第二ソース／ドレイン電極を介して前記複数のトランジスタの前記制御される一つに完全に加熱電流を通す工程をさらに備える、請求項１９に記載の方法。
前記有効磁気抵抗素子に熱的に結合された加熱素子に前記加熱電流を通すステップをさらに備える、請求項２１に記載の方法。
前記複数のコンタクトに対応する複数の開口を備える電気的絶縁閉込め層を前記共通メモリブロックと前記複数のコンタクトとの間に設けることによって、前記加熱電流を電気的に閉じ込めるステップをさらに備える、請求項２１に記載の方法。
前記複数のトランジスタを制御する前記ステップが、前記複数のトランジスタのうちのそれぞれ一つの前記ゲート電極に制御電圧を印加するステップと、前記複数のトランジスタのうちの前記それぞれ一つの前記第一および第二ソース／ドレイン電極に電圧差を印加するステップとを備える、請求項１９に記載の方法。
基板上の複数のトランジスタであって、各々が電界効果トランジスタであり、第一および第二ソース／ドレイン電極ならびにゲート電極を備える複数のトランジスタと、各ケースで複数のコンタクトの一つを通して前記第一ソース／ドレイン電極の各々に接続される共通メモリブロックにおいて画成された複数の活性領域と、前記共通メモリブロックを通して前記複数のコンタクトと電気的に接触する共通電極と、前記共通メモリブロックから前記共通電極の反対側に前記共通電極の隣に電気的に絶縁して設けられた共通デジタル線とを備え、前記共通メモリブロックが強磁性記録層と、自由磁性読出し層と、前記強磁性記録層と前記自由磁性読出し層との間の非磁性空間層とを備えるＭＲＡＭユニットで書き込み操作を行う方法であって、
前記複数のコンタクトの対応する一つを電気的に活性化し、それによって前記複数の活性領域のうちのそれぞれの活性領域を電気的に活性化し、前記活性化されたそれぞれの活性領域が有効磁気抵抗素子として働くようにするために、前記複数のトランジスタを制御するステップと、
前記共通デジタル線に電流を印加し、それによって前記磁性読出し層の全ての磁化状態を調整するステップと、
前記有効磁気抵抗素子の前記磁性記録層および前記自由磁性読出し層の磁化ベクトル間の相対角度に依存する、前記有効磁気抵抗素子の前記磁性記録層の磁化状態を決定するステップと、
を備える方法。
前記複数のトランジスタを制御する前記ステップが、前記複数のトランジスタのうちのそれぞれ一つの前記ゲート電極に制御電圧を印加する工程と、前記複数のトランジスタのうちの前記それぞれ一つの前記第一および第二ソース／ドレイン電極に電圧差を印加する工程とを備える、請求項２５に記載の方法。