KR20080054343A - 기억 소자 및 메모리 - Google Patents

기억 소자 및 메모리 Download PDF

Info

Publication number
KR20080054343A
KR20080054343A KR1020070119729A KR20070119729A KR20080054343A KR 20080054343 A KR20080054343 A KR 20080054343A KR 1020070119729 A KR1020070119729 A KR 1020070119729A KR 20070119729 A KR20070119729 A KR 20070119729A KR 20080054343 A KR20080054343 A KR 20080054343A
Authority
KR
South Korea
Prior art keywords
layer
memory
spin
magnetization
current
Prior art date
Application number
KR1020070119729A
Other languages
English (en)
Inventor
유타카 히고
마사노리 호소미
히로유키 오모리
테츠야 야마모토
카즈타카 야마네
유키 오이시
히로시 카노
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080054343A publication Critical patent/KR20080054343A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/325—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film applying a noble metal capping on a spin-exchange-coupled multilayer, e.g. spin filter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

기억 소자는 기억층, 자화 고정층, 스핀 장벽층 및 스핀 흡수층을 포함한다. 상기 기억층은 자성체의 자화 상태에 따라 정보를 기억한다. 상기 자화 고정층은 터널 절연층을 통해 상기 기억층에 설치된다. 상기 스핀 장벽층은 스핀편극한 전자의 확산을 억제하며 상기 자화 고정층과는 반대편인 기억층 측에 설치된다. 상기 스핀 흡수층은 스핀 펌핑을 야기하는 비자성 금속층으로 구성되어 상기 기억층과는 반대편인 스핀 장벽층 측에 설치된다. 상기 기억층 내의 자화 방향은 적층 방향으로 전류를 흐르게 하여 스핀 편극한 전자를 주입함으로써 변화하여 정보가 기억층 내에 기록되며, 상기 스핀 장벽층은 산화물, 질화물, 및 불화물에서 선택된 적어도 1종의 재료를 포함한다.

Description

기억 소자 및 메모리{STORAGE ELEMENT AND MEMORY}
본 발명은, 그 전체 내용이 본원 명세서에 참고용으로 병합되어 있는, 2006년 12월 12일자로 일본 특허청에 출원된 일본특허출원 JP 2006-335016호에 관련된 주제를 포함한다.
본 발명은, 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화 방향이 고정된 자화 고정층으로 이루어지고, 막면(膜面)에 수직인 방향으로 전류를 흐르게 해서, 스핀편극한 전자를 주입하는 것에 의해 기억층의 자화 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 메모리에 관한 것으로서, 비휘발성 메모리에 적용해서 매우 적합한 것이다.
컴퓨터 등의 정보 기기에서는, 랜덤 액세스 메모리로서, 동작이 고속이고 고밀도인 DRAM이 널리 사용되고 있다.
그러나, DRAM은 전원을 끄면 정보가 사라져 버리는 휘발성 메모리이기 때문에, 정보가 사라지지 않는 비휘발성 메모리가 요구되고 있다.
그리고, 비휘발성 메모리의 후보로서, 자성체의 자화로 정보를 기록하는 자기 랜덤 액세스 메모리(MRAM)가 주목되며, 개발이 진행되고 있다.
MRAM은, 실질적으로 직교하는 2종류의 어드레스 배선(워드선, 비트선)에 각각 전류를 흐르게 해서, 각 어드레스 배선에 의해 발생하는 전류 자계를 이용하여, 어드레스 배선의 교점에 있는 자기 기억 소자의 자성층의 자화를 반전하여 정보의 기록을 행하는 것이다. 또, 정보의 판독출력(讀出) 시에는, 자기 기억 소자의 기억층의 자화 방향에 따라 저항이 변화하는 자기 저항 효과(MR 효과)를 이용한다.
일반적인 MRAM의 모식도(사시도)를 도 1에 도시한다.
실리콘 기판 등의 반도체 기판(110)의 소자 분리층(102)에 의해 분리된 부분에, 각 메모리셀을 선택하기 위한 선택용 트랜지스터를 구성하는 드레인 영역(108), 소스 영역(107) 및 게이트 전극(101)이 각각 형성되어 있다. 또, 게이트 전극(101)의 위쪽에는, 도면에서 전후 방향으로 연장하는 워드선(105)이 설치(設; provide)되어 있다.
드레인 영역(108)은, 도면에서 좌우의 선택용 트랜지스터에 공통이 되도록 형성되어 있고, 이 드레인 영역(108)에는, 배선(109)이 접속되어 있다.
워드선(105)과, 이 워드선(105)의 위쪽에 배치되고 도면에서 좌우 방향으로 연장하는 비트선(106) 사이에, 자화 방향이 반전되는 기억층을 가지는 자기 기억 소자(103)가 배치되어 있다. 이 자기 기억 소자(103)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다. 또, 자기 기억 소자(103)는, 수평 방향의 바이패스선(111) 및 상하 방향의 컨택트층(104)을 거쳐서, 소스 영역(107)에 전기적으로 접속되어 있다. 워드선(105) 및 비트선(106)에 각각 전류를 흐르게 하는 것에 의해, 전류 자계를 자기 기억 소자(103)에 인가하며, 이것에 의해 자기 기억 소 자(103)의 기억층의 자화 방향을 반전시켜, 정보의 기록을 행할 수가 있다.
그리고, MRAM 등의 자기 메모리에 있어서, 기록된 정보를 안정적으로 기억하기 위해서는, 정보가 기록된 자성층(기억층)이, 일정한(constant) 보자력(保磁力)을 가지고 있는 것이 필요하다. 한편, 기록된 정보를 덮어쓰기(書換; overwrite) 위해서는, 어드레스 배선에 특정량의 전류를 흐르게 할 필요가 있다. 그런데 , MRAM을 구성하는 소자의 미세화에 따라서, 어드레스 배선도 가늘어지기 때문에, 충분한 전류를 흐르게 하는 것이 어렵다.
그래서, 보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리가 주목받고 있다(예를 들면, 일본 공개특허공보(特開) 제2003-17782호 참조). 스핀 주입에 의한 자화 반전은, 자성체를 통과해서 스핀편극한 전자를, 다른 자성체에 주입하는 것에 의해, 다른 자성체에 토크를 발생시키고, 자화 반전을 일으키게 하는 것이다.
예를 들면, 거대 자기 저항 효과 소자(GMR 소자)나 자기 터널 접합 소자(MTJ 소자)에 대해서, 그의 막면(膜面)에 수직인 방향으로 전류를 흐르게 하는 것에 의해, 이들 소자의 적어도 일부의 자성층의 자화 방향을 반전시킬 수가 있다.
그리고, 스핀 주입에 의한 자화 반전은, 소자가 매우 작더라도, 전류를 증가시키지 않고 자화 반전을 실현할 수 있다는 이점을 가진다.
상술한 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리의 모식도(schematic view)를 도 2 및 도 3에 도시한다. 도 2는 사시도, 도 3은 단면도이다.
실리콘 기판 등의 반도체 기판(60)의 소자 분리층(52)에 의해 분리된 부분에, 각 메모리셀을 선택하는데 사용되는 선택용 트랜지스터를 구성하는 드레인 영역(58), 소스 영역(57) 및 게이트 전극(51)이 각각 형성되어 있다. 게이트 전극(51)은, 도 2에서 전후 방향으로 연장하는 워드선으로서도 기능한다.
드레인 영역(58)은, 도 7에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(58)에는, 배선(59)이 접속되어 있다.
그리고, 소스 영역(57)과, 이 소스 영역(57)의 위쪽에 배치되고 도 2에서 좌우 방향으로 연장하는 비트선(56)과의 사이에, 스핀 주입에 의해 자화 방향이 반전되는 기억층을 가지는 기억 소자(53)가 배치되어 있다.
이러한 기억 소자(53)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다. 도면에 도시하는 바와 같이, 자성층(61 및 62)이 설치되어 있으며, 2층의 자성층(61, 62)중, 한쪽의 자성층을 자화 방향이 고정된 자화 고정층으로 하고, 다른쪽의 자성층을 자화 방향이 변화하는 자화 자유층 즉 기억층으로 한다.
기억 소자(53)는, 비트선(56)과 소스 영역(57)에, 각각 상하의 컨택트층(54)을 거쳐서 접속되어 있다. 이것에 의해, 기억 소자(53)에 전류를 흐르게 하여, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
이와 같은 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리인 경우, 도 1에 도시한 일반적인 MRAM과 비교하여, 디바이스 구조를 단순화 할 수 있는 특징도 가진다.
또, 스핀 주입에 의한 자화 반전을 이용하는 것에 의해, 외부 자계에 의해 자화 반전이 영향을 받는 일반적인 MRAM과 비교하여, 소자 사이즈가 작아지더라도, 기입(書入; write; 써넣음) 전류가 증가하지 않는 이점이 있다.
MRAM의 경우에는, 기억 소자와는 별도로 기입 배선(워드선이나 비트선)을 설치하고, 기입 배선에 전류를 흐르게 하여 발생하는 전류 자계에 의해, 정보의 기입(기록)을 행하고 있다. 그 때문에, 기입 배선에, 기입에 필요로 하는 충분히 큰 전류를 흐르게 할 수가 있다.
한편, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리에 있어서는, 기억 소자에 흐르게 하는 전류에 의해 스핀 주입을 행해서, 기억층에서 자화 방향을 반전시킬 필요가 있다.
상술한 바와 같이, 기억 소자에 직접 전류를 흐르게 하여 정보의 기입(기록)을 행하기 때문에, 기입을 행할(기입용) 메모리 셀을 선택하기 위해서, 기억 소자를 선택 트랜지스터와 접속해서 기입을 위한 메모리 셀을 구성한다. 여기서, 기억 소자에 흐르는 전류는, 선택 트랜지스터에 흐르게 하는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기로 제한된다.
이 때문에, 선택 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있으며, 스핀 주입 효율을 개선하여, 기억 소자에 흐르게 하는 전류를 저감시킬 필요가 있다.
또, 판독출력 신호를 크게 하기 위해서는, 큰 자기 저항 변화율(magnetoresistive change rate)을 확보할 필요가 있으며, 그러기 위해서는 기억층의 양측에 접해 있는 중간층을 터널 절연층(터널 장벽층)으로 한 기억 소자를 제 공하는 것이 효과적이다.
상술한 바와 같이 중간층으로서 터널 절연층을 이용한 경우에는, 터널 절연층이 절연 파괴(dielectric breakdown)되는 것을 방지하기 위해서, 기억 소자에 흐르게 하는 전류량에 제한이 생긴다. 이러한 관점으로부터도, 스핀 주입시의 전류를 억제할 필요가 있다.
따라서, 스핀 주입에 의해 기억층의 자화 방향을 반전시키는 구성의 기억 소자에서는, 스핀 주입 효율을 개선하여, 필요로 하는 전류를 줄일 필요가 있다.
강자성체의 자화 방향이 시간적으로 변화하는 경우에는, 그 움직임을 방해하려고 하는 작용이 강자성체의 자화에 작용한다.
이 작용의 크기(magnitude)는, 길버트 댐핑 상수(Gilbert damping constant)로 표현된다.
스핀 주입에 의해서 기억층의 자화 방향을 반전시키는 경우에는, 이 작용을 상회하는 큰 토크를 기억층에 인가할 필요가 있다.
즉, 길버트 댐핑 상수가 큰 경우에는, 그만큼 큰 전류를 기억층에 흐르게 할 필요가 있다.
그러나, 길버트 댐핑 상수는, 강자성 재료에 의해서 정해진 값을 가질 뿐만 아니라, 인접하는 층의 상태에 따라 그 값이 증가하는 경우가 있다.
강자성체로부터 인접하는 금속층으로 전류가 흐르는 경우나, 강자성체의 자 화가 움직이고 있는 경우에는, 인접하는 금속층에 스핀류(spin current)가 흐른다.
그리고, 이 스핀류가 금속층 내에서의 스핀 확산(散亂; diffusion)에 의해서 소실되는 경우, 그 반작용(反作用)으로서, 강자성체의 자화 운동이 억제되어, 즉 길버트 댐핑 상수가 증가한다.
이 현상은 스핀 펌핑(spin pumping)이라 지칭된다.
이 스핀 펌핑 현상은, 예를 들면 Phys. Rev. B, 66,104413(2002)나, Jpn.J.Appl.Phys., 40,580(2001)에 있어서, 자세하게 실험적인 실증(實證)이 이루어져 있다.
이와 같이, 스핀 주입에 의해서 기억층의 자화 방향을 반전시키는 기억 소자에 있어서, 기억층에 인접하는 금속층에 의존하여 길버트 댐핑 상수가 증가하며, 그 결과, 자화 반전에 필요한 전류(반전 전류)가 증대해 버린다고 하는 문제점이 있었다.
또, 반전 전류를 감소시키기 위해서는, 기억층의 소자 사이즈 및 포화 자화를 가능한 한 작게 하는 것이 바람직하다.
그런데, 기억층의 소자 사이즈 및 포화 자화를 작게 하면, 기억 소자의 열 안정성이 감소하여, 동작이 불안정해질 수 있는 문제점이 있었다.
상술한 문제의 해결을 위해서, 스핀 펌핑 현상의 발생을 억제할 수 있음과 동시에, 충분한 열 안정성을 가지는 기억 소자 및, 이러한 기억 소자를 가지는 메모리를 제공하는 것이 바람직하다.
본 발명의 실시예에 따라, 기억층, 자화 고정층, 스핀 장벽층 및 스핀 흡수층을 구비하는 기억 소자가 제공된다. 기억층은, 정보를 자성체의 자화 상태에 따라 기억한다. 자화 고정층은 이 기억층에 대해서, 터널 절연층을 사이에 두고 설치된다. 스핀 장벽층은 스핀편극한 전자의 확산을 억제하며, 자화 고정층과는 반대측에 설치된다. 스핀 흡수층은, 스핀 펌핑 현상을 일으키는 비자성 금속층으로 이루어지며, 스핀 장벽층의 기억층과는 반대측에 설치된다. 적층(積層; layering) 방향으로 전류를 흐르게 하여 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해진다. 스핀 장벽층은, 산화물, 질화물, 불화물에서 선택되는 적어도 1종의 재료를 포함한다.
본 발명의 1실시예에 따르면, 자성체의 자화 상태에 따라 정보를 기억하는 기억층을 가지는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하는 메모리가 제공된다. 이 기억 소자는 상기 본 발명의 실시예에 따른 기억 소자의 구성이며, 2종류의 배선의 교점 부근, 혹은 2종류의 배선 사이에 기억 소자가 배치되며, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흘러서, 스핀편극한 전자가 주입되는 것이다.
본 발명의 실시예에 따른 기억 소자는 정보를 자성체의 자화 상태에 따라 보존유지하는 기억층을 가지고, 이 기억층에 대해서, 터널 절연층이 사이에 끼고 자화 고정층이 설치되고, 적층 방향으로 전류를 흐르게 하여 스핀편극한 전자를 주입하는 것에 의해, 기억층의 자화 방향이 변화해서, 기억층에 대해서 정보의 기록이 행해진다. 따라서, 적층 방향으로 전류를 흐르게 하여 스핀편극한 전자를 주입하는 것에 의해서 정보의 기록을 행할 수가 있다.
또, 기억층의 자화 고정층과는 반대측에, 스핀 펌핑 현상을 억제하는 스핀 장벽층이 설치되고, 이 스핀 장벽층이, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료로 구성되어 있으므로, 스핀 장벽층에 의해서 스핀 펌핑 현상의 발생을 억제할 수가 있다. 이것에 의해, 기억층의 자화를 반전시키기 위해서 필요한 전류를 저감해서, 스핀 주입 효율을 향상시키는 것이 가능하게 된다. 또, 스핀 장벽층을 설치하는 것에 의해, 기억층의 열 안정성을 향상시킬 수 있기 때문에, 기억층에 기록된 정보를 안정하게 보존유지할 수가 있다. 또, 스핀 장벽층의 기억층과는 반대측에, 스핀 펌핑 현상을 일으키는 비자성 금속층으로 이루어지는 스핀 흡수층이 설치되어 있는 것에 의해, 스핀 장벽층만 설치된 구성과 비교하여, 기억층의 자화를 반전시키기 위해서 필요한 전류를 더욱더 저감해서, 스핀 주입 효율을 향상시키는 것이 가능하게 된다.
본 발명의 실시예에 따른 메모리는, 정보를 자성체의 자화 상태에 따라 기억하는 기억층을 가지는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자는 상술한 본 발명의 실시예에 따른 기억 소자의 구성이며, 2종류의 배선의 교점 부근, 혹은 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통해서 기억 소자에 적층 방향의 전류가 흘러서, 스핀 편극한 전자가 주입되는 것인 것에 의해, 2종류의 배선을 통해서 기억 소자의 적층 방향으로 전류를 흐르게 하여 스핀 주입에 의한 정보의 기록을 행할 수가 있다.
스핀 주입에 의해 기억 소자의 기억층의 자화 방향을 반전시키기 위해서 필 요한 전류량(임계값 전류)을 감소시킬 수가 있다.
또, 기억 소자의 기억층에 기록된 정보를 안정적으로 기억할 수가 있다.
본 발명의 실시예에 따르면, 스핀 주입 효율을 향상시켜서, 정보의 기록에 필요한 전류량을 감소시킬 수가 있다.
그 결과, 메모리 전체의 소비 전력을 저감할 수가 있다.
따라서, 종래의 통상적인 메모리에 비해 저소비 전력의 메모리를 실현하는 것이 가능하게 된다.
또, 기억 소자의 기억층이 충분한 열 안정성을 가지기 때문에, 기억 소자의 정보 보존유지 특성이 우수하다.
또, 정보의 기록에 필요한 전류량을 저감할 수 있기 때문에, 전류를 흐르게 하여 정보를 기록하는 동작 영역을 확대하는 것이 가능해져, 동작 마진을 넓게 확보하는 것이 가능하게 된다. 따라서, 안정하게 동작하며, 신뢰성이 높은 메모리를 실현할 수가 있다.
우선, 본 발명의 구체적인 실시예의 설명에 앞서서, 본 발명의 개요에 대해서 설명한다.
본 발명의 실시예에 따라, 전술한 스핀 주입에 의해, 기억 소자의 기억층의 자화 방향을 반전시켜서, 정보를 기록한다. 기억층은 강자성층 등의 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화 방향)에 따라 기억한다.
스핀 주입에 의해 자성층의 자화 방향을 반전시키는 기본적인 동작은, 거대 자기 저항 효과 소자(GMR 소자) 또는 자기 터널 접합 소자(MTJ 소자)로 이루어지는 기억 소자에 대해서, 그의 막면에 수직인 방향으로, 어떤 임계값 이상의 전류를 흐르게 하는 것이다. 이 때, 전류의 극성(방향)은, 반전된 자화의 방향에 의존한다.
이 임계값보다도 절대값이 작은 전류를 흐르게 한 경우에는, 자화 반전을 일으키지 않는다./
또, 본 발명에서는, 전술한 선택 트랜지스터의 포화 전류값을 고려하여, 기억층과 자화 고정층과의 사이의 비자성 중간층으로서 절연체로 이루어지는 터널 절연층을 이용해서 자기 터널 접합(MTJ) 소자를 구성한다.
터널 절연층을 이용해서 자기 터널 접합(MTJ) 소자를 구성하는 것에 의해, 비자성 도전층을 이용해서 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있고, 판독출력 신호 강도를 크게 할 수가 있다.
스핀 주입에 의해서 자성층의 자화 방향을 반전시킬 때, 요구되는 전류는, 수학식 1에 의해 특징지어진다(예를 들면, F.J. Albert외 저(著), Appl.Phys.Lett.,77, p.3809, 2000년 등을 참조).
Figure 112007084108417-PAT00001
Figure 112007084108417-PAT00002
수학식 1에 있어서, Ic0은, 절대 영도(absolute zero temperature)에서, 기억층의 자화가 스핀 주입에 의해 세차 운동(歲差運動; precessional motion)을 시작하는 전류값에 상당하고, 실제의 반전 전류의 크기를 상대적으로 결정한다.
기억 소자의 동작 마진을 넓게 확보해서, 기억 소자를 안정하게 동작시키기 위해서는, 이 Ic0을 작게 하는 것이 필요하게 된다.
Ic0을 작게 하는 것에 의해, 기억 소자 및 메모리 전체의 소비 전력을 저감하는 것이 가능하게 된다.
또, Ic0을 작게 하는 것에 의해, 포화 전류값이 작은, 즉 게이트폭이 작은 선택 트랜지스터를 사용하는 것이 가능하게 되기 때문에, 메모리 셀의 미세화를 도모하여, 메모리의 집적도를 높일 수가 있다. 이것에 의해, 메모리의 소형화나 기억 용량의 증대를 도모할 수가 있다.
전술한 수학식 1에 있어서, 길버트 댐핑 상수α와 Ic0는, 비례 관계에 있다.
즉, 전술한 스핀 펌핑 현상에 의해서 길버트 댐핑 상수α가 증가해 버린 경우에는, 동시에 Ic0도 증가한다.
이것은, 동작 마진을 넓게 확보하는 것에 반(反; against)하고 있기 때문에, 실제의 기억 소자에서는, 스핀 펌핑 현상을 억제하여, Ic0의 증대가 일어나지 않도 록 하는 것이 중요하다. Ic0는, 수학식 1을 참조해서, 기억층의 포화 자화 Ms 및 체적 V를 낮춤으로써 감소될 수 있다.
그런데, 기억 소자에 기록된 정보를 기억하기 위해서는, 기억층의 열 안정성의 지표(파라미터) Δ를, 특정 상수값(constant value)으로, 혹은 그보다 높은 값으로 유지하는 것이 필요하다. 일반적으로, 이 열 안정성의 지표Δ는, 60이상, 보다 바람직하게는, 70이상인 것이 바람직하다.
이 열 안정성의 지표Δ는, 다음 식으로 표현된다.
Figure 112007084108417-PAT00003
여기서, k는 볼츠만 상수(Boltzmann constant), T는 온도이다.
상기 식(1)로부터 알 수 있는 바와 같이, 포화 자화 Ms, 체적 V를 내리면, 열 안정성의 지표Δ가 떨어진다.
이와 같이, Ic0의 저감과 Δ의 향상은 트레이드오프(trade-off) 관계에 있기 때문에, 양쪽이 요구되는 특성을 만족시키도록, 기억 소자를 구성할 필요가 있다.
MTJ 소자나 GMR 소자 등의 자기 저항 효과 소자에 의해서 기억 소자를 구성할 때, 통상, 기억층의 자화 고정층의 반대측에는, 기억 소자에 전류를 흐르게 하기 위한 전극층 등의 비자성 금속층이 접속되어 있다.
이와 같은 비자성 금속층으로서는, 하부 전극층, 상부 전극층, 하지 금속층(下地金屬層; metal underlayer)이나, 소위 캡층 등을 들 수 있다.
이와 같은 비자성 금속층이 기억층과 직접 접하고 있으면, 계면 확산에 의 해, 비자성 금속층의 구성 원소가 기억층의 강자성체로 확산해서, 기억층의 강자성체가 본래 가지고 있는 특성이 열화(劣化; degrade)된, 특성 열화 영역을 형성할 수 있다. 특히, 상술한 하부 전극층, 상부 전극층, 하지 금속층이나, 소위 캡층 등은, 기억층과 비교하여 두껍게(막두께로 2배 내지 수배 정도) 형성하고 있기 때문에, 확산하는 비자성 금속 원소의 양이 많아지고 있다.
이와 같이 기억층에 특성 열화 영역을 일으키면, 기억층의 자성 재료로서의 특성이 손상되어, MR비나 Ms 등이 열화된다.
그리고, 이와 같이 MR비나 Ms값 등이 열화되면, 기억 소자에 기록된 정보를 판독출력하는 것이 어렵게 되거나, 기억층의 열 안정성의 지표Δ가 저하해서, 기억 소자가 열적으로 불안정하게 되어, 기억 소자로서 바람직하지 않다.
따라서, 기억층과 비자성 금속층과의 사이의 확산에 의한 특성 열화 영역이, 기억층내에 발생하지 않는 것이 바람직하다.
여러가지 검토를 행한 결과, 기억층에 대해서 자화 고정층과는 반대측에, 스핀편극한 전자의 확산을 억제하는 스핀 장벽층을 설치하고, 기억층과 비자성 금속층 사이를 이 스핀 장벽층으로 분리하는 것에 의해, 전술한 스핀 펌핑 현상을 억제시킬 수 있다. 따라서 스핀 주입 효율을 향상시키는 것이 가능하게 됨과 동시에, 상술한 특성 열화 영역의 발생을 억제해서, 기억층의 강자성체의 본래의 특성이 획득된다는 점을 발견했다.
또, 스핀 장벽층에 대해서, 기억층과는 반대쪽 스핀 장벽측에, 스핀 펌핑 현상을 일으키는 비자성 금속층으로 이루어지는 스핀 흡수층을 설치하는 것에 의해, Ic0이 더욱더 감소한다.
그래서, 본 발명의 실시예에 따라, 기억층에 대해서 자화 고정층과는 반대측에, 스핀편극한 전자의 확산을 억제하는 스핀 장벽층을 설치하고, 이 스핀 장벽층에 대해서 기억층과는 반대측에, 스핀 펌핑 현상을 일으키는 비자성 금속층으로 이루어지는 스핀 흡수층을 설치하여, 기억 소자를 구성한다.
또, 본 발명의 실시예에 있어서, 스핀 장벽층은, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료로 구성한다.
즉, 스핀 장벽층을, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료, 또는 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료를 주성분으로 해서, 소량의 다른 원소(예를 들면, 금속 원소 등)가 첨가된 재료에 의해서 구성한다.
이와 같이, 스핀 장벽층이 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료로 구성되는 것에 의해, 스핀 장벽층이 기본적으로 절연된다.
구체적으로는, 예를 들면 마그네슘이나 알루미늄 등의 산소나 질소와의 친화력(親和力; affinity)이 강한 원소를 이용한, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄 등을 사용할 수 있다.
또, 그 밖에도, SiO2, Bi2O3, MgF2, ZnO, Ta2O5, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 재료를 이용할 수도 있다.
또한, 기억층과 자화 고정층과의 사이의 터널 절연층과 동일한 재료를 사용해서, 스핀 장벽층을 형성해도 좋다.
이와 같이, 기억층에 대해서 자화 고정층과는 반대측에 접하도록, 스핀편극한 전자의 확산을 억제하는 스핀 장벽층을 설치하는 경우, 전술한 스핀 펌핑 현상을 억제시켜, 스핀 주입 효율을 향상시키는 것이 가능하게 된다.
또, 기본적으로 절연성인 스핀 장벽층에 의해서, 기억층과 비자성 금속층과의 사이의 확산에 의한 특성 열화 영역의 발생을 억제할 수 있기 때문에, 기억층의 강자성체가 본래 가지고 있는 특성을 발휘시키는 것이 가능하게 된다.
이것에 의해, 특성 열화 영역에 의한 MR비의 열화를 억제해서, 판독출력의 결과(output)를 개선할 수 있으므로, 예를 들면 스핀 주입 효율이 극대값을 나타내는 바와 같은 얇은 기억층을 설정하는 것도 가능하게 된다. 즉, MR비 등의 특성 열화를 수반하지 않고, 스핀 주입 효율을 높이고, Ic0을 작게 할 수가 있다.
또, 특성 열화 영역의 발생을 억제할 수 있기 때문에, 그 만큼 기억층의 막두께를 얇게 하는 것이 가능하게 된다.
또, 터널 절연층의 재료로서, 특히 산화 마그네슘(MgO)을 이용하기 때문에, 지금까지 일반적으로 이용되어 온 산화 알루미늄을 이용한 경우보다도, 자기 저항 변화율(MR 비)을 크게 할 수가 있다.
일반적으로, 스핀 주입 효율은 MR비에 의존하고, MR비가 클수록, 스핀 주입 효율(η)이 향상되고, 자화 반전 전류 밀도를 저감할 수가 있다.
따라서, 중간층을 구성하는 터널 절연층의 재료로서 산화 마그네슘을 이용하는 것에 의해, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있어, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신호 강도를 크게 할 수가 있다.
이것에 의해, 충분한 MR비(TMR비)를 확보해서, 스핀 주입에 의한 기입 임계값 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수가 있다. 또, 판독출력 신호 강도를 증가시킬 수 있다.
터널 절연층을 산화 마그네슘(MgO)막으로 형성하는 경우에는, MgO막이 결정화(結晶化)되어 있어, 001 방향으로 결정 배향성을 유지하는 것이 바람직하다.
터널 절연층에 산화 마그네슘을 이용한 경우에, 우수한 MR 특성을 얻기 위해서는, 일반적으로 어닐(annealing) 온도를 300℃ 이상, 바람직하게는 340℃ 내지 380℃의 높은 온도로 하는 것이 요구된다. 이러한 온도는 종래 기술에서 중간층에 이용되고 있는 산화 알루미늄의 경우의 어닐 온도 범위(250℃ 내지 280℃)와 비교하여, 고온으로 되어 있다.
이것은, 산화 마그네슘의 적정한 내부 구조나 결정 구조를 형성하기 위해서는, 높은 온도가 필요하게 되기 때문이다.
이 때문에, 기억 소자의 강자성층에도, 이 높은 온도의 어닐에 내열성(heat resistance)이 없는 강자성 재료를 기억 소자의 강자성층으로 사용한다면,우수한 MR 특성을 얻을 수 없지만, 본 발명의 실시예에 따르면, 스핀 장벽층을 설치하는 것에 의해서, 기억층을 구성하는 강자성층으로의 확산이 억제되어, 기억층의 내열성이 향상되므로, 340℃ 내지 400℃의 어닐에도 기억층의 자기 특성이 열화하는 일없이 견딜 수 있게 된다.
또, 기억 소자에 충분한 기입 전류를 흐르게 하기 위해서는, 터널 절연층(터널 장벽층)의 면적 저항값을 작게 할 필요가 있다.
터널 절연층의 면적 저항값은, 스핀 주입에 의해 기억층의 자화 방향을 반전시키기 위해서 필요한 전류 밀도를 얻는 관점에서, 수십 Ω㎛2 정도 이하로 제어할 필요가 있다.
그리고, MgO막으로 이루어지는 터널 절연층에서는, 면적 저항값을 상술한 범위로 하기 위해서, MgO막의 막두께가 1.5㎚ 이하일 필요가 있다.
기억층과 자화 고정층과의 사이의 터널 절연층의 재료로서, 산화 마그네슘 이외에도, 예를 들면 산화 알루미늄, 질화 알루미늄, SiO2, Bi2O3, MgF2, CaF, SrTiO2, AlLaO3, Al-N-O 등의 각종 절연체, 유전체, 반도체를 이용해서 구성할 수도 있다.
또, 기억층의 자화 방향을, 작은 전류로 용이하게 반전할 수 있도록, 기억 소자를 작게 하는 것이 바람직하다. 바람직하게는, 기억 소자의 면적을 0.04㎛2 이하로 한다.
기억층은, 통상, 주로 Co, Fe, Ni 등의 강자성 재료로 구성되고, 이들의 2종 이상의 합금을 하나의 층으로 해서, 이러한 층이 적층된 상태로 기억층이 형성된다.
각 강자성층에는, 포화 자화량 등의 자기 특성이나, 결정 구조(결정질, 미세 결정 구조, 비결정 구조)의 제어를 위해서 합금 원소가 첨가된다. 예를 들면, CoFe 합금, CoFeB 합금, Fe 합금 또는 NiFe 합금을 주성분으로 해서, Gd 등의 자성 원소나, 다른 원소로서, B, C, N, Si, P, Al, Ta, Mo, Cr, Nb, Cu, Zr, W, V, Hf, Gd, Mn, Pd가 1종 또는 복수 첨가된 재료를 이용할 수가 있다. 또, 예를 들면 Co에 Zr, Hf, Nb, Ta, Ti에서 선택되는 1종류 이상의 원소를 첨가하여 구해진 비결정 재료, CoMnSi, CoMnAl이나 CoCrFeAl 등의 호이슬러(Heussler) 재료를 이용할 수가 있다.
또한, 기억층을 구성하는 강자성층에 CoFeB 합금을 이용하는 경우에는, 충분한 자화량과 연자기(soft magnetic) 특성 확보의 관점에서, 기억층의 강자성 성분인 Co와 Fe의 합계의 함유 비율은, 60원자% 이상인 것이 바람직하다.
Co와 Fe의 합계의 함유 비율이 60원자% 이하로 되면, 강자성층으로서의 포화 자화량 및 보자력이 얻어지지 않는다. 또, 일반적으로 CoFe의 비율은 Co:Fe가 90:10 내지 40:60의 범위에 있을 때 자기 이방성 분산(magnetic anisotropy dispersion)이 적당하게 억제된, 만족할만한 연자기 특성을 얻는다.
또, 복수의 재료 또는 조성 범위가 다른 복수의 강자성층을 직접 적층시켜서 기억층을 구성하는 것도 가능하다. 또, 강자성층과 연자성층을 적층시키거나, 연자성층을 거쳐서 복수층의 강자성층을 적층시키거나 하는 것도 가능하다. 이와 같이 적층시킨 경우에도, 본 발명의 실시예에 따른 유리한 결과가 얻어진다.
또, 본 발명의 실시예에 따라, 비자성층을 거쳐서 2층 이상의 강자성층을 적층하여 기억층을 구성하는 경우, 기억층의 포화 자화 Ms를 저감시킬 수 있고, 이것 에 의해 전류의 임계값 Ic0을 저감할 수가 있다.
이 비자성층의 재료로서는, 바람직하게는 Ti, Ta, Nb, Cr을 사용할 수 있으며, 이들 원소 단독으로 또는 합금으로 이용할 수가 있다.
또한, 마찬가지 효과가 얻어지는 것이라면, 그 밖의 어떠한 비자성 원소를 이용해도 좋다. 예를 들면, Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Pd, Pt, Zr, Hf, W, Mo 등도 이용할 수 있다.
예를 들면, 기억층의 강자성층의 주성분이 CoFeB이며, 비자성층에 Ti, Ta, Nb, Cr 중의 1종 이상의 비자성 원소를 이용하는 경우에는, 바람직하게는, 기억층 전체에 있어서 차지하는 비자성 원소의 함유량이 1원자% 이상 20원자% 이하로 되도록, 비자성층의 막두께를 설정한다.
함유량이 적으면(비자성층이 얇으면) 포화 자화를 저감하는 효과가 작아짐과 동시에, 비자성층 위에 강자성층을 양호한 상태로 증착(deposit)하는 것이 곤란하게 된다.
함유량이 많으면(비자성층이 두꺼우면) 포화 자화는 작아지지만, 기억 소자의 MR비도 작아지기 때문에 판독출력이 곤란하게 된다.
이들의 경우에는, 주로 기억층의 포화 자화 Ms를 저하시킬 목적으로, 기억층에 비자성 원소를 함유시켰지만, 나아가서는, 열 안정성의 지표Δ를 향상시킬 목적으로, MgO, Ta2O3, Al2O3 등의 산화물을 기억층의 적층 구조중에 삽입할 수도 있다.
이 때, 기억층의 저항값이 너무 커지지 않도록, 각 산화물층의 두께는, 0.5 ㎚ 이하인 것이 바람직하다.
물론, 포화 자화 Ms를 저하시키는 비자성 원소 첨가와, 열 안정성의 지표Δ를 향상시키는 산화물 첨가를, 동시에 행하는 것도 가능하다는 점이 이해되어야 한다.
또한, 비자성층을 거쳐서 2층 이상의 강자성층을 적층하는 대신에, 기억층의 강자성체에 비자성 원소를 함유시킬 수 있다. 이러한 구성에서도, 마찬가지로 기억층의 포화 자화 Ms를 저감시킬 수 있고, 결과적으로 전류의 임계값 Ic0을 저감할 수가 있다.
이와 같은 구성의 기억층은, 예를 들면 강자성 재료와 비자성 원소를 함유하는 타겟을 사용하거나, 비자성 원소를 코스퍼터링(co-sputtering)에 의해 강자성 재료에 혼입시키거나 하는 것에 의해, 형성하는 것이 가능하다.
이 경우의 비자성 원소의 함유량도, 적층하는 경우와 유사한 방식으로 설정한다.
기억층의 강자성체에 비자성 원소를 함유시키는 구성으로 한 경우에는, 터널 절연층과 기억층과의 계면 부근에도 비자성 원소가 분포하기 위해서, 이것이 MR비를 내릴 수 있다.
즉, MR비의 관점에서 보면, 동일한 함유량이면, 강자성층과 비자성층과의 적층 구조가 유리하다.
스핀 장벽층에 대해서, 기억층과는 반대측에 설치되는 스핀 흡수층에는, 비 자성 금속 재료를 이용한다.
본 발명의 실시예에 따라, 만일, 이 스핀 흡수층이 직접 기억층에 접해 있던 경우에, 스핀 펌핑 현상에 의해서, 기억층의 길버트 댐핑 상수를 증가시키도록 선택한 재료를 이용해서, 스핀 흡수층을 구성한다.
스핀 흡수층이 기억층과 직접 접해 있는 경우에는, 스핀 펌핑 현상을 일으키는 것이지만, MgO 등으로 이루어지는 스핀 장벽층에 의해서 기억층으로부터 분리된 경우에는, 스핀 펌핑 현상이 발생하지 않으며, 나아가서는, 이유는 명확하지 않지만, 스핀 흡수층을 설치하지 않는 경우에 비해 Ic0이 감소한다.
이와 같은 재료로서는, 대표적인 것으로서 Pt, Pd, Ru, Au를 들 수 있지만, 동일한 효과를 가지는 재료라면 어떠한 것을 이용해도 상관없다. 전술한 재료는, 짧은 스핀 확산 길이를 가지지만, 마찬가지로 스핀 확산 길이가 짧은 재료를 사용하는 것이 가능하다.
또, 바람직하게는, 스핀 흡수층의 두께를, 스핀 흡수층을 구성하는 재료의 스핀 확산 길이보다도 크게 한다. 스핀 흡수층의 두께가 스핀 확산 길이보다도 작으면 스핀을 충분히 흡수할 수 없기 때문에, 스핀 흡수층을 설치하는 효과가 작아진다.
본 발명의 실시예에 따라, 기억 소자가, 1방향의 이방성(anisotropy)을 가지고 있는 자화 고정층을 가지는 것이 바람직하며, 기억층은 1축 이방성을 가지고 있는 것이 바람직하다.
또, 자화 고정층 및 기억층의 막두께는, 각각 1㎚ 내지 40㎚ 및, 1㎚ 내지 10㎚인 것이 바람직하다.
기억 소자의 그 밖의 구성은, 스핀 주입에 의해 정보를 기록하는 종래 기술의 기억 소자의 구성과 마찬가지로 할 수가 있다.
자화 고정층은, 강자성층만에 의해, 또는 반강자성층과 강자성층의 반강자성 결합을 이용하여, 자화 방향을 고정한다.
또, 자화 고정층은, 단층의 강자성층으로 이루어지는 구성, 또는 복수층의 강자성층이 비자성층을 거쳐서 적층된 적층 강자성 구조로 한다. 자화 고정층을 적층 강자성 구조로 했을 때에는, 자화 고정층의 외부 자계에 대한 감도를 저하시킬 수 있기 때문에, 외부 자계에 의한 자화 고정층의 불필요한 자화 변동을 제어하여, 기억 소자를 안정하게 동작시킬 수가 있다. 또, 각 강자성층의 막두께를 조정할 수 있어, 자화 고정층으로부터의 누설 자계를 감소시킬 수 있다.
적층 강자성 구조의 자화 고정층을 구성하는 강자성층의 재료로서는, Co, CoFe, CoFeB 등을 이용할 수가 있다. 또, 비자성층의 재료로서는, Ru, Re, Ir, Os 등을 이용할 수가 있다.
반강자성층의 재료로서는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe2O3 등의 자성체를 들 수가 있다.
또, 이들 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가해서, 자기 특성을 조정하거나, 그 밖 의 결정 구조나 결정성이나 물리적 특징의 안정성 등의 각종 물성을 조정할 수가 있다.
기억 소자는 기억층이 자화 고정층의 위 혹은 아래에 배치된 구성을 가진다.
또한, 기억 소자의 기억층에 기록된 정보를 판독출력하는 방법으로서는, 기억 소자의 기억층에 얇은 절연막을 거쳐서, 정보의 기준 역할을 하는 자성층을 설치하고, 절연층을 거쳐서 흐르는 강자성 터널 전류에 의해서 판독출력해도 좋으며, 자기 저항 효과에 의해 판독출력해도 좋다.
계속해서, 본 발명의 구체적인 실시예에 대해서 설명한다.
본 발명의 실시예에 따른 메모리의 개략 구성도(사시도)를 도 4에 도시한다.
이 메모리는, 서로 직교하는 2종류의 어드레스 배선(예를 들면, 워드선과 비트선)의 교점 부근에, 자화 상태에 기반하여 정보를 기억할 수 있는 기억 소자가 배치되어 이루어진다.
구체적으로, 실리콘 기판 등의 반도체 기판(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7) 및 게이트 전극(1)이, 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 도면에서 전후 방향으로 연장하는 한쪽의 어드레스 배선(예를 들면 워드선)을 겸하고 있다. 드레인 영역(8)은, 도면에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(8)에는, 배선(9)이 접속되어 있다.
그리고, 소스 영역(7)과, 위쪽에 배치된, 도면에서 좌우 방향으로 연장하는 다른쪽의 어드레스 배선(예를 들면 비트선)(6) 사이에, 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 스핀 주입에 의해 자화 방향이 반전되는 강자성층으로 이루어지는 기억층을 가진다.
이 기억 소자(3)는, 2종류의 어드레스 배선(1, 6)의 교점 부근에 배치되어 있다.
이 기억 소자(3)는, 비트선(6)과 소스 영역(7)에, 각각 수직의 컨택트층(4)을 거쳐서 접속되어 있다.
이것에 의해, 2종류의 어드레스 배선(1, 6)을 통해서, 기억 소자(3)에 상하 방향의 전류를 흐르게 하여, 스핀 주입에 의해 기억층의 자화 방향을 반전시킬 수가 있다.
본 실시예의 메모리의 기억 소자(3)의 단면도를 도 5에 도시한다.
도 5에 도시하는 바와 같이, 이 기억 소자(3)는, 스핀 주입에 의해 자화 M1 방향이 반전되는 강자성층(17)으로 이루어지는 기억층(32) 아래에 자화 고정층(31)을 포함한다.
기억층(32)과 자화 고정층(31) 사이에는, 터널 장벽층(터널 절연층)의 역할을 하는 절연층(16)이 설치되고, 기억층(32)과 자화 고정층(31)에 의해, MTJ 소자가 구성되어 있다.
또, 자화 고정층(31) 아래에는 하지층(下地層; underlayer)(11)이 형성되고, 최상층에는 캡층(20)이 형성되어 있다.
또, 자화 고정층(31)은 교환 바이어스 적층 강자성 구조를 가진다.
구체적으로는, 2층의 강자성층(13, 15)이 비자성층(14)을 거쳐서 적층되어 반강자성 결합되어 있으며, 강자성층(13) 아래에 인접해서 반강자성층(12)이 배치되어, 자화 고정층(31)이 구성되어 있다. 강자성층(13)은, 반강자성층(12)에 의해 자화 M13의 방향이 고정되어 있다.
2층의 강자성층(13, 15)이 반강자성 결합되어 있는 것에 의해, 강자성층(13)의 자화 M13가 오른쪽 방향, 강자성층(15)의 자화 M15가 왼쪽 방향으로 향하며, 상기 두 자화는 서로 반대 방향으로 되어 있다.
이것에 의해, 자화 고정층(31)의 각 강자성층(13, 15)으로부터 누설되는 자속이 서로 상쇄(cancel)된다.
기억층(32)의 강자성층(17)의 재료로서는, 특별히 한정은 되지 않지만, 철, 니켈, 코발트의 1종 또는 2종 이상으로 이루어지는 합금 재료를 이용할 수가 있다. 또한, Nb, Zr, Gd, Ta, Ti, Mo, Mn, Cu 등의 전이금속 원소나 Si, B, C 등의 경원소(輕元素)를 함유시킬 수도 있다. 또, 예를 들면 CoFeB/Ta/CoFeB의 적층막과 같은 재료가 다른 복수의 막을 직접 적층해, 기억층(32)를 구성할 수도 있다.
자화 고정층(31)의 강자성층(13, 15)의 재료로서는, 특히 한정은 없지만, 철, 니켈, 코발트의 1종 또는 2종 이상으로 이루어지는 합금 재료를 이용할 수가 있다. 한층 더 Nb, Zr, Gd, Ta, Ti, Mo, Mn, Cu 등의 전이금속 원소나 Si, B, C 등의 경원소를 함유시킬 수도 있다. 또, 예를 들면 CoFe/NiFe/CoFe의 적층막과 같이, 재료가 다른 복수의 막을 직접(비자성층을 거치지 않고) 적층해서, 강자성층(13, 15)을 구성해도 좋다.
자화 고정층(31)의 적층 강자성 구조를 구성하는 비자성층(14)의 재료로서 는, 루테늄, 구리, 크롬, 금, 은 등을 사용할 수 있다.
비자성층(14)의 막두께는, 재료에 따라서 변동하지만, 바람직하게는, 실질적으로 0.5㎚ 내지 2.5㎚의 범위에서 사용한다.
자화 고정층(31)의 강자성층(13, 15)과 기억층(32)의 강자성층(17)의 막두께는, 적당히 조정하는 것이 가능하고, 그 두께는 1㎚ 이상 5㎚ 이하가 적당하다.
본 실시예에서는, 특히 기억 소자(3)의 기억층(32)에 대해서, 자화 고정층(31)과는 반대측, 즉 기억층(32)의 상층에, 스핀편극한 전자의 확산을 억제하는 스핀 장벽층(18), 또 그의 상층에 스핀 흡수층(19)이 설치되어 있다.
스핀 장벽층(18)은, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료로 구성되어 있다.
구체적으로, 스핀 장벽층(18)이, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료, 또는 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료를 주성분으로 해서, 소량의 다른 원소(예를 들면, 금속 원소 등)가 첨가된 재료에 의해서 구성되어 있다.
이와 같이 스핀 장벽층(18)이 설치되어 있는 것에 의해, 기억층(32)의 자화 M1 방향이 반전될 때의 스핀 펌핑 현상이 억제된다.
또, 스핀 흡수층(19) 또는 캡층(20)으로부터 기억층(32)으로의 금속 원소의 확산이 억제된다. 이것에 의해, 기억층(32)의 강자성체가 본래 가지고 있는 특성을 획득할 수 있기 때문에, 기억층(32)의 열 안정성의 지표Δ를 크게 하는 것이 가능하게 된다. 이것에 의해, 기억층(32)의 열 안정성도 향상된다.
또, 스핀 장벽층(18)과 캡층(20) 사이에 스핀 흡수층(19)이 설치되어 있는 것에 의해, 스핀 주입의 효율이 더욱더 향상되고, Ic0을 저감할 수가 있다.
또, 본 실시예에 따라, 중간층인 절연층(16)을, 산화 마그네슘층으로 한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수가 있다.
전술한 바와 같이 MR비를 높게 함으로써, 스핀 주입의 효율을 향상시키고, 기억층(17)의 자화 M1 방향을 반전시키기 위해서 필요한 전류 밀도를 저감할 수가 있다.
본 발명의 실시예에 따른 기억 소자(3)는, 하지층(11)으로부터 캡층(20)까지를 진공 장치내에서 연속적으로 형성하며, 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성하여, 제조할 수 있다.
상술한 본 발명의 실시예에 따르면, 기억층(32)의 자화 고정층(31)과는 반대측에, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료로 구성된, 스핀 장벽층(18)이 설치되어 있으므로, 이 스핀 장벽층(18)에 의해서, 스핀편극된 전자의 확산이 억제된다. 이것에 의해, 기억층(32)에서 스핀 축적이 일어나고, 기억층(32)의 강자성층(17)의 자화 M1 방향이 반전되는 동안 스핀 펌핑 현상이 억제된다.
따라서, 스핀 펌핑 현상에 기인하는, 스핀 주입 효율의 악화를 방지해서, 스핀 주입 효율을 향상시킬 수 있다.
또, 스핀 장벽층(18)에 의해서, 캡층(20)으로부터 기억층(32)으로의 금속 원소의 확산을 억제하여, 기억층(32)의 강자성체가 본래 가지고 있는 특성을 얻을 수 있기 때문에, 기억층(32)의 열 안정성의 지표Δ를 크게 하는 것이 가능하게 된다. 이것에 의해, 기억층(32)의 열 안정성도 향상된다.
기억층(32)의 열 안정성이 향상되는 것에 의해, 기억 소자(3)에 대해서 전류를 흐르게 하여 정보를 기록하는, 동작 영역을 확대하는 것이 가능하게 되고, 동작 마진을 넓게 확보하여, 기억 소자(3)를 안정하게 동작시킬 수가 있다.
따라서, 안정하게 동작하는 신뢰성이 높은 메모리를 실현할 수가 있다.
또, 스핀 장벽층(18)의 기억층(32)과는 반대측에 스핀 흡수층(19)이 설치되어 있는 것에 의해, 스핀 주입의 효율이 더욱더 향상되고, Ic0을 저감할 수가 있다.
본 실시예의 기억 소자(3)에 따르면, 스핀 주입 효율을 향상시키는 것이 가능하게 되기 때문에, 스핀 주입에 의해서 기억층(32)의 자화 M1 방향을 반전시키기 위해서 필요한 전류량을 저감할 수가 있다.
따라서, 기억 소자(3)를 구비한 메모리에 있어서, 소비 전력을 저감할 수가 있다.
도 5에 도시한 기억 소자(3)를 구비하고, 도 4에 도시한 바와 같은 구성의 메모리를 제조할 때에, 일반의 반도체 MOS 형성 프로세스를 적용할 수 있다고 하는 이점을 가지고 있다.
따라서, 본 실시예의 메모리를, 범용 메모리로서 적용하는 것이 가능하게 된다.
특히, 도 5에 도시한 기억 소자(3)는, 스핀 장벽층(18)에 의해 기억층(32)의 내열성이 향상되고 있기 때문에, 340℃ 내지 400℃의 어닐에도 기억층(32)의 자기 특성이 열화되는 일이 없으며, 일반의 반도체 MOS 형성 프로세스를 용이하게 적용할 수가 있다.
여기서, 본 발명의 실시예에 따른 기억 소자의 구성에 있어서, 구체적으로 각 층의 재료나 막두께 등을 선정해서, 특성을 조사했다.
실제의 메모리에는, 도 4에 도시한 바와 같이, 기억 소자 이외에도 스위칭용 반도체 회로 등이 존재하지만, 여기에서는, 기억층의 자화 반전 특성을 조사할 목적으로, 기억 소자만이 제조된 웨이퍼가 검토되었다.
두께 0.575㎜의 실리콘 기판 위에, 두께 2㎛의 열 산화막을 형성하고, 그 위에 도 5에 도시한 구성의 기억 소자(3)를 형성했다.
구체적으로는, 도 5에 도시한 구성의 기억 소자(3)에 있어서, 각 층의 재료 및 막두께를, 하지층(11)을 막두께 3㎚의 Ta막, 반강자성층(12)을 막두께 30㎚의 PtMn막, 자화 고정층(31)을 구성하는 강자성층(13)을 막두께 2.2㎚의 CoFe막, 강자성층(15)을 막두께 2㎚의 CoFeB막, 적층 강자성 구조의 자화 고정층(31)을 구성하는 비자성층(14)을 막두께 0.8㎚의 Ru막, 터널 절연층(16)을 막두께 0.8㎚의 MgO막, 기억층(32)을 CoFeB(1㎚)/Ta(0.2㎚)/CoFeB(1㎚)의 적층막, 스핀 장벽층(18)을 막두께 1.1㎚의 MgO막, 스핀 흡수층(19)을 막두께 3㎚의 Pt 또는 Pd막, 캡층(20)을 막두께 5㎚의 Ta막으로 선정했다.
또한, 기억층(32)은, CoFeB/Ta/CoFeB의 적층막이며, 도 4에 도시한 1층의 강 자성층(17)과는 약간 구성이 다르지만, 2층의 CoFeB층 사이에 끼워넣은 Ta막이 0.2㎚로 얇기 때문에, 2층의 CoFeB층은 반강자성 결합되는 일없이, 동일 방향의 자화로 된다. 이 때문에, 도 5에 도시한 1층의 강자성층(17)과 마찬가지 구성으로 간주할 수 있다.
상기 막구성에서, CoFeB막의 조성은 Co48Fe32B20(원자%), CoFe막의 조성은 Co90Fe10(원자%), PtMn막의 조성은 Pt38Mn62(원자%)로 했다.
MgO막으로 이루어지는 터널 절연층(16) 및 스핀 장벽층(18) 이외의 각 층은, DC 마그네트론 스퍼터법을 이용해서 성막했다.
MgO막으로 이루어지는 터널 절연층(16) 및 스핀 장벽층(18)은, RF 마그네트론 스퍼터법을 이용해서 증착했다.
또, 기억 소자(3)의 각 층을 증착한 후에, 인가된 자계를 가지고 열처리로(熱處理爐)에서, 10kOe·340℃·2시간의 열처리를 행하고, 반강자성층(12)의 PtMn막의 규칙화 열처리를 행했다.
다음에, 워드선 부분을 포토리소그래피에 의해서 마스크한 후에, 워드선 이외의 부분의 적층막에 대해서 Ar 플라즈마에 의해 선택 에칭을 행하는 것에 의해, 워드선(하부 전극)을 형성했다. 이 때에, 워드선 부분 이외는, 기판의 깊이 5㎚까지 에칭되었다.
그 후, 전자빔 드로잉 장치에 의해 기억 소자(3)의 패턴의 마스크를 형성하고, 적층막에 대해 선택 에칭을 행하여, 기억 소자(3)를 형성했다. 기억 소자(3) 부분 이외는, 반강자성층(12)의 깊이 10㎚까지 에칭되었다.
기억 소자(3)의 패턴은, 단축 70㎚ 및 장축 250㎚의 타원 형상으로 했다.
다음에, 기억 소자(3) 부분 이외를, 두께 100㎚ 정도의 Al2O3의 스퍼터링에 의해서 절연했다.
그 후, 포토리소그래피를 이용해서, 상부 전극으로 되는 비트선 및 측정용 패드를 형성하고, 기억 소자(3)의 시료를 제작했다.
그리고, 상술한 제조 방법에 의해, 기억 소자(3)에 있어서, 스핀 흡수층(19)을 Pt막으로 한 시료와, 스핀 흡수층(19)을 Pd막으로 한 시료를 제작하고, 각각 실시예 1의 시료와 실시예 2의 시료로 했다.
(비교예)
비교예 1로서, 도 6에 단면도를 도시하는 바와 같이, 도 5에 도시한 기억 소자(3)에 대해서, 스핀 장벽층(18) 및 스핀 흡수층(19)을 설치하지 않는 구성(기억층(32)/캡층(20))의 기억 소자(70)의 시료를, 마찬가지 제조 방법에 의해서 제작했다. 또, 비교예 2로서, 도 7에 단면도를 도시하는 바와 같이, 도 5에 도시한 기억 소자(3)에 대해서, 스핀 장벽층(18)을 설치하지 않는 구성(기억층(32)/스핀 흡수층(19)/캡층(20))의 기억 소자(80)의 시료를, 마찬가지 제조 방법에 의해서 제작했다. 또한, 비교예 2에서, 스핀 흡수층(19)은 Pt막으로 했다.
또, 비교예 3으로서, 도 8에 단면도를 도시하는 바와 같이, 도 5에 도시한 기억 소자(3)에 대해서 스핀 흡수층(19)을 설치하지 않는 구성(기억층(32)/스핀 장벽층(18)/캡층(20))의 기억 소자(90)의 시료를, 마찬가지 제조 방법에 의해서 제작 했다.
(반전 전류 Ic0과 열 안정성의 지표Δ의 측정)
실시예 및 비교예의 각 시료의 기억 소자에 대해서, 반전 전류 Ic0과 열 안정성의 지표Δ를, 이하와 같이 측정했다.
유한(有限; finite) 온도에서, 스핀 주입에 의한 자화 반전이 일어나는 전류 Ic는, 실은 Ic0과는 다르다. 이것은, 기억 소자의 크기가 작아지기 때문에, 열 변동(thermal fluctuation)의 영향을 무시할 수 없기 때문이다.
일반적으로, 전류의 인가 시간이 100㎱ 정도 이상인 경우에는, Ic＜Ic0으로 되고, Ic가 Ic0에 비해 어느 정도 작은지에 따라서, 열 안정성의 지표Δ가 결정된다.
구체적으로는, Ic의 전류 인가 시간 의존성을 측정하고, Ic가 전류 인가 시간에 대해 로그 스케일로 플롯된 경우, 그 기울기의 역수(逆數)가 Δ로 된다. 즉, Ic가 전류 인가 시간에 의존하지 않을수록, 열 안정성이 우수하다는 것을 나타내고 있다.
그리고, Ic의 전류 인가 시간 의존성을 측정해서, 도 9에 모식적으로 도시하는 바와 같이, Ic와 전류 인가 시간을 로그 스케일로 플롯해서, 전류 인가 시간을 1㎱에 외삽(外揷; extrapolating)했을 때의 Ic를 Ic0으로서 구했다. 실제의 측정에서 는, 전류 인가 시간을 10㎲ 내지 100㎳ 사이에서 변경해 가고, 동일한 전류 인가 시간에서의 측정을 3회 반복했다. 그리고, 기억 소자 사이의 편차(variation)를 고려하기 위해서, 동일 구성의 기억 소자를 30개 정도 제작하고, Ic0과 Δ의 측정을 행하고, 그 평균값을 산출했다. 또, 기억 소자의 패턴 편차를 고려하기 위해서, Ic0을 기억층(32)의 면적으로 나누어서, 반전 전류 밀도 Jc0을 구했다.
열 안정성의 지표Δ 및 반전 전류 밀도 Jc0의 측정 결과를, 표 1에 나타낸다.
Figure 112007084108417-PAT00004
표 1에 도시된 바와 같이, 스핀 장벽층(18)도 스핀 흡수층(19)도 가지지 않는 가장 전형적인 구성의 비교예 1에는, Δ=35, Jc0=6.0MA/㎠였다.
다음에, 스핀 장벽층(18)만을 가지는 구성의 비교예 3에서는, Δ=45, Jc0=4.2MA/㎠였다. 이와 같이, 스핀 장벽층(18)을 설치하는 것에 의해서, 열 안정성이 향상되고, 또한 반전 전류가 감소하고 있기 때문에, 기억 소자로서 매우 적합한 구성이라는 것을 알 수 있다.
반면, 스핀 장벽층(18)을 설치하지 않고 , Pt로 이루어지는 스핀 흡수층(19)을 직접 기억층(32)의 상층에 설치한 구성의 비교예 2에 따르면, Δ=51, Jc0=13.3MA/㎠이었다. Δ는 더욱더 증가되었지만, 반전 전류가, 표준적인 구성인 비교예 1의 경우의 약 2배, 스핀 장벽층(18)을 설치한 구성인 비교예 3의 약 3배까지 증가해 버리고 있다. 이것은, 스핀 펌핑 현상을 일으키는 Pt가 기억층(32)에 직접 접해 있기 때문에, 기억층(32)의 길버트 댐핑 상수가 증가한 결과라고 생각된다. 이와 같은 구성에서는, Ic0이 증대해 버리기 때문에, 기억 소자에 이용하기에는 불리하다.
한편, 본 발명의 실시예에 따른 예의 스핀 장벽층(18)과 스핀 흡수층(19)의 양쪽을 구비한 경우를 보면, 스핀 흡수층(21)이 3㎚의 Pt막인 실시예 1의 경우, Δ=47, Jc0=3.3MA/㎠이며, 스핀 흡수층(21)이 3㎚의 Pd막인 실시예 2의 경우, Δ=46, Jc0=3.3MA/㎠였다.
즉, 양 실시예에서, Δ는 스핀 장벽층(18)만이 설치되어 있는 비교예 3의 경우와 동등하면서, Jc0은 약 20%의 감소를 달성하고 있다. 실시예 1과 실시예 2는, 유의차(有意差; significant difference)가 없고, 스핀 흡수층(19)을 Pt막으로 해도 Pd막으로 해도 마찬가지 결과가 얻어졌다.
이상의 결과로부터, 기억층(32)에 대해서, 스핀 장벽층(18) 및 스핀 흡수층(19)을 설치하는 것에 의해, 반전 전류 밀도를 저감하는 것이 가능한 것 및, 열 안정성을 향상시키는 것이 가능하다고 하는 것이 명확하게 되었다.
본 발명에서는, 상술한 실시예에서 설명한 기억 소자(3)의 막 구성에 한정되지 않고, 여러가지 막 구성을 사용할 수 있다.
상술한 각 실시예에서는, 기억 소자의 자화 고정층(31)을 교환 바이어스 적층 강자성 구조로 하고 있지만, 자화의 고정이 충분하다면, 단층의 강자성층이라도 좋고, 반강자성층/강자성층의 적층 구조, 또는 반강자성층이 없는 적층 강자성 구조도 사용할 수 있다.
자화 고정층의 각 강자성층은, 단층에 한정되지 않고, 재료가 다른 층을 적층한 적층막이더라도 좋다.
또, 각 층의 적층 수순을, 상술한 각 실시예에서는 거꾸로(반대로) 해서, 기억 소자를 구성해도 상관없다.
본 발명은, 상술한 실시예에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖의 여러가지 구성을 취할 수가 있다.
첨부하는 특허청구범위 또는 그 등가물의 범위 내에서, 설계 요구조건 및 그 밖의 요인에 의거하여 각종 변형, 조합, 수정 및 변경 등을 행할 수 있다는 점은 당업자라면 당연히 이해할 수 있을 것이다.
도 1은 종래 기술의 MRAM의 구성을 개략적으로 도시한 사시도.
도 2는 스핀 주입에 의한 자화 반전을 이용한 메모리의 개략 구성도(사시도).
도 3은 도 2의 메모리의 단면도.
도 4는 본 발명의 실시예에 따른 메모리의 개략 구성도(사시도).
도 5는 도 4의 기억 소자의 단면도.
도 6은 본 발명의 실시예에 대한 비교예를 나타내는 기억 소자의 개략 구성도.
도 7은 본 발명의 실시예에 대한 다른 비교예를 나타내는 기억 소자의 개략 구성도.
도 8은 본 발명의 실시예에 대한 또 다른 비교예를 나타내는 기억 소자의 개략 구성도.
도 9는 반전 전류 Ic0과 열 안정성의 지표Δ의 측정 방법을 도시한 도면.

Claims (8)

  1. 자성체의 자화 상태에 따라 정보를 기억하는 기억층(storage layer)과,
    상기 기억층에 대해서 터널 절연층을 사이에 끼고 설치된 자화 고정층(fixed magnetization layer)과,
    상기 자화 고정층과는 반대편으로 상기 기억층측에 설치되어, 스핀편극한 전자의 확산을 억제하는 스핀 장벽층(spin barrier layer)과,
    스핀 펌핑(spin pumping) 현상을 일으키는 비자성 금속층으로 이루어지며, 상기 기억층과는 반대편인 스핀 장벽층에 설치된 스핀 흡수층(spin absorption layer)
    을 포함하는 기억 소자로서,
    적층 방향으로 전류를 흐르게 하여 스핀 편극한 전자를 주입함으로써 상기 기억층 내의 자화 방향이 변화해서 정보가 상기 기억층에 기록되며,
    상기 스핀 장벽층은, 산화물, 질화물, 불화물에서 선택되는 1종 이상의 재료를 포함하는, 기억 소자.
  2. 제1항에 있어서,
    상기 기억층은, 비자성층을 거쳐서 적층된 복수층의 강자성층을 포함하는, 기억 소자.
  3. 제2항에 있어서,
    상기 기억층을 구성하는 강자성층의 주성분이 CoFeB을 포함하고, 상기 기억층을 구성하는 비자성층이 Ti, Ta, Nb, Cr중의 적어도 1종의 비자성 원소를 포함하며, 상기 기억층내의 상기 비자성 원소의 함유량이 1원자% 이상 20원자% 이하인, 기억 소자.
  4. 제1항에 있어서,
    상기 터널 절연층은 산화 마그네슘을 포함하는, 기억 소자.
  5. 제1항에 있어서,
    상기 터널 절연층 및 상기 스핀 장벽층은 산화 마그네슘을 포함하는 기억 소자.
  6. 제1항에 있어서,
    상기 스핀 흡수층은 Pt, Ru, Pd, Au 에서 선택된 적어도 1개의 원소를 포함하는, 기억 소자.
  7. 제1항에 있어서,
    상기 스핀 흡수층의 두께가, 상기 스핀 흡수층을 구성하는 재료의 스핀 확산 길이보다도 큰, 기억 소자.
  8. 자성체의 자화 상태에 따라 정보를 기억하는 기억층을 가지는 기억 소자와,
    서로 교차하는 2종류의 배선을 구비하는 메모리로서,
    상기 기억 소자는, 상기 기억층에 대해서 터널 절연층을 사이에 끼고 설치된 자화 고정층과, 상기 자화 고정층과는 반대편으로 상기 기억층측에 설치되어 스핀편극한 전자의 확산을 억제하는 스핀 장벽층과, 스핀 펌핑(spin pumping) 현상을 일으키는 비자성 금속층으로 이루어지며, 상기 기억층과는 반대편인 스핀 장벽층에 설치된 스핀 흡수층을 포함하며, 여기서 적층 방향으로 전류를 흐르게 하여, 스핀편극한 전자를 주입하는 것에 의해, 상기 기억층의 자화 방향이 변화해서, 정보가 상기 기억층에 기록되며, 상기 스핀 장벽층은 산화물, 질화, 불화물에서 선택되는 1종 이상의 재료로 구성되고,
    여기서, 기억 소자는 상기 2종류의 배선의 교점 부근 및 상기 2종류의 배선 사이에 배치되어, 상기 2종류의 배선을 통해서, 상기 기억 소자의 적층 방향으로 전류가 흘러, 스핀편극한 전자가 주입되는, 메모리.
KR1020070119729A 2006-12-12 2007-11-22 기억 소자 및 메모리 KR20080054343A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006335016A JP4380693B2 (ja) 2006-12-12 2006-12-12 記憶素子、メモリ
JPJP-P-2006-00335016 2006-12-12

Publications (1)

Publication Number Publication Date
KR20080054343A true KR20080054343A (ko) 2008-06-17

Family

ID=39215909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070119729A KR20080054343A (ko) 2006-12-12 2007-11-22 기억 소자 및 메모리

Country Status (6)

Country Link
US (8) US20080140922A1 (ko)
EP (1) EP1933338B1 (ko)
JP (1) JP4380693B2 (ko)
KR (1) KR20080054343A (ko)
CN (1) CN101202325B (ko)
TW (1) TWI401680B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7697322B2 (en) * 2007-07-10 2010-04-13 Qimonda Ag Integrated circuits; method for manufacturing an integrated circuit; method for decreasing the influence of magnetic fields; memory module
JP5382295B2 (ja) * 2008-06-27 2014-01-08 日本電気株式会社 磁気ランダムアクセスメモリ
US8957486B2 (en) 2009-03-04 2015-02-17 Hitachi, Ltd. Magnetic memory
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP5093910B2 (ja) * 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5768494B2 (ja) * 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5862242B2 (ja) * 2011-11-30 2016-02-16 ソニー株式会社 記憶素子、記憶装置
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
JP6244617B2 (ja) * 2012-09-28 2017-12-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
WO2015136725A1 (en) * 2014-03-13 2015-09-17 Daisuke Watanabe Magnetoresistive element
JP2016081550A (ja) * 2014-10-22 2016-05-16 株式会社東芝 高周波アシスト磁気ヘッド及び磁気記録再生装置
JP6028834B2 (ja) * 2015-06-12 2016-11-24 ソニー株式会社 スピントランスファトルク記憶素子、記憶装置
CN105702853B (zh) * 2016-03-04 2019-05-21 北京航空航天大学 一种自旋转移矩磁存储单元
WO2017164229A1 (ja) * 2016-03-24 2017-09-28 国立大学法人東北大学 磁気トンネル接合素子の熱安定性指数の測定方法および測定システム、半導体集積回路、ならびに半導体集積回路の生産管理方法
JP2018032805A (ja) * 2016-08-26 2018-03-01 ソニー株式会社 磁気抵抗素子及び電子デバイス
GB2557923B (en) * 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US10665777B2 (en) * 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP2018157161A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 磁気記憶装置及びその製造方法
WO2018182740A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spin hall effect device with spin absorption layer
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
CN110890460B (zh) * 2018-09-07 2023-06-30 联华电子股份有限公司 半导体元件及其制作方法
CN111293137A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维cmos的三维mram存储结构及其制作方法
CN111293136A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维器件的三维mram存储结构及其制作方法
KR102651824B1 (ko) * 2020-01-31 2024-03-27 현대모비스 주식회사 루프 에어백 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303218B1 (en) * 1998-03-20 2001-10-16 Kabushiki Kaisha Toshiba Multi-layered thin-film functional device and magnetoresistance effect element
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP3420152B2 (ja) * 2000-01-17 2003-06-23 株式会社日立製作所 磁気抵抗効果ヘッド及び磁気記録再生装置
US6937446B2 (en) * 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2003198003A (ja) * 2001-12-27 2003-07-11 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
US7126711B2 (en) 2001-12-31 2006-10-24 Texas Instruments Incorporated Voice/facsimile/modem call discrimination method for voice over packet networks
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7099122B2 (en) * 2003-12-16 2006-08-29 Seagate Technology Llc Spin polarization enhancement artificial magnet
US7149105B2 (en) 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US20060128038A1 (en) * 2004-12-06 2006-06-15 Mahendra Pakala Method and system for providing a highly textured magnetoresistance element and magnetic memory
JP5077802B2 (ja) * 2005-02-16 2012-11-21 日本電気株式会社 積層強磁性構造体、及び、ｍｔｊ素子
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
JP2006237154A (ja) * 2005-02-23 2006-09-07 Sony Corp 磁気抵抗効果素子及び磁気ヘッド
JP2006295001A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007281247A (ja) 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
US7580229B2 (en) * 2006-04-27 2009-08-25 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with antiparallel-free layer structure and low current-induced noise
TWI330366B (en) * 2007-02-07 2010-09-11 Ind Tech Res Inst Magnetic memory device

Also Published As

Publication number Publication date
US20220271219A1 (en) 2022-08-25
CN101202325B (zh) 2010-06-09
US11349067B2 (en) 2022-05-31
EP1933338A1 (en) 2008-06-18
US20080140922A1 (en) 2008-06-12
CN101202325A (zh) 2008-06-18
US20190044059A1 (en) 2019-02-07
US20140264674A1 (en) 2014-09-18
US9172029B2 (en) 2015-10-27
TW200830314A (en) 2008-07-16
US9728715B2 (en) 2017-08-08
JP2008147522A (ja) 2008-06-26
US10475989B2 (en) 2019-11-12
JP4380693B2 (ja) 2009-12-09
TWI401680B (zh) 2013-07-11
EP1933338B1 (en) 2015-01-07
US20200052195A1 (en) 2020-02-13
US10121963B2 (en) 2018-11-06
US10862024B2 (en) 2020-12-08
US20160035971A1 (en) 2016-02-04
US20170358738A1 (en) 2017-12-14
US20210083177A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11349067B2 (en) Storage element and memory
KR101312900B1 (ko) 기억 소자 및 메모리
JP6374452B2 (ja) 磁気メモリ
KR101360991B1 (ko) 기억 소자 및 메모리
KR20080084590A (ko) 기억 소자 및 메모리
KR20080060143A (ko) 기억 소자 및 메모리
KR20100033386A (ko) 기억 소자 및 메모리
JP2009094104A (ja) 磁気抵抗素子
US20070030724A1 (en) Memory element and memory
JP2007103471A (ja) 記憶素子及びメモリ
JP2007299931A (ja) 磁気抵抗効果素子および磁気メモリ
TWI482152B (zh) Memory device, memory device
JP2006190838A (ja) 記憶素子及びメモリ
JP2006196612A (ja) 記憶素子及びメモリ
KR20100135181A (ko) 기억 소자 및 메모리
JP2006165059A (ja) 記憶素子及びメモリ
TW201222546A (en) Memory element and memory device
JP2012074716A (ja) 記憶素子及びメモリ
JP2006165265A (ja) 記憶素子及びメモリ
JP2006108316A (ja) 記憶素子及びメモリ
KR20070017047A (ko) 기억 소자 및 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application