CN101212018B - 存储元件和存储器 - Google Patents

存储元件和存储器 Download PDF

Info

Publication number
CN101212018B
CN101212018B CN200710302358XA CN200710302358A CN101212018B CN 101212018 B CN101212018 B CN 101212018B CN 200710302358X A CN200710302358X A CN 200710302358XA CN 200710302358 A CN200710302358 A CN 200710302358A CN 101212018 B CN101212018 B CN 101212018B
Authority
CN
China
Prior art keywords
layer
magnetization
memory element
memory
accumulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710302358XA
Other languages
English (en)
Other versions
CN101212018A (zh
Inventor
细见政功
大森广之
五十岚实
山元哲也
肥后丰
山根一阳
大石雄纪
鹿野博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101212018A publication Critical patent/CN101212018A/zh
Application granted granted Critical
Publication of CN101212018B publication Critical patent/CN101212018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/33Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明披露了一种存储元件,该存储元件具有:存储层,基于磁性材料的磁化状态来保持信息;磁化固定层,具有铁磁层;以及中间层,介于存储层与磁化固定层之间,并由绝缘体构成。在该存储元件中,自旋极化电子沿堆叠方向注入以改变存储层的磁化方向,从而将信息记录在存储层中,并且形成存储层的铁磁层的电阻率为8×10-7Ωm或更大。

Description

存储元件和存储器
相关申请的交叉参考
本发明包含于2006年12月26日向日本专利局提交的日本专利申请JP 2006-350113号的主题,其全部内容结合于此作为参考。
技术领域
本发明涉及一种适于用作非易失性存储器的存储元件,其中,通过注入自旋极化电子来改变存储层的磁化方向、以及具有这些存储元件的存储器。
背景技术
高速和高密度的DRAM已广泛用作诸如计算机的信息设备中的随机存取存储器。
然而,由于DRAM是在电源断开时会删除信息的易失性存储器,所以需要在电源断开时能够保持信息的非易失性存储器。
作为这种非挥发性存储器的一个候选,使用磁性材料的磁化来记录信息的磁性随机存取存储器(MRAM)正逐渐引起注意并且目前正在研制中。
在MRAM中,使电流流过彼此近似垂直的两种地址配线(字线和位线),并基于产生于地址配线的电流感应磁场,通过在地址配线的交叉点处的磁性存储元件的磁性层的磁化反转来记录信息。
图1示出了典型MRAM的示意图(斜视图)。
在由诸如硅衬底的半导体衬底110的元件隔离层102隔离的部分中形成漏极区108、源极区107和栅电极101,它们形成了用于选择存储单元的选择晶体管。
在栅电极101上提供字线105并使字线105沿半导体衬底110的宽度方向延伸。
漏极区108经过形成被半导体衬底110的左侧和右侧上的选择晶体管所共用,并且将配线109连接至漏极区108。
具有磁化方向被反转的磁性层的磁性存储元件103置于字线105与位于字线105上并沿半导体衬底110的纵向延伸的位线106之间。例如,这些磁性存储元件103由磁性隧道结(MTJ)元件形成。
另外,磁性存储元件103通过水平方向的旁路线111和垂直方向的接触层104电连接至源极区107。
使电流分别流过字线105和位线106来将电流感应磁场施加至磁性存储元件103,从而使磁性存储元件103的存储层中的磁化方向反转。因此,可以将信息记录在磁性存储元件103中。
在MRAM和其他磁性存储器中,优选地,记录有信息的磁性层(存储层)具有恒定抗磁力来稳定保持所记录的信息。
另一方面,同样优选地,使一定量的电流流过地址配线来重写所记录的信息。
然而,由于形成MRAM的元件的尺寸不断减小,因而地址配线变细。因此,可能很难使充足量的电流流过地址配线。
因此,被配置为利用由于具有小电流的自旋注入产生的磁化反转的存储器正逐渐引起注意(例如,第2003-17782号日本未审查专利申请公开,第6256223号美国专利,Phys.Rev.B,54,9353(1996),和J.Magn.Mat.,159,L1(1996))。
通过自旋注入进行的磁化反转包括将流过磁性材料的自旋极化电子注入到另一种磁性材料中,从而使另一种磁性材料中的磁化发生反转。
例如,可以通过使电流沿垂直于巨磁阻效应(GMR)元件或磁隧道结(MTJ)元件的膜表面的方向流动来反转巨磁阻效应(GMR)元件或磁隧道结(MTJ)元件的至少一部分磁性层中的磁化方向。另外,即使元件很小,自旋注入仍可以使磁化发生反转,而不增大电流。
图2和图3示出了被配置为利用通过如上所述的自旋注入进行磁化反转的存储器的示意图,其中,图2是透视图,以及图3是横截面图。
在由诸如硅衬底的半导体衬底60中的元件隔离层52隔离的部分中,形成漏极区58、源极区57、和栅电极51,它们形成了用于选择存储单元的选择晶体管。当然,栅电极51还作为沿图2中的半导体衬底60的宽度方向延伸的字线。
漏极区58经过形成被图2中的半导体衬底60的左侧和右侧上的选择晶体管所共用,并且将配线59连接至漏极区58。
具有磁化方向被反转的磁性层的存储元件53置于字线55与位于字线55上并沿图2中的半导体衬底60的左右方向延伸的位线56之间。
例如,这些磁性存储元件53由磁隧道结(MTJ)元件形成。在图3中,示出了两个磁性层61和62,这两个磁性层中的一个是磁化方向被固定的磁化固定层,以及另一个磁性层是自由磁化层,即,磁化方向改变的存储层。
存储元件53经由沿半导体衬底60的高度方向的接触层54连接至位线56和源极区57以使电流通过存储元件53,并且自旋注入可能引起存储层中的磁化方向的反转。
与图1所示的普通MRAM相比,这种经过配置利用通过自旋注入进行磁化反转的存储器能够简化装置结构。
另外,与使用外部磁场引起磁化反转的普通MRAM相比,即使元件尺寸减小,仍然不会增大写电流。
在MRAM的情况下,单独设置写配线(字线和位线)和存储元件,且通过使电流流过字线并利用所生成的电流感应磁场来将信息写入(记录)到存储元件中。因此,可以使足以用于进行写操作的大电流流过写配线。
另一方面,在被配置为利用通过自旋注入进行的磁化反转的存储器中,优选地,通过使电流流过存储元件来进行自旋注入,从而使存储层中的磁化方向反转。由于通过使电流以此方式直接流过存储元件来将信息写入(记录)到存储元件中,所以优选地,存储单元包括连接至用于选择供写入的存储单元的选择晶体管的存储元件。此处,流过存储元件的电流限于可流过选择晶体管的电流(选择晶体管饱和电流)。
因此,可能需要使用等于或小于选择晶体管的饱和电流的电流来写信息。因此,可通过提高自旋注入效率来减小流过存储元件的电流。
另外,能够确保大的磁阻改变率来增大读信号;为此,有效使用了接触存储层的两侧的中间层为隧道绝缘层(隧道阻挡层)的存储元件配置。
当以此方式使用作为中间层的隧道绝缘层时,可以限制流过存储元件的电流量,从而防止了隧道绝缘层的介质击穿。因此,自旋注入期间的电流可能需要进行控制。
发明内容
然而,如果诸如存储元件的元件并不保持通过施加电流写的信息,则不能将该元件用作存储器。因此,可能需要确保抗存储层中的热波动的稳定性(即,热稳定性)。
在利用通过自旋注入进行磁化反转的存储元件的情况下,与相关技术的MRAM装置相比,存储层的体积减小了,并因此热稳定性可能好像是减小了。
如果并不确保存储层的热稳定性,那么已反转的磁化方向会由于加热而再次反转,从而引起写错误。
因此,在利用通过自旋注入进行磁化反转的存储元件中,热稳定性是非常重要的特征。
通常,并不消耗很多用于进行写操作能量的元件具有很低的能垒,所以很容易丢失信息。
另一方面,使用大量能量来进行写操作的元件可能会形成高能垒,所以可稳定保持信息。
与利用自旋注入进行磁化反转并具有相同自旋注入效率的存储元件相比,由于增大了存储层的饱和磁化和存储层的体积,所以增大了热稳定性,并且可将更大电流用于进行写操作。
热稳定性指数通常可由热稳定性参数(Δ)来表示。
此处,Δ通过Δ=KV/kT来限定(其中,K为各向异性能量,V为存储层体积,k为玻尔兹曼常数,以及T为温度)。
因此,优选地,如果将被配置为通过自旋注入来反转存储层中的磁化方向的存储元件用作存储器,则增大自旋注入效率,从而将用于进行磁化反转的电流减小到等于或小于晶体管的饱和电流,并且同时,同样优选地,确保了用于稳定保持写信息的热稳定性。
根据本发明的实施例,提供了一种具有良好的热稳定性并能够减小写电流的存储元件、以及一种具有这样存储元件的存储器。
根据本发明实施例的存储元件包括:存储层,基于磁性材料的磁化状态来保持信息;磁化固定层,具有铁磁层;以及中间层,介于存储层与磁化固定层中间,该中间层由绝缘体构成。在根据本实施例的存储元件中,自旋极化电子沿堆叠方向注入以改变存储层的磁化方向,从而将信息记录在存储层中,并且形成存储层的铁磁层的电阻率为8×10-7Ωm或更大。
根据本发明实施例的存储器包括:存储层,基于磁性材料的磁化状态来保持信息;以及两种彼此相交的配线。存储元件位于两种彼此相交的配线之间,电流可以通过这两种配线沿堆叠方向流过存储元件,从而将自旋极化电子注入到存储元件中。
根据本发明实施例的存储元件包括:存储层,基于磁性材料的磁化状态来保持信息;磁化固定层,其具有铁磁层;以及中间层,介于存储层与磁化固定层中间,该中间层由绝缘体构成。在根据本实施例的存储元件中,自旋极化电子沿堆叠方向注入以改变存储层的磁化方向,从而将信息记录在存储层中。具体地,使电流沿堆叠方向流过存储元件以将自旋极化电子注入到存储元件中,从而将信息记录在存储元件中。
另外,可通过控制形成存储层的铁磁层具有8×10-7Ωm或更大的电阻率来获得更大的抗磁力。因此,可增大存储元件的热稳定性。
由于通过增强形成存储元件的铁磁层的电阻率来增加铁磁层中散射点的数目,所以注入的自旋电子很容易与存储层的铁磁层内的原子相撞。因此,由于可以通过增大用于提高存储层中的磁化方向的反转的自旋的比例来提高自旋注入效率,所以可以降低用于存储层中的磁化方向的反转的电流。
根据本发明实施例的存储器包括:存储层,基于磁性材料的磁化状态来保持信息;以及两种彼此相交的配线。存储元件位于两种彼此相交的配线之间,电流可以通过这两种配线沿堆叠方向流过存储元件,从而将自旋极化电子注入到存储元件中。因此,电流通过两种彼此相交的配线沿堆叠方向流过存储元件来将自旋极化电子注入到存储元件中,从而将信息记录在存储元件中。
另外,由于用于存储层中的磁化方向的反转的电流量减小了,所以可以降低用于读取存储元件中的信息的功耗。
在根据本发明实施例的存储元件中,可以在不增加用于反转存储层中的磁化方向的电流量的情况下,确保表示保持信息能力的热稳定性,从而可获得良好的平衡特征。
因此,可在确保存储元件足够操作范围的同时消除操作错误。
另外,根据本发明实施例,由于在确保供存储器使用的热稳定性的同时并不增大写电流,所以可能不逼为存储存储器施加高电压,从而防止了中间层中的绝缘体的击穿。
因此,可获得能够确保稳定操作并具有高可靠性的存储器。
此外,可以通过增大存储层的抗磁力而不增加存储层中的磁化强度来提高存储层的热稳定性,以便能够减小存储层中的磁化强度,并因而减小了用于磁化反转的电流。
因此,可以通过降低在将信息写入存储元件时的功耗来降低存储器的整体功耗。
根据本发明的实施例,由于自旋电子的散射取决于存储层中的自旋方向,所以可增大磁阻改变率(MR比)。
附图说明
图1是图解示出了相关技术的MRAM的配置的透视图;
图2示出了用于显示利用通过自旋注入进行磁化反转的存储器的配置的概略视图(作为透视图);
图3为图2存储器的截面图;
图4是示出了根据本发明的一个实施例的存储器的概略视图(作为透视图);以及
图5为图4的存储元件的截面图。
具体实施方式
在描述本发明的具体实施例之前,首先阐述本发明的要点。
在本发明中,通过自旋注入使存储元件的记录层中的磁化方向反转来记录信息。存储层包括铁磁层或其他磁性材料,并基于磁性材料的磁化状态(磁化方向)来保持信息。
由于自旋注入导致磁性层中的磁化方向发生反转的基本操作包括:使电流沿垂直于膜平面的方向流过由巨磁阻效应(GMR)元件或磁隧道结(MTJ)元件形成的存储元件,其中,该电流的强度等于或大于某一阈值(Ic)。此时,电流的极性(方向)取决于待反转的磁化的方向。
如果使绝对值小于该阈值的电流流过存储元件的存储层传递,那么磁化将不反转。
由于自旋注入导致磁性层中的磁化方向反转的电流的阈值Ic在理论上通过以下等式(1)来表示(例如,F.J.Albert等人的Appl.Phys.Lett.,77,p.3809,2000)。
Ic = A α η M s 2 V - - - ( 1 )
在等式(1)中,A表示常数,α表示自旋减幅常数,η表示自旋注入效率,Ms表示饱和磁化量,且V表示磁性层(存储层)的体积。
根据本发明,如等式(1)所示,可以通过控制磁性层的体积V、饱和磁化量Ms、磁性层的自旋注入效率和阻尼常数来任意设定电流阈值。
存储元件包括可基于磁化状态来保持信息的磁性层(存储层)和磁化方向固定的磁化固定层。
在存储元件的情况下,当用作存储器时,可能必须维持所写信息。作为维持信息的能力指数,使用热稳定性指数Δ的值。通过以下等式(2)来表示磁性层(存储层)的热稳定性指数Δ。
Δ=B ·Hc0·Ms·V(2)
在等式(2)中,B表示常数,Hc0表示在0K的抗磁力Hc,Ms表示饱和磁化,以及V表示体积。
通常,将热稳定性指数Δ为60或更高的值用于在85℃将所存储的信息保持10年。通常,在该热稳定性指数Δ和电流阈值Ic之间存在一种平衡,且两个值可能都需要足以维持存储器特性。
当由于自旋注入产生磁化反转时,电流直接流过存储元件,从而写(记录)信息。通过将存储元件连接至选择晶体管来形成存储单元。
在此情况下,在存储元件中流动的电流限于能够流过选择晶体管的电流(选择晶体管的饱和电流),并且写电流的允许范围也受限。
另一方面,如果存储层中的磁化减小,那么可能会降低写电流的阈值并扩大允许范围。然而,存储层的热稳定性(指数Δ)可能会受到干扰。热稳定性指数Δ在形成存储器的过程中可能必须达到至少某个量值。
根据本发明的实施例,优选地,存储层中的铁磁层的电阻率为8×10-7Ωm或更高,并且可以增加存储层抗磁力。此外,可在不增加写电流的情况下提高热稳定性,从而制造稳定的存储器。
另外,根据本发明的实施例,使用由用于接收选择晶体管的饱和电流值的绝缘体形成的隧道绝缘层,在存储层与磁化固定层(作为非磁性中间层)之间形成磁性隧道结(MTJ)元件。
以使用非磁性导体层形成巨磁阻效应(GRM)元件的情况相比,可通过使用隧道绝缘层形成磁性隧道结(MTJ)元件来增大读取信号强度,从而增大了磁阻改变速率(MR比)。
与通过使用广泛采用的氧化铝而获得的磁阻改变率相比,可通过使用氧化镁(MgO)作为隧道绝缘层材料来增大磁阻改变率(MR比)。
通常,自旋注入效率取决于MR比;MR比越高,自旋注入效率提高的越多。因此,可以降低磁化电流的反转强度。
因此,可以通过使用氧化镁作为中间层的隧道绝缘层的材料来降低用于通过自旋注入进行写操作的阈值电流,并且可以使用小电流来执行信息写入(记录)。此外,可以增大读信号强度。
因此,可以确保足够的MR比(TMR比),可以降低用于通过自旋注入进行写操作的阈值电流,并且可以使用小电流来写(记录)信息。此外,可以增大读取信号强度。
当使用氧化镁(MgO)膜形成隧道绝缘层时,需要使MgO膜结晶,并需要维持001方向的结晶定向。
例如,在本发明中,除使用氧化镁外,存储层与磁化固定层之间的中间层(隧道绝缘层)可以由氧化铝、氮化铝、SiO2、Bi2O3、MgF2、CaF、SrTiO2、AlLaO3、Al-N-O或各种其他绝缘体、电介质或半导体形成。
需要磁化固定层具有一个方向的各向异性,以及存储层具有同轴的各向异性。
另外,需要磁化固定层和存储层的膜厚度在1nm至30nm的范围内。
可以类似于相关技术中使用自旋注入记录信息的存储元件的已知配置来形成存储元件的其他部分。
磁化固定层可以包括仅作为铁磁层独自固定、或通过利用反铁磁层和铁磁层的反铁磁耦合形成的磁化方向。
磁化固定层还可以包括单个铁磁层,或可以具有堆叠的铁磁结构,在此结构中,使用非磁性层来堆叠多个铁磁层,这些非磁性层介于铁磁层之间。
当将堆叠的铁磁结构用作磁化固定层时,可以减少磁化固定层对外部磁场的敏感性,以便能够抑制由于外部磁场而在磁化固定层中产生的磁化波动,并且可以稳定操作存储元件。另外,可以调节每个铁磁层的膜厚度,并且可以抑制来自磁化固定层的磁场泄漏。
使用堆叠的铁磁结构形成磁化固定层的铁磁层的材料实例包括Co、CoFe、和CoFeB。非磁性层的材料实例包括Ru、Re、Ir、和Os。
反铁磁层的材料实例包括FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe2O3、或类似的磁性材料。
对这种磁性材料,可添加Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo、Nb、或其他非磁性元素,从而调节磁性特性,或调节晶体结构、结晶度、物理稳定性、或各种其他物理特性。
存储元件的膜结构可使存储层位于磁化固定层上或下。
可以通过提供用作信息参考的磁性层来检索记录在存储元件的存储层中的信息,磁性层被设置在具有薄绝缘膜的存储元件的存储层附近以流过经由绝缘层流动的铁磁隧道电流,或者可以使用磁阻效应来检索所记录的信息。
接下来,描述本发明的特定实施例。
图4是根据本发明的一个实施例的存储器的概略配置图(透视图)。
在该存储器中,能够基于磁化状态来保持信息的存储元件被放置在彼此相交成直角的两种地址配线(例如,字线和位线)的交叉点附近。
具体地,在由诸如硅衬底的半导体衬底10上的元件隔离层2隔离的部分中形成漏极区8、源极区7和栅电极1(它们形成了用于选择存储单元的选择晶体管),这些形成选择晶体管以选择存储单元。当,栅电极1还用作沿半导体衬底10的宽度方向延伸的地址配线(例如,字线)。
所形成的漏极区8被放置在半导体衬底10的左侧和右侧上的选择晶体管上;并且将配线59连接至漏极区8。
存储元件3置于源极区7与沿图4中的半导体衬底10的纵向延伸的其他地址配线(例如,位线)之间。这些存储元件3具有由铁磁层(通过自旋注入来反转其磁化方向)形成的存储层。存储元件3置于两种地址配线1和6的交叉点附近。在存储元件3中,经由在存储元件3下和上延伸的接触层4来连接位线6和源极区7。
因此,可以沿半导体衬底10的高度方向,经由两种地址配线1和6使电流流过存储元件3。因此,可通过自旋注入来反转存储层中的磁化方向。
图5是根据本实施例的存储器的存储元件3的截面图。
如图5所示,存储元件3包括置于存储层17下的磁化固定层31,通过自旋注入来反转存储层17的磁化方向M1。在磁化固定层31下设置反铁磁层12;以及利用这个反铁磁层12来固定磁化固定层31的磁化方向。在存储层17与磁化固定层31之间设置用作隧道阻挡层的隧道绝缘层16;MTJ元件包括存储层17和磁化固定层31。在反铁磁层12下形成下层11,以及在存储层17上形成保护层18。
磁化固定层31具有堆叠的铁磁结构。具体地,磁化固定层31包括两个铁磁层13、15,这两个铁磁层是通过置于铁磁层13、15之间的非磁性层14堆叠的并与非磁性层14反铁磁地耦合。由于磁化固定层31的铁磁层13、15形成了堆叠的铁磁结构,所以使铁磁层13中的磁化M13向右而铁磁层15中的磁化M15向左,并且两者的方向相反。因此,磁化固定层31的铁磁层13、15的漏磁通量相互抵消。
在本发明中,具体地,形成存储层17的铁磁层的电阻率为8×10-7Ωm或更高。
为了将形成存储层17的铁磁层的电阻率提高到8×10-7Ωm或更高,优选地,通过将选自非金属元素(包括B(硼)、C(碳)、N(氮)、O(氧)、Mg、Sc、Y、Al和Si)的元素添加到铁磁层,将非金属元素的浓度增加到一定程度。
铁磁元素Ni、Co、和Fe对Ni的电阻率为7.2×10-8Ωm、对Co的电阻率为6.2×10-8Ωm、以及对Fe的电阻率为1×10-7Ωm。
因此,本发明的铁磁层的电阻率是普通铁磁层的电阻率的八倍或更高。相反,如果电阻率为1×10-5Ωm或更高,那么当形成存储元件3时,相对于隧道绝缘层16,存储层17的电阻显著增大。因此,元件电阻的不良反常增加并且会观察到电阻的改变率退化。
在存储元件3的上述实施例中,存储层17由于形成存储层17的铁磁层的电阻率增加到8×10-7Ωm或更高而具有高抗磁力。因此,可以提高存储层17的热稳定性。可以通过增加存储层17的热稳定性来增大可以使电流流过存储元件3来记录信息的操作区。因而,可以确保操作范围很宽,从而能够操作存储元件3。
另外,可以通过增大铁磁层的电阻率来增加铁磁层中的散射点数,从而提高将自旋信息从所注入的极化电子引导到局部电子的可能性。因此,增加了使存储层17的磁化方向M1的反转而感应的极化电子的比例,以便能够提高自旋注入效率,并且因此,可以降低用于反转存储层17中的磁化M1的方向(磁化电流的反转)的电流。
另外,电子基于存储层17中的自旋方向散射,以便能够提高存储元件3的磁阻改变率(MR比)。例如,可以将相关技术存储元件的配置中约为120%的MR比增加到约为140%。
另外,由于可以通过增强存储层17的磁化来增大存储层17的抗磁力,所以能够提高存储层17的热稳定性。因此,能够减少存储层17的磁化,从而降低磁化反转中的电流量。
此外,可以通过将选自由Ti、V、Cr、Zr、Nb、Mo、Hf、Ta和W构成的组的元素添加到形成存储层17的铁磁层来调节形成了存储层17的铁磁层的磁化。因此,由于可以减少存储层17的磁化,所以可以降低磁化反转中的电流量。
由于能够降低磁化反转中的电流量,所以可以减小在将信息写(记录信息)至存储元件3的过程中流过的电流量。因此,可以减少在将信息写至存储元件3的过程中的功耗。
因此,同样可以减少由使用本实施例的存储元件3的存储单元形成的存储器的整体功耗。
因此,能够得到具有良好的信息保持特性并能够高可靠性地稳定操作的存储器。因此,能够减少使用这些存储元件3的存储器的功耗。
选择在本发明的存储元件的配置中的存储层的特定材料,并检查其特性。
除如图4所示的存储元件外,实际的存储器还包括用于进行切换的半导体电路;然而,存储元件仅包括形成于其上的晶片,制造晶片以检查存储层的磁阻特性。
(实例)
在厚度为0.575mm的硅衬底上形成厚度为2μm的热氧化膜,并在所得的热氧化膜上形成图5中所示的存储元件3。具体地,存储元件3包括如图5所示的下列各层:3nm厚的Ta膜作为底层11;20nm厚的PtMn膜作为反铁磁层12;2nm厚的CoFe作为铁磁层13;以及2.5nm厚的CoFe膜作为磁化固定层31的铁磁层15;0.8nm厚的Ru膜作为具有堆叠铁磁结构的磁化固定层31的非磁性层14;0.8nm厚的氧化镁膜作为隧道绝缘层16;3nm厚的存储层17;以及5nm厚的Ta膜作为保护层18。此外,在底层11与反铁磁层12之间设置未图示的100nm厚的Cu膜(用作如下所述的字线)。
在以上的膜配置中,PtMn膜的组成物包括Pt50Mn50(原子百分比),以及CoFe膜的组成物包括Co90Fe10(原子百分比)。
通过DC磁控管溅射,沉积除由氧化镁膜形成的绝缘层16外的其它层。通过RF磁控管溅射来沉积由氧化镁(MgO)膜形成的绝缘层16。另外,在沉积了存储元件3的所有层之后,在热处理炉中,在10kOe磁场下以350℃将这些层加热四个小时,从而控制晶体结构和MgO/铁磁层的接触面(interface)并调节反铁磁层12的PtMn膜的热处理。
接下来,在通过光刻法屏蔽字线部分后,通过有选择的蚀刻来形成字线(下电极),其中,对堆叠膜除此之外的部分施加Ar等离子体。此时,将除那些字线部分外的部分蚀刻至5nm的衬底深度。
在用图案屏蔽存储元件3后,使堆叠的膜经过有选择的蚀刻来形成存储元件3。存储元件3除此之外的部分被蚀刻至到刚好在字线的Cu层上。
在用于对特性进行估计的存储元件中,可能必须使自旋转矩能够反转磁化。因此,优选地,使足够的电流路过存储元件来控制隧道绝缘层的电阻值。因此,存储元件3的图案被形成为椭圆形,其中,短轴长度为0.09μm以及长轴长度为0.18μm,以使存储元件3的片电阻值(Ωμm2)为20Ωμm2
接下来,通过将Al2O3溅射到约100nm的厚度来使存储元件3除此之外的部分绝缘。然后,通过光刻法来形成充当测量用上电极和焊盘的位线来制备存储元件3的样品。
通过使存储层17的铁磁层的组成物变化以改变铁磁层的电阻率来制备存储元件3的样品。
作为存储层17的铁磁层的组成物,具有Co40Fe60(原子百分比)组成物的CoFe用作基本配置。将选自由B、C、N、O构成的组和由Mg、Sc、Y、Al、Si构成的组的元素单独或者两个或多个组合地添加至CoFe。
将具有与铁磁层相同组成物的膜沉积到存储元件3的每个样品上,然后测量电阻率ρ。
如下所述来估计存储元件3的每个样品的特性。
(反转电流的测量)
使脉宽为1μs至100ms的电流脉冲流过存储元件,然后,测量存储元件的电阻值。通过将温度调节为25℃的室温,并将施加给字线和位线端的偏压调节为10mV来测量存储元件的电阻。此外,通过改变流过存储元件的电流来测量用以反转存储层中的磁化的反转电流值。准备具有相同配置的约20个存储元件来评定存储元件之间的反转电流值的变绿,并计算反转电流的平均值。
通过使电流从字线流到位线获得的反转电流表示Ic+,通过使电流从位线流到字线获得的反转电流表示Ic-。当使电流从字线流到位线时,反转电流从平行状态变为逆平行状态;而当使电流从位线流到字线时,反转电流从逆平行状态变为平行状态。通过脉宽沿水平轴绘制关于每个脉宽的Ic值,并且用Ic0表示在1ns脉宽除得到的外推值。然后,计算从Ic+和Ic-获得的Ic0的绝对值的平均值,并确定所得值为各个样品的反转电流值。
(热稳定性指数Δ的测量)
基于以下等式(3)来计算热稳定性指数Δ,等式(3)使用了以从上述方法计算出的不同脉宽Ic0测量到的Ic值。在等式(3)中,τ0是自旋旋转频率的倒数(reciprocal number),并且通常用1ns来表示。
Ic = Ic 0 [ 1 - 1 Δ ln ( τ τ 0 ) ] - - - ( 3 )
在表1中,相对于用于存储层的材料(组成物),示出了电阻率、反转电流值和热稳定性指数Δ的结果。
(表1)
    存储层(原子%)     电阻率ρ[×10-8Ωm]     反转电流值[μA] Δ 备注
  1     70(CoFe)-20B-10Si     110     240   70   实例
  2     75(CoFe)-15C-10Y     95     280   60   实例
  3     75(CoFe)-15N-10Al     85     290   60   实例
  4     80(CoFe)-5O-15Mg     185     220   80   实例
  5     75(CoFe)-15B-5O-15Mg     220     210   90   实例
  6     75(CoFe)-15B-5C-15Sc     190     225   100   实例
  7     75(CoFe)-10C-10N-5Si     200     220   70   实例
  8     80(CoFe)-5N-5O-10Al     210     230   80   实例
  9     70(CoFe)-15B-5Si-10Mo     190     200   70   实例
  10     60(CoFe)-20B-10Mg-10Ta     250     170   90   实例
  11     80(CoFe)-10C-5Sc-5Nb     220     210   90   实例
  12     80(CoFe)-10N-5Si-5W     210     240   70   实例
  13     75(CoFe)-5O-10Mg-10Ta     265     150   90   实例
  14     80(CoFe)-5O-5Y-10Cr     230     190   90   实例
  15     75(CoFe)-15B-5Al-5V     220     180   70   实例
  16     80(CoFe)-5O-10Si-5Ti     240     200   90   实例
  17     CoFe     8.0     450   80   比较实例
  18     90(CoFe)-10Ti     9.0     400   70   比较实例
  19     80(CoFe)-20Zr     10.2     410   70   比较实例
  20     80(CoFe)-20Nb     10.8     430   70   比较实例
如从表1可看出,当将这些材料设计成具有60或更高的Δ值时,对于每个样品来说,所获得的Δ值为60或更高。
表1中的结果显示,如果形成存储层17的铁磁层的电阻率为80×10-8Ωm或更高、或8×10-7Ωm或更高,那么反转电流(Ic0)的值可被控制为300μA或更小。
本发明并不限于上述实施例,并且在不背离本发明的精神情况下,可以采用多种配置。
本领域的技术人员应理解,根据设计要求和其他因素,可以有多种修改、组合、子组合和改进,均应包含在本发明的权利要求或等同物的范围之内。

Claims (3)

1.一种存储器,包括:
两种彼此相交的配线以及位于所述两种配线的交叉点附近且位于所述两种配线之间的存储元件,所述存储元件包括:
存储层,由铁磁层形成,基于磁性材料的磁化状态来保持信息;
磁化固定层,包括两个铁磁层,所述两个铁磁层是通过置于其间的非磁性层堆叠的并与所述非磁性层反铁磁地耦合;以及
中间层,介于所述存储层与所述磁化固定层之间,所述中间层由绝缘体形成,其中
所述存储器被配置为利用由于沿堆叠方向注入的自旋极化电子而引起的磁化反转来改变所述存储层的磁化方向,从而将信息记录在所述存储层中,其特征在于:
形成所述存储层的所述铁磁层的电阻率为8×10-7Ωm或更大且小于1×10-5Ωm。
2.根据权利要求1所述的存储器,其中
形成所述存储层的所述铁磁层包括选自由B、C、N、和O构成的组中的至少一种元素以及由Mg、Sc、Y、Al、和Si构成的组中的至少一种元素。
3.根据权利要求1或2所述的存储器,其中,所述形成所述存储层的所述铁磁层包含Co和Fe。
CN200710302358XA 2006-12-26 2007-12-25 存储元件和存储器 Expired - Fee Related CN101212018B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006350113A JP2008160031A (ja) 2006-12-26 2006-12-26 記憶素子及びメモリ
JP2006-350113 2006-12-26
JP2006350113 2006-12-26

Publications (2)

Publication Number Publication Date
CN101212018A CN101212018A (zh) 2008-07-02
CN101212018B true CN101212018B (zh) 2012-05-23

Family

ID=39135227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710302358XA Expired - Fee Related CN101212018B (zh) 2006-12-26 2007-12-25 存储元件和存储器

Country Status (6)

Country Link
US (1) US7881097B2 (zh)
EP (1) EP1939886B1 (zh)
JP (1) JP2008160031A (zh)
KR (1) KR20080060143A (zh)
CN (1) CN101212018B (zh)
TW (1) TWI360123B (zh)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5030888B2 (ja) * 2008-08-08 2012-09-19 株式会社日立製作所 共鳴トンネル磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ
KR20110086089A (ko) 2008-10-20 2011-07-27 더 리젠츠 오브 더 유니버시티 오브 미시건 실리콘계 나노스케일 크로스바 메모리
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
CN103081093B (zh) 2010-06-11 2015-06-03 科洛斯巴股份有限公司 存储器件的柱结构以及方法
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059878A (ja) * 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5803079B2 (ja) * 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5724256B2 (ja) * 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
JP5740878B2 (ja) 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
JP2012146727A (ja) * 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
US8933521B2 (en) * 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
US8742518B2 (en) * 2011-03-31 2014-06-03 Seagate Technology Llc Magnetic tunnel junction with free layer having exchange coupled magnetic elements
JP5768494B2 (ja) * 2011-05-19 2015-08-26 ソニー株式会社 記憶素子、記憶装置
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
CN107274925B (zh) * 2012-05-16 2020-10-23 索尼公司 存储系统和存储器件
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Cpp構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP4042478B2 (ja) * 2002-06-19 2008-02-06 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP4487472B2 (ja) * 2002-07-05 2010-06-23 株式会社日立製作所 磁気抵抗効果素子、及びこれを備える磁気ヘッド、磁気記録装置、磁気メモリ
JP4873338B2 (ja) * 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US7538987B2 (en) * 2003-07-03 2009-05-26 University Of Alabama CPP spin-valve element
JP4253225B2 (ja) * 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4406242B2 (ja) * 2003-09-04 2010-01-27 株式会社東芝 磁気メモリ
WO2005043545A1 (en) * 2003-10-31 2005-05-12 Agency For Science, Technology And Research Nano-contacted magnetic memory device
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
JP2006165265A (ja) 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006350113A (ja) 2005-06-17 2006-12-28 Nakajima Kogyo:Kk 液晶ディスプレイの液晶パネル並びに透過型液晶ディスプレイのバックライトに配置される拡散フィルム
US7826182B2 (en) * 2007-07-23 2010-11-02 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with CoFeGe ferromagnetic layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device

Also Published As

Publication number Publication date
US7881097B2 (en) 2011-02-01
US20080151607A1 (en) 2008-06-26
TW200828304A (en) 2008-07-01
KR20080060143A (ko) 2008-07-01
JP2008160031A (ja) 2008-07-10
EP1939886B1 (en) 2011-08-31
CN101212018A (zh) 2008-07-02
EP1939886A1 (en) 2008-07-02
TWI360123B (en) 2012-03-11

Similar Documents

Publication Publication Date Title
CN101212018B (zh) 存储元件和存储器
CN101266831B (zh) 存储元件和存储器
US9515254B2 (en) Storage element, memory and electronic apparatus
CN101202325B (zh) 存储元件和存储器
US8279666B2 (en) Spin polarised magnetic device
US8436438B2 (en) Memory element and memory device
KR101360991B1 (ko) 기억 소자 및 메모리
CN102403027A (zh) 存储元件和存储装置
CN102610270B (zh) 存储元件和存储器装置
US8743594B2 (en) Memory element and memory device
TWI482152B (zh) Memory device, memory device
CN104662686A (zh) 存储元件、存储装置和磁头
CN102629489A (zh) 存储元件和存储器装置
CN102403031A (zh) 存储元件和存储装置
US8455968B2 (en) Storage element and memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20151225

EXPY Termination of patent right or utility model