KR101277014B1 - 메모리 셀들의 판독 및 이용 방법들 - Google Patents

메모리 셀들의 판독 및 이용 방법들 Download PDF

Info

Publication number
KR101277014B1
KR101277014B1 KR20127007270A KR20127007270A KR101277014B1 KR 101277014 B1 KR101277014 B1 KR 101277014B1 KR 20127007270 A KR20127007270 A KR 20127007270A KR 20127007270 A KR20127007270 A KR 20127007270A KR 101277014 B1 KR101277014 B1 KR 101277014B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
delete delete
memory
write operation
Prior art date
Application number
KR20127007270A
Other languages
English (en)
Other versions
KR20120054080A (ko
Inventor
바스카르 스리니바산
거테즈 에스. 샌드후
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20120054080A publication Critical patent/KR20120054080A/ko
Application granted granted Critical
Publication of KR101277014B1 publication Critical patent/KR101277014B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

몇몇 실시예들은 메모리 셀들을 판독하는 방법들을 포함한다. 메모리 셀들은 충분한 절대값의 전압이 시간의 충분한 지속 기간 동안 인가되어야만 발생하는 기록 동작을 갖고; 판독은 기록 동작에 충분하게 되기에 너무 짧은 시간 지속 기간인 펄스로 행해진다. 몇몇 실시예들에 있어서, 판독에 이용되는 펄스는 기록 동작에 이용되는 전압보다 크거나 동등한 전압의 절대값을 가질 수 있다. 몇몇 실시예에 있어서, 메모리 셀들은 멤리스터들 및 다이오드들과 같은 비-옴 디바이스들을 포함할 수 있다.

Description

메모리 셀들의 판독 및 이용 방법들{METHODS OF READING AND USING MEMORY CELLS}
본 발명은 메모리 셀(memory cell)들의 판독 및 이용 방법들에 관한 것이다.
메모리 셀들은 집적 회로의 통상적인 구성 요소이다. 개별의 메모리 셀은 2개 이상의 안정한 메모리 상태들로 존재하는 디바이스(device)를 포함한다. 디바이스에의 "기록"의 행위는 소망의 메모리 상태로 디바이스를 위치시키는 것을 포함하고, 디바이스의 "판독"의 행위는 디바이스가 어떤 메모리 상태에 있는지 여부를 결정하는 것을 포함한다.
디바이스에의 기록은 디바이스가 하나의 메모리 상태에서 다른 것으로 변경하도록 하기에 충분한 전압인 프로그래밍(programming) 전압을 디바이스에 인가하는 것을 포함할 수 있다. 디바이스의 판독은, 예컨대 디바이스를 통하는 전류의 측정과 같은 디바이스의 메모리 상태에 의해 영향을 받는 전기적 파라미터(parameter)의 측정을 포함할 수 있다. 판독 동작이 디바이스에 "기록"하지 않도록 디바이스의 메모리 상태를 변경하지 않는 조건들 하에서 판독이 행해지는 것이 바람직할 수 있다.
판독 동작 동안 메모리 디바이스의 메모리 상태의 비소망의 변경을 회피하는 한가지 방법은 프로그래밍 전압보다 훨씬 낮은 전압에서 판독을 행하는 것이다. 그러나, 디바이스에의 전압이 증가함에 따라, 메모리 디바이스들의 메모리 상태들 간의 차이가 보다 크게 되고, 따라서 보다 용이하게 측정될 수 있다. 따라서, 메모리 디바이스의 판독은 정확하게 그리고 신속하게 디바이스를 판독하기 위한 소망과, 판독 동작 동안 디바이스의 메모리 상태의 변경을 회피하기 위한 소망 사이의 절충(trade-off)을 포함할 수 있다.
디바이스들이 신속하게 그리고 정확하게 판독되는 것을 가능하게 하는 메모리 디바이스들을 판독하는 신규의 방법들을 개발하는 것이 바람직할 것이다.
도 1은 메모리 어레이(array)의 일부를 예시하는, 반도체 구조체의 영역의 개략 단면도이다.
도 2는 예시적인 메모리 셀의 전류 대 전압 관계들의 그래픽 도면이다.
도 3은 다른 예시적인 메모리 셀의 전류 대 전압 관계들의 그래픽 도면이다.
도 4는 예시적인 메모리 셀의 전압 대 시간 관계들의 그래픽 도면이고, 기록 동작 동안 발생하는 지연을 예시한다.
도 5는 도 4의 예시적인 메모리 셀의 전압 대 시간 관계들의 그래픽 도면이고, 기록 동작의 지연보다 훨씬 짧은 지속 기간에 의해 행해지는 판독 동작을 예시한다.
도 6은 예시적인 메모리 셀의 전류 대 전압 관계들의 그래픽 도면이고, 다양한 전압들에서 행해지는 판독 동작들과 동시에 발생할 메모리 상태들 간의 전류 차이들을 예시한다.
도 7은 다른 예시적인 메모리 어레이의 일부를 예시하는, 반도체 구조체의 영역의 개략 단면도이다.
도 8은 예시적인 비-옴(non-ohmic) 디바이스의 전류 대 전압 관계들의 그래픽 도면이다.
메모리 셀들의 프로그래밍은 셀들이 하나의 메모리 상태에서 다른 것으로 전이하는 것을 가능하게 하도록 셀들에 충분한 전압(흔히 프로그래밍 전압이라 함)을 제공하는 것을 포함할 수 있다. 몇몇 메모리 셀들은 프로그래밍 전압이 인가되는 시간과 셀들이 하나의 메모리 상태에서 다른 것으로 전이하는 시간 사이의 상당한 지연(3 마이크로초 이상)을 가진다. 상기 지연은 메모리 상태들 간의 전이 동안 메모리 셀들에서 발생하는 원자 및/또는 분자 재배열들의 결과일 수 있다.
하나의 메모리 상태에서 다른 것으로 전이함에 있어서 상당한 지연을 겪는 메모리 셀들은 때때로 기록 동작에 관하여 "주파수 의존"인 것으로 언급된다. 용어 "주파수 의존"은 메모리 셀이 하나의 메모리 상태에서 다른 것으로 스위칭(switching)하기 전에 프로그래밍 펄스가 특정 지속 기간 동안 제공될 필요가 있다는 것을 나타내기 위해 이용된다. 예컨대, 메모리 셀이 3 마이크로초(3×10-6초)의 지연을 가진다면, 그 후 프로그래밍 펄스는 하나의 메모리 상태에서 다른 것으로 메모리 셀을 스위칭하기 위해 기록 동작 동안 적어도 3 마이크로초 동안 제공될 필요가 있을 것이다. 이것을 표현하는 다른 방식은 프로그래밍 펄스가 3×10-6초의 역수보다 작거나 동등한(즉, 3.3×105sec-1보다 작거나 동등한) 주파수를 가질 필요가 있을 것이라는 점이다.
비-옴(non-ohmic) 구성 요소들(예컨대, 멤리스터(memristor)들 및 다이오드(diode)들)을 포함하는 메모리 셀들은 흔히 주파수 의존 기록 동작들을 가진다. 기록 동작들의 주파수 의존성은 기록 동작들을 느리게 한다는 점에서, 종래 기술에서 문제가 있는 것으로 고려될 수 있다. 그러나, 본 발명의 몇몇 실시예들은 메모리 디바이스들의 판독 동작들을 향상시키기 위해 기록 동작들의 주파수 의존성을 이용한다.
메모리 셀들의 예시적인 어레이의 일부를 반도체 구조체(10)의 일부로서 도 1에 나타낸다. 구조체는 복수의 메모리 셀들(14, 16 및 18)을 지지하는 기판(12)을 포함한다.
메모리 셀들은 메모리 셀 구조체(20)들을 포함한다. 메모리 셀 구조체들을 동종인 것으로 나타내지만, 상기 구조체들은 몇몇 실시예들에서 비동종일 수 있고; 예컨대, 2개 이상의 구성적으로 다른 층들의 스택(stack)을 포함할 수 있다. 메모리 셀 구조체들은 변화된 조건에 메모리 셀 구조체들을 노출시킴으로써(예컨대, 메모리 셀에 걸쳐 전압을 인가함으로써) 상호 교체될 수 있는 적어도 2개의 안정된 메모리 상태들을 가지도록 구성되는 임의의 적합한 구성 요소 또는 구성 요소들의 조합을 포함할 수 있다.
메모리 셀들은 주파수 의존 기록 동작들을 갖는 구성들을 포함할 수 있으며, 몇몇 실시예들에 있어서, 예컨대 멤리스터들 및/또는 다이오드들과 같은 비-옴 디바이스들을 포함할 수 있다. 메모리 셀들이 멤리스터들에 대응하는 예시적인 실시예들에 있어서, 메모리 셀 구조체들은 티타늄 산화물로 이루어질 수 있다. 티타늄 산화물은, 양상들 중 하나는 상대적으로 산소가 풍부하고 다른 하나는 상대적으로 산소가 부족한 메모리 셀 구조체들 내에서의 2개의 별개의 양상들로 제공될 수 있다. 티타늄 산화물은 한 쌍의 백금 전극들 사이에 제공될 수 있다. 다른 예로서, 멤리스터들은 한 쌍의 티타늄 질화물 전극들 사이에 결정 지르코늄 산화물 및 결정 하프늄 산화물 중 하나 또는 양자로 이루어질 수 있다. 메모리 셀 구조체들이 한 쌍의 전극들 사이에 산화물로 이루어지는 멤리스터들를 포함한다면, 상기 산화물은 메모리 셀 재료로서 언급될 수 있다.
구조체(10)는 복수의 전기 도전성 라인들(22, 24, 26, 및 28)을 포함한다. 라인들(24, 26, 및 28)은 라인(22)에 직교하여 연장하고, 도 1의 단면에 관하여 페이지의 안으로 및 바깥으로 연장한다. 라인들(22, 24, 26, 및 28)은 임의의 적합한 전기 도전성 구성 요소, 또는 구성 요소들의 조합을 포함할 수 있고, 몇몇 실시예들에서 다양한 금속들(예컨대, 백금, 티타늄, 텅스텐 등), 금속 함유 화합물들(예컨대, 금속 규화물들, 금속 질화물 등) 및 도전성으로-도핑된(conductively-doped) 반도체 재료들(예컨대, 실리콘, 게르마늄 등) 중 하나 이상으로 이루어질 수 있다. 라인들을 동종인 것으로 나타내지만, 라인들은 몇몇 실시예들에서 비동종일 수 있고; 예컨대, 2개 이상의 구성적으로 다른 층들의 스택들을 포함할 수 있다. 예시적인 멤리스터들에 관하여 상기 논의된 전극들은 메모리 구조체에 인접한 라인들에 의해 구성될 수 있거나, 메모리 구조체 자체에 의해 구성될 수 있다.
메모리 셀들(14, 16, 및 18)의 각각은 2개의 직교 라인들이 교차하는 교차점에 있다. 교차하는 라인들은 다양한 메모리 셀들을 고유하게 어드레스(address)하는데 이용될 수 있다. 예컨대, 전기 입력이 라인들(22 및 24) 양자를 따라 제공되는 경우, 메모리 셀(14)은 트리거된 셀로서 고유하게 어드레스될 수 있다. 몇몇 실시예들에 있어서, 셀(14)에의 기록은 셀에 걸친 프로그래밍 전압의 제공을 포함할 것이다. 프로그래밍 전압은 라인(24)과 라인(22) 사이의 전압차에 대응할 것이다. 상기 전압차는 라인(22)을 따른 차이 부분과 라인(24)에 걸친 다른 부분을 제공함으로써 셀에 전달될 수 있다. 예컨대, "q" 밀리볼트의 기록 전압이 셀(14)에 제공될 것이면(여기서 "q"는 임의의 적절한 수임), 그 후 메모리 셀(14)에 걸친 총 전압차가 "q" 밀리볼트이도록 "q" 밀리볼트의 일부는 라인(22)을 따라 제공될 수 있고(예컨대, q/2) "q" 밀리볼트의 남은 일부는 라인(24)을 따라 제공될 수 있다(예컨대, -q/2). 전압차의 대략 절반이 교차 라인들의 각각에 의해 전달되는 경우, 셀은 반-선택(half-select) 메모리 디바이스로 언급될 수 있다. 이것은 임의의 라인에 의해 전달되는 전압을 저감할 수 있고, 따라서 특정 셀을 어드레스하는 경우 주변 셀들에의 바람직하지 않은 영향들을 저감할 수 있다는 점에서, 반-선택 디바이스들을 이용하는 것이 유리할 수 있다.
메모리 셀로부터의 정보의 판독은 셀에 걸친 전압차의 인가를 또한 포함할 수 있고, 상기 차는 메모리 셀들에의 정보의 기록과 관련하여 상기 논의된 상황과 유사하게 교차 라인들에 걸쳐 전달될 수 있다.
기판(12)은 임의의 적합한 구성 요소 또는 구성 요소들의 조합을 포함할 수 있다. 몇몇 실시예들에 있어서, 기판(12)은 반도체 기판일 수 있고, 예컨대, 백그라운드(background) p-타입 도펀트를 갖는 저농도로 도핑된 단결정 실리콘을 포함하거나, 단결정 실리콘으로 필수적으로 구성되거나, 단결정 실리콘으로 구성될 수 있다. 용어 "반도전성 기판" 및 "반도체 기판은"은 반도전성 웨이퍼와 같은 벌크(bulk) 반도전성 재료들(단독으로 또는 다른 재료들을 포함하는 어셈블리(assembly)들로) 및 반도전성 재료층들(단독으로 또는 다른 재료들을 포함하는 어셈블리들로)을 포함하지만, 여기에 한정되지 않는 반도전성 재료를 포함하는 임의의 구조체를 의미한다. 용어 "기판"은 상술한 반도전성 기판들을 포함하지만, 여기에 한정되지 않는 임의의 지지 구조체를 의미한다. 기판을 동종인 것으로 나타내지만, 기판은 몇몇 실시예들에서 비동종일 수 있고; 예컨대, 집적 회로 제작과 연관된 다양한 구조체들과 층들을 포함할 수 있다. 상기 구조체들 및 층들은 제작되는 구조체들의 어떤 적합한 전기적 특성들도 포함할 수 있고, 따라서 다양한 실시예들에서 전기 도전성이거나, 전기 절연성이거나, 또는 반도전성일 수 있다.
도 2는 전류(I) 대 전압(V)의 그래프를 나타내고, 예시적인 메모리 셀의 동작을 예시한다. 그래프는 원점에서 교차하는 2개의 교차 라인들(30 및 32)을 포함하도록 고려될 수 있다. 각 라인은 메모리 셀의 다른 메모리 상태에 대응한다. 전류 및 전압의 부호들은 라인들(30 및 32)간의 차이가 그래프의 좌측 절반에서는 부(負)이고 그래프의 우측 절반에서는 정(正)인 것과 같다. 도 2의 그래프의 논의를 간략화하기 위해, 몇몇 특성들이 "절대값"에 관하여 논의될 것이고; 용어 "절대값"은 부호에 관계없이 수의 수치가 되는 고전적인 수학적 의미를 가진다.
영 전압에서(즉, 도 2의 그래프의 원점에서), 라인들(30 및 32)에 대응하는 메모리 상태들은 서로 구분될 수 없다. 그러나, 전압의 절대값이 증가함에 따라, 상태들은 서로 식별할 수 있게 된다. 특히, 임의의 주어진 전압에서 메모리 셀을 통하는 전류의 절대값은 셀이 메모리 상태(32)에 있는 경우보다 셀이 메모리 상태(30)에 있는 경우에 더 높다. 전압의 절대값이 기록 전압(Vwrite 또는 -Vwrite)에 대응하는 레벨에 도달할 때까지, 전압의 절대값이 증가함에 따라 메모리 상태들(30 및 32) 간의 전류 차이의 절대값은 증가한다. 기록 전압에서, 메모리 상태들(30 및 32)은 (파선(31 및 33)으로 나타낸 바와 같이) 서로 상호 교체된다.
나타낸 실시예에 있어서, 메모리 셀의 성능은 원점에 대하여 대칭이다. 즉, 메모리 셀을 통해 흐르는 전류의 절대값은 정의 전압이 인가되는지 또는 부의 전압이 인가되는지 여부에 관계없이 동일하다. 정의 전압에 의해 유발되는 전류 흐름에 대하여 부의 전압에 의해 유발되는 전류 흐름 사이의 유일한 차이는 전류 흐름의 방향이며; 이것은 전류의 흐름이 정인지 또는 부인지 여부 간의 차이로서 그래프에 예시된다.
도 2의 그래프에 의해 나타낸 메모리 셀의 판독은 메모리 셀이 라인(32)에 의해 나타낸 메모리 상태에 있는지 또는 라인(30)에 의해 나타낸 메모리 상태에 있는지 여부의 결정에 대응한다. 상기 결정은 메모리 셀에 전압을 인가하고, 그 후 메모리 셀을 통한 전류 흐름이 상태(30)에 대응하기에 충분히 높은지 또는 대신에 상태(32)에 대응하는지 여부를 결정하는 것을 포함할 수 있다. 상태(30 및 32)간의 차이는 낮은 절대값을 갖는 전압들에서보다 높은 절대값을 갖는 전압들에서 더 크고, 따라서 검출하기에 더 용이하다. 따라서, 메모리 셀의 상태는 낮은 절대값을 갖는 전압들에서보다 높은 절대값을 갖는 전압들에서 보다 높은 정확성을 갖고 판독될 수 있다. 그러나, 판독 동작 동안 이용되는 전압(Vread 또는 -Vread)이 기록 전압에 너무 근접하게 되면, 판독 동작의 정확성을 해할 셀이 하나의 상태에서 다른 상태로 스위칭할 수 있을 정도까지 셀의 상태는 판독 동작 동안 방해될 수 있다. 따라서, 메모리 셀들을 판독하는 것의 종래의 방법들은 판독 동작 동안 메모리 셀의 상태를 실수로 변경하는 것을 회피하기 위해 충분히 Vwrite의 절대값 아래에 있는 Vread의 절대값을 이용한다.
한 쌍의 예시적인 Vread 전압들이 Vwrite 전압들의 절대값들의 훨씬 아래의 절대값을 갖는 것으로서 도 2에 예시된다. 본 발명의 몇몇 실시예들(도 3 내지 도 8을 참조하여 하기에 논의됨)은 판독 동작의 절대값이 기록 동작의 절대 전압에 접근하거나, 심지어 초과하는 것을 가능하게 하기 위해 주파수 의존 기록 동작들의 지연 시간들을 이용한다.
도 2의 그래프는 정의 전압이 메모리 셀에 인가되는지 또는 부의 전압이 인가되는지 여부에 관계없이 대칭 성능을 가진 메모리 셀을 나타낸다. 여기에 설명한 실시예들은 정의 그리고 부의 전압에 관하여 대칭 성능을 가진 메모리 셀들 중 하나로, 또는 정의 그리고 부의 전압에 관하여 비대칭 성능을 가진 메모리 셀들로 이용될 수 있다. 도 3은 정의 전압과 부의 전압에 관하여 비대칭 성능을 갖는 예시적인 메모리 셀의 동작에 대한 전류(I) 대 전압(V)의 그래프를 나타낸다. 도 3의 그래프는 원점에서 교차하는 2개의 교차 라인들(34 및 36)을 포함한다. 각 라인은 메모리 셀의 다른 메모리 상태에 대응한다. 영 전압에서(즉, 도 3의 그래프의 원점에서), 메모리 상태들은 서로 구분될 수 없다. 전압의 절대값이 증가함에 따라, 셀이 메모리 상태(34)에 있는 경우에 비해 셀이 메모리 상태(36)에 있는 경우에 메모리 셀을 통한 전류의 절대값은 더 높다. 정의 전압이 메모리 셀에 인가되는지, 또는 부의 전압이 인가되는지 여부에 관계없이 메모리 상태들(34 및 36) 간의 전류 차이의 절대값은 증가한다. 그러나, 부의 전압이 인가되는 경우보다 정의 전압이 인가되는 경우에 더욱 신속하게 2개의 상태들간의 전류 차이가 변화한다. 따라서, 부의 전압을 이용하고 있는 것보다 판독 동작 동안 정의 전압을 이용하는 셀을 판독하는 것이 보다 용이하다. 따라서, 예시적인 판독 전압(Vread)을 정의 전압으로 나타낸다. 도 3에 나타낸 비대칭 메모리 셀이 부의 전압보다 정의 전압에서 상태들(34 및 36) 간에 발생하는 더 큰 차이를 갖지만, 다른 비대칭 셀들은 정의 전압에서보다 부의 전압에서 발생하는 더 큰 차이를 가질 수 있다.
전압의 절대값이 기록 전압(Vwrite 또는 -Vwrite)에 대응하는 레벨에 한번 도달하면, 메모리 상태들(34 및 36)은 (파선 라인들(35 및 37)로 나타낸 바와 같이) 서로 상호 교체될 수 있다는 점에서, 도 3의 비대칭 메모리 셀은 도 2의 대칭 셀과 유사하다.
도 4는 기록 동작 동안 지연을 갖는 메모리 셀에 대한 전압 대 시간의 관계를 그래프로 예시한다. 디바이스에 인가된 전압은 프로그래밍 전압보다 작은 초기값(V1)에 있다. 시간(T1)에서, 전압은 프로그래밍 전압에 대응하는 제 2 값(V2)으로 증가한다. 프로그래밍 전압은 일정 기간 동안 유지되고; 기록 동작은 시간(T1)에서 발생하지 않고, 시간(T1) 이후의 시간(T2)에서 발생한다. 프로그래밍 전압이 초기에 인가되는 시간(T1)와, 기록 동작이 완료되는 시간(T2) 사이의 시간 지연은 프로그래밍 전압에의 메모리 셀의 응답에서의 지연이다. 상기 지연은, 예컨대 하나의 메모리 상태에서 다른 것으로의 전이함에 있어서 메모리 셀에서의 원자 및/또는 분자 재배열에 필요한 시간에 기인할 수 있다. T1에서 T2로의 프로그래밍 펄스의 지속 기간은, 예컨대 메모리 셀에서 이용되는 재료들의 타입, 프로그래밍 전압, 및 메모리 셀에서 이용되는 재료의 양을 포함할 수 있는 다양한 요인들에 따라 변화한다. 충분한 전압의 펄스가 시간의 충분한 지속 기간 동안 제공되지 않는다면 메모리 셀은 하나의 메모리 상태에서 다른 것으로 변화하지 않을 것이다. 시간 지속 기간은 시간 지속 기간의 역수를 단순히 취함으로써 주파수로 변환될 수 있으므로, 도 4에 나타낸 프로그래밍 특성들을 가진 메모리 셀은 주파수 의존 기록 동작을 갖는 것으로서 대안적으로 설명할 수 있다.
도 4의 전압들(V1 및 V2)은 그래프로 나타낸 바와 같은 전압들의 절대값들일 수 있고, 기록 동작 동안 이용되는 실제 전압들은 부의 전압들 또는 정의 전압들 중 하나일 수 있다.
도 5는 판독 동작 동안 도 4의 메모리 셀에 대한 전압 대 시간의 관계를 그래프로 예시하고, 상기 판독 동작은 도 4를 참조하여 상술한 기록 동작상에 겹쳐진다(기록 동작을 도 5에서의 파선으로 나타냄). 판독 동작은 전압(VR)을 이용하고, 도 5의 실시예에 있어서 상기 전압은 기록 동작 동안 이용되는 프로그래밍 전압(V2)보다 크다. 다른 실시예들에 있어서, 판독 전압(VR)은 프로그래밍 전압과 동등하거나 프로그래밍 전압보다 작을 수 있다. 그러나, (도 2를 참조하여 상술한 바와 같이) 메모리 셀의 메모리 상태들간의 차이를 향상시키기 위하여 높은 판독 전압을 이용하는 것이 유리할 수 있다. 판독 동작 동안 메모리 셀의 메모리 상태들간의 더 큰 차이들은 판독 동작 동안 더 나은 신호 대 잡음(noise)을 이끌어낼 수 있고, 이것은 판독 동작의 정확성 및/또는 판독 동작의 속도를 향상시킬 수 있다.
판독 전압(VR)은 시간(T1)에서 개시되고 시간(TR)까지 유지된다. 시간들(TR 및 T1) 사이의 지속 기간은 기록 동작(즉, 시간들(T2 및 T1) 사이의 지속 기간)에 필요한 지속 기간보다 훨씬 적다. 예컨대, 판독 동작에 이용되는 지속 기간은 적어도 기록 동작에 필요한 지속 기간보다 짧은 대략 10배(즉, 적어도 약 10배 더 짧은)일 수 있다. 판독 동작에 이용되는 짧은 전압 펄스는 실수로 기록 동작을 야기하는 것 없이 고전압에서 판독 동작이 행해지는 것을 가능하게 할 수 있다. 특히, 판독 동작에 이용되는 전압 펄스가 기록 동작의 지연을 극복하기에 너무 짧게 지속 기간 동안 행해지고, 따라서 메모리 셀은 판독 동작 동안 이용되는 고전압에도 불구하고 하나의 메모리 상태에서 다른 것으로 변화하지 않는다.
도 5의 판독 동작의 특정 지속 기간은 특정 애플리케이션들에 맞추어질 수 있다. 예시적인 애플리케이션에 있어서, 메모리 셀은 티타늄 산화물을 함유하는 그리고 하나의 메모리 상태에서 다른 것으로 전이를 완료하기 위해 적어도 약 3마이크로초의 지속 기간을 필요로 하는 기록 동작을 갖는 멤리스터를 포함할 수 있다. 상기 애플리케이션에 있어서, 판독 동작은 0.3 마이크로초보다 적거나 동등한 지속 기간을 갖는(즉, 적어도 약 3.3×106초-1의 주파수를 갖는) 펄스로 행해질 수 있다. 다른 예시적인 애플리케이션에 있어서, 메모리 셀은 하나의 메모리 상태에서 다른 것으로 전이를 완료하기 위해 적어도 약 1 밀리초의 지속 기간을 필요로 하는 기록 동작을 갖는 멤리스터를 포함할 수 있고, 판독 동작은 0.1 밀리초보다 적거나 동등한 지속 기간을 갖는 펄스로 행해질 수 있다. 몇몇 실시예들에 있어서, 비-옴 디바이스의 판독은 바이폴라(bipolar) 멤리스터 타입 RRAM 디바이스의 성능 사양들(즉, 전류 밀도 "J"는 ±2.8V에서 약 1×104A/㎠이고 ±2.0V에서 약 100A/㎠인)을 만족시킬 수 있다.
몇몇 실시예들에 있어서, 비-옴 선택 디바이스들(예컨대, 다이오드들)은 메모리 셀들의 멤리스터들과 전기적 직렬로 접속될 수 있고(예컨대, 도 1의 메모리 셀 구조체(20)는 멤리스터들로 구성될 수 있고, 다이오드들은 개별 메모리 셀들에 대한 선택 디바이스들로서 메모리 셀들(14, 16, 및 18)의 멤리스터들과 전기적 직렬로 접속될 수 있다), 판독 동작의 지속 기간은 멤리스터들과 비-옴 선택 디바이스들의 전기적 직렬 조합들로 맞추어질 수 있다. 도 7은 도 1의 구조체(10)와 유사하지만, 도전성 라인(22)과 메모리 셀들(14, 16 및 18)의 구조체(20)들 사이에 비-옴 선택 디바이스들(62, 64 및 66)(예컨대, 다이오드들)을 갖는 구조체(60)를 나타낸다. 구조체(20)들이 멤리스터들에 대응하고 비-옴 선택 디바이스들이 다이오드들이면, 구조체(20)들은 한 쌍의 백금 전극들 사이에 하나 이상의 산화물들을 포함할 수 있고, 비-옴 디바이스들은 한 쌍의 전극들 사이에 하나 이상의 절연성 재료들을 포함할 수 있다. 멤리스터들의 전극들 중 하나가 멤리스터와 인접한 비-옴 디바이스 사이에 공유될 수 있다.
도 7의 구조체가 라인(22)과 메모리 셀 구조체(20) 사이에 비-옴 선택 디바이스들을 갖지만, 다른 실시예들에 있어서 라인(22)과 메모리 셀 구조체들 사이의 선택 디바이스들의 제공에 대한 대안으로, 또는 이것에 추가하여 라인들(24, 26, 및 28)과 메모리 셀 구조체들 사이에 비-옴 선택 디바이스들이 제공될 수 있다. 또한, 선택 디바이스들이 라인(22)으로부터 별개의 디바이스들로서 나타내지만, 몇몇 실시예들에 있어서 선택 디바이스들은 라인과 도전성 재료를 공유할 수 있다. 예컨대, 선택 디바이스들은 한 쌍의 전극들 사이에 절연성 재료를 함유하는 다이오드들일 수 있고, 전극들 중 하나는 라인(22)에 공통인 도전성 재료를 포함할 수 있다.
메모리 셀의 기록 동작에 필요한 최소 지속 기간 시간에의 판독 동작 펄스의 상대적인 길이는 판독 및 기록 동작들을 위해 이용되는 상대적인 전압에 따라, 그리고 메모리 셀의 구성에 따라 변할 수 있다. 예시적인 실시예들이 기록 동작들에 필요한 최소 지속 기간보다 10배 적은 판독 동작 펄스들을 설명하지만, 다른 실시예들에 있어서 판독 동작들을 실수로 메모리 셀의 초기 상태를 방해하게 하는 위험 없이 기록 동작에 필요한 최소 지속 기간들에 보다 근접한 판독 동작 펄스들을 이용하는 것이 가능할 수 있다.
도 6은 도 2의 메모리 셀에 대한 전류(I) 대 전압(V)의 그래프를 나타내고, 기록 동작에 필요한 최소 지속 기간보다 짧은 판독 펄스들을 이용하여 행해질 수 있는 판독 동작들을 예시한다. 메모리 셀은 2개의 교차 라인들(30 및 32)에 대응하는 메모리 상태들을 포함한다. 도 2에 관하여 상기 논의된 바와 같이, 메모리 셀을 통하는 전압의 절대값이 증가함에 따라 메모리 상태들은 서로를 구별하는데 보다 용이해진다.
전압 레벨들(-Vwrite 및 Vwrite)은 메모리 상태들(30 및 32)이 서로 상호 교체될 수 있는 기록 전압들에 대응한다.
도 6은 메모리 셀이 라인(32)에 의해 표현된 상태에 있는지 또는 라인(30)에 의해 표현된 상태에 있는지 여부의 결정을 위해 메모리 셀의 판독 동안 이용될 수 있는 수많은 예시적인 판독 전압들(Vread1, Vread2, Vread3, -Vread1, -Vread2, 및 -Vread3)을 예시한다. 주파수 의존 메모리 디바이스의 기록 동작에 필요한 최소 지속 기간 펄스보다 짧은 판독 펄스를 이용하는 이점은 판독 동작이 기록 동작의 전압보다 크거나 동등한 전압에서 행해질 수 있다는 것이다. 도 6에 나타낸 바와 같이, 상태들(30 및 32) 간의 차이는 보다 고전압에서 더 크고, 따라서 검출하는데 더 용이하다. 몇몇 실시예들의 이점은 기록 동작 동안 이용되는 전압의 절대값 만큼 적어도 큰 절대값을 갖는 전압으로 메모리 셀의 판독이 행해질 수 있다는 것이고, 이것은 메모리 셀의 상태가 종래 기술 판독 동작들에 이용되는 보다 저전압들에서 가능한 것보다 더 높은 정확성으로, 그리고 가능한 보다 고속도로 판독되는 것을 가능하게 할 수 있다.
기록 동작 동안 이용되는 전압의 절대값을 만족시키거나 초과하는 절대값들의 전압들을 갖는 판독 동작들을 이용하는 것이 몇몇 실시예들에 있어서 유리할 수 있지만, 다른 실시예들에 있어서 기록 동작 동안 이용되는 전압의 절대값보다 작은 절대값의 전압들을 갖는 판독 동작들을 이용하는 것이 바람직할 수 있다. 상기 다른 실시예들에 있어서, 주파수 의존 메모리 디바이스의 기록 동작에 필요한 최소 지속 기간보다 짧은 지속 기간을 갖는 판독 펄스를 이용하는 것이 여전히 유리할 수 있다. 예컨대, 판독 펄스의 짧은 지속 기간은 더 긴 지속 기간 판독 펄스에서보다 더 적은 메모리 상태의 섭동을 행할 수 있고/있거나; 판독 동작의 보다 고주파수(즉, 더 높은 속도)로 귀착될 수 있다.
도 2, 도 3 및 도 6의 전류 대 전압 곡선들은 몇몇 예시적인 디바이스들의 예시적인 곡선들이다. 여기에 설명한 다양한 실시예들은 나타낸 것들과 다른 전류 대 전압 곡선들에 의해 특징되는 수많은 다른 디바이스들로 이용될 수 있다. 예컨대, 도 8은 도 2, 도 3 및 도 6의 곡선들에 의해 설명한 디바이스들에 추가로, 또는 대안으로 이용될 수 있는 비-옴 디바이스에 대한 전류 대 전압의 곡선(70)을 나타낸다. 도 8의 곡선(70)은 디바이스의 하나의 메모리 상태에 대응하고, 당업자는 디바이스의 다른 메모리 상태에 대응하는 다른 곡선이 있을 수 있다는 것을 알 것이다.
여기에 논의된 다양한 실시예들은 메모리 디바이스들을 이용한 임의의 전자 시스템에 애플리케이션을 가질 수 있고; 실시예 전자 시스템들은 컴퓨터들, 자동차들, 비행기들, 시계들, 휴대폰들 등을 포함한다.

Claims (30)

  1. 메모리 셀을 판독하는 방법으로서,
    주파수 의존 기록 동작을 갖는 메모리 셀을 제공하는 단계; 및
    기록 동작의 최대 주파수보다 적어도 빠른 크기의 등급인 주파수를 가지며, 상기 기록 동작의 기록 전압의 절대값보다 작은 절대값을 갖는 전압을 갖는 단일 펄스로 메모리 셀을 판독하는 단계를 포함하는, 메모리 셀을 판독하는 방법.
  2. 청구항 1에 있어서,
    상기 메모리 셀은 비-옴(non-ohmic) 디바이스를 포함하는, 메모리 셀을 판독하는 방법.
  3. 청구항 1에 있어서,
    상기 메모리 셀은 멤리스터(memristor)와 전기적 직렬인 비-옴 디바이스를 포함하는, 메모리 셀을 판독하는 방법.
  4. 청구항 1에 있어서,
    상기 메모리 셀은 멤리스터를 포함하는, 메모리 셀을 판독하는 방법.
  5. 청구항 4에 있어서,
    상기 멤리스터는 티타늄 산화물로 이루어지는, 메모리 셀을 판독하는 방법.
  6. 청구항 4에 있어서,
    상기 멤리스터는 하프늄 산화물 및 지르코늄 산화물 중 하나 또는 양자로 이루어지는, 메모리 셀을 판독하는 방법.
  7. 메모리 셀을 판독하는 방법으로서,
    기록 전압에서 발생하며, 상기 기록 전압이 인가되는 시간과 기록 동작이 완료되는 시간 사이의 지연을 포함하는 기록 동작을 갖는 메모리 셀을 제공하는 단계; 및
    상기 지연보다 적어도 빠른 크기의 등급이며, 상기 기록 전압의 절대값보다 작은 절대값을 갖는 판독 전압에서 발생하는 단일 펄스로 상기 메모리 셀을 판독하는 단계를 포함하는, 메모리 셀을 판독하는 방법.
  8. 청구항 7에 있어서,
    상기 메모리 셀은 동일한 메모리 셀들의 어레이의 일부이고, 상기 판독 전압은 상기 메모리 셀에서 교차하는 2개의 직교 라인들로 제공되며, 상기 라인들 각각은 상이한 전압들을 전달하고, 이들 전압들 간의 차이의 절대값이 상기 판독 전압인, 메모리 셀을 판독하는 방법.
  9. 청구항 8에 있어서,
    상기 기록 전압은 상기 메모리 셀에서 교차하는 동일한 2개의 직교 라인들로 제공되며, 상기 라인들 각각은 상이한 전압들을 전달하고, 이들 전압들 간의 차이의 절대값이 상기 기록 전압인, 메모리 셀을 판독하는 방법.
  10. 멤리스터-포함 메모리 셀을 판독하는 방법으로서,
    미리 결정된 절대값의 전압이 미리 결정된 시간 지속 기간의 펄스 동안 인가되어야만 발생하는 기록 동작을 갖도록 멤리스터-포함 메모리 셀을 제공하는 단계; 및
    상기 기록 동작에 대한 상기 미리 결정된 시간 지속 기간보다 적어도 10배 짧은 펄스로, 그리고 상기 기록 동작의 상기 미리 결정된 절대값보다 작은 절대값을 갖는 전압으로 메모리 셀을 판독하는 단계를 포함하는, 멤리스터-포함 메모리 셀을 판독하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR20127007270A 2009-09-22 2010-08-18 메모리 셀들의 판독 및 이용 방법들 KR101277014B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/564,265 2009-09-22
US12/564,265 US8199556B2 (en) 2009-09-22 2009-09-22 Methods of reading and using memory cells
PCT/US2010/045856 WO2011037703A2 (en) 2009-09-22 2010-08-18 Methods of reading and using memory cells

Publications (2)

Publication Number Publication Date
KR20120054080A KR20120054080A (ko) 2012-05-29
KR101277014B1 true KR101277014B1 (ko) 2013-06-24

Family

ID=43756493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20127007270A KR101277014B1 (ko) 2009-09-22 2010-08-18 메모리 셀들의 판독 및 이용 방법들

Country Status (5)

Country Link
US (3) US8199556B2 (ko)
KR (1) KR101277014B1 (ko)
CN (1) CN102498521B (ko)
TW (1) TWI484500B (ko)
WO (1) WO2011037703A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199556B2 (en) * 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8586959B2 (en) * 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8848337B2 (en) 2011-02-01 2014-09-30 John R. Koza Signal processing devices having one or more memristors
US9405614B2 (en) 2011-07-27 2016-08-02 Hewlett Packard Enterprise Development Lp Method and system for reducing write-buffer capacities within memristor-based data-storage devices
US8780607B2 (en) 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9349445B2 (en) 2011-09-16 2016-05-24 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US8581224B2 (en) 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
US9036395B2 (en) 2012-06-26 2015-05-19 Hewlett-Packard Development Company, L.P. Programmed-state detection in memristor stacks
US8908415B2 (en) * 2013-03-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory reset
US9490011B2 (en) 2013-07-10 2016-11-08 Hewlett Packard Enterprise Development Lp Storage device write pulse control
WO2015065415A1 (en) * 2013-10-31 2015-05-07 Hewlett-Packard Development Company, L.P. Memristive device switching by alternating polarity pulses
DE102013020517B4 (de) * 2013-12-11 2015-06-25 Forschungszentrum Jülich GmbH Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
WO2017174527A1 (de) * 2016-04-07 2017-10-12 Helmholtz-Zentrum Dresden - Rossendorf E. V. Verfahren und mittel zum betrieb eines komplementären analogen rekonfigurierbaren memristiven widerstandsschalters sowie dessen verwendung als künstliche synapse
US9911500B2 (en) 2016-04-18 2018-03-06 Sandisk Technologies Llc Dummy voltage to reduce first read effect in memory
US10347315B2 (en) 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017268A (ko) * 2006-08-21 2008-02-26 가부시끼가이샤 도시바 자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471556B2 (en) * 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US6842357B2 (en) * 2002-04-23 2005-01-11 Intel Corporation Nondestructive sensing mechanism for polarized materials
US7095644B2 (en) * 2003-12-22 2006-08-22 Unity Semiconductor Corporation Conductive memory array having page mode and burst mode read capability
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7283382B2 (en) * 2005-06-29 2007-10-16 Intel Corporation Minimization of signal loss due to self-erase of imprinted data
US7446010B2 (en) * 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
US7236389B2 (en) * 2005-11-17 2007-06-26 Sharp Laboratories Of America, Inc. Cross-point RRAM memory array having low bit line crosstalk
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20070279975A1 (en) * 2006-06-06 2007-12-06 Hudgens Stephen J Refreshing a phase change memory
KR100855965B1 (ko) * 2007-01-04 2008-09-02 삼성전자주식회사 서브 셀 어레이를 구비하는 양방향성 ｒｒａｍ 및 이를이용하는 데이터 기입 방법
US7719352B2 (en) * 2007-03-13 2010-05-18 Qualcomm Incorporated Active circuits with isolation switches
KR100852206B1 (ko) * 2007-04-04 2008-08-13 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법.
US7499336B2 (en) * 2007-05-14 2009-03-03 Skymedi Corporation Method of programming a nonvolatile memory cell and related memory array
US7646658B2 (en) * 2007-05-31 2010-01-12 Qualcomm Incorporated Memory device with delay tracking for improved timing margin
EP2003651A1 (en) * 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
US7663900B2 (en) * 2007-12-31 2010-02-16 Hitachi Global Storage Technologies Netherlands B.V. Tree-structure memory device
US7768016B2 (en) * 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017268A (ko) * 2006-08-21 2008-02-26 가부시끼가이샤 도시바 자기 메모리 소자, 자기 메모리 소자를 구비한 자기 메모리및 자기 메모리를 구동하기 위한 방법

Also Published As

Publication number Publication date
US20140153316A1 (en) 2014-06-05
US8675392B2 (en) 2014-03-18
US9135995B2 (en) 2015-09-15
US20110069529A1 (en) 2011-03-24
US8199556B2 (en) 2012-06-12
CN102498521B (zh) 2015-07-22
KR20120054080A (ko) 2012-05-29
CN102498521A (zh) 2012-06-13
TW201133506A (en) 2011-10-01
US20120218810A1 (en) 2012-08-30
WO2011037703A2 (en) 2011-03-31
WO2011037703A3 (en) 2011-06-09
TWI484500B (zh) 2015-05-11

Similar Documents

Publication Publication Date Title
KR101277014B1 (ko) 메모리 셀들의 판독 및 이용 방법들
US10614883B2 (en) Resistance memory cell
CN112219240B (zh) 用于对多电平自选择存储器单元进行编程的技术
TWI632552B (zh) 電阻式隨機存取記憶體電路以及電阻式隨機存取記憶體列的形成方法
KR100669313B1 (ko) 메모리 및 액세스 디바이스
US8391049B2 (en) Resistor structure for a non-volatile memory device and method
US20130250651A1 (en) Multi-function resistance change memory cells and apparatuses including the same
KR20160008464A (ko) 선택기 디바이스 홀딩 특성을 사용하는 비-휘발성 메모리 디바이스의 센싱
JP2007018615A (ja) 記憶装置及び半導体装置
JP2007080311A (ja) 記憶装置及び半導体装置
EP3028283A1 (en) Voltage control for crosspoint memory structures
JP2006099866A (ja) 記憶装置及び半導体装置
JP2014146406A (ja) 半導体記憶装置
JP2011198445A (ja) 半導体記憶装置
TWI749606B (zh) 記憶體裝置之適應性寫入操作
US20230060231A1 (en) Dirty write on power off
KR101669013B1 (ko) 교차점 메모리 장치
KR101732114B1 (ko) 교차점 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 7