CN112219240B - 用于对多电平自选择存储器单元进行编程的技术 - Google Patents

用于对多电平自选择存储器单元进行编程的技术 Download PDF

Info

Publication number
CN112219240B
CN112219240B CN201980037775.7A CN201980037775A CN112219240B CN 112219240 B CN112219240 B CN 112219240B CN 201980037775 A CN201980037775 A CN 201980037775A CN 112219240 B CN112219240 B CN 112219240B
Authority
CN
China
Prior art keywords
pulse
self
memory cell
logic state
selected memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980037775.7A
Other languages
English (en)
Other versions
CN112219240A (zh
Inventor
M·罗布斯泰利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112219240A publication Critical patent/CN112219240A/zh
Application granted granted Critical
Publication of CN112219240B publication Critical patent/CN112219240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4026—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using bipolar transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biomedical Technology (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及用于对多电平自选择存储器单元进行编程的技术。举例来说，提供用于对包含硫属化物材料的多电平自选择存储器单元进行编程的技术。为了将一或多个中间存储器状态编程到所述自选择存储器单元，可使用包含两个脉冲的编程脉冲序列。所述编程脉冲序列的第一脉冲可具有第一极性及第一量值，且所述编程脉冲序列的第二脉冲可具有不同于所述第一极性的第二极性及不同于所述第一量值的第二量值。在施加所述编程脉冲序列中的两个脉冲之后，所述自选择存储器单元可存储表示两个数据位(例如，逻辑‘01’或逻辑‘10’)的中间状态。

Description

用于对多电平自选择存储器单元进行编程的技术
交叉参考
本专利申请案要求由鲁贝塞利(Robustelli)等人于2019年5月15日申请的标题为“用于对多电平自选择存储器单元进行编程的技术(Techniques for Programming Multi-Level Self-Selecting Memory Cell)”的第PCT/US2019/032441号PCT申请案的优先权，所述PCT申请案要求由鲁贝塞利(Robustelli)等人于2018年6月6日申请的标题为“用于对多电平自选择存储器单元进行编程的技术(Techniques for Programming Multi-LevelSelf-Selecting Memory Cell)”的第16/001,798号美国专利申请案的优先权，其中每一申请案让渡给其受让人且其中每一申请案全部以引用的方式并入本文中。
技术领域
下文大体上涉及操作存储器阵列且更明确来说涉及对多电平自选择存储器装置进行编程。
背景技术
存储器装置广泛用于将信息存储在各种电子装置中，例如计算机、相机、数字显示器及类似物。信息是通过对存储器装置的不同状态进行编程而予以存储。例如，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储超过两个状态。为存取经存储信息，电子装置的组件可读取或感测存储器装置中的经存储状态。为存储信息，电子装置的组件可在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性。非易失性存储器单元即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器单元可随时间丢失其存储的状态，除非其由外部电源周期性刷新。
改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低电力消耗或降低制造成本等等。可预期将多位信息存储在存储器单元中以增加数据存储密度而不增加物理存储器单元密度。
发明内容
描述一种方法。所述方法可包含：识别经配置以存储超过两个逻辑状态的自选择存储器单元的第一逻辑状态；将具有第一极性及第一振幅的第一脉冲施加到所述自选择存储器单元以使用不同于所述第一逻辑状态的第二逻辑状态对所述自选择存储器单元进行编程；将具有不同于所述第一极性的第二极性及第二振幅的第二脉冲施加到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程；及至少部分基于施加具有所述第一极性的所述第一脉冲及具有所述第二极性的所述第二脉冲将所述第一逻辑状态存储在所述自选择存储器单元中。
描述另一方法。所述方法可包含：识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态；识别所述自选择存储器单元的当前逻辑状态；至少部分基于所述所要逻辑状态及所述当前逻辑状态选择编程脉冲；施加所述编程脉冲到所述自选择存储器单元；及至少部分基于施加所述编程脉冲将所述所要逻辑状态存储在所述自选择存储器单元中。
描述一种设备。所述设备可包含：字线；位线；自选择存储器单元，其具有与所述字线耦合的底部表面及与所述底部表面相对的顶部表面，所述顶部表面与所述位线耦合，所述自选择存储器单元包括在所述底部表面与所述顶部表面之间的锥状轮廓；及控制器。所述控制器可操作以：识别经配置以存储超过两个逻辑状态的所述自选择存储器单元的第一逻辑状态；将具有第一极性的第一脉冲施加到所述自选择存储器单元以使用不同于所述第一逻辑状态的第二逻辑状态对所述自选择存储器单元进行编程；将具有第二极性的第二脉冲施加到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程，其中所述第二极性不同于所述第一极性；及基于施加具有所述第一极性的所述第一脉冲及具有所述第二极性的所述第二脉冲将所述第一逻辑状态存储在所述自选择存储器单元中。
附图说明
图1说明根据本公开的实施例的实例存储器装置。
图2说明根据本公开的实施例的支持对多电平自选择存储器装置进行编程的存储器阵列的实例。
图3A说明展示根据本公开的实施例的支持对多电平自选择存储器装置进行编程的自选择存储器单元中的阈值电压的分布的图的实例。
图3B说明根据本公开的实施例的支持对多电平自选择存储器装置进行编程的时序图的实例。
图4A说明展示根据本公开的实施例的支持对多电平自选择存储器装置进行编程的自选择存储器单元中的阈值电压的分布的图的实例。
图4B说明根据本公开的实施例的支持对多电平自选择存储器装置进行编程的时序图的实例。
图5A说明展示根据本公开的实施例的支持对多电平自选择存储器装置进行编程的自选择存储器单元中的阈值电压的分布的图的实例。
图5B说明展示根据本公开的实施例的支持对多电平自选择存储器装置进行编程的自选择存储器单元中的阈值电压的分布的图的实例。
图6展示根据本公开的方面的支持对多电平自选择存储器装置进行编程的装置的框图。
图7到9说明根据本公开的方面的支持对多电平自选择存储器装置进行编程的方法的流程图。
具体实施方式
包含硫属化物材料的自选择存储器单元可为经配置以存储三个或更多个唯一状态的多电平单元的实例。因而，单个多电平自选择存储器单元可经配置以存储超过一个数据位。在一些情况中，可通过在字线与数字线之间施加特定偏压而选择自选择存储器单元。存储在自选择存储器单元中的逻辑状态可基于施加到自选择存储器单元的编程脉冲的极性。例如，自选择存储器可在施加具有正极性的编程脉冲之后存储逻辑“0”，且自选择存储器可在施加具有负极性的编程脉冲之后存储逻辑“1”。
提供用于对包含硫属化物材料的多电平自选择存储器单元进行编程的技术。为将一或多个中间存储器状态编程到自选择存储器单元，可使用包含两个脉冲的编程脉冲序列。编程脉冲序列的第一脉冲可具有第一极性及第一量值，且编程脉冲序列的第二脉冲可具有不同于第一极性的第二极性及不同于第一量值的第二量值。在施加编程脉冲序列中的两个脉冲之后，自选择存储器单元可存储表示两个数据位(例如，逻辑“01”或逻辑“10”)的中间状态。
在一些情况中，存储器控制器可识别经编程到自选择存储器单元的第一逻辑状态。在一个实例中，第一逻辑状态可为中间逻辑状态(例如01或10)。在识别第一逻辑状态之后，存储器控制器可选择用于对自选择存储器单元进行编程的第一编程脉冲。在一些情况中，存储器控制器可确定与第一编程脉冲相关联的多个参数。在一个实例中，第一编程脉冲可具有第一极性及第一振幅。在一些情况中，第一极性可为正极性或负极性。存储器控制器可接着将第一编程脉冲施加到自选择存储器单元以使用第二逻辑状态对自选择存储器单元进行编程。第二逻辑状态不同于第一逻辑状态。例如，第二逻辑状态可为自选择存储器单元的中间逻辑状态。在施加第一编程脉冲之后，存储器控制器可将具有第二极性及第二振幅的第二编程脉冲施加到自选择存储器单元。第二极性可不同于第一极性。在一个实例中，如果第一极性是正极性，那么第二极性是负极性。第二编程脉冲的施加可使用第一逻辑状态对自选择存储器单元进行编程。存储器控制器可接着将第一逻辑状态存储在自选择存储器单元中。本公开的方面可有利地使用两个短脉冲来代替长脉冲，借此节省电流且改进自选择存储器单元的性能。
在一个实施例中，存储器控制器可用包含验证的编程脉冲序列替换编程脉冲中的至少一者。在一些情况中，验证可为对应于至少一个位的所要逻辑状态的读取电压。例如，所描述的状态可为中间逻辑状态(例如01或10)。在一些实例中，编程脉冲序列中的每一编程脉冲可与预定能量级相关联。在一些情况中，可反复地增加与每一编程脉冲相关联的能量级。在一些实例中，存储器控制器可确定经编程到自选择存储器单元的所要逻辑状态。存储器控制器可接着施加来自编程脉冲序列的第一编程脉冲且可在施加第一编程脉冲之后执行读取操作。如果未实现所要逻辑状态，那么存储器控制器可施加来自编程脉冲序列的第二编程脉冲。在一些情况中，第二编程脉冲的能量级可大于第一编程脉冲的能量级。在一些情况中，存储器控制器可在施加第二编程脉冲之后执行读取操作以确定是否实现所要逻辑状态。如果实现所要逻辑状态，那么存储器控制器可停止操作。如果位电压对脉冲能量具有较高敏感度，那么本公开的方面可有利地导致更精确的位放置(即，更紧密分布)。
在替代性实施例中，存储器控制器可识别自选择存储器单元的所要逻辑状态。例如，所要逻辑状态可为中间逻辑状态。在一些情况中，存储器控制器可识别自选择存储器单元的当前逻辑状态。例如，存储器控制器可执行读取操作以识别当前逻辑状态。在一些情况中，存储器控制器可基于所要逻辑状态及当前逻辑状态选择编程脉冲。例如，存储器控制器可确定编程脉冲的极性、编程脉冲的振幅、编程脉冲的能量、编程脉冲的持续时间、编程脉冲的形状或其组合。存储器控制器可接着将编程脉冲施加到自选择存储器单元以使用所要逻辑状态对自选择存储器单元进行编程。在一些情况中，存储器控制器可基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。
在此替代性实施例中，存储器控制器可基于所要逻辑状态及当前逻辑状态确定施加到自选择存储器单元的编程脉冲。在一些情况中，存储器控制器可经配置以用包含验证的编程脉冲序列替换经确定的编程脉冲。如先前论述，编程脉冲序列中的每一编程脉冲可与可反复地增加的能量级相关联。在一些实例中，存储器控制器可施加来自编程脉冲序列的第一编程脉冲且可执行读取操作以确定自选择存储器单元是否已使用所要逻辑状态予以编程。如果未实现所要逻辑状态，那么存储器控制器可施加来自编程脉冲序列的第二编程脉冲。在一些情况中，第二编程脉冲可经配置以具有高于第一编程脉冲的能量级。
本文中在具有交叉点架构的存储器阵列的上下文中进一步描述上文介绍的本公开的特征。接着在一些实施例中描述用于操作与存取自选择存储器装置的技术相关的存储器阵列的特定实例。本公开的这些及其它特征是通过与用于对自选择存储器装置进行编程的技术有关的设备图、系统图及流程图进一步说明且参考其进一步描述。
图1说明根据本公开的实施例的实例存储器装置100。存储器装置100也可被称为电子存储器设备。图1是存储器装置100的各种组件及特征的说明性表示。因而，应了解，存储器装置100的组件及特征经展示以说明功能相互关系，而非其在存储器装置100内的实际物理位置。在图1的说明性实例中，存储器装置100包含三维(3D)存储器阵列。3D存储器阵列包含可为可编程以存储不同状态的存储器单元105。在一些实施例中，每一存储器单元105可为可编程以存储表示为逻辑0及逻辑1的两个状态。在一些实施例中，存储器单元105可经配置以存储超过两个逻辑状态。在一些实施例中，存储器单元105可包含自选择存储器单元。尽管图1中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但它们是相同的或将理解为相似的，以试图增加所描绘特征的可见性及清晰度。
3D存储器阵列可包含形成于彼此顶部上的两个或更多个二维(2D)存储器阵列。与2D阵列相比较时，此可增加可放置或产生在单个裸片或衬底上的存储器单元的数目，此又可降低生产成本或增加存储器装置的性能或两者。基于图1中所描绘的实例，存储器阵列包含两个层级的存储器单元105且因此可被视为3D存储器阵列；然而，层级的数目并不限于两个。每一层级可经对准或定位使得存储器单元105可跨每一层级彼此对准(完全地重叠或大致地重叠)，从而形成存储器单元堆叠145。在一些情况中，存储器单元堆叠145可包含铺置在彼此顶部上同时两者共享存取线的多个自选择存储器单元，如下文解释。在一些情况中，自选择存储器单元可为经配置以使用多电平存储技术存储超过一个数据位的多电平自选择存储器单元。
在一些实施例中，每一行存储器单元105经连接到存取线110，且每一列存储器单元105经连接到位线115。存取线110及位线115可基本上彼此垂直且可产生存储器单元阵列。如图1中所展示，存储器单元堆叠145中的两个存储器单元105可共享共同导电线(例如位线115)。即，位线115可与上存储器单元105的底部电极及下存储器单元105的顶部电极电子通信。其它配置是可行的，例如，第三层可与下层共享存取线110。一般来说，一个存储器单元105可定位于两条导电线(例如存取线110及位线115)的相交点处。此相交点可称为存储器单元的地址。目标存储器单元105可为定位于通电存取线110与位线115的相交点处的存储器单元105；即，存取线110及位线115可经通电以便读取或写入在其相交点处的存储器单元105。与相同存取线110或位线115电子通信(例如，连接到相同存取线110或位线115)的其它存储器单元105可被称为非目标存储器单元105。
如上文所论述，电极可耦合到存储器单元105及存取线110或位线115。术语电极可指电导体，且在一些情况中，可用作到存储器单元105的电接点。电极可包含在存储器装置100的元件或组件之间提供导电路径的迹线、导线、导电线、导电层或类似者。在一些实施例中，存储器单元105可包含定位于第一电极与第二电极之间的硫属化物材料。第一电极的一个侧可耦合到存取线110且第一电极的另一侧可耦合到硫属化物材料。另外，第二电极的一个侧可耦合到位线115且第二电极的另一侧可耦合到硫属化物材料。第一电极及第二电极可为相同材料(例如，碳)或不同材料。
可通过激活或选择存取线110及数字线115而对存储器单元105执行操作(例如读取及写入)。在一些实施例中，存取线110还可被称为字线110，且位线115还可被称为数字线115。对字线及位线或其类似物的引用可在不失理解或操作的情况下互换。激活或选择字线110或数字线115可包含施加电压到相应线。字线110及数字线115可由导电材料制成，例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti))、金属合金、碳、导电掺杂半导体，或其它导电材料、合金、化合物或类似者。
存取存储器单元105可通过行解码器120及列解码器130加以控制。例如，行解码器120可从存储器控制器140接收行地址且基于所接收的行地址激活适当字线110。类似地，列解码器130可从存储器控制器140接收列地址且激活适当数字线115。因此，通过激活字线110及数字线115，可存取在其相交点处的存储器单元105。
在存取之后，可由感测组件125读取或感测存储器单元105以确定存储器单元105的经存储状态。例如，可施加电压到存储器单元105(使用对应字线110及位线115)且所得电流的存在可取决于所施加电压及存储器单元105的阈值电压。在一些情况中，可施加超过一个电压。此外，如果所施加电压并未导致电流流动，那么可施加其它电压直到由感测组件125检测到电流。通过评估导致电流流动的电压，可确定存储器单元105的经存储逻辑状态。在一些情况中，电压可在量值上斜升直到检测到电流流动。在其它情况中，可循序地施加预定电压直到检测到电流。同样地，可将电流施加到存储器单元105且产生所述电流的电压的量值可取决于存储器单元105的电阻或阈值电压。
感测组件125可包含各种晶体管或放大器以便检测及放大信号的差，此可被称为锁存。接着可通过列解码器130输出存储器单元105的经检测逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或者，感测组件125可连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。所属领域的技术人员将了解，感测组件可在不失去其功能目的的情况下与列解码器或行解码器相关联。
可通过类似地激活相关字线110及数字线115而设置或写入存储器单元105，且可将至少一逻辑值存储在存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，输入/输出135)。在包含硫属化物材料的自选择存储器单元的情况中，存储器单元105可经写入以通过施加包含具有第一极性的第一脉冲及具有第二极性的第二脉冲的编程序列而存储数据。编程脉冲可具有各种形状。在下文中参考图3A、3B、4A、4B、5A及5B更详细论述此过程。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可产生行及列地址信号以便激活所要字线110及数字线115。存储器控制器140还可产生及控制在存储器装置100的操作期间所使用的各种电压或电流。
存储器控制器140可经配置以执行可使用超过两个状态对自选择存储器单元进行编程的写入操作。例如，存储器控制器140可经配置以使用四个状态(例如，逻辑“00”、逻辑“01”、逻辑“10”或逻辑“11”)对自选择存储器单元进行编程。在一些情况中，用于将中间状态存储在自选择存储器单元中的编程脉冲序列可包含两个脉冲。第一脉冲可具有第一极性且第二脉冲可具有与第一极性相反的第二极性。在一些情况中，第二脉冲的量值可小于第一脉冲的量值。
例如，存储器控制器140可识别自选择存储器单元的第一逻辑状态。存储器控制器140可接着将具有第一极性及第一振幅的第一编程脉冲施加到自选择存储器单元以使用不同于第一逻辑状态的第二逻辑状态对自选择存储器单元进行编程。例如，存储器控制器140可施加第一编程脉冲以使用中间逻辑状态对自选择存储器单元进行编程。存储器控制器140可接着将具有不同于第一极性的第二极性及第二振幅的第二脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程。存储器控制器140可接着将第一逻辑状态存储在自选择存储器单元中。
在一些实施例中，存储器控制器140可识别自选择存储器单元的所要逻辑状态。如本文描述，自选择存储器单元经配置以存储超过两个逻辑状态。存储器控制器140可识别自选择存储器单元的当前逻辑状态。例如，存储器控制器140可执行读取操作以识别当前逻辑状态。在一些情况中，存储器控制器140可基于所要逻辑状态及当前逻辑状态选择编程脉冲，及将编程脉冲施加到自选择存储器单元。在一些情况中，存储器控制器140可基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。
图2说明根据本公开的方面的支持对多电平自选择存储器装置进行编程的3D存储器阵列200的实例。存储器阵列200可为参考图1描述的存储器阵列的部分的实例。存储器阵列200可包含定位于衬底204上方的存储器单元的第一阵列或层面205及第一阵列或层面205的顶部上的存储器单元的第二阵列或层面210。存储器阵列200还可包含字线110-a及字线110-b以及位线115-a，其可为如参考图1描述的字线110及位线115的实例。第一层面205及第二层面210的存储器单元每一者可具有一或多个自选择存储器单元。尽管图2中所包含的一些元件是用数字指示符标记，其它对应元件并未标记，但它们是相同的或将理解为相似的，以试图增加所描绘特征的可见性及清晰度。
第一层面205的自选择存储器单元可包含第一电极215-a、硫属化物材料220-a及第二电极225-a。另外，第二层面210的自选择存储器单元可包含第一电极215-b、硫属化物材料220-b及第二电极225-b。在一些实施例中，第一层面205及第二层面210的自选择存储器单元可具有共同导电线，使得每一层面205及210的对应自选择存储器单元可共享位线115或字线110，如参考图1描述。例如，第二层面210的第一电极215-b及第一层面205的第二电极225-a可耦合到位线115-a，使得位线115-a由垂直相邻的自选择存储器单元共享。
存储器阵列200的架构可称为交叉点架构，其中存储器单元形成于字线与位线之间的拓扑结构交叉点处，如在图2中说明。相较于其它存储器架构，此交叉点架构可以较低的生产成本提供相对高密度的数据存储。例如，相较于其它架构，交叉点架构可具有拥有减小面积及因此增加的存储器单元密度的存储器单元。例如，相较于具有6F2存储器单元面积的其它架构(例如具有三端子选择组件的架构)，所述架构可具有4F2存储器单元面积，其中F是最小特征大小。例如，DRAM可使用晶体管(其是三端子装置)作为每一存储器单元的选择组件且相较于交叉点架构可具有更大的存储器单元面积。
在一些架构(未展示)中，多个字线可在平行于衬底的平行平面或层上形成。多个字线可经配置以包含多个孔以允许多个位线正交于字线的平面形成，使得多个位线中的每一者穿透一组垂直对准孔(例如，相对于字线的平面及水平衬底垂直安置的位线)。包含存储元件的存储器单元(例如，包含硫属化物材料的自选择存储器单元)可形成于字线与位线的交叉处(例如，字线与位线之间所述组垂直对准孔中的空间)。以类似于上文参考图1描述的方式，可通过选择相应存取线(例如，位线及字线)及施加电压或电流脉冲而操作(例如，读取及/或编程)存储器单元(例如，包含硫属化物材料的自选择存储器单元)。
虽然图2的实例展示两个存储器层面，但其它配置是可能的。在一些实施例中，自选择存储器单元的单个存储器层面可建构于衬底204上方，此可称为二维存储器。在一些实施例中，存储器单元的三个或四个存储器层面可以类似方式配置在三维交叉点架构中。在一些实施例中，一或多个存储器层面可包含包含硫属化物材料220的自选择存储器单元。硫属化物材料220可(例如)包含硫属化物玻璃，例如(举例来说)硒(Se)、碲(Te)、砷(As)、锑(Sb)、碳(C)、锗(Ge)及硅(Si)的合金。在一些实施例中，主要具有硒(Se)、砷(As)及锗(Ge)的硫属化物材料可称为SAG合金。在一些实施例中，SAG合金可包含硅(Si)且此硫属化物材料可称为SiSAG合金。在一些实施例中，硫属化物玻璃可包含额外元素，例如氢(H)、氧(O)、氮(N)、氯(Cl)或氟(F)，其每一者呈原子或分子形式。
在一些实施例中，包含硫属化物材料220的自选择存储器单元可通过使用位线115及字线110将编程脉冲施加到自选择存储器单元而编程到逻辑状态。在一个实例中，与自选择存储器单元相关联的控制器可识别自选择存储器单元的第一逻辑状态。首先，可将具有第一极性及第一振幅的第一编程脉冲施加到自选择存储器单元以使用不同于第一逻辑状态的第二逻辑状态对自选择存储器单元进行编程。接着，可将具有不同于第一极性的第二极性及第二振幅的第二脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程。一旦施加第二脉冲，就可将第一逻辑状态存储在自选择存储器单元中。
图3A说明展示根据本公开的实施例的自选择存储器单元的阈值电压的分布的图300的实例。多电平自选择存储器单元可经配置以使用多电平存储技术存储表示多个数据位的逻辑状态。电压分布描绘可存储在自选择存储器单元中的逻辑状态。
自选择存储器单元可包含如参考图1及2描述的硫属化物材料。阈值电压分布可表示用于存储每单元至少两个位的多电平单元编程方案。在图3A的实例中，分布305可表示逻辑状态00，分布310可表示逻辑状态01，分布315可表示逻辑状态10，且分布320可表示逻辑状态11。在一些情况中，分布305、310、315及320可展现对应于每一逻辑状态的电压分布的中值电压值(例如正态分位数)。例如，分布305可表示对应于逻辑状态00的分布的正态分位数。类似地，分布310可表示对应于逻辑状态01的分布的正态分位数，分布315可表示对应于逻辑状态10的分布的正态分位数，且分布320可表示对应于逻辑状态11的分布的正态分位数。在一些实施例中，两个分布可具有重叠部分，且因此在两个分布之间可不具有清晰间隔。在一些实施例中，每一分布可不围绕其中值对称。在一些实施例中，每一分布可展现不同电压值范围。
图3B说明根据本公开的各种实施例的支持对多电平自选择存储器装置进行编程的写入操作的时序图350的实例。时序图350展示用于编程逻辑状态“11”(例如，分布320)的第一脉冲序列355及用于编程中间逻辑状态“01”(例如，分布310)的第二脉冲序列360。脉冲序列355、360可用于对多电平自选择存储器单元进行编程。特定来说，第二脉冲序列360可经配置以将中间状态存储在自选择存储器装置中。时序图350描绘相对于时间(x轴)的施加到自选择存储器单元的一或多个脉冲的电压的量值(y轴)。在一些情况中，在对自选择存储器单元进行编程期间施加的电压可不与相关联于编程脉冲的能量相关。因此，可以使得电压足以选择自选择存储器单元而不管自选择存储器单元的当前状态为何的方式来选择电压。在一些情况中，如果默认偏压不足以选择与自选择存储器单元相关联的高电压，那么可增加与编程脉冲相关联的能量。在一些实例中，一旦接通自选择存储器单元，跨自选择存储器单元的活性材料的偏压即可小于外部偏压。在此类情况中，偏压可取决于活性材料的一或多个性质。因此，在给定脉冲持续时间控制脉冲能量可通过流过自选择存储器单元的电流而控制。可使用静态配置或动态配置控制流过自选择存储器单元的电流。在一些情况中，可使用箝位装置或电流镜控制在自选择存储器单元中流动的电流。
具有硫属化物材料的自选择存储器单元可在接收第一脉冲序列355之后使用第一逻辑状态予以编程。第一脉冲序列355可包含具有对应于I1的振幅及第一极性的脉冲365-a。脉冲365-a可施加达持续时间T1，在T1期间，维持对应于I1的固定振幅。在一些实施例中，持续时间T1的范围可在几纳秒(nsec)到微秒(μsec)长之间(例如，10nsec到1μsec)。自选择存储器单元可在接收脉冲365-a之后使用逻辑状态11予以编程。不管存储器单元的当前状态为何，使用第一脉冲序列，存储器单元的新状态将为与分布320相关联的逻辑状态。图3A的箭头325展示自选择存储器单元在写入操作期间基于接收脉冲365-a从分布305变成分布320。在其它实例中，脉冲365-a将引起自选择存储器单元从分布310或分布315变成分布320。
第二脉冲序列360可经配置以使用具有位于两个其它阈值电压分布之间的阈值电压分布的中间逻辑状态对自选择存储器单元进行编程。第二脉冲序列360可包含第一脉冲365-b及第二脉冲370。第一脉冲365-b可在振幅及极性上类似于脉冲365-a。第二脉冲370可经配置以将自选择存储器单元从分布320移动到分布310。第二脉冲370可为具有第二极性及持续时间T3的方形脉冲，在T3期间，维持对应于I2的固定振幅。在一些情况中，第二脉冲370的第二极性不同于第一脉冲365-b的第一极性。此极性差异可引起自选择存储器单元的阈值电压分布以与施加第一脉冲365-b时不同的方向上移动。
在一些情况中，因为检测多电平存储器单元的特性或精细调谐施加到所述存储器单元的脉冲，所述存储器单元的写入操作可展现较大延时。第二脉冲序列360经配置以提供中间层级的自选择存储器单元的相对快速的写入操作。在第二脉冲序列360中，第一脉冲365-b可经配置以将自选择存储器单元移动到极限分布(例如，分布320)。一旦处于极限分布，存储器控制器便可对自选择存储器单元的当前状态具有置信度且施加第二脉冲370以将自选择存储器单元移动到所要中间分布(例如，分布310)。此脉冲序列可避免对自选择存储器单元的当前状态及所要状态的每一组合具有多个不同脉冲序列。
如在时序图350中展示，第一脉冲365-b可施加达第一持续时间T1，且第二脉冲370可在第一脉冲365-b之后的某一时间施加达持续时间T3。图3A的箭头330展示自选择存储器单元在写入操作期间基于接收第一脉冲365-b从分布305变成分布320且接着在写入操作期间基于接收第二脉冲370从分布320变成分布310。在其它实例中，第一脉冲365-b将引起自选择存储器单元从分布310或分布315变成分布320。持续时间T3可在持续时间T1之后发生。在一些情况中，脉冲序列360可包含间隙时间，其中自选择存储器单元可在持续时间T2期间偏压到零电压电平或接地电压。间隙时间可发生于持续时间T1与持续时间T3之间。在一些实例中，施加第一脉冲365-b及第二脉冲370之间不存在间隙时间。在此等情况中，第二脉冲370可紧接在施加第一电压脉冲之后施加。
虽然在时序图350中脉冲描绘为方形脉冲，但应了解，各种形状的编程脉冲可施加到自选择存储器装置，而不丢失功能性。例如，编程脉冲可为方形脉冲、矩形脉冲、斜坡脉冲或其组合。
在一些实例中，第二脉冲序列360可由包含验证的编程脉冲序列替换。如先前描述，验证可为对应于至少一个位的所要逻辑状态的读取电压。在图3A及3B的实例中，所要状态可为中间逻辑状态01。在一些情况中，编程脉冲序列可包含多个编程脉冲，每一编程脉冲与能量级相关联。为实现中间逻辑状态01，可施加来自编程脉冲序列的第一编程脉冲。可执行读取操作以验证自选择存储器单元的当前状态是否对应于中间逻辑状态01。在一些情况中，读取操作可为非破坏性读取操作。在此类情况中，为了验证自选择存储器单元的当前状态是否在中间逻辑状态10与中间逻辑状态01之间，读取操作可非破坏性评估阈值电压高于相应逻辑状态。在一些情况中，可至少部分基于所要逻辑状态选择读取操作。如果未实现所要逻辑状态(例如，01)，那么可施加来自编程脉冲序列的第二编程脉冲。第二编程脉冲可经配置以具有高于第一编程脉冲的能量级。在施加第二编程脉冲之后，可执行第二读取操作以验证是否实现所要逻辑状态。在一些情况中，与第一读取操作相关联的一或多个参数可不同于与第二读取操作相关联的一或多个参数。如果实现所要逻辑状态(例如，中间逻辑状态01)，那么不施加进一步编程脉冲。在一些情况中，使用编程验证操作可增加精确位放置的可能性，但其可减少其它参数(例如，延时及/或功率消耗)。
图4A说明展示根据本公开的实施例的自选择存储器单元的阈值电压的分布的图400的实例。多电平自选择存储器装置单元经配置以使用多电平存储技术存储表示多个数据位的逻辑状态。电压分布描绘可存储在自选择存储器单元中的逻辑状态。
电压分布可表示用于存储每单元至少两个位的多电平单元编程方案。例如，分布405可表示逻辑状态00，分布410可表示逻辑状态01，分布415可表示逻辑状态10，且分布420可表示逻辑状态11。类似于分布305、310、315及320，如参考图3A论述，分布405、410、415及420可展现对应于每一逻辑状态的电压分布的中值电压值(例如正态分位数)。更具体来说，分布405可表示对应于逻辑状态00的分布的正态分位数。类似地，分布410可表示对应于逻辑状态01的分布的正态分位数，分布415可表示对应于逻辑状态10的分布的正态分位数，且分布420可表示对应于逻辑状态11的分布的正态分位数。
图4B说明根据本公开的各种实施例的支持对多电平自选择存储器装置进行编程的写入操作的时序图450的实例。时序图450展示用于编程逻辑状态“11”(例如，分布420)的第一脉冲序列455及用于编程中间逻辑状态“01”(例如，分布410)的第二脉冲序列460。脉冲序列455、460可用于对多电平自选择存储器单元进行编程。特定来说，第二脉冲序列460可经配置以将中间状态存储在自选择存储器装置中。时序图450描绘相对于时间(x轴)的施加到自选择存储器单元的一或多个脉冲的电压的量值(y轴)。
脉冲序列355、360、455及460可用于将四个状态中的任一者写入到多电平自选择存储器单元。每一脉冲序列355、360、455或460可专用于将特定状态写入到自选择存储器单元。脉冲序列455、460可类似地体现为脉冲序列355、360，除脉冲序列455、460的脉冲可具有与脉冲序列355、360中的脉冲相反的极性外。例如，第一脉冲465的极性可与第一脉冲365的极性相反。此可因为脉冲365、465经配置以将自选择存储器单元移动到不同极限阈值电压分布而发生。
具有硫属化物材料的自选择存储器单元可在接收第一脉冲序列455之后使用第一逻辑状态予以编程。第一脉冲序列455可包含具有对应于I1的振幅及第一极性的脉冲465-a。脉冲465-a可施加达持续时间T1，在T1期间，维持对应于I1的固定振幅。在一些实施例中，持续时间T1的范围可在几纳秒(nsec)到微秒(μsec)长之间(例如，10nsec到1μsec)。例如，自选择存储器单元可在接收具有第一极性的拥有对应于I1的振幅的脉冲465-a之后使用逻辑状态00予以编程。不管存储器单元的当前状态为何，使用第一脉冲序列455，存储器单元的新状态将为与分布405相关联的逻辑状态。图4A的箭头425展示自选择存储器单元在写入操作期间基于接收脉冲465-a从分布420变成分布405。在其它实例中，脉冲465-a将引起自选择存储器单元从分布410或分布415变成分布405。
第二脉冲序列460可经配置以使用具有位于两个其它阈值电压分布之间的阈值电压分布的中间逻辑状态(例如逻辑状态10)对自选择存储器单元进行编程。第二脉冲序列360可包含第一脉冲465-b及第二脉冲470。第一脉冲465-b可在振幅及极性上类似于脉冲465-a。在一些实例中，第二脉冲470可经配置以将自选择存储器单元从分布320移动到分布310。第二脉冲470可为具有第二极性及持续时间T3的方形脉冲，在T3期间，维持对应于I2的固定振幅水平。在一些情况中，第二极性不同于第一脉冲465-b的第一极性。例如，第一脉冲465-b可具有正极性且第二脉冲470可具有负极性。
如在时序图450中展示，第一脉冲465-b可施加达第一持续时间T1，且第二脉冲470可在第一脉冲465-b之后的某一时间施加达持续时间T3。图4A的箭头430展示自选择存储器单元在写入操作期间基于接收第一脉冲465-b从分布420变成分布405且接着在写入操作期间基于接收第二脉冲470从分布405变成分布415。在其它实例中，第一脉冲465-b将引起自选择存储器单元从分布410或分布415变成分布405。持续时间T3可在持续时间T1之后发生。在一些情况中，脉冲序列460可包含间隙时间，其中自选择存储器单元可在持续时间T2期间偏压到零电压电平或接地电压。间隙时间可发生于持续时间T1与持续时间T3之间。在一些实例中，施加第一脉冲465-b及第二脉冲470之间不存在间隙时间。在此类情况中，第二脉冲470可紧接在施加第一电压脉冲之后施加。
在一些实施例中，自选择存储器单元可在接收第一脉冲465-b之后处于逻辑状态00，且在接收第二脉冲470之后，自选择存储器单元可使用逻辑状态10予以编程。虽然在时序图450中脉冲描绘为方形脉冲，但应了解，各种形状的编程脉冲可施加到自选择存储器装置，而不丢失功能性。例如，编程脉冲可为方形脉冲、矩形脉冲、斜坡脉冲或其组合。
当对多电平自选择存储器单元执行多电平写入操作时，控制器(例如，存储器控制器140)可识别正被写入到存储器单元的新逻辑状态。控制器可基于识别逻辑状态而选择编程序列(例如，编程脉冲序列355、360、455、460)。在一些情况中，控制器可识别待写入到存储器单元的新逻辑状态是中间状态(例如，其它分布在中间状态的任一侧上)。如果新的逻辑状态是中间状态，那么控制器可选择包含两个脉冲(例如，编程脉冲序列360或460)的编程序列。控制器可确定与所选择编程序列相关联的一或多个参数。编程序列的参数可包含脉冲的数目、脉冲中的一或多者的极性、脉冲中的一或多者的振幅、脉冲中的一或多者的能量、脉冲中的一或多者的持续时间、脉冲中的一或多者的形状或其组合。
在一些实例中，第二脉冲序列460可由包含验证(未展示)的编程脉冲序列替换以实现对应于10的所要逻辑状态。如先前参考图3A及3B描述，编程脉冲序列可包含多个编程脉冲，每一编程脉冲与不同能量级相关联。在一些情况中，可施加一系列编程脉冲直到实现中间逻辑状态，且在施加每一编程脉冲之后执行读取操作以验证是否恰当存储数据。在此类情况中，与第一编程脉冲相关联的能量级可低于与第二编程脉冲相关联的能量级。
图5A及5B说明展示根据本公开的实施例的自选择存储器单元的阈值电压的分布的实例图500及550。虽然未展示电脉冲，但可了解，可施加一系列电脉冲以对多电平自选择存储器装置进行编程。在图5A的实例中，描述经配置以存储多个逻辑状态的多电平自选择存储器装置单元。
图500及550描绘自选择存储器单元中的逻辑状态。例如，分布505-a可表示逻辑状态00，分布510-a可表示逻辑状态01，分布515-a可表示逻辑状态10，且分布520-a可表示逻辑状态11。类似于分布305、310、315及320以及分布405、410、415及420，如参考图3A及4A论述，分布505-a、510-a、515-a及520-a可展现对应于每一逻辑状态的电压分布的中值电压值(例如正态分位数)。
自选择存储器装置的控制器(例如，存储器控制器140)可确定自选择存储器单元的所要逻辑状态及自选择存储器单元的当前逻辑状态。在识别当前逻辑状态之后，自选择存储器单元可确定施加的适当脉冲。在一个实例中，自选择存储器单元的当前逻辑状态可为11且自选择存储器单元的所要逻辑状态可为10。在此情况中，控制器可识别与编程序列相关的参数，在经施加时所述编程序列将所要逻辑状态存储在自选择存储器单元中。在一些实例中，编程序列的参数可包含脉冲的数目、脉冲中的一或多者的极性、脉冲中的一或多者的振幅、脉冲中的一或多者的能量、脉冲中的一或多者的持续时间、脉冲中的一或多者的形状或其组合。在其中自选择存储器单元的当前逻辑状态为11且自选择存储器单元的所要逻辑状态为10的实例中，脉冲可具有正极性。另外或替代地，自选择存储器单元可经配置以识别其它所要逻辑状态(例如01或00)且可确定与脉冲相关的参数。虽然未明确描述，但可理解，在一个实例中，自选择存储器单元的当前逻辑状态可为00且自选择存储器单元的所要逻辑状态可为01、10或11。
在图5B的实例中，图550展示脉冲可如何将存储在自选择存储器单元上的状态从中间状态改变成某一其它状态。在一些实施例中，控制器可确定自选择存储器单元的所要逻辑状态及自选择存储器单元的当前逻辑状态。在一些情况中，自选择存储器单元可执行读取操作以确定所要逻辑状态。在识别当前逻辑状态之后，控制器可确定施加的适当脉冲。在图5B的实例中，自选择存储器单元的当前逻辑状态为10且自选择存储器单元的所要逻辑状态为11或01。在自选择存储器单元的所要逻辑状态为11时的情况中，自选择存储器单元可识别具有负极性的脉冲。另一方面，在自选择存储器单元的所要逻辑状态为01时，自选择存储器单元可识别具有正极性的脉冲。此外，存储器控制器可基于自选择存储器单元的当前状态及所要状态确定不同脉冲的振幅。另外或替代地，自选择存储器单元可经配置以识别其它当前逻辑状态(例如01)及其它对应的所要逻辑状态(例如10或00)。基于当前逻辑状态及所要逻辑状态，自选择存储器单元可确定与施加到自选择存储器单元的脉冲相关的参数。
在一些情况中，控制器可基于所要逻辑状态及当前逻辑状态确定施加到自选择存储器单元的适当脉冲。在一些情况中，控制器可用如参考图3A、3B、4A及4B描述的编程脉冲序列替换经确定编程脉冲。控制器可反复施加编程脉冲序列直到实现所要逻辑状态(例如，编程验证方案)。如先前描述，编程脉冲序列中的每一编程脉冲可与不同能量级相关联。
图6展示根据本公开的方面的支持对多电平自选择存储器装置进行编程的存储器控制器605的框图600。存储器控制器605可为本文描述的存储器控制器140的方面的实例。存储器控制器605可包含逻辑状态组件610、脉冲组件615、存储组件620、编程序列组件625、偏压组件630、参数组件635、所要逻辑状态组件640及当前逻辑状态组件645。这些模块的每一者可彼此直接通信或间接通信(例如，经由一或多个总线)。
逻辑状态组件610可识别经配置以存储超过两个逻辑状态的自选择存储器单元的第一逻辑状态。在一些实例中，识别第一逻辑状态包含所述自选择存储器单元的中间状态，其中施加第二脉冲是基于识别第一逻辑状态包含中间状态。在一些情况中，第一逻辑状态表示至少两个数字数据位。在一些情况中，自选择存储器单元的存储器组件包含锥状轮廓。
在一些情况中，自选择存储器单元的存储器组件包含具有第一表面积的底部表面及定位成与底部表面相对的具有第二表面积的顶部表面，第一表面积不同于第二表面积。在一些情况中，自选择存储器单元包含硫属化物材料。
脉冲组件615可将具有第一极性及第一振幅的第一脉冲施加到自选择存储器单元以使用不同于第一逻辑状态的第二逻辑状态对自选择存储器单元进行编程。在一些实例中，脉冲组件615可将具有不同于第一极性的第二极性及第二振幅的第二脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程。
在一些实例中，脉冲组件615可基于所要逻辑状态及当前逻辑状态选择编程脉冲。在一些实例中，脉冲组件615可将编程脉冲施加到自选择存储器单元。在一些实例中，脉冲组件615可基于识别第一逻辑状态及第一脉冲的第一振幅选择第二脉冲的第二振幅，其中施加具有第二极性的第二脉冲是基于选择第二振幅。
在一些实例中，脉冲组件615可在第一时间周期期间将第一脉冲施加到自选择存储器单元。在一些实例中，脉冲组件615可在第二时间周期期间将第二脉冲施加到自选择存储器单元，其中第二时间周期的至少一部分发生于第一时间周期之后。在一些实例中，脉冲组件615可将集成脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程，其中集成脉冲包含第一脉冲及第二脉冲。
在一些实例中，脉冲组件615可基于识别第一逻辑状态确定第一脉冲的第一形状及第二脉冲的第二形状，其中将第一逻辑状态存储在自选择存储器单元中是基于确定第一脉冲的第一形状及第二脉冲的第二形状。
在一些实例中，脉冲组件615可将具有所选择极性及所选择振幅的编程脉冲施加到自选择存储器单元以使用所要逻辑状态对自选择存储器单元进行编程。在一些情况中，第一振幅大于第二振幅。在一些情况中，第一脉冲或第二脉冲是方形脉冲、矩形脉冲、斜坡脉冲或其组合。
存储组件620可基于施加具有第一极性的第一脉冲及具有第二极性的第二脉冲将第一逻辑状态存储在自选择存储器单元中。在一些实例中，存储组件620可基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。
所要逻辑状态组件640可识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态。在一些情况中，所要逻辑状态表示至少两个数字数据位。当前逻辑状态组件645可识别自选择存储器单元的当前逻辑状态。
编程序列组件625可基于识别第一逻辑状态选择编程序列，其中编程序列包含第一脉冲及第二脉冲，其中存储第一逻辑状态是基于选择编程序列。
偏压组件630可在第一时间周期与第二时间周期之间的第三时间周期期间将自选择存储器单元偏压到零电压电平。在一些实例中，偏压组件630可在施加第一脉冲之后且在施加第二脉冲之前将自选择存储器单元偏压到不同于第一振幅及第二振幅的电压电平。在一些情况中，电压电平是零电压电平。
参数组件635可基于识别存储到自选择存储器单元的第一逻辑状态确定与编程序列相关联的一或多个参数，其中存储第一逻辑状态是基于确定与编程序列相关联的一或多个参数。在一些实例中，参数组件635可基于自选择存储器单元的所要逻辑状态及当前逻辑状态选择与编程脉冲相关联的一或多个参数，其中施加编程脉冲到自选择存储器单元是基于选择与编程脉冲相关联的一或多个参数。
在一些情况中，一或多个参数包含第一脉冲的极性、第一脉冲的振幅、第一脉冲的能量、第一脉冲的持续时间、第一脉冲的形状、第二脉冲的极性、第二脉冲的振幅、第二脉冲的能量、第二脉冲的持续时间、第二脉冲的形状、施加第一脉冲与施加第二脉冲之间的间隙持续时间、在间隙持续时间期间施加的电压的振幅、在间隙持续时间期间施加的电压的极性或其组合。
图7展示根据本公开的方面的支持对多电平自选择存储器装置进行编程的方法700的流程图。方法700的操作可由如本文中所描述的存储器控制器或其组件实施。例如，可由如参考图6描述的存储器控制器605执行方法700的操作。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件以执行本文中所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行本文中所描述的功能的方面。
在705，存储器控制器可识别经配置以存储超过两个逻辑状态的自选择存储器单元的第一逻辑状态。705的操作可根据本文中所描述的方法执行。在一些实例中，705的操作的方面可由如参考图6所描述的逻辑状态组件610来执行。
在710，存储器控制器可将具有第一极性及第一振幅的第一脉冲施加到自选择存储器单元以使用不同于第一逻辑状态的第二逻辑状态对自选择存储器单元进行编程。710的操作可根据本文中所描述的方法执行。在一些实例中，710的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在715，存储器控制器可将具有不同于第一极性的第二极性及第二振幅的第二脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程。715的操作可根据本文中所描述的方法执行。在一些实例中，715的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在720，存储器控制器可基于施加具有第一极性的第一脉冲及具有第二极性的第二脉冲将第一逻辑状态存储在自选择存储器单元中。720的操作可根据本文中所描述的方法执行。在一些实例中，720的操作的方面可由如参考图6所描述的存储组件620来执行。
描述一种用于执行方法700的设备。所述设备可包含用于以下操作的构件：识别经配置以存储超过两个逻辑状态的自选择存储器单元的第一逻辑状态；将具有第一极性及第一振幅的第一脉冲施加到自选择存储器单元以使用不同于第一逻辑状态的第二逻辑状态对自选择存储器单元进行编程；将具有不同第一极性的第二极性及第二振幅的第二脉冲施加到自选择存储器单元以使用第一逻辑状态对自选择存储器单元进行编程；及基于施加具有第一极性的第一脉冲及具有第二极性的第二脉冲将第一逻辑状态存储在自选择存储器单元中。
本文描述的方法及设备的一些实例可进一步包含用于识别第一逻辑状态包含自选择存储器单元的中间状态的操作、特征、构件或指令，其中施加第二脉冲可基于识别第一逻辑状态包含中间状态。
本文描述的方法及设备的一些实例可进一步包含用于基于识别第一逻辑状态选择编程序列的操作、特征、构件或指令，其中编程序列包含第一脉冲及第二脉冲，其中存储第一逻辑状态可基于选择编程序列。
本文描述的方法及设备的一些实例可进一步包含用于基于识别第一逻辑状态及第一脉冲的第一振幅选择第二脉冲的第二振幅的操作、特征、构件或指令，其中施加具有第二极性的第二脉冲可基于选择第二振幅。
在本文描述的方法及设备的一些实例中，施加第一脉冲可包含用于在第一时间周期期间将第一脉冲施加到自选择存储器单元的操作、特征、构件或指令，且其中施加第二脉冲包含在第二时间周期期间将第二脉冲施加到自选择存储器单元，其中第二时间周期的至少一部分发生于第一时间周期之后。
本文描述的方法及设备的一些实例可进一步包含用于在第一时间周期与第二时间周期之间的第三时间周期期间将自选择存储器单元偏压到零电压电平的操作、特征、构件或指令。
本文描述的方法及设备的一些实例可进一步包含用于在施加第一脉冲之后且在施加第二脉冲之前将自选择存储器单元偏压到不同于第一振幅及第二振幅的电压电平的操作、特征、构件或指令。在本文描述的方法及设备的一些实例中，电压电平可为零电压电平。
本文描述的方法及设备的一些实例可进一步包含用于基于识别存储到自选择存储器单元的第一逻辑状态确定与编程序列相关联的一或多个参数的操作、特征、构件或指令，其中存储第一逻辑状态可基于确定与编程序列相关联的一或多个参数。
在本文描述的方法及设备的一些实例中，所述一或多个参数包含第一脉冲的极性、第一脉冲的振幅、第一脉冲的能量、第一脉冲的持续时间、第一脉冲的形状、第二脉冲的极性、第二脉冲的振幅、第二脉冲的能量、第二脉冲的持续时间、第二脉冲的形状、施加第一脉冲与施加第二脉冲之间的间隙持续时间、在间隙持续时间期间施加的电压的振幅、在间隙持续时间期间施加的电压的极性或其组合。在本文描述的方法及设备的一些实例中，第一振幅可大于第二振幅。
本文描述的方法及设备的一些实例可进一步包含用于基于识别第一逻辑状态确定第一脉冲的第一形状及第二脉冲的第二形状的操作、特征、构件或指令，其中将第一逻辑状态存储在自选择存储器单元中可基于确定第一脉冲的第一形状及第二脉冲的第二形状。
在本文描述的方法及设备的一些实例中，第一脉冲或第二脉冲可为方形脉冲、矩形脉冲、斜坡脉冲或其组合。
在本文描述的方法及设备的一些实例中，第一逻辑状态表示至少两个数字数据位。在本文描述的方法及设备的一些实例中，自选择存储器单元的存储器组件包含锥状轮廓。
在本文描述的方法及设备的一些实例中，自选择存储器单元的存储器组件包含具有第一表面积的底部表面及定位成与底部表面相对的具有第二表面积的顶部表面，第一表面积不同于第二表面积。在本文描述的方法及设备的一些实例中，自选择存储器单元包含硫属化物材料。
图8展示根据本公开的方面的支持对多电平自选择存储器装置进行编程的方法800的流程图。方法800的操作可由如本文中所描述的存储器控制器或其组件实施。例如，可由如参考图6描述的存储器控制器605执行方法800的操作。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行本文中所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行本文中所描述的功能的方面。
在805，存储器控制器可识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态。805的操作可根据本文中所描述的方法执行。在一些实例中，805的操作的方面可由如参考图6所描述的所要逻辑状态组件640来执行。
在810，存储器控制器可识别自选择存储器单元的当前逻辑状态。810的操作可根据本文中所描述的方法执行。在一些实例中，810的操作的方面可由如参考图6所描述的当前逻辑状态组件645来执行。
在815，存储器控制器可基于所要逻辑状态及当前逻辑状态选择编程脉冲。815的操作可根据本文中所描述的方法执行。在一些实例中，815的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在820，存储器控制器可将编程脉冲施加到自选择存储器单元。820的操作可根据本文中所描述的方法执行。在一些实例中，820的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在825，存储器控制器可基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。825的操作可根据本文中所描述的方法执行。在一些实例中，825的操作的方面可由如参考图6所描述的存储组件620来执行。
描述一种用于执行方法800的设备。所述设备可包含用于以下操作的构件：识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态；识别自选择存储器单元的当前逻辑状态；基于所要逻辑状态及当前逻辑状态选择编程脉冲；将编程脉冲施加到自选择存储器单元；及基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。
本文描述的方法及设备的一些实例可进一步包含用于基于自选择存储器单元的所要逻辑状态及当前逻辑状态选择与编程脉冲相关联的一或多个参数的操作、特征、构件或指令，其中将编程脉冲施加到自选择存储器单元可基于选择与编程脉冲相关联的一或多个参数。
在本文描述的方法及设备的一些实例中，所述一或多个参数包含编程脉冲的极性、编程脉冲的振幅、编程脉冲的能量、编程脉冲的持续时间、编程脉冲的形状或其组合。
在本文描述的方法及设备的一些实例中，将编程脉冲施加到自选择存储器单元可包含用于将具有所选择极性及所选择振幅的编程脉冲施加到自选择存储器单元以使用所要逻辑状态对自选择存储器单元进行编程的操作、特征、构件或指令。
在本文描述的方法及设备的一些实例中，所要逻辑状态表示至少两个数字数据位。
图9展示根据本公开的方面的支持对多电平自选择存储器装置进行编程的方法900的流程图。方法900的操作可由如本文中所描述的存储器控制器或其组件实施。例如，可由如参考图6描述的存储器控制器605执行方法900的操作。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行本文中所描述的功能。此外或替代性地，存储器控制器可使用专用硬件执行本文中所描述的功能的方面。
在905，存储器控制器可识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态。905的操作可根据本文中所描述的方法执行。在一些实例中，905的操作的方面可由如参考图6所描述的所要逻辑状态组件640来执行。
在910，存储器控制器可识别自选择存储器单元的当前逻辑状态。910的操作可根据本文中所描述的方法执行。在一些实例中，910的操作的方面可由如参考图6所描述的当前逻辑状态组件645来执行。
在915，存储器控制器可基于所要逻辑状态及当前逻辑状态选择编程脉冲。915的操作可根据本文中所描述的方法执行。在一些实例中，915的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在920，存储器控制器可基于自选择存储器单元的所要逻辑状态及当前逻辑状态选择与编程脉冲相关联的一或多个参数。在一些情况中，将编程脉冲施加到自选择存储器单元是基于选择与编程脉冲相关联的一或多个参数。在一些情况中，所述一或多个参数包含编程脉冲的极性、编程脉冲的振幅、编程脉冲的能量、编程脉冲的持续时间、编程脉冲的形状或其组合。920的操作可根据本文中所描述的方法执行。在一些实例中，920的操作的方面可由如参考图6所描述的参数组件635来执行。
在925，存储器控制器可将具有所选择极性及所选择振幅的编程脉冲施加到自选择存储器单元以使用所要逻辑状态对自选择存储器单元进行编程。925的操作可根据本文中所描述的方法执行。在一些实例中，930的操作的方面可由如参考图6所描述的脉冲组件615来执行。
在930，存储器控制器可基于施加编程脉冲将所要逻辑状态存储在自选择存储器单元中。930的操作可根据本文中所描述的方法执行。在一些实例中，930的操作的方面可由如参考图6所描述的存储组件620来执行。
应注意，本文中所描述的方法描述可能的实施方案，且操作及步骤可经重新布置或以其它方式修改，且其它实施方案是可行的。此外，可组合来自两个或更多个方法的方面。
描述一种设备。所述设备可包含：字线；位线；自选择存储器单元，其具有与所述字线耦合的底部表面及与所述底部表面相对的顶部表面，所述顶部表面与所述位线耦合，所述自选择存储器单元包括在所述底部表面与所述顶部表面之间的锥状轮廓。在一些实例中，所述设备可包含控制器，其可操作以：识别经配置以存储超过两个逻辑状态的所述自选择存储器单元的第一逻辑状态；将具有第一极性的第一脉冲施加到所述自选择存储器单元以使用不同于所述第一逻辑状态的第二逻辑状态对所述自选择存储器单元进行编程；将具有第二极性的第二脉冲施加到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程，其中所述第二极性不同于所述第一极性；及基于施加具有所述第一极性的所述第一脉冲及具有所述第二极性的所述第二脉冲将所述第一逻辑状态存储在所述自选择存储器单元中。
在一些实例中，所述控制器可进一步可操作以识别所述第一逻辑状态包括所述自选择存储器单元的中间状态，其中施加所述第二脉冲是基于识别所述第一逻辑状态包括所述中间状态。
可使用各种不同科技及技术中的任一者来表示本文描述的信息及信号。例如，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文使用，术语“虚拟接地”是指保持在约零伏特(0V)的电压但不直接接地连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到约0V。可使用各种电子电路元件来实施虚拟接地，例如由运算放大器及电阻器构成的分压器。其它实施方案也是可能的。“虚拟接地”或“经虚拟接地”意味着连接到约0V。
术语“电子通信”及“耦合”是指支持组件之间的电子流的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可主动交换电子或信号(例如，在通电电路中)或可不主动地交换电子或信号(例如，在断电电路中)，但可经配置且可操作以在电路通电之后即交换电子或信号。例如，经由开关(例如，晶体管)物理连接的两个组件处于电子通信或可无关于开关的状态(即，断开或闭合)而耦合。
术语“隔离”是指其中电子目前无法在其间流动的组件之间的关系；如果组件之间存在开路，那么所述组件彼此隔离。例如，当开关断开时，由所述开关物理连接的两个组件可彼此隔离。
如本文使用，术语“短接”是指组件之间的关系，其中经由激活所讨论的两个组件之间的单个中间组件建立组件之间的导电路径。例如，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为实现处于电子通信中的组件(或线)之间的电荷流动的动态操作。
本文论述的装置(包含存储器阵列)可形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上覆硅(SOG)或蓝宝石上覆硅(SOP))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂而控制衬底或衬底的子区域的导电率。可通过离子植入或通过任何其它掺杂手段在衬底的初始形成或生长期间执行半导体衬底的掺杂。
硫属化物材料可为包含元素硫(S)、硒(Se)及碲(Te)中的至少一者的材料或合金。本文论述的相变材料可为硫属化物材料。硫属化物材料及合金可包含但不限于Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文中所使用的带连字符的化学组合物符号指示特定化合物或合金中所包含的元素且希望表示涉及所指示元素的所有化学计量。例如，Ge-Te可包含GexTey，其中x及y可为任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或包含两种或更多种金属(例如，过渡金属、碱土金属及/或稀土金属)的混合价氧化物。实施例不限于与存储器单元的存储器元件相关联的一(或若干)特定可变电阻材料。例如，可变电阻材料的其它实例可用于形成存储器元件且可尤其包含硫属化物材料、巨磁阻材料或基于聚合物的材料。
如本文描述，除了半导体衬底的上述掺杂之外，存储器单元中的硫属化物材料可使用在后续蚀刻步骤期间影响存储器单元的蚀刻速率的掺杂剂掺杂。在一些实例中，存储器单元中的硫属化物材料可使用掺杂剂以基本上不更改存储器单元的导电率的方式掺杂。例如，硫属化物材料可使用铟以基本上不影响硫属化物材料内的离子迁移的浓度掺杂。
本文中所论述的一或若干晶体管可表示场效晶体管(FET)且包括三端子装置(其包含源极、漏极与栅极)。所述端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可由轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载子是空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，所述晶体管可“接通”或“激活”。当将小于所述晶体管的阈值电压的电压施加到所述晶体管栅极时，所述晶体管可“关断”或“撤销激活”。
本文中所陈述的描述结合随附图式描述实例性配置且不表示可实施或可在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选”或“优于其它实例”。具体实施方式包含用于提供对所描述技术的理解的目的的具体细节。然而，这些技术可在无这些具体细节的情况下实践。在一些例子中，以框图形式展示众所周知结构及装置以避免模糊所描述实例的概念。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记后加连接号及区分类似组件的第二标记来区分相同类型的各种组件。当仅在说明书中使用第一参考标记时，描述可适用于具有相同第一参考标记的类似组件的任一者，而无关于第二参考标记。
可使用各种不同科技及技术的任一者来表示本文中所描述的信息及信号。例如，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。
可使用经设计以执行本文中所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行结合本文中的揭示内容描述的各种说明性块及模块。通用处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为运算装置的组合(例如，DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本公开及随附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些的任意者的组合来实施上文所描述的功能。实施功能的特征还可物理定位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中所使用，包含在权利要求书中，如在项目列表(举例来说，以例如“至少一者”或“一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(举例来说)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中所使用，短语“基于”不应解释为对一组封闭条件的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话来说，如本文中所使用，短语“基于”应按相同于短语“至少部分基于”的方式来解释。
提供本文中的描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将容易明白本公开的各种修改，且本文中所定义的通用原理可应用于其它变动而不脱离本公开的范围。因此，本公开并不限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征一致的最广泛范围。

Claims (24)

1.一种操作存储器设备的方法，其包括：
识别经配置以存储超过两个逻辑状态的自选择存储器单元的第一逻辑状态；
将具有第一极性及第一振幅的第一脉冲施加到所述自选择存储器单元以使用不同于所述第一逻辑状态的第二逻辑状态对所述自选择存储器单元进行编程；
将具有不同于所述第一极性的第二极性及第二振幅的第二脉冲施加到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程，其中所述第一振幅大于所述第二振幅，并且所述第一逻辑状态对应于电压分布，所述电压分布位于对应于不同逻辑状态的两个其它电压分布之间；及
至少部分基于施加具有所述第一极性的所述第一脉冲及具有所述第二极性的所述第二脉冲将所述第一逻辑状态存储在所述自选择存储器单元中。
2.根据权利要求1所述的方法，其进一步包括：
识别所述第一逻辑状态包括所述自选择存储器单元的中间状态，其中施加所述第二脉冲至少部分基于识别所述第一逻辑状态包括所述中间状态。
3.根据权利要求1所述的方法，其进一步包括：
至少部分基于识别所述第一逻辑状态选择编程序列，其中所述编程序列包含所述第一脉冲及所述第二脉冲，其中存储所述第一逻辑状态至少部分基于选择所述编程序列。
4.根据权利要求1所述的方法，其进一步包括：
至少部分基于识别所述第一逻辑状态及所述第一脉冲的所述第一振幅选择所述第二脉冲的所述第二振幅，其中施加具有所述第二极性的所述第二脉冲至少部分基于选择所述第二振幅。
5.根据权利要求1所述的方法，其中施加所述第一脉冲包括：
在第一时间周期期间施加所述第一脉冲到所述自选择存储器单元，且其中施加所述第二脉冲包括：
在第二时间周期期间施加所述第二脉冲到所述自选择存储器单元，其中所述第二时间周期的至少一部分发生于所述第一时间周期之后。
6.根据权利要求1所述的方法，其中施加所述第一脉冲及施加所述第二脉冲包括：
施加集成脉冲到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程，其中所述集成脉冲包括所述第一脉冲及所述第二脉冲。
7.根据权利要求5所述的方法，其进一步包括：
在所述第一时间周期与所述第二时间周期之间的第三时间周期期间将所述自选择存储器单元偏压到零电压电平。
8.根据权利要求1所述的方法，其进一步包括：
在施加所述第一脉冲之后且在施加所述第二脉冲之前将所述自选择存储器单元偏压到不同于所述第一振幅及所述第二振幅的电压电平。
9.根据权利要求8所述的方法，其中所述电压电平是零电压电平。
10.根据权利要求1所述的方法，其进一步包括：
至少部分基于识别存储到所述自选择存储器单元的所述第一逻辑状态确定与编程序列相关联的一或多个参数，其中存储所述第一逻辑状态至少部分基于确定与所述编程序列相关联的所述一或多个参数。
11.根据权利要求10所述的方法，其中所述一或多个参数包括所述第一脉冲的极性、所述第一脉冲的振幅、所述第一脉冲的能量、所述第一脉冲的持续时间、所述第一脉冲的形状、所述第二脉冲的极性、所述第二脉冲的振幅、所述第二脉冲的能量、所述第二脉冲的持续时间、所述第二脉冲的形状、施加所述第一脉冲与施加所述第二脉冲之间的间隙持续时间、在所述间隙持续时间期间施加的电压的振幅、在所述间隙持续时间期间施加的所述电压的极性或其组合。
12.根据权利要求1所述的方法，其进一步包括：
至少部分基于识别所述第一逻辑状态确定所述第一脉冲的第一形状及所述第二脉冲的第二形状，其中将所述第一逻辑状态存储在所述自选择存储器单元中至少部分基于确定所述第一脉冲的所述第一形状及所述第二脉冲的所述第二形状。
13.根据权利要求12所述的方法，其中所述第一脉冲是矩形脉冲或斜坡脉冲，且其中所述第二脉冲是矩形脉冲或斜坡脉冲。
14.根据权利要求1所述的方法，其中所述第一逻辑状态表示至少两个数字数据位。
15.根据权利要求1所述的方法，其中所述自选择存储器单元的存储器组件包括锥状轮廓。
16.根据权利要求15所述的方法，其中所述自选择存储器单元的所述存储器组件包含具有第一表面积的底部表面及定位成与所述底部表面相对的具有第二表面积的顶部表面，所述第一表面积不同于所述第二表面积。
17.根据权利要求1所述的方法，其中所述自选择存储器单元包括硫属化物材料。
18.一种操作存储器设备的方法，其包括：
识别经配置以存储超过两个逻辑状态的自选择存储器单元的所要逻辑状态；
执行读取操作以确定所述自选择存储器单元的当前逻辑状态；
至少部分基于所述所要逻辑状态及由所述读取操作确定的所述当前逻辑状态选择编程脉冲；
施加所述编程脉冲到所述自选择存储器单元；及
至少部分基于施加所述编程脉冲将所述所要逻辑状态存储在所述自选择存储器单元中。
19.根据权利要求18所述的方法，其进一步包括：
至少部分基于所述自选择存储器单元的所述所要逻辑状态及所述当前逻辑状态选择与所述编程脉冲相关联的一或多个参数，其中施加所述编程脉冲到所述自选择存储器单元至少部分基于选择与所述编程脉冲相关联的所述一或多个参数。
20.根据权利要求19所述的方法，其中所述一或多个参数包括所述编程脉冲的极性、所述编程脉冲的振幅、所述编程脉冲的能量、所述编程脉冲的持续时间、所述编程脉冲的形状或其组合。
21.根据权利要求20所述的方法，其中施加所述编程脉冲到所述自选择存储器单元包括：
将具有所选择极性及所选择振幅的所述编程脉冲施加到所述自选择存储器单元以使用所述所要逻辑状态对所述自选择存储器单元进行编程。
22.根据权利要求18所述的方法，其中所述所要逻辑状态表示至少两个数字数据位。
23.一种存储器设备，其包括：
字线；
位线；
自选择存储器单元，其具有与所述字线耦合的底部表面及与所述底部表面相对的顶部表面，所述顶部表面与所述位线耦合，所述自选择存储器单元包括在所述底部表面与所述顶部表面之间的锥状轮廓；及
控制器，其能够操作以：
识别经配置以存储超过两个逻辑状态的所述自选择存储器单元的第一逻辑状态；
将具有第一极性和第一振幅的第一脉冲施加到所述自选择存储器单元以使用不同于所述第一逻辑状态的第二逻辑状态对所述自选择存储器单元进行编程；
将具有第二极性和第二振幅的第二脉冲施加到所述自选择存储器单元以使用所述第一逻辑状态对所述自选择存储器单元进行编程，其中所述第二极性不同于所述第一极性且所述第一振幅大于所述第二振幅，其中所述第一逻辑状态对应于电压分布，所述电压分布位于对应于不同逻辑状态的两个其它电压分布之间；及
至少部分基于施加具有所述第一极性的所述第一脉冲及具有所述第二极性的所述第二脉冲将所述第一逻辑状态存储在所述自选择存储器单元中。
24.根据权利要求23所述的存储器设备，其中所述控制器进一步能够操作以：
识别所述第一逻辑状态包括所述自选择存储器单元的中间状态，其中施加所述第二脉冲至少部分基于识别所述第一逻辑状态包括所述中间状态。
CN201980037775.7A 2018-06-06 2019-05-15 用于对多电平自选择存储器单元进行编程的技术 Active CN112219240B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/001,798 US10755781B2 (en) 2018-06-06 2018-06-06 Techniques for programming multi-level self-selecting memory cell
US16/001,798 2018-06-06
PCT/US2019/032441 WO2019236256A1 (en) 2018-06-06 2019-05-15 Techniques for programming multi-level self-selecting memory cell

Publications (2)

Publication Number Publication Date
CN112219240A CN112219240A (zh) 2021-01-12
CN112219240B true CN112219240B (zh) 2024-01-09

Family

ID=68764247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980037775.7A Active CN112219240B (zh) 2018-06-06 2019-05-15 用于对多电平自选择存储器单元进行编程的技术

Country Status (7)

Country Link
US (3) US10755781B2 (zh)
EP (1) EP3815087A4 (zh)
JP (1) JP2021527911A (zh)
KR (2) KR102464273B1 (zh)
CN (1) CN112219240B (zh)
TW (3) TWI774162B (zh)
WO (1) WO2019236256A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
KR20220113451A (ko) * 2020-01-28 2022-08-12 마이크론 테크놀로지, 인크. 메모리 디바이스를 이용한 아날로그 저장
US11107523B1 (en) * 2020-03-24 2021-08-31 Intel Corporation Multi-level cell (MLC) cross-point memory
US11302390B2 (en) 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11355209B2 (en) 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell
US11217308B1 (en) * 2020-08-14 2022-01-04 Micron Technology Programming memory cells using asymmetric current pulses
KR20220057375A (ko) * 2020-10-29 2022-05-09 에스케이하이닉스 주식회사 3차원 셀 구조를 가지는 반도체 장치 및 이의 제조 방법
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
JP2022139919A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 メモリデバイス
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11735276B2 (en) 2021-06-28 2023-08-22 Micron Technology, Inc. Programming techniques for polarity-based memory cells
CA3150178A1 (en) * 2022-02-25 2023-08-25 Torxx Kinetic Pulverizer Limited Processing of mining feedstocks using kinetic pulverization and separation
US12033695B2 (en) * 2022-05-09 2024-07-09 Micron Technology, Inc. Techniques for multi-level chalcogenide memory cell programming
US11984191B2 (en) * 2022-05-09 2024-05-14 Micron Technology, Inc. Pulse based multi-level cell programming

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836432B1 (en) * 2002-02-11 2004-12-28 Advanced Micro Devices, Inc. Partial page programming of multi level flash
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US8243542B2 (en) * 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
TWI597724B (zh) * 2005-12-24 2017-09-01 奧佛尼克公司 具硫屬化物材料之可程式化矩陣陣列
US7524722B2 (en) * 2006-10-12 2009-04-28 Macronix International Co., Ltd. Resistance type memory device and fabricating method and operating method thereof
US7577028B2 (en) 2007-03-23 2009-08-18 Intel Corporation Memory storage technique for a bi-directionally programmable memory device
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
US7671353B2 (en) * 2007-06-04 2010-03-02 Qimonda North America Corp. Integrated circuit having contact including material between sidewalls
KR20090011249A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 비휘발성 메모리 셀 프로그래밍 방법
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009193626A (ja) * 2008-02-13 2009-08-27 Toshiba Corp 半導体記憶装置
JP4607252B2 (ja) * 2008-02-25 2011-01-05 パナソニック株式会社 抵抗変化素子の駆動方法およびそれを用いた抵抗変化型記憶装置
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8031516B2 (en) 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
US8488362B2 (en) * 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
US8274065B2 (en) * 2009-10-19 2012-09-25 Macronix International Co., Ltd. Memory and method of fabricating the same
JP5404683B2 (ja) 2011-03-23 2014-02-05 株式会社東芝 抵抗変化メモリ
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US9030870B2 (en) 2011-08-26 2015-05-12 Micron Technology, Inc. Threshold voltage compensation in a multilevel memory
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
TWI484490B (zh) * 2012-11-14 2015-05-11 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
KR102131324B1 (ko) * 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
WO2016011638A1 (zh) 2014-07-24 2016-01-28 华为技术有限公司 相变存储器的数据存储方法及控制装置
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US9947399B2 (en) 2015-03-26 2018-04-17 Sandisk Technologies Llc Updating resistive memory
US10134470B2 (en) * 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9799381B1 (en) 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10381075B2 (en) 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102549673A (zh) * 2009-08-05 2012-07-04 桑迪士克技术有限公司 用较小通道电压干扰和浮栅极到控制栅极泄漏对存储器编程

Also Published As

Publication number Publication date
TW202249008A (zh) 2022-12-16
TW202001889A (zh) 2020-01-01
JP2021527911A (ja) 2021-10-14
US12073881B2 (en) 2024-08-27
US20210020243A1 (en) 2021-01-21
EP3815087A1 (en) 2021-05-05
US20220262437A1 (en) 2022-08-18
WO2019236256A1 (en) 2019-12-12
TWI774162B (zh) 2022-08-11
TWI715975B (zh) 2021-01-11
KR20210006475A (ko) 2021-01-18
KR20220153670A (ko) 2022-11-18
TWI847196B (zh) 2024-07-01
US20190378568A1 (en) 2019-12-12
KR102464273B1 (ko) 2022-11-07
US11335403B2 (en) 2022-05-17
EP3815087A4 (en) 2022-03-09
TW202123231A (zh) 2021-06-16
KR102592086B1 (ko) 2023-10-23
CN112219240A (zh) 2021-01-12
US10755781B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN112219240B (zh) 用于对多电平自选择存储器单元进行编程的技术
CN112602151B (zh) 用于对存储器单元进行编程的技术
US11996141B2 (en) Reading a multi-level memory cell
KR102656533B1 (ko) 메모리 셀 선택
CN113169171B (zh) 垂直解码器以及相关存储器装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant