JP2006332522A - 磁気記憶素子 - Google Patents

磁気記憶素子 Download PDF

Info

Publication number
JP2006332522A
JP2006332522A JP2005157408A JP2005157408A JP2006332522A JP 2006332522 A JP2006332522 A JP 2006332522A JP 2005157408 A JP2005157408 A JP 2005157408A JP 2005157408 A JP2005157408 A JP 2005157408A JP 2006332522 A JP2006332522 A JP 2006332522A
Authority
JP
Japan
Prior art keywords
recording layer
layer
magnetic field
ferromagnetic
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005157408A
Other languages
English (en)
Other versions
JP4749037B2 (ja
Inventor
Takashi Osanaga
隆志 長永
Takeharu Kuroiwa
丈晴 黒岩
Hiroshi Kobayashi
浩 小林
Satokatsu Haiyama
沙徳克 拜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005157408A priority Critical patent/JP4749037B2/ja
Publication of JP2006332522A publication Critical patent/JP2006332522A/ja
Application granted granted Critical
Publication of JP4749037B2 publication Critical patent/JP4749037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 素子の微細化に伴う反転磁界の増大を抑制することが可能な磁気記憶素子を提供する。
【解決手段】 この強磁性トンネル接合素子7は、順次積層された固着層20、トンネル絶縁層21および記録層22を含み、記録層22の磁化容易軸方向の長さが磁化困難軸方向の長さよりも短い。したがって、素子の微細化に伴う反転磁界の増大を抑制することができる。
【選択図】 図6

Description

本発明は磁気記憶素子に関し、特に、磁気抵抗効果によりデータを記憶する磁気記憶素子に関する。
磁気抵抗(MR:magnetoresistive)効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。近年、従来の巨大磁気抵抗(GMR:giant-magnetoresistance)効果やこれに対して更に大きな抵抗変化率が得られるトンネル磁気抵抗(TMR:tunneling magnetoresistance)効果を用いた不揮発性磁気記憶装置(MRAM:Magnetic Random Access Memory)や磁気ヘッドが検討されている。
GMR効果やTMR効果を発現するGMR素子やTMR素子においては、強磁性層/非磁性層/強磁性層/反強磁性層を積層し、強磁性層/反強磁性層を交換結合させて、その強磁性層の磁気モーメントを固定し、他方の強磁性層のスピンのみを外部磁界で容易に反転できるようにした、いわゆるスピンバルブ構造が知られている。この場合、一方の強磁性層においては小さな磁界でスピンを反転させることができるので、高感度の磁気抵抗素子を提供することができ、この磁気抵抗素子は高密度磁気記録用再生ヘッドとして用いられている。GMR素子においては非磁性層として金属膜を用い、TMR素子においては非磁性層としてトンネル絶縁膜を用いる。
GMR素子およびTMR素子をMRAMに利用する研究は、たとえば非特許文献1,2に示されている。GMR素子やTMR素子をMRAMへ利用する場合、これらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する2つの磁性層を互いに平行または反平行に制御することにより、データ“1”または“0”を記録する。読出はGMR効果やTMR効果を利用して行なわれ、上記磁性層の平行または反平行状態に依存した素子抵抗値の変化を利用する。
MRAMにおいては、GMR効果に対しTMR効果を利用した方が低消費電力であるため、主としてTMR素子を用いることが検討されている。TMR素子を利用したMRAMは、室温でMR変化率が20%以上と大きく、かつトンネル接合における抵抗値が大きいので、より大きな出力電圧が得られること、また読出時にスピン反転をする必要がなく、それだけ小さい電流で読出が可能であることなどの特徴があり、高速書込・読出可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
上述のように、MRAMにおいてはTMR素子の一方の強磁性層の磁化を反転することでデータ“1”または“0”の記憶を行なう。この記録層となる強磁性層は、結晶構造や形状などにより磁化しやすい方向(エネルギが低い状態)を有する。この方向は磁化容易軸(easy axis)と呼ばれる。記憶が保持されている状態では、強磁性層はこの方向に磁化される。これに対し、磁化しにくい方向は、磁化困難軸(hard axis)と呼ばれる。
記録層の磁化容易軸は通常、形状によって決定されており、記録層の長手方向となる。このため記録層の磁化を反転させる際に必要な磁界、すなわち反転磁界は記録層の形状に依存して変化する。この反転磁界は非特許文献3に示されるように、記録層の幅にほぼ反比例し、厚さに比例することが知られている。
MRAMでは、高集積化のためにセルの微細化を実施した場合、記録層の幅に依存して、反磁界により反転磁界が増大する。これにより書込時に大きな磁界が必要となり、消費電力も増大する。
S.Tehrani et al.,"High density submicron magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5822-5827 ISSCC 2001 Dig of Tech. Papers, p.122 E.Y.Chen et al.,"Submicron spin valve magnetoresitive random access memory cell", Journal of Applied Physics, vol.81, No.8, 15 April 1997, pp.3992-3994
このようなTMR素子の微細化に伴う反転磁界の増大に対し、簡便な対策としては、記録層の薄膜化があげられる。しかしながら、記録層の薄膜化を続けた場合、記録層が強磁性層として作用しなくなり、記録保持が困難になる。しかし、従来はそれ以外の有効な対策法は無かった。
それゆえに、この発明の主たる目的は、素子の微細化に伴う反転磁界の増大を抑制することが可能な磁気記憶素子を提供することである。
この発明に係る磁気記憶素子は、交差する2本の書込線の間に配置され、2本の書込線に流される電流の方向に応じて磁化方向が変化する記録層を備えた磁気記憶素子において、記録層の磁化容易軸方向の長さが磁化困難軸方向の長さよりも短いことを特徴とするものである。
この発明に係る磁気記憶素子では、記録層の磁化容易軸方向の長さが磁化困難軸方向の長さよりも短いので、素子の微細化に伴う反転磁界の増大を抑制することができる。したがって、素子の微細化に伴う書込電流の増大を抑制することができ、素子を高集積化した場合でも消費電力が小さくて済む。
図1は、この発明の一実施の形態による強磁性トンネル接合素子を用いたMRAMの要部を示す回路図である。図1において、読出ビット線1とライト線2と書込ビット線3とが図中で左右方向に延在しており、これらの配線1〜3が図中上下方向に複数組配列されている。複数組の配線1〜3と交差してワード線4が図中上下方向に延在しており、ワード線4は図中左右方向に複数配列されている。複数の読出ビット線1は、ともにセンスアンプ5の入力ノードに接続されている。
配線1〜3の組とワード線4の各交差部にメモリセルMCが設けられ、複数のメモリセルMCがマトリックス状に配置されている。各メモリセルMCは、素子選択用トランジスタ6と、磁気記憶素子である強磁性トンネル接合素子7との直列接続体を含む。より詳細には、強磁性トンネル接合素子7は、ライト線2と書込ビット線3の交差部に配置される。
図2は、メモリセルMCの構成を示す概略断面図である。半導体基板10の上面内には素子選択用トランジスタ6が形成され、ワード線4がそのゲート電極として機能し、ワード線4と半導体基板10の間にはゲート絶縁膜6gが設けられている。またワード線4の両側にはサイドウォール6wが設けられている。素子選択用トランジスタ6のドレイン6dは、コンタクトプラグ11および導電層14を介して強磁性トンネル接合素子7に接続される。素子選択用トランジスタ6のソース6sは、コンタクトプラグ15を介して読出ビット線1に接続されている。導電層14と半導体基板10の間には、層間絶縁膜16を介して絶縁されつつライト線2が設けられている。コンタクトプラグ11,15は、たとえば層間絶縁膜16中でいずれも多段に積み上げられている。コンタクトプラグ11,15の各段、読出ビット線1、ライト線2、書込ビット線3は、たとえば銅配線12と、銅配線12を囲むバリアメタル13を含んでいる。
強磁性トンネル接合素子7は、固着層20と、トンネル絶縁層21と、記録層22とが半導体基板10側から順に積層された構造を有している。固着層20はコンタクトプラグ11と導通し、記録層22は書込ビット線3と導通している。書込ビット線3は、記録層22との接触のための開口部3aを有している。
図3(a)(b)は、強磁性トンネル接合素子7の構成および記憶状態を示す断面図である。図3(a)(b)において、固着層20の磁化は、予め所定の方向、たとえばライト線2の延在方向に固定されている。記録層22は、外部磁界によって磁化方向が変化する。そして図3(a)に示すように、固着層20の磁化方向と、記録層22の磁化方向とが一致している状態を、強磁性トンネル接合素子7がデータ“0”を記憶している状態とする。また図3(b)に示すように、固着層20の磁化方向と、記録層22の磁化方向が逆向きの状態を、強磁性トンネル接合素子7がデータ“1”を記憶している状態とする。
固着層20は、たとえば反強磁性層23と強磁性層24との積層構造とすることにより磁化方向を固定されている。つまり、反強磁性層23が強磁性層24のスピンの向きを固定することで、強磁性層24の磁化方向を固定している。この反強磁性層23は強磁性層24の下に(つまり記録層22とは反対側に)設けられている。強磁性層24としてはたとえばCoFeを、反強磁性層23としてはたとえばPtMnを、それぞれ採用することができる。
記録層22は強磁性層であり、たとえばCoFe層を採用することができる。トンネル絶縁層21としては、たとえばAlOxを採用することができる。トンネル絶縁層21および固着層20は記録層22と同じ形状か、あるいは記録層22の形状を含んでこれよりも大きい面積を有していてもよい。
次に、強磁性トンネル接合素子7への書込動作を説明する。図4は、強磁性トンネル接合素子7の近傍を示す平面図である。書込ビット線3とライト線2とは互いに直交する方向に延びる。強磁性トンネル接合素子7は、ライト線2と書込ビット線3との平面視上の交差箇所に配置される。ただし、図2で示したように、強磁性トンネル接合素子7はライト線2の上方(半導体基板10とは反対側)かつ書込ビット線3の下方(半導体基板10側)に配置される。
一般に強磁性体には、結晶構造や形状などにより磁化しやすい方向(エネルギが低い状態)がある。この方向は磁化容易軸(easy axis)と呼ばれる。これに対し、磁化しにくい方向は、磁化困難軸(hard axis)と呼ばれる。記録層22の磁化容易軸および磁化困難軸は、それぞれライト線2が延びる方向と、書込ビット線3が延びる方向とに設定される。
書込時においては、書込ビット線3とライト線2とに電流が流される。書込ビット線3には、たとえば矢印31方向に電流が流され、それにより書込ビット線3を取巻く方向に磁界が生じる。この磁界により、書込ビット線3の下方にある記録層22には磁化容易軸方向の磁界33が印加される。一方、ライト線2には、たとえば矢印32方向に電流が流され、それによりライト線2を取巻く方向に磁界が生じる。この磁界により、ライト線2の上方にある記録層22には、磁化困難軸方向の磁界34が印加される。よって書込時においては、記録層22に対して、磁界33,34の合成磁界35が印加される。
一方、記録層22の磁化の向きを反転させるために必要な磁界の大きさは、曲線36で示されるアステロイド曲線となる。そして磁界35の向きにおいて、曲線36よりも磁界35が大きな値になると、記録層22は磁化容易軸方向の矢印32で示す方向に磁化する。
固着層20において磁化が予め磁界33と同じ方向に磁化されている場合、強磁性トンネル接合素子7においては固着層20と記録層22の磁化方向は平行となる(図3(a)の状態:“0”を記憶)。この場合には、強磁性トンネル接合素子7の厚さ方向(記録層22と固着層20とが積層される方向)についての抵抗値が小さくなる。
固着層20において磁化が予め磁界33と反対方向に磁化されている場合、強磁性トンネル接合素子7の固着層20と記録層22の磁化方向は互いに反平行となる(図3(b)の状態:“1”を記憶)。この場合には、強磁性トンネル接合素子7の厚さ方向についての抵抗値が大きくなる。かかる状態は、固着層11において磁化が予め図中の磁界33と同じ方向に磁化されており、かつ書込ビット線3に対して矢印31と反対方向に電流を流す場合にも生じる。
次に読出動作について説明する。読出時には、所定のワード線4を選択駆動することによりそのワード線4に接続された素子選択用トランジスタ6がオン状態とされる。さらに、所定の書込ビット線3に電流を流すことによってオン状態の素子選択用トランジスタ6に接続された強磁性トンネル接合素子7にトンネル電流が流される。このときの強磁性トンネル接合素子7の抵抗値に基づいて記憶データが判定される。つまり、強磁性トンネル接合素子7は磁化方向が平行の場合は抵抗値が小さく、磁化方向が反平行の場合は抵抗値が大きいという性質を有するため、この性質を利用して選択メモリセルMCの出力信号が参照セル(図示せず)の出力信号より大きいか小さいかがセンスアンプ5によって検出される。以上のようにして、選択メモリセルMCの記憶データが“0”であるか“1”であるかが判定される。
ここで、MRAMの高集積化に伴い、記録層が微細化した場合について考える。図5は、記録層の幅W(nm)を変えた場合における、磁化を磁化容易軸方向に沿った所望の方向に向けるために必要な磁界(以下「反転磁界」と称す)HSW(Oe)の変化を示す図である。記録層としては、矩形で、磁化容易軸が長手方向を向いた一般的に用いられるものを使用した。図5に示すように、記録層の幅Wにほぼ反比例して反転磁界HSWが増大した。これは、記録層の短辺方向に受ける反磁界の影響によるものである。この結果は、強磁性トンネル接合素子における記録層が微細化した場合、書込時に要する書込ビット線3とライト線2の電流も大きくなり、消費電力が増大することを示している。
そこで微細化しても、書込時の消費電力が増大しない記録層が望まれる。図6は、本発明において提案される記録層22の形状を示す平面図である。記録層22の輪郭は、2つの直線部41,42と、2つの円弧43,44により閉曲線を構成している。ここで、たとえば長手方向の長さは100nm、短辺方向長さは80nmであり、円弧43,44の半径Rは短辺長の半分の40nmである。磁化容易軸は短辺方向である。記録層22は、たとえばCoFe層である。かかる形状を有する記録層22、あるいは更にトンネル絶縁層21および固着層20を含む強磁性トンネル接合素子7は、たとえばリソグラフィーを用いてパターニングされる。
ここで、記録層22の磁化容易軸を決定するための磁気異方性の付与であるが、これは強磁性膜の形成時、および後工程における熱処理で実施する。たとえば、強磁性膜の形成時に、膜面方向に100Oeの均一磁界を印加する。この方向が磁化容易軸となるようにパターニングを行い、素子形成後にも同様な方向に磁界を印加して熱処理を実施する。この際、固着層20の磁化方向も同時に決定するため、固着層20の強磁性層24および記録層22の磁化が飽和するだけの磁界を印加する。たとえば5kOeを印加して300℃で1時間保持する。
本実施の形態におけるCoFe膜の異方性エネルギは約3×105erg/cmであり、飽和磁化は約1200emu/ccであり、記録層22の厚さが5nm、短辺方向の長さが80nmである。本構成の記録層22においては、異方性エネルギが十分に大きいため、記録層22の磁化を、無磁界において短辺方向を向けることが可能である。この磁化の0°または180°の向きによりデータ“0”または“1”を保持可能である。
図7は、記録層22の短辺方向の長さW(nm)を変えた場合における反転磁界HSW(Oe)の変化を示す図である。図7では、長手方向の長さを一定にした場合の反転磁界HSWを●で示し、アスペクト比を一定とした場合の反転磁界HSWを○で示している。この結果は、図5に示された結果とは逆に、短辺方向の長さWに依存して反転磁界HSWが減少することを示している。すなわち記録層22の微細化に伴い、反転磁界HSWは減少する。
図8は、記録層22の厚さtCoFe(nm)を変えた場合における反転磁界HSW(Oe)の変化を示す図である。本実施の形態における記録層22においては、膜を厚くすることで反転磁界HSWの低減が可能であり、従来技術において問題となる薄膜化による磁性の消失はない。
なお、この実施の形態では、記録層22がCoFe膜である例を示したが、記録層22はCoFeB膜であってもよく、無磁界において記録層22の短辺方向に磁化が向くのに十分な異方性エネルギを有する膜であればよい。
また、図9は、この実施の形態の変更例を示す平面図であって、図6と対比される図である。この変更例では、記録層22の輪郭は楕円形状であり、たとえば長手方向の長さは100nm、短辺方向長さは80nmである。他の構成および動作は、実施の形態と同じであるので、その説明は繰り返さない。この変更例では、実施の形態と同じ効果が得られる他、記録層22に直線部分が無いので、図6で示したものよりも容易に作成できる。
また、図10(a)(b)は、この実施の形態の変更例を示す断面図であって、図3(a)(b)と対比される図である。この変更例では、記録層22は強磁性層25、非磁性層26、強磁性層27が順次積層された断面構造を有する。ここで強磁性層25,27の各々はCoFe膜からなり、非磁性層26はRu膜からなる。強磁性層25と27の磁化は、非磁性層26を介して反平行結合している。
記録層22の異方性の付与は、強磁性膜の形成時、および後工程における熱処理で実施する。たとえば、強磁性膜の形成時に、膜面方向に100Oeの均一磁界を印加する。この方向が磁化容易軸となるようにパターニングを行い、素子形成後にも同様な方向に磁界を印加して熱処理を実施する。これによって前記反平行結合の方向も決定される。このような積層構造を有する記録層22の全体の磁化は、2層の強磁性層25,27の磁化の差で近似できる。
この場合、記録層22の反転磁界は、材料によって決定される2層の強磁性層25,27の飽和磁化、2層の強磁性層25,27の厚さにより制御可能である。ここでの例は磁性層15および強磁性層17はCoFe膜としているが、たとえば、磁性層15をCoFeBとしてもよい。また、非磁性層16は、Ru膜に限られるものではなく、CuやTaなどその他の金属膜であってもよい。他の構成および動作は、実施の形態と同じであるので、その説明は繰り返さない。
この変更例では、実施の形態と同じ効果が得られる他、強磁性層25と27の磁化は非磁性層26を介して反平行結合しているため、記録層22内の磁化の分布が一様となり、磁気特性を安定化することが可能である。また、異なる材料、厚さの強磁性層25,27を組み合わせることで、記録層22の特性の制御が容易となる。また、磁気特性の安定化が可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の一実施の形態による強磁性トンネル接合素子を用いたMRAMの要部を示す回路図である。 図1に示したメモリセルの構成を示す断面図である。 図1に示した強磁性トンネル接合素子の構成および記憶状態を示す断面図である。 図1に示した強磁性トンネル接合素子の近傍を示す平面図である。 従来の問題点を説明するための図である。 図3に示した記録層の形状を示す平面図である。 この実施の形態の効果を説明するための図である。 この実施の形態の効果を説明するための他の図である。 この実施の形態の変更例を示す平面図である。 この実施の形態の他の変更例を示す断面図である。
符号の説明
1 読出ビット線、2 ライト線、3 書込ビット線、3a 開口部、4 ワード線、5 センスアンプ、MC メモリセル、6 素子選択用トランジスタ、6g ゲート絶縁膜、6w サイドウォール、6d ドレイン、6s ソース、7 強磁性トンネル接合素子、10 半導体基板、11,15 コンタクトプラグ、12 銅配線、13 バリアメタル、14 導電層、16 層間絶縁膜、20 固着層、21 トンネル絶縁層、22 記録層、23 反強磁性層、24,25,27 強磁性層、26 非磁性層、33,34 磁界、35 合成磁界、41,42 直線部、43,44 円弧。

Claims (5)

  1. 交差する2本の書込線の間に配置され、前記2本の書込線に流される電流の方向に応じて磁化方向が変化する記録層を備えた磁気記憶素子において、
    前記記録層の磁化容易軸方向の長さが磁化困難軸方向の長さよりも短いことを特徴とする、磁気記憶素子。
  2. 前記記録層の磁化方向は、無磁界において略短辺方向であることを特徴とする、請求項1に記載の磁気記憶素子。
  3. 前記記録層は、Co元素もしくはFe元素を主成分とする磁性層を含むことを特徴とする、請求項1または請求項2に記載の磁気記憶素子。
  4. 前記記録層は、順次積層された第1の強磁性層と非磁性層と第2の強磁性層とを含み、前記第1および第2の強磁性層は反平行結合していることを特徴とする請求項1から請求項3までのいずれかに記載の磁気記憶素子。
  5. 前記記録層の磁気異方性は、前記記録層の形成時および熱処理時に磁界を印加することにより付与されていることを特徴とする、請求項1から請求項4までのいずれかに記載の磁気記憶素子。
JP2005157408A 2005-05-30 2005-05-30 半導体装置 Expired - Fee Related JP4749037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157408A JP4749037B2 (ja) 2005-05-30 2005-05-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157408A JP4749037B2 (ja) 2005-05-30 2005-05-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2006332522A true JP2006332522A (ja) 2006-12-07
JP4749037B2 JP4749037B2 (ja) 2011-08-17

Family

ID=37553865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157408A Expired - Fee Related JP4749037B2 (ja) 2005-05-30 2005-05-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4749037B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09305933A (ja) * 1996-05-20 1997-11-28 Sony Corp 磁気抵抗効果素子
JP2004172599A (ja) * 2002-11-01 2004-06-17 Nec Corp 磁気抵抗デバイス及びその製造方法
JP2005535111A (ja) * 2002-07-17 2005-11-17 フリースケール セミコンダクター インコーポレイテッド 改良された記憶密度を備えた多値mram

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09305933A (ja) * 1996-05-20 1997-11-28 Sony Corp 磁気抵抗効果素子
JP2005535111A (ja) * 2002-07-17 2005-11-17 フリースケール セミコンダクター インコーポレイテッド 改良された記憶密度を備えた多値mram
JP2004172599A (ja) * 2002-11-01 2004-06-17 Nec Corp 磁気抵抗デバイス及びその製造方法

Also Published As

Publication number Publication date
JP4749037B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
JP6280195B1 (ja) 磁気メモリ
US8040724B2 (en) Magnetic domain wall random access memory
US7869265B2 (en) Magnetic random access memory and write method of the same
JP5486731B2 (ja) 磁気メモリ
JP5441005B2 (ja) 磁壁移動素子及び磁気ランダムアクセスメモリ
JP5201539B2 (ja) 磁気ランダムアクセスメモリ
US7759750B2 (en) Magnetic memory cell and random access memory
US8687414B2 (en) Magnetic memory element and magnetic random access memory
US9129692B1 (en) High density magnetic random access memory
US8089803B2 (en) Magnetic random access memory and operating method of the same
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2008171882A (ja) 記憶素子及びメモリ
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
JP5146846B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2012028489A (ja) 磁気記憶装置
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
US20070133264A1 (en) Storage element and memory
JP4182728B2 (ja) 磁気記憶素子の記録方法、磁気記憶装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP4749037B2 (ja) 半導体装置
JP5163638B2 (ja) 磁性体装置及び磁気記憶装置
WO2005020327A1 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP5224126B2 (ja) 磁気抵抗素子及び磁気記憶装置
JP2007095734A (ja) 磁気記録装置
WO2010021213A1 (ja) 磁気抵抗記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees