JP2008243933A - 磁気ランダムアクセスメモリおよびこれを備えた記録装置 - Google Patents

磁気ランダムアクセスメモリおよびこれを備えた記録装置 Download PDF

Info

Publication number
JP2008243933A
JP2008243933A JP2007079083A JP2007079083A JP2008243933A JP 2008243933 A JP2008243933 A JP 2008243933A JP 2007079083 A JP2007079083 A JP 2007079083A JP 2007079083 A JP2007079083 A JP 2007079083A JP 2008243933 A JP2008243933 A JP 2008243933A
Authority
JP
Japan
Prior art keywords
magnetization
cell
state
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007079083A
Other languages
English (en)
Inventor
Nobuhiko Funabashi
信彦 船橋
Kenichi Aoshima
賢一 青島
Kenji Machida
賢司 町田
Yasuyoshi Miyamoto
泰敬 宮本
Kiichi Kawamura
紀一 河村
Atsushi Kuga
淳 久我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2007079083A priority Critical patent/JP2008243933A/ja
Publication of JP2008243933A publication Critical patent/JP2008243933A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】製造が容易でありマルチレベルの記録状態を実現できる磁気ランダムアクセスメモリを提供する。
【解決手段】磁気ランダムアクセスメモリ2は、セル10の磁気抵抗素子領域20の同一平面内に、磁気抵抗素子30a,30bを備え、磁気抵抗素子30a,30bは、形状磁気異方性が異なるために、外部磁界によって磁化が反転するときに外部磁界の大きさがそれぞれ異なり、磁気抵抗素子30a,30bの一方の磁化が反転することによって、セル10中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。
【選択図】図3

Description

本発明は、磁気ランダムアクセスメモリおよびこれを備えた記録装置に係り、特に、1セルでマルチレベルの記録状態を実現する磁気ランダムアクセスメモリおよびこれを備えた記録装置に関する。
従来、磁気ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory)において、記録密度の向上が要求されている。MRAMでは、磁気抵抗素子における高抵抗と低抵抗の2状態に記録ビットの「0」と「1」を割り当てて2値動作するのが一般的である。そこで、MRAMのサイズを微細化することで記録密度を向上させる方法がある。MRAMのサイズは、トランジスタや配線など周辺回路のサイズによって規定される。このため、現在のMRAMのサイズは、数ミクロン程度である。一方、MRAMを構成する磁気抵抗素子であるGMR(Giant Magneto-Resistance)素子やTMR(Tunneling Magnetoresistive)素子の素子サイズは、数百ナノメートル程度である。MRAMのサイズを、GMR素子やTMR素子の素子サイズと同程度に微細化するほどの高密度化は困難である。
一方、マルチレベルの記録状態を実現することで、高密度化を目指す方法も知られている(特許文献1、特許文献2参照)。特許文献1に記載の技術は、磁気抵抗素子を深さ方向に複数重ねることで、マルチレベルの記録状態を実現する。また、特許文献2に記載の技術は、磁気異方性の異なる複数の磁化反転層を有することでマルチレベルの記録状態を実現する。
特開2006−286038号公報(段落0015−0022、図1) 特開2006−156840号公報(段落0013−0019、図1)
しかしながら、特許文献1および特許文献2に記載された技術では、素子構造が複雑なので、MRAMを容易に製造することができない。
本発明は、以上のような問題点に鑑みてなされたものであり、製造が容易でありマルチレベルの記録状態を実現できる磁気ランダムアクセスメモリおよびこれを備えた記録装置を提供することを目的とする。
前記目的を達成するために、本発明の請求項1に記載の磁気ランダムアクセスメモリは、1セルの同一平面内に、複数の磁気抵抗素子を備え、前記複数の磁気抵抗素子の全部よりも少ない個数の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリでは、セル中の複数の磁気抵抗素子の磁化反転が生じるときの磁化特性や電気特性がそれぞれ異なるように磁気抵抗素子の形状や配置を構成することで、磁化方向が回転する磁気抵抗素子の組合せが変化する。つまり、すべての磁気抵抗素子の磁化方向を予め所定方向に揃えた状態を例えば高抵抗状態に割り当て、磁化方向が反対方向に揃った状態を例えば低抵抗状態に割り当てれば、初期状態から少なくとも1個の磁気抵抗素子の磁化方向のみが回転した状態を、高抵抗と低抵抗の中間状態に割り当てることができる。
また、請求項2に記載の磁気ランダムアクセスメモリは、請求項1に記載の磁気ランダムアクセスメモリにおいて、1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、前記2種類以上の磁気抵抗素子が、外部磁界によって磁化が反転するときに前記外部磁界の大きさがそれぞれ異なり、前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリでは、セル中の2種類以上の磁気抵抗素子の磁化反転が生じるときの磁化特性がそれぞれ異なるので、セルに流れる電流を変化させることで、磁化方向が回転する磁気抵抗素子の組合せが変化する。つまり、少なくとも2種類の磁気抵抗素子の磁化方向を予め所定方向に揃えた状態を例えば高抵抗状態に割り当て、磁化方向が反対方向に揃った状態を例えば低抵抗状態に割り当てれば、初期状態から少なくとも1種類の磁気抵抗素子の磁化方向のみが回転した状態を、高抵抗と低抵抗の中間状態に割り当てることができる。
また、請求項3に記載の磁気ランダムアクセスメモリは、請求項1に記載の磁気ランダムアクセスメモリにおいて、1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、前記2種類以上の磁気抵抗素子が、スピン注入磁化反転における反転電流がそれぞれ異なり、前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリでは、セル中の2種類以上の磁気抵抗素子の磁化反転が生じるときの電気特性がそれぞれ異なるので、セルに流れる電流を変化させることで、磁化方向が回転する磁気抵抗素子の組合せが変化する。つまり、少なくとも2種類の磁気抵抗素子の磁化方向を予め所定方向に揃えた状態を例えば高抵抗状態に割り当て、磁化方向が反対方向に揃った状態を例えば低抵抗状態に割り当てれば、初期状態から少なくとも1種類の磁気抵抗素子の磁化方向のみが回転した状態を、高抵抗と低抵抗の中間状態に割り当てることができる。
また、請求項4に記載の磁気ランダムアクセスメモリは、請求項2または請求項3に記載の磁気ランダムアクセスメモリにおいて、前記2種類以上の磁気抵抗素子が、電流の流れる方向に垂直な面の形状が方形に構成され、前記方形の縦横比が当該磁気抵抗素子ごとに互いに異なることを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリは、2種類以上の磁気抵抗素子の形状が異なるために、形状磁気異方性が生じる。そのため、各磁気抵抗素子は、外部磁界によって磁化が反転するときの外部磁界の大きさがそれぞれ異なることとなる。ここで、磁気抵抗素子において電流が流れる方向に垂直な面の面積が例えば同じであれば、磁化反転時の外部磁界の大きさに相当する電流値等を、方形の縦横比を当該磁気抵抗素子ごとに変化させることで容易に定めることが可能となる。この場合、2種類以上の磁気抵抗素子を製造し易くなる。
また、請求項5に記載の磁気ランダムアクセスメモリは、請求項3に記載の磁気ランダムアクセスメモリにおいて、前記2種類以上の磁気抵抗素子が、電流の流れる方向に垂直な面の素子面積が、当該磁気抵抗素子ごとに互いに異なることを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリは、2種類以上の磁気抵抗素子の面積が異なるために、スピン注入磁化反転における反転電流の大きさがそれぞれ異なることとなる。ここで、磁気抵抗素子において形状磁気異方性が例えば同じであれば、反転電流は、素子面積を当該磁気抵抗素子ごとに変化させることで容易に定めることが可能となる。この場合、2種類以上の磁気抵抗素子を製造し易くなる。
また、請求項6に記載の磁気ランダムアクセスメモリは、請求項1ないし請求項5のいずれか一項に記載の磁気ランダムアクセスメモリにおいて、前記磁気抵抗素子が、CPP−GMR素子またはTMR素子から構成されることを特徴とする。
かかる構成によれば、磁気ランダムアクセスメモリにおいて、磁気抵抗素子としてCPP(Current Perpendicular to the Plane)−GMR素子を用いた場合には、膜面に垂直に電流を流すことができるので、膜面内に電流を流すCIP(Current In Plane)−GMR素子と比べて構造上、磁気ランダムアクセスメモリの微細化に適している。また、磁気抵抗素子としてTMR素子を用いた場合には、CIP−GMR素子と比べて、磁気抵抗変化が数倍大きくなるので信頼性を高めることができる。
また、請求項7に記載の記録装置は、請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、前記磁気ランダムアクセスメモリの前記セルに加える書き込み用磁界の方向とその大きさを制御して、前記磁気抵抗素子の磁化を反転させる磁界制御手段とを備えることを特徴とする。
かかる構成によれば、記録装置は、磁気制御手段によって、磁気ランダムアクセスメモリのセルに加える書き込み用磁界の方向とその大きさを制御することで、磁気抵抗素子の磁化方向を変化させるので、従来の磁気ランダムアクセスメモリの製造方法を適用して磁気ランダムアクセスメモリを容易に製造することができる。
また、請求項8に記載の記録装置は、請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、前記磁気ランダムアクセスメモリの前記セルに流れるパルス電流または直流電流の方向とその大きさを制御して、前記セルにスピン注入することによって、前記磁気抵抗素子の磁化を反転させる電流制御手段とを備えることを特徴とする。
かかる構成によれば、記録装置は、電流制御手段によって、セルにスピン注入することで、磁気抵抗素子の磁化方向を変化させるので、書き込み用ワード線が不要となり、磁気ランダムアクセスメモリの構造を簡略化でき、容易に製造できる。また、記録に要する時間を短縮することができる。特に、強磁性層/中間層(非磁性金属層)/強磁性層からなるGMR素子や、強磁性層/中間層(絶縁体層)/強磁性層からなるTMR素子の場合には、中間層の厚さがせいぜい6nmなので、スピン注入磁化反転に要する応答時間を数ps(ピコ秒)程度にまで短縮することが可能となる。なお、これらの素子の動作速度は、例えば10ns程度である。
請求項1ないし請求項3に記載の発明によれば、磁気ランダムアクセスメモリは、高抵抗と低抵抗の中間状態に変調できる。従来の磁気ランダムアクセスメモリの製造工程に大幅な変更を加えることなく、比較的容易に製造できると共にマルチレベルの記録状態を実現することができる。
請求項4または請求項5に記載の発明によれば、磁気ランダムアクセスメモリは、2種類以上の磁気抵抗素子をそれぞれ設計し易くなる。
請求項6に記載の発明によれば、磁気ランダムアクセスメモリは、微細化の程度や信頼性を高めることができる。
請求項7または請求項8に記載の発明によれば、記録装置は、容易に製造された磁気ランダムアクセスメモリを用いることができる。
以下、図面を参照して本発明の磁気ランダムアクセスメモリおよび記録装置を実施するための最良の形態(以下「実施形態」という)について詳細に説明する。
[記録装置の構成]
図1は、本発明の実施形態に係る記録装置の一例を模式的に示す構成図であり、図2は、図1に示したMRAM(磁気ランダムアクセスメモリ)の1セルを模式的に示す断面図である。また、図3は、図2に示した磁気抵抗素子領域を模式的に示す構成図であり、(a)は平面図、(b)は(a)のB−B線断面図、(c)は(a)のC−C線断面図をそれぞれ示している。
記録装置1は、図1に示すように、MRAM2と、ビット線選択部3と、ゲート配線選択部4と、電流源5と、電流制御手段6とを備える。
MRAM2は、複数のセル10を備えている。本実施形態では、セル10は、平面視で4×4のマトリクス状に2次元配列されている。
ビット線選択部3は、横方向に配置したセル10を選択し、ゲート配線選択部4は、縦方向に配置したセル10を選択する。これらビット線選択部3およびゲート配線選択部4によって、1個のセル10が特定されることとなる。
電流源5は、セル10にパルス電流を供給するものである。なお、直流電流を供給するように構成してもよい。
電流制御手段6は、ビット線選択部3、ゲート配線選択部4および電流源5を制御するものである。この電流制御手段6は、各セル10に流れる電流の方向および大きさを制御して、各セル10にスピン注入することによって、セル10中の後記する磁気抵抗素子30の磁化を反転させる。
[セルの構成]
図1に示したセル10の断面構造を図2に示す。なお、図2では、1セルの領域を示しているがMRAM2は、一度に各セル10の領域が製造される。
MOSFET11は、例えば、シリコン(Si)から成るp型基板11a上にソース11bおよびドレイン11cが形成されている。
ソース11bとドレイン11cとの間のp型基板11a上には、SiO2等の絶縁層12を介して、ゲート配線(ゲート電極)13が形成されている。
ソース11bおよびドレイン11cの上には、コンタクト14,15がそれぞれ形成されている。
コンタクト14は、ソース11bと接地配線層16とを接続する。
コンタクト15は、ドレイン11cの配線層17とを接続する。
配線層17は、コンタクト18によって、磁気抵抗素子用接続配線19と接続されている。
磁気抵抗素子用接続配線19の上には、磁気抵抗素子領域20が形成されている。磁気抵抗素子領域20は、図3に示すように2種類の磁気抵抗素子30a,30bを含んでおり、これらの磁気抵抗素子30a,30bの周囲には絶縁層12が形成されている。図2に示すように、磁気抵抗素子領域20の上には、平面視でゲート配線13に直交するようにビット線21が配設されている。
前記した各配線(配線層)は、金属や合金等からなり、例えば、Cu、Ta、Crなどから構成される。
[磁気抵抗素子の構成]
磁気抵抗素子領域20内の磁気抵抗素子30a,30bは、例えば、CPP−GMR素子やTMR素子から構成される。磁気抵抗素子30a,30bは、電流の流れる方向に垂直な面の形状が方形に構成され、この方形の縦横比が互いに異なっている。磁気抵抗素子30a,30bは、図3(a)に示すように、この面の方形の面積が等しく、方形の形状がそれぞれ正方形および長方形である。したがって、磁気抵抗素子30aは、磁気抵抗素子30bよりも形状磁気異方性が小さい。以下、区別しない場合には、磁気抵抗素子30と表記する。
磁気抵抗素子30は、図3(b)および図3(c)に示すように、下から磁化固定層31、非磁性中間層32および磁化反転層33が順に積層されて構成されている。
磁化固定層31は、図2に示すように磁化方向が所定方向(右向きの矢印)に固定された層であり、例えば、ホイスラー合金等の導電性のある強磁性体から構成される。この磁化固定層31は、IrMnなどのスピン固着層と組み合わせた2〜3層構造の構成としてもよい。
非磁性中間層32は、磁化固定層31と磁化反転層33とに挟まれた中間に位置する非磁性層である。非磁性中間層32の厚さは、スピン偏極電子がトンネルできる程度の厚さ(数nm以下)である。
磁気抵抗素子30がCPP−GMR素子から構成される場合には、非磁性中間層32は、非磁性金属から構成される。非磁性金属としては、Au、Al、Cu、またはそれらの合金が好ましい。このうちCuは、電気抵抗が小さくスピン拡散長(スピンの偏極状態を保持して輸送できる距離)も長いので特に好ましい。この非磁性中間層32の厚さは、スピンの偏極状態を保持できる程度の厚さ(6nm以下)である。
また、磁気抵抗素子30がTMR素子から構成される場合には、非磁性中間層32は、例えば、酸化物Al23等の絶縁体から構成される。この非磁性中間層32の厚さは、スピン偏極電子がトンネルリング(tunneling)できる程度の厚さ(数nm以下)である。
磁化反転層33は、強磁性体から構成され、図2に示すように磁化方向が予め磁化固定層31の磁化方向と反対方向(左向きの矢印)に揃えられた層である。この磁化反転層33の磁化方向は、固定されておらず、スピン注入により容易に回転して磁化固定層31の磁化方向と平行になることができる。
磁気抵抗素子30a,30bは、磁気抵抗素子用接続配線19の上に、前記した磁化固定層31、非磁性中間層32および磁化反転層33の3層構造を積層した後に、フォトリソグラフィ法等によって、3層を所望の形状にパターニングすることで形成される。そして、磁気抵抗素子30a,30bのそれぞれの周囲を絶縁層12で封止して、DCスパッタ法によりビット線21を積層することで各セル10が形成される。各セル10の形成方法は、公知の方法を用いることができる。
[電流制御手段の機能]
次に、電流制御手段6の行うスピン注入について図4を参照(適宜図2参照)して説明する。図4は、図3に示した磁気抵抗素子の磁化方向を模式的に示す説明図である。磁気抵抗素子30は、初期状態では、図2に示すように、磁化固定層31の磁化方向と磁化反転層33の磁化方向とが逆向きである。この初期状態で、電流制御手段6は、磁気抵抗素子30に対して、例えば、ビット線21からMOSFET11への方向に電流源5から電流を流す。すなわち、MOSFET11からビット線21への方向に電子が移動する。この場合、磁化固定層31から非磁性中間層32を介して磁化反転層33へ電子が右向きスピンを保ったまま注入される。そのため、磁化反転層33の磁化方向は、図4(a)に示すように、磁化固定層31と同じ向き(右向きの矢印)となるように回転(反転)する。この低抵抗状態に対して、記録ビットに「0」の値を割り当てることができる。
次に、図4(a)に示すように磁化固定層31の磁化方向と磁化反転層33の磁化方向とが平行な状態で、電流制御手段6は、磁気抵抗素子30に対して、例えば、MOSFET11からビット線21への方向に電流源5から電流を流す。すなわち、ビット線21からMOSFET11への方向に電子が移動して磁化反転層33の電子に衝突するので、磁化反転層33の電子のスピンが容易に反転する。そのため、磁化反転層33の磁化方向は、図4(b)に示すように、磁化固定層31と反対方向(左向きの矢印)となるように回転(反転)し初期状態に戻る。この高抵抗状態に対して、記録ビットに「1」の値を割り当てることができる。
電流制御手段6は、このように磁気抵抗素子30に流す電流の大きさや向きを変化させることで、スピン注入を行い、磁化反転層33の磁化方向の向きや大きさを制御することができる。そして、磁気抵抗素子30の初期状態とスピン注入磁化反転状態とにそれぞれ、高抵抗と低抵抗の2状態を割り当てることが可能である。なお、初期状態を低抵抗状態に割り当てると共に、反転状態に高抵抗状態を割り当てるようにしてもよい。
[磁気抵抗素子の磁化特性]
図3に示す磁気抵抗素子30aと磁気抵抗素子30bとは、形状磁気異方性が異なるため、外部磁界によって磁化が反転するときに外部磁界の大きさがそれぞれ異なる(外部磁界に対する応答が異なる)。このときのそれぞれの磁化特性を図5に示す。
図5は、図3に示した磁気抵抗素子の個別の磁化特性の一例を示すグラフであり、(a)は磁気抵抗素子の形状が正方形の場合、(b)は長方形の場合をそれぞれ示している。なお、図5では、磁化特性を模式的に直線で示したが実際にはヒステリシスループを形成する曲線であり、例えば、縦軸に平行な直線部分等は、実際には所定の傾きを有している。
図5(a)に示すように、外部磁界HEXを所定方向(仮に−とする)の大きさが「H1」の状態から徐々に小さくしていき外部磁界HEXの向きを反対方向(仮に+とする)に反転させて大きさを徐々に大きくして大きさが「H2」になるまでの範囲では、磁気抵抗素子30aは、磁化Jの大きさが「J1」程度である。そして、外部磁界HEXの大きさが「H2」のときに、磁化Jの大きさが「J2」程度に変化する。その後、外部磁界HEXの大きさを「H3」まで増加させても磁化Jの大きさはほぼ変わらない。つまり、外部磁界HEXの向きを「−」から「+」へ変化させていく場合には、磁気抵抗素子30aは、磁化Jが反転するときの外部磁界HEXの大きさが「H2」である。
また、外部磁界HEXを「H3」の状態から徐々に小さくしていき外部磁界HEXの向きを「−」に反転させて大きさを徐々に大きくして大きさが「H4」になるまでの範囲では、磁気抵抗素子30aは、磁化Jの大きさはほぼ変わらない。そして、外部磁界HEXの大きさが「H4」のときに、磁化Jの大きさが「J1」程度に変化する。その後、外部磁界HEXの大きさを「H1」まで増加させても磁化Jの大きさはほぼ変わらない。つまり、外部磁界HEXの向きを「+」から「−」へ変化させていく場合には、磁気抵抗素子30aは、磁化Jが反転するときの外部磁界HEXの大きさが「H4」である。
磁気抵抗素子30bについて、同様にして外部磁界HEXを変化させると、図5(b)に示すように、外部磁界HEXの向きを「−」から「+」へ変化させていく場合には、磁化Jが反転するときの外部磁界HEXの大きさが「H5」である。また、外部磁界HEXの向きを「+」から「−」へ変化させていく場合には、磁気抵抗素子30bは、磁化Jが反転するときの外部磁界HEXの大きさが「H6」である。
図5(a)および図5(b)に示すように、磁気抵抗素子30aは、磁気抵抗素子30bと比較して小さな磁界で磁化の方向が反転する。つまり、形状磁気異方性が小さいことがわかる。なお、磁気抵抗素子30a,30bのそれぞれの磁化Jの大きさは、「J1,J2」として説明したが、図5(a)および図5(b)においてその値は必ずしも等しくはない。これら「J1,J2」は、磁気抵抗素子30a,30bそれぞれにおいては、磁化の方向が、所定方向である状態と、回転した方向である状態との2状態が存在していることを示すためのものである。
図6は、2個の磁気抵抗素子の磁化特性の一例を示すグラフであり、(a)は磁気抵抗素子の形状が両方とも正方形の場合、(b)は長方形と正方形の組合せの場合をそれぞれ示している。
図6(a)に示すように、仮にセル中に同じ種類の磁気抵抗素子30aが2個存在する場合には、各磁気抵抗素子30aは外部磁界HEXに対する磁化反転の応答が同じであるため、各磁気抵抗素子30aの磁化方向は一致する。つまり、磁気抵抗素子領域20の全体として見れば磁化Jの大きさは、図5(a)に示した値を単純に重ね合わせたものとなる。図6(a)では、磁気抵抗素子領域20の全体で反転前、反転後の磁化の大きさをそれぞれ「J1,J3」とした。これら「J1,J3」は、磁化の方向が、所定方向である状態と、回転した方向である状態との2状態が存在していることを示すためのものであり、その値は特に限定されない。
一方、本実施形態のように磁気抵抗素子領域20中に異なる種類の磁気抵抗素子30a,30bが存在する場合には、各磁気抵抗素子30a,30bが外部磁界HEXに対する磁化反転の応答が異なるため、外部磁界HEXの大きさによっては、磁気抵抗素子30aの磁化方向と、磁気抵抗素子30bの磁化方向とが一致しない場合が生じる。つまり、磁気抵抗素子領域20の全体として見れば磁化Jの大きさは、図5(a)に示した値と図5(b)に示した値とを単純に重ね合わせたものとなる。このときのグラフを図6(b)に示す。図6(b)では、例えば、外部磁界HEXの向きを「−」から「+」へ変化させていく場合に、磁気抵抗素子領域20の全体で反転前、反転後の磁化の大きさをそれぞれ「J1,J3」とすると共に、それらの中間状態として、磁気抵抗素子30aだけが磁化反転したときの磁化Jの大きさを「J2」とした。ここで、外部磁界HEXを変化させたときに、磁気抵抗素子領域20中の磁気抵抗素子30a,30bの磁化方向の変化の様子を図7に示す。
図7は、図6(b)に対応した2個の磁気抵抗素子のそれぞれの磁化の向きを模式的に示す図であり、(a)はH1からH2まで、(b)はH2からH5まで、(c)はH5からH4まで、(d)はH4からH6までの状態をそれぞれ示している。図7(a)および図7(c)に示すように、磁気抵抗素子30a,30bの磁化方向が同じになる状態が2回発生し、図7(b)および図7(d)に示すように、磁気抵抗素子30a,30bの磁化方向が互いに異なる状態が2回発生する。つまり、各磁気抵抗素子30a,30bの磁化方向の組合せは、合計すると4組存在する。
このうち、2回発生する磁気抵抗素子30a,30bの磁化方向が互いに異なる状態では、図6(b)に示すように、磁化Jの大きさが同じ(J2)であるため、磁気抵抗素子領域20の全体では、磁化の大きさとして3つの値「J1,J2,J3」が存在することとなる。つまり、MRAM2では、セル10の磁気抵抗素子領域20中で、磁化の方向が、所定方向に揃った状態と、回転した方向に揃った状態と、一部が回転した状態と、の3種類の磁化状態が存在している。MRAM2では、この3種類の磁化状態に、高抵抗と低抵抗と、その中間状態を割り当てた。例えば、所定方向に揃った状態を「高抵抗」、回転した方向に揃った状態を「低抵抗」、一部が回転した状態を「高抵抗と低抵抗の中間状態」としてもよい。なお、図6(b)に示した「J1,J2,J3」は、3種類の磁化状態が存在することを示すためのものであり、その値は特に限定されない。
本実施形態によれば、MRAM2を構成するセル10の磁気抵抗素子領域20中に形状磁気異方性の異なる2種類の磁気抵抗素子30a,30bを含み、スピン注入磁化反転を利用することで、高抵抗状態、低抵抗状態のほかに、高抵抗と低抵抗の2状態の中間状態に対しても記録ビットを割り当てることができる。
以上、本実施形態に基づいて本発明を説明したが、本発明はこれに限定されるものではない。例えば、本実施形態では、セル10の磁気抵抗素子領域20にスピン注入させることで、磁気抵抗素子30の磁化方向を制御する電流制御手段6を備えるものとして説明したが、これに限定されない。例えば、MRAMの各セル10に書き込みワード線を設けて、書き込みワード線およびビット線21に電流を流すことでライト動作を行い、ビット線21に流す電流の方向を変えることで、磁気抵抗素子30の磁化反転層33の磁化方向を制御する磁界制御手段を備えるようにしてもよい。この場合、各セル10において磁気抵抗素子領域20の下方に書き込みワード線を設けることとなるので、各セル10は、断面視(図2参照)で、磁気抵抗素子用接続配線19をビット線21に沿って延長し、MOSFET11のソース11bとドレイン11cの配置を入れ替えた構造となる。なお、磁界制御手段としては、一般的なMRAMに用いられる従来公知のものを利用することができる。
また、本実施形態では、磁気抵抗素子領域20中の磁気抵抗素子30a,30bは、形状異方性が異なる2種類の素子であるものとしたが、これに限定されるものではない。例えば、形状磁気異方性が同じで、素子の面積が異なる2種類の素子でもよい。図8に、面積が異なる2種類の磁気抵抗素子のスピン注入電流に対する磁化状態の一例を示す。図8(a)は比較的面積の小さい素子、図8(b)は比較的面積の大きい素子、図8(c)は(a)および(b)の2種類の素子により磁気抵抗素子領域20を形成するときの特性を模式的にあらわした図である。図9は、図8(c)に対応した2個の磁気抵抗素子のそれぞれの磁化の向きを模式的に示した図である。スピン注入磁化反転では、一般的に式(1)のような関係が成り立つことが知られている。これは、例えば、「J.C.Slonczewski, J. Magn. Mat., 159, L1(1996)」に記載されている。
IC∝αMSVHeff/g … 式(1)
ここで、IC:反転電流(スピン注入磁化反転における臨海電流)、α:ダンピング定数、MS:飽和磁化、V:体積、Heff:実効磁界、g:スピン注入磁化反転の効率である。
この式(1)の関係をもとに、例えば、素子面積を変えることで、図8(a)および図8(b)のように反転電流の異なる2種類の素子を作成できる。この2種類の素子は形状磁気異方性が異なる2種類の素子の場合と同様に、注入電流に応じて4組の磁化状態をとるため、例えば「J4」を「低抵抗状態」、「J7」を「高抵抗状態」、「J5,J6」を「高抵抗と低抵抗の2状態の中間状態」とすることにより、多値状態を実現できる。ここで、「J5,J6」を別の状態としてビットを割り当ててもよいし、前記した式(1)をもとに素子の面積や形状異方性を調節して「J5≒J6」とすることも可能である。
また、本実施形態では、磁気抵抗素子領域20中の磁気抵抗素子30a,30bは、電流の流れる方向に垂直な面の形状が方形であるものとしたが、これに限定されるものではない。例えば、図10(a)に示すように、磁気抵抗素子領域20Bにおいて、平面形状が多角形(図では8角形)である磁気抵抗素子30d,30eを備えるようにしてもよい。また、図10(b)に示すように、磁気抵抗素子領域20Cにおいて、平面形状が円および楕円である磁気抵抗素子30f,30gを備えるようにしてもよい。また、図10(c)に示すように、磁気抵抗素子領域20Dにおいて、平面形状が異なる2種類の磁気抵抗素子30d,30bを備えるようにしてもよい。また、本実施形態では、2種類の磁気抵抗素子30a,30bは、電流の流れる方向に垂直な面の面積が同じものとしたが、例えば、図10(d)に示すように、磁気抵抗素子領域20Eにおいて、その面の面積が異なる磁気抵抗素子30h,30bを備えるようにしてもよい。
また、本実施形態では、磁気抵抗素子領域20中に2種類の磁気抵抗素子30a,30bを備えるものとしたが、これに限定されるものではない。例えば、図11(a)に示すように、磁気抵抗素子領域20Fにおいて、平面形状の異なる3種類の磁気抵抗素子30i,30j,30kを備えるようにしてもよい。この場合、図11(a)に示すように、3種類の磁気抵抗素子を一直線上に配置してもよいし、図11(b)に示すように、2種類の磁気抵抗素子のみを一直線上に配置してもよい。さらに、磁気抵抗素子領域20中に4種類以上の磁気抵抗素子30を含んでもよい。なお、図8ないし図11は、磁気抵抗素子領域20A〜20Gにおいて、電流の流れる方向に垂直な面を模式的に示している。
本発明の効果を確認するために本実施形態に係るMRAM2を製造した。本実施例のMRAM2は、MRAM2を構成するセル10の磁気抵抗素子領域20中に2種類の1ペアの磁気抵抗素子30(30a,30b)を含み、表1に示す材料から成るCPP−GMR素子を用いて製造されたものである。なお、表1のカッコ内の数字は厚さ[nm(ナノメートル)]を示す。
Figure 2008243933
このMRAM2の物理特性を図12に示す。図12は、磁気抵抗素子としてCPP−GMR素子を用いた場合の素子抵抗を示すグラフであり、(a)は外部磁界に対する素子抵抗、(b)は注入電流に対する素子抵抗をそれぞれ示している。
図12(a)に示すグラフには、外部磁界Hの変化に対応した素子抵抗Rとして、ほぼ均等な3種類の値(4.11Ω,4.16Ω,4.22Ω)が生じている。つまり、3種類の磁化状態が生成している。このことから、磁気異方性の異なる2種類の磁気抵抗素子30a,30bが製造できたことが分かる。
また、同様に、図12(b)に示すグラフには、パルス幅20msの注入電流Iの変化に対応した素子抵抗dV/dIとして、ほぼ均等な3種類の値(3.86Ω,3.91Ω,3.96Ω)が生じている。このことから、パルス幅20msの注入電流Iにより3段階の磁化状態が制御できることが分かる。その結果、高抵抗状態と低抵抗状態と、その中間状態とに対して記録ビットを割り当てることができることが分かる。
次に、磁気抵抗素子30において電流の流れる方向に垂直な面が同面積で縦横比の異なるものを製造して磁気抵抗素子30の形状磁気異方性の違いを確認した。図13は、磁気抵抗素子としてCPP−GMR素子を用いた場合の形状磁気異方性の説明図であり、(a)は磁気抵抗素子の電流の流れる方向に垂直な面の形状を模式的に示す平面図、(b)は磁気抵抗素子の磁化特性を示すグラフ、(c)は磁気抵抗素子の横幅の変化に対する磁化反転時の外部磁界を示すグラフをそれぞれ示している。
図13(a)に示すように、磁気抵抗素子30の平面形状の方形の縦の長さを100[nm]、横の長さを変数X[nm]として、横の長さの異なる(縦横比の異なる)4種類の磁気抵抗素子を作成した。図13(b)に示すように、外部磁界HEXを変化させて磁化の値が「J1」から「J4」に変化したときの外部磁界HEXの大きさを「HS」とする。なお、図13(b)に示したグラフでは、磁化の変化を単純化して直線で示している。実際には、外部磁界HEXの大きさ「HS」は、磁化の値が「J1」のときの外部磁界HEXの大きさと、磁化の値が「J4」のときの外部磁界HEXの大きさとを平均して求めた値となる。このことは図13(c)に示すグラフに反映している。
図13(c)に示すように、磁気抵抗素子30の平面形状の方形の横の長さが180[nm]の場合には、磁化反転時の外部磁界HSは、8000[A/m](100[Oe])であった。また、磁気抵抗素子の横の長さが350[nm]の場合には、磁化反転時の外部磁界HSは、12000[A/m](150[Oe])であった。その結果、縦横比を、「1.8」から「3.5」に変化させたときに、磁化反転時の外部磁界の大きさ「HS」が「1.5」倍に変化することを確認した。これにより、様々な磁化状態や電流特性を実現する形状磁気異方性を有した磁気抵抗素子30を設計可能であることが分かる。
本発明の実施形態に係る記録装置の一例を模式的に示す構成図である。 図1に示したMRAMの1セルを模式的に示す断面図である。 図2に示した磁気抵抗素子領域を模式的に示す構成図であり、(a)は平面図、(b)は(a)のB−B線断面図、(c)は(a)のC−C線断面図をそれぞれ示している。 図3に示した磁気抵抗素子の磁化方向を模式的に示す説明図である。 図3に示した磁気抵抗素子の個別の磁化特性の一例を示すグラフであり、(a)は磁気抵抗素子の形状が正方形の場合、(b)は長方形の場合をそれぞれ示している。 2個の磁気抵抗素子の磁化特性の一例を示すグラフであり、(a)は磁気抵抗素子の形状が両方とも正方形の場合、(b)は長方形と正方形の組合せの場合をそれぞれ示している。 図6(b)に対応した2個の磁気抵抗素子のそれぞれの磁化の向きを模式的に示す図であり、(a)はH1からH2まで、(b)はH2からH5まで、(c)はH5からH4まで、(d)はH4からH6までの状態をそれぞれ示している。 面積が異なる2種類の磁気抵抗素子のスピン注入電流に対する磁化状態の一例を示すグラフであり、(a)は磁気抵抗素子の面積が小さい場合、(b)は磁気抵抗素子の面積が大きい場合、(c)は(a)および(b)の2種類の素子を組み合わせた場合をそれぞれ示している。 図8(c)に示すJ4〜J7における2個の磁気抵抗素子のそれぞれの磁化の向きを模式的に示す図である。 2種類の磁気抵抗素子の形状を模式的に示す平面図であり、(a)は多角形の場合、(b)は円と楕円の場合、(c)は2種類の多角形を組み合わせた場合、(d)は2種類の磁気抵抗素子の面積が異なる場合をそれぞれ示している。 3種類の磁気抵抗素子を含む磁気抵抗素子領域の構成例を模式的に示す平面図であり、(a)は3種類の磁気抵抗素子を一直線上に配置した場合、(b)は2種類の磁気抵抗素子を一直線上に配置した場合をそれぞれ示している。 磁気抵抗素子としてCPP−GMR素子を用いた場合の素子抵抗を示すグラフであり、(a)は外部磁界に対する素子抵抗、(b)は注入電流に対する素子抵抗をそれぞれ示している。 磁気抵抗素子としてCPP−GMR素子を用いた場合の形状磁気異方性の説明図であり、(a)は磁気抵抗素子の電流の流れる方向に垂直な面の形状を模式的に示す平面図、(b)は磁気抵抗素子の磁化特性を示すグラフ、(c)は磁気抵抗素子の横幅の変化に対する磁化反転時の外部磁界を示すグラフをそれぞれ示している。
符号の説明
1 記録装置
2 MRAM(磁気ランダムアクセスメモリ)
3 ビット線選択部
4 ゲート配線選択部
5 電流源
6 電流制御手段
10 セル
11 MOSFET
11a p型基板
11b ソース
11c ドレイン
12 絶縁層
13 ゲート配線
14 コンタクト
15 コンタクト
16 接地配線層
17 配線層
18 コンタクト
19 磁気抵抗素子用接続配線
20 磁気抵抗素子領域
21 ビット線
30 磁気抵抗素子
30a 磁気抵抗素子
30b 磁気抵抗素子
31 磁化固定層
32 非磁性中間層
33 磁化反転層

Claims (8)

  1. 1セルの同一平面内に、複数の磁気抵抗素子を備え、
    前記複数の磁気抵抗素子の全部よりも少ない個数の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする磁気ランダムアクセスメモリ。
  2. 1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、
    前記2種類以上の磁気抵抗素子は、外部磁界によって磁化が反転するときに前記外部磁界の大きさがそれぞれ異なり、
    前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  3. 1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、
    前記2種類以上の磁気抵抗素子は、スピン注入磁化反転における反転電流がそれぞれ異なり、
    前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  4. 前記2種類以上の磁気抵抗素子は、電流の流れる方向に垂直な面の形状が方形に構成され、前記方形の縦横比が当該磁気抵抗素子ごとに互いに異なることを特徴とする請求項2または請求項3に記載の磁気ランダムアクセスメモリ。
  5. 前記2種類以上の磁気抵抗素子は、電流の流れる方向に垂直な面の素子面積が、当該磁気抵抗素子ごとに互いに異なることを特徴とする請求項3に記載の磁気ランダムアクセスメモリ。
  6. 前記磁気抵抗素子は、CPP−GMR素子またはTMR素子から構成されることを特徴とする請求項1ないし請求項5のいずれか一項に記載の磁気ランダムアクセスメモリ。
  7. 請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、
    前記磁気ランダムアクセスメモリの前記セルに加える書き込み用磁界の方向とその大きさを制御して、前記磁気抵抗素子の磁化を反転させる磁界制御手段とを備えることを特徴とする記録装置。
  8. 請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、
    前記磁気ランダムアクセスメモリの前記セルに流れるパルス電流または直流電流の方向とその大きさを制御して、前記セルにスピン注入することによって、前記磁気抵抗素子の磁化を反転させる電流制御手段とを備えることを特徴とする記録装置。
JP2007079083A 2007-03-26 2007-03-26 磁気ランダムアクセスメモリおよびこれを備えた記録装置 Pending JP2008243933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007079083A JP2008243933A (ja) 2007-03-26 2007-03-26 磁気ランダムアクセスメモリおよびこれを備えた記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079083A JP2008243933A (ja) 2007-03-26 2007-03-26 磁気ランダムアクセスメモリおよびこれを備えた記録装置

Publications (1)

Publication Number Publication Date
JP2008243933A true JP2008243933A (ja) 2008-10-09

Family

ID=39914949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079083A Pending JP2008243933A (ja) 2007-03-26 2007-03-26 磁気ランダムアクセスメモリおよびこれを備えた記録装置

Country Status (1)

Country Link
JP (1) JP2008243933A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010128615A1 (ja) * 2009-05-08 2010-11-11 株式会社アルバック 記憶素子及び記憶方法
JP2012114432A (ja) * 2010-11-23 2012-06-14 Seagate Technology Llc メモリセルおよび方法
JP2012119683A (ja) * 2010-11-29 2012-06-21 Seagate Technology Llc マルチレベルセル(mlc)磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
JP2013530479A (ja) * 2010-05-06 2013-07-25 クアルコム,インコーポレイテッド 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置
US8750032B2 (en) 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
US9257483B2 (en) 2010-01-13 2016-02-09 Hitachi, Ltd. Magnetic memory, method of manufacturing the same, and method of driving the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197876A (ja) * 2001-12-26 2003-07-11 Hynix Semiconductor Inc マグネチックram
JP2005310829A (ja) * 2004-04-16 2005-11-04 Sony Corp 磁気メモリ及びその記録方法
JP2005340468A (ja) * 2004-05-26 2005-12-08 Fujitsu Ltd 半導体装置
JP2006203064A (ja) * 2005-01-21 2006-08-03 Sony Corp 記憶素子及びメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197876A (ja) * 2001-12-26 2003-07-11 Hynix Semiconductor Inc マグネチックram
JP2005310829A (ja) * 2004-04-16 2005-11-04 Sony Corp 磁気メモリ及びその記録方法
JP2005340468A (ja) * 2004-05-26 2005-12-08 Fujitsu Ltd 半導体装置
JP2006203064A (ja) * 2005-01-21 2006-08-03 Sony Corp 記憶素子及びメモリ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010128615A1 (ja) * 2009-05-08 2010-11-11 株式会社アルバック 記憶素子及び記憶方法
US9257483B2 (en) 2010-01-13 2016-02-09 Hitachi, Ltd. Magnetic memory, method of manufacturing the same, and method of driving the same
US8750032B2 (en) 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
JP2013530479A (ja) * 2010-05-06 2013-07-25 クアルコム,インコーポレイテッド 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置
US9135976B2 (en) 2010-05-06 2015-09-15 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
JP2012114432A (ja) * 2010-11-23 2012-06-14 Seagate Technology Llc メモリセルおよび方法
JP2012119683A (ja) * 2010-11-29 2012-06-21 Seagate Technology Llc マルチレベルセル(mlc)磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法

Similar Documents

Publication Publication Date Title
US9515254B2 (en) Storage element, memory and electronic apparatus
US9941468B2 (en) Magnetoresistance effect element and magnetic memory device
TWI303423B (en) Magnetic memory device and method for driving the same
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
JP5295513B2 (ja) 磁気メモリ素子
US9997226B2 (en) Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
US7848137B2 (en) MRAM and data read/write method for MRAM
EP1911031B1 (en) A magnetoresistive device
CN110061127B (zh) 磁隧道结的形成方法及磁阻式随机存储器
KR20080060143A (ko) 기억 소자 및 메모리
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP6434103B1 (ja) 磁気メモリ
JP2012059808A (ja) 記憶素子、メモリ装置
US6794695B2 (en) Magneto resistive storage device having a magnetic field sink layer
WO2010007695A1 (ja) スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2005522044A (ja) 高密度mram用途用の合成フェリ磁性体センス層
JP2005116658A (ja) 磁気抵抗メモリ装置
JP2012064623A (ja) 記憶素子、メモリ装置
KR20120024469A (ko) 기억 소자 및 메모리 장치
JP2008187048A (ja) 磁気抵抗効果素子
JP2008153527A (ja) 記憶素子及びメモリ
JP2008243933A (ja) 磁気ランダムアクセスメモリおよびこれを備えた記録装置
US20130033927A1 (en) Magentic resistance memory apparatus having multi levels and method of driving the same
JP2006332527A (ja) 磁気記憶素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212