JP2008243933A - 磁気ランダムアクセスメモリおよびこれを備えた記録装置 - Google Patents
磁気ランダムアクセスメモリおよびこれを備えた記録装置 Download PDFInfo
- Publication number
- JP2008243933A JP2008243933A JP2007079083A JP2007079083A JP2008243933A JP 2008243933 A JP2008243933 A JP 2008243933A JP 2007079083 A JP2007079083 A JP 2007079083A JP 2007079083 A JP2007079083 A JP 2007079083A JP 2008243933 A JP2008243933 A JP 2008243933A
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- cell
- state
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】磁気ランダムアクセスメモリ2は、セル10の磁気抵抗素子領域20の同一平面内に、磁気抵抗素子30a,30bを備え、磁気抵抗素子30a,30bは、形状磁気異方性が異なるために、外部磁界によって磁化が反転するときに外部磁界の大きさがそれぞれ異なり、磁気抵抗素子30a,30bの一方の磁化が反転することによって、セル10中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。
【選択図】図3
Description
一方、マルチレベルの記録状態を実現することで、高密度化を目指す方法も知られている(特許文献1、特許文献2参照)。特許文献1に記載の技術は、磁気抵抗素子を深さ方向に複数重ねることで、マルチレベルの記録状態を実現する。また、特許文献2に記載の技術は、磁気異方性の異なる複数の磁化反転層を有することでマルチレベルの記録状態を実現する。
請求項4または請求項5に記載の発明によれば、磁気ランダムアクセスメモリは、2種類以上の磁気抵抗素子をそれぞれ設計し易くなる。
請求項6に記載の発明によれば、磁気ランダムアクセスメモリは、微細化の程度や信頼性を高めることができる。
請求項7または請求項8に記載の発明によれば、記録装置は、容易に製造された磁気ランダムアクセスメモリを用いることができる。
図1は、本発明の実施形態に係る記録装置の一例を模式的に示す構成図であり、図2は、図1に示したMRAM(磁気ランダムアクセスメモリ)の1セルを模式的に示す断面図である。また、図3は、図2に示した磁気抵抗素子領域を模式的に示す構成図であり、(a)は平面図、(b)は(a)のB−B線断面図、(c)は(a)のC−C線断面図をそれぞれ示している。
MRAM2は、複数のセル10を備えている。本実施形態では、セル10は、平面視で4×4のマトリクス状に2次元配列されている。
ビット線選択部3は、横方向に配置したセル10を選択し、ゲート配線選択部4は、縦方向に配置したセル10を選択する。これらビット線選択部3およびゲート配線選択部4によって、1個のセル10が特定されることとなる。
電流源5は、セル10にパルス電流を供給するものである。なお、直流電流を供給するように構成してもよい。
電流制御手段6は、ビット線選択部3、ゲート配線選択部4および電流源5を制御するものである。この電流制御手段6は、各セル10に流れる電流の方向および大きさを制御して、各セル10にスピン注入することによって、セル10中の後記する磁気抵抗素子30の磁化を反転させる。
図1に示したセル10の断面構造を図2に示す。なお、図2では、1セルの領域を示しているがMRAM2は、一度に各セル10の領域が製造される。
MOSFET11は、例えば、シリコン(Si)から成るp型基板11a上にソース11bおよびドレイン11cが形成されている。
ソース11bとドレイン11cとの間のp型基板11a上には、SiO2等の絶縁層12を介して、ゲート配線(ゲート電極)13が形成されている。
ソース11bおよびドレイン11cの上には、コンタクト14,15がそれぞれ形成されている。
コンタクト14は、ソース11bと接地配線層16とを接続する。
コンタクト15は、ドレイン11cの配線層17とを接続する。
配線層17は、コンタクト18によって、磁気抵抗素子用接続配線19と接続されている。
磁気抵抗素子用接続配線19の上には、磁気抵抗素子領域20が形成されている。磁気抵抗素子領域20は、図3に示すように2種類の磁気抵抗素子30a,30bを含んでおり、これらの磁気抵抗素子30a,30bの周囲には絶縁層12が形成されている。図2に示すように、磁気抵抗素子領域20の上には、平面視でゲート配線13に直交するようにビット線21が配設されている。
前記した各配線(配線層)は、金属や合金等からなり、例えば、Cu、Ta、Crなどから構成される。
磁気抵抗素子領域20内の磁気抵抗素子30a,30bは、例えば、CPP−GMR素子やTMR素子から構成される。磁気抵抗素子30a,30bは、電流の流れる方向に垂直な面の形状が方形に構成され、この方形の縦横比が互いに異なっている。磁気抵抗素子30a,30bは、図3(a)に示すように、この面の方形の面積が等しく、方形の形状がそれぞれ正方形および長方形である。したがって、磁気抵抗素子30aは、磁気抵抗素子30bよりも形状磁気異方性が小さい。以下、区別しない場合には、磁気抵抗素子30と表記する。
磁化固定層31は、図2に示すように磁化方向が所定方向(右向きの矢印)に固定された層であり、例えば、ホイスラー合金等の導電性のある強磁性体から構成される。この磁化固定層31は、IrMnなどのスピン固着層と組み合わせた2〜3層構造の構成としてもよい。
磁気抵抗素子30がCPP−GMR素子から構成される場合には、非磁性中間層32は、非磁性金属から構成される。非磁性金属としては、Au、Al、Cu、またはそれらの合金が好ましい。このうちCuは、電気抵抗が小さくスピン拡散長(スピンの偏極状態を保持して輸送できる距離)も長いので特に好ましい。この非磁性中間層32の厚さは、スピンの偏極状態を保持できる程度の厚さ(6nm以下)である。
また、磁気抵抗素子30がTMR素子から構成される場合には、非磁性中間層32は、例えば、酸化物Al2O3等の絶縁体から構成される。この非磁性中間層32の厚さは、スピン偏極電子がトンネルリング(tunneling)できる程度の厚さ(数nm以下)である。
次に、電流制御手段6の行うスピン注入について図4を参照(適宜図2参照)して説明する。図4は、図3に示した磁気抵抗素子の磁化方向を模式的に示す説明図である。磁気抵抗素子30は、初期状態では、図2に示すように、磁化固定層31の磁化方向と磁化反転層33の磁化方向とが逆向きである。この初期状態で、電流制御手段6は、磁気抵抗素子30に対して、例えば、ビット線21からMOSFET11への方向に電流源5から電流を流す。すなわち、MOSFET11からビット線21への方向に電子が移動する。この場合、磁化固定層31から非磁性中間層32を介して磁化反転層33へ電子が右向きスピンを保ったまま注入される。そのため、磁化反転層33の磁化方向は、図4(a)に示すように、磁化固定層31と同じ向き(右向きの矢印)となるように回転(反転)する。この低抵抗状態に対して、記録ビットに「0」の値を割り当てることができる。
図3に示す磁気抵抗素子30aと磁気抵抗素子30bとは、形状磁気異方性が異なるため、外部磁界によって磁化が反転するときに外部磁界の大きさがそれぞれ異なる(外部磁界に対する応答が異なる)。このときのそれぞれの磁化特性を図5に示す。
ここで、IC:反転電流(スピン注入磁化反転における臨海電流)、α:ダンピング定数、MS:飽和磁化、V:体積、Heff:実効磁界、g:スピン注入磁化反転の効率である。
2 MRAM(磁気ランダムアクセスメモリ)
3 ビット線選択部
4 ゲート配線選択部
5 電流源
6 電流制御手段
10 セル
11 MOSFET
11a p型基板
11b ソース
11c ドレイン
12 絶縁層
13 ゲート配線
14 コンタクト
15 コンタクト
16 接地配線層
17 配線層
18 コンタクト
19 磁気抵抗素子用接続配線
20 磁気抵抗素子領域
21 ビット線
30 磁気抵抗素子
30a 磁気抵抗素子
30b 磁気抵抗素子
31 磁化固定層
32 非磁性中間層
33 磁化反転層
Claims (8)
- 1セルの同一平面内に、複数の磁気抵抗素子を備え、
前記複数の磁気抵抗素子の全部よりも少ない個数の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする磁気ランダムアクセスメモリ。 - 1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、
前記2種類以上の磁気抵抗素子は、外部磁界によって磁化が反転するときに前記外部磁界の大きさがそれぞれ異なり、
前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 1セルの同一平面内に、2種類以上の磁気抵抗素子を備え、
前記2種類以上の磁気抵抗素子は、スピン注入磁化反転における反転電流がそれぞれ異なり、
前記セル内の磁気抵抗素子の全種類よりも少ない種類の磁気抵抗素子の磁化が反転することによって、前記セル中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 前記2種類以上の磁気抵抗素子は、電流の流れる方向に垂直な面の形状が方形に構成され、前記方形の縦横比が当該磁気抵抗素子ごとに互いに異なることを特徴とする請求項2または請求項3に記載の磁気ランダムアクセスメモリ。
- 前記2種類以上の磁気抵抗素子は、電流の流れる方向に垂直な面の素子面積が、当該磁気抵抗素子ごとに互いに異なることを特徴とする請求項3に記載の磁気ランダムアクセスメモリ。
- 前記磁気抵抗素子は、CPP−GMR素子またはTMR素子から構成されることを特徴とする請求項1ないし請求項5のいずれか一項に記載の磁気ランダムアクセスメモリ。
- 請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、
前記磁気ランダムアクセスメモリの前記セルに加える書き込み用磁界の方向とその大きさを制御して、前記磁気抵抗素子の磁化を反転させる磁界制御手段とを備えることを特徴とする記録装置。 - 請求項1ないし請求項6のいずれか一項に記載の磁気ランダムアクセスメモリと、
前記磁気ランダムアクセスメモリの前記セルに流れるパルス電流または直流電流の方向とその大きさを制御して、前記セルにスピン注入することによって、前記磁気抵抗素子の磁化を反転させる電流制御手段とを備えることを特徴とする記録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079083A JP2008243933A (ja) | 2007-03-26 | 2007-03-26 | 磁気ランダムアクセスメモリおよびこれを備えた記録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079083A JP2008243933A (ja) | 2007-03-26 | 2007-03-26 | 磁気ランダムアクセスメモリおよびこれを備えた記録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008243933A true JP2008243933A (ja) | 2008-10-09 |
Family
ID=39914949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007079083A Pending JP2008243933A (ja) | 2007-03-26 | 2007-03-26 | 磁気ランダムアクセスメモリおよびこれを備えた記録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008243933A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010128615A1 (ja) * | 2009-05-08 | 2010-11-11 | 株式会社アルバック | 記憶素子及び記憶方法 |
JP2012114432A (ja) * | 2010-11-23 | 2012-06-14 | Seagate Technology Llc | メモリセルおよび方法 |
JP2012119683A (ja) * | 2010-11-29 | 2012-06-21 | Seagate Technology Llc | マルチレベルセル(mlc)磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法 |
JP2013530479A (ja) * | 2010-05-06 | 2013-07-25 | クアルコム,インコーポレイテッド | 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置 |
US8750032B2 (en) | 2010-04-28 | 2014-06-10 | Hitachi, Ltd. | Semiconductor recording device |
US9257483B2 (en) | 2010-01-13 | 2016-02-09 | Hitachi, Ltd. | Magnetic memory, method of manufacturing the same, and method of driving the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197876A (ja) * | 2001-12-26 | 2003-07-11 | Hynix Semiconductor Inc | マグネチックram |
JP2005310829A (ja) * | 2004-04-16 | 2005-11-04 | Sony Corp | 磁気メモリ及びその記録方法 |
JP2005340468A (ja) * | 2004-05-26 | 2005-12-08 | Fujitsu Ltd | 半導体装置 |
JP2006203064A (ja) * | 2005-01-21 | 2006-08-03 | Sony Corp | 記憶素子及びメモリ |
-
2007
- 2007-03-26 JP JP2007079083A patent/JP2008243933A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003197876A (ja) * | 2001-12-26 | 2003-07-11 | Hynix Semiconductor Inc | マグネチックram |
JP2005310829A (ja) * | 2004-04-16 | 2005-11-04 | Sony Corp | 磁気メモリ及びその記録方法 |
JP2005340468A (ja) * | 2004-05-26 | 2005-12-08 | Fujitsu Ltd | 半導体装置 |
JP2006203064A (ja) * | 2005-01-21 | 2006-08-03 | Sony Corp | 記憶素子及びメモリ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010128615A1 (ja) * | 2009-05-08 | 2010-11-11 | 株式会社アルバック | 記憶素子及び記憶方法 |
US9257483B2 (en) | 2010-01-13 | 2016-02-09 | Hitachi, Ltd. | Magnetic memory, method of manufacturing the same, and method of driving the same |
US8750032B2 (en) | 2010-04-28 | 2014-06-10 | Hitachi, Ltd. | Semiconductor recording device |
JP2013530479A (ja) * | 2010-05-06 | 2013-07-25 | クアルコム,インコーポレイテッド | 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置 |
US9135976B2 (en) | 2010-05-06 | 2015-09-15 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
JP2012114432A (ja) * | 2010-11-23 | 2012-06-14 | Seagate Technology Llc | メモリセルおよび方法 |
JP2012119683A (ja) * | 2010-11-29 | 2012-06-21 | Seagate Technology Llc | マルチレベルセル(mlc)磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9515254B2 (en) | Storage element, memory and electronic apparatus | |
US9941468B2 (en) | Magnetoresistance effect element and magnetic memory device | |
TWI303423B (en) | Magnetic memory device and method for driving the same | |
US7502253B2 (en) | Spin-transfer based MRAM with reduced critical current density | |
KR100875383B1 (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
JP5295513B2 (ja) | 磁気メモリ素子 | |
US9997226B2 (en) | Techniques to modulate spin orbit spin transfer torques for magnetization manipulation | |
US7848137B2 (en) | MRAM and data read/write method for MRAM | |
EP1911031B1 (en) | A magnetoresistive device | |
CN110061127B (zh) | 磁隧道结的形成方法及磁阻式随机存储器 | |
KR20080060143A (ko) | 기억 소자 및 메모리 | |
WO2016182085A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP6434103B1 (ja) | 磁気メモリ | |
JP2012059808A (ja) | 記憶素子、メモリ装置 | |
US6794695B2 (en) | Magneto resistive storage device having a magnetic field sink layer | |
WO2010007695A1 (ja) | スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置 | |
JP2005522044A (ja) | 高密度mram用途用の合成フェリ磁性体センス層 | |
JP2005116658A (ja) | 磁気抵抗メモリ装置 | |
JP2012064623A (ja) | 記憶素子、メモリ装置 | |
KR20120024469A (ko) | 기억 소자 및 메모리 장치 | |
JP2008187048A (ja) | 磁気抵抗効果素子 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2008243933A (ja) | 磁気ランダムアクセスメモリおよびこれを備えた記録装置 | |
US20130033927A1 (en) | Magentic resistance memory apparatus having multi levels and method of driving the same | |
JP2006332527A (ja) | 磁気記憶素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130212 |