JP2012244030A - 記憶素子、記憶装置 - Google Patents

記憶素子、記憶装置 Download PDF

Info

Publication number
JP2012244030A
JP2012244030A JP2011114439A JP2011114439A JP2012244030A JP 2012244030 A JP2012244030 A JP 2012244030A JP 2011114439 A JP2011114439 A JP 2011114439A JP 2011114439 A JP2011114439 A JP 2011114439A JP 2012244030 A JP2012244030 A JP 2012244030A
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
memory
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011114439A
Other languages
English (en)
Other versions
JP2012244030A5 (ja
JP5796349B2 (ja
Inventor
Yutaka Higo
豊 肥後
Masakatsu Hosomi
政功 細見
Hiroyuki Omori
広之 大森
Kazuhiro Bessho
和宏 別所
Tetsuya Asayama
徹哉 浅山
Kazuaki Yamane
一陽 山根
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011114439A priority Critical patent/JP5796349B2/ja
Priority to TW101111174A priority patent/TWI473088B/zh
Priority to US13/461,437 priority patent/US8625342B2/en
Priority to KR1020120051402A priority patent/KR101983077B1/ko
Priority to CN201210152766.2A priority patent/CN102800804B/zh
Publication of JP2012244030A publication Critical patent/JP2012244030A/ja
Publication of JP2012244030A5 publication Critical patent/JP2012244030A5/ja
Application granted granted Critical
Publication of JP5796349B2 publication Critical patent/JP5796349B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】スピントルク型磁気メモリにおいて、熱安定性及び反転電流のバラツキを抑制する。
【解決手段】上記記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行う。この構成において、記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、記憶層の膜厚tは、(1489/Ms)−0.593<t<(6820/Ms)−1.55を満たすようにする。
【選択図】図8

Description

本開示は、複数の磁性層を有し、スピントルク磁化反転を利用して記録を行う記憶素子及び記憶装置に関する。
特開2003−17782号公報 米国特許第6256223号明細書 特開2008−227388号公報
Phys. Rev. B, 54, 9353(1996) J. Magn. Mat., 159, L1(1996)
モバイル端末から大容量サーバに至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化など、さらなる高性能化が追求されている。特に半導体不揮発性メモリの進歩は著しく、大容量ファイルメモリとしてのフラッシュメモリは、ハードディスクドライブを駆逐する勢いで普及が進んでいる。
一方、コードストレージ用さらにはワーキングメモリへの展開を睨み、現在一般に用いられているNORフラッシュメモリ、DRAMなどを置き換えるべくFeRAM(Ferroelectric Random Access Memory)、MRAM(Magnetic Random Access Memory)、PCRAM(Phase-Change Random Access Memory)などの開発が進められている。これらのうち一部はすでに実用化されている。
なかでもMRAMは、磁性体の磁化方向によりデータ記憶を行うために高速かつほぼ無限(1015回以上)の書換えが可能であり、すでに産業オートメーションや航空機などの分野で使用されている。MRAMはその高速動作と信頼性から、今後コードストレージやワーキングメモリへの展開が期待されているものの、現実には低消費電力化、大容量化に課題を有している。これはMRAMの記録原理、すなわち配線から発生する電流磁界により磁化を反転させるという方式に起因する本質的な課題である。
この問題を解決するための一つの方法として、電流磁界によらない記録、すなわち磁化反転方式が検討されている。なかでもスピントルク磁化反転に関する研究は活発である(たとえば、特許文献1、2、3、非特許文献1、2参照)。
スピントルク磁化反転の記憶素子は、MRAMと同じくMTJ(Magnetic Tunnel Junction)により構成されている場合が多い。
この構成は、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な(方向を固定されない)磁性層に進入する際にその磁性層にトルクを与えること(これをスピントランスファートルクとも呼ぶ)を利用したもので、あるしきい値以上の電流を流せば自由磁性層が反転する。0/1の書換えは電流の極性を変えることにより行う。
この反転のための電流の絶対値は0.1μm程度のスケールの素子で1mA以下である。しかもこの電流値が素子体積に比例して減少するため、スケーリングが可能である。さらに、MRAMで必要であった記録用電流磁界発生用のワード線が不要であるため、セル構造が単純になるという利点もある。
以下、スピントルク磁化反転を利用したMRAMを、「スピントルク型MRAM」又は「ST−MRAM(Spin Torque-Magnetic Random Access Memory)」と呼ぶ。スピントルク磁化反転は、またスピン注入磁化反転と呼ばれることもある。
ところでMRAMの場合は、記憶素子とは別に書き込み配線(ワード線やビット線)を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み(記録)を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、ST−MRAMにおいては、記憶素子に流す電流によりスピントルク磁化反転を行い、記憶層の磁化の向きを反転させる。そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択用トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択用トランジスタに流すことが可能な電流(選択用トランジスタの飽和電流)の大きさに制限される。
このため、選択用トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、ST−MRAMの微細化のためには、スピントランスファーの効率を改善して、記憶素子に流す電流を低減させる必要がある。スピントルク磁化反転に必要な電流は、反転電流、記録電流などと呼ばれる。
この反転電流が記憶素子毎にばらつくことを考慮すると、選択用トランジスタを大きく設計しなくてはならず、容量の低下や消費電力の増大を引き起こす。
また一方で、ST−MRAMは不揮発メモリであるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層の磁化の熱揺らぎに対する安定性(熱安定性)を確保する必要がある。
そこで本開示では、反転電流及び熱安定性のばらつきを抑えたST−MRAMとしての記憶素子を提供することを目的とする。
本開示の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、上記記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、(1489/Ms)−0.593<t<(6820/Ms)−1.55を満たす。
本開示の記憶装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備える。そして上記記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有し、上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、上記記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、(1489/Ms)−0.593<t<(6820/Ms)−1.55を満たす構成とされる。そして上記2種類の配線の間に上記記憶素子が配置され、上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる。
このような本開示の技術は、記憶層の飽和磁化Msと記憶層の膜厚tを適切に組み合わせることによって、記憶層の形状がばらついた場合でも、熱安定性および反転電流のばらつきを抑制するものである。
反転電流や熱安定性のばらつきは、記憶素子の形状ばらつきによって発生する。記憶素子の製造上の誤差により、記憶素子の形状ばらつきはある程度生ずる。
ここで記憶層の膜厚tを、上記の条件を満たすようにすることで、反転電流や熱安定性のばらつきを抑えることができる。
本開示によれば、ST−MRAMとしての記憶素子において、熱安定性および反転電流のばらつきを抑制することができる。
これにより、安定して動作する、信頼性の高いメモリを実現することができる。
また、反転電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。
実施の形態の記憶装置の概略構成の説明図である。 実施の形態の記憶装置の断面図である。 実施の形態の記憶素子の層構造の説明図である。 記憶層の膜厚と垂直磁気異方性エネルギーの関係を示した図である。 記憶層の膜厚と熱安定性の指標の関係を示した図である。 記憶層の膜厚と熱安定性の指標の変動の関係を示した図である。 ばらつきを最小化する、記憶層の飽和磁化と膜厚の領域を示した図の一例である。 ばらつきを最小化する、記憶層の飽和磁化と膜厚の領域を示した図である。
以下、本発明の実施の形態を次の順序で説明する。

<1.実施の形態の記憶装置の構成>
<2.実施の形態の記憶素子の概要>
<3.熱安定性及び反転電流のばらつきの説明>
<4.実施の形態の構成>
<5.計算>
<6.変形例>
<1.実施の形態の記憶装置の構成>

まず、本開示の実施の形態となる記憶装置の構成について説明する。
実施の形態の記憶装置の模式図を、図1及び図2に示す。図1は斜視図、図2は断面図である。
図1に示すように、実施の形態の記憶装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができるST−MRAMによる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各記憶装置を選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(ワード線)を兼ねている。
ドレイン領域8は、図1中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図1中左右方向に延びるビット線6との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子3が配置されている。この記憶素子3は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
図2に示すように、記憶素子3は2つの磁性層15、17を有する。この2層の磁性層15、17のうち、一方の磁性層を磁化M15の向きが固定された磁化固定層15として、他方の磁性層を磁化M17の向きが変化する磁化自由層即ち記憶層17とする。
また、記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1、6を通じて、記憶素子3に上下方向の電流を流して、スピントルク磁化反転により記憶層17の磁化M17の向きを反転させることができる。
このような記憶装置では、選択用トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、記憶装置の微細化のためには、スピントランスファの効率を改善して、記憶素子3に流す電流を低減させることが好適である。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには上述のようなMTJ構造を採用すること、すなわち2層の磁性層15、17の間に中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子3の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子3に流す電流量に制限が生じる。すなわち記憶素子3の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な反転電流を抑制することが好ましい。
また記憶装置は不揮発メモリ装置であるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層の磁化の熱揺らぎに対する安定性(熱安定性)を確保する必要がある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱(動作環境における温度)により再反転する場合があり、保持エラーとなってしまう。
本記憶装置における記憶素子3(ST−MRAM)は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
ST−MRAMの大容量化を進めた場合、記憶素子3の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、ST−MRAMにおける記憶素子3において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計する必要がある。
<2.実施の形態の記憶素子の概要>

実施の形態の記憶素子3の概要について説明する。
上記のとおり、実施の形態の記憶素子3は、スピントルク磁化反転により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層を含む磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
実施の形態の記憶素子3は、後に説明するが、例えば図3Aに一例を示す層構造とされ、少なくとも2つの強磁性体層としての記憶層17、磁化固定層15を備え、またその2つの磁性層の間の中間層16を備える。
記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15は、記憶層17に記憶された情報の基準となる、膜面に垂直な磁化を有する。
中間層16は、非磁性体であって、記憶層17と磁化固定層15の間に設けられる。
そして記憶層17、中間層16、磁化固定層15を有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。
スピントルク磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、図1、図2で説明したように、記憶素子3を選択用トランジスタと接続してメモリセルを構成する。
この場合、記憶素子3に流れる電流は、選択用トランジスタで流すことが可能な電流(選択用トランジスタの飽和電流)の大きさによって制限される。
さらに、選択用トランジスタの飽和電流値を考慮して、記憶層17と磁化固定層15との間の非磁性の中間層16として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
そして、特に、このトンネル絶縁層としての中間層16の材料として、酸化マグネシウム(MgO)を用いることにより、磁気抵抗変化率(MR比)を大きくすることができる。
また、一般に、スピントランスファーの効率はMR比に依存し、MR比が大きいほど、スピントランスファーの効率が向上し、磁化反転電流密度を低減することができる。
従って、トンネル絶縁層の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピントルク磁化反転による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピントルク磁化反転による書き込み電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
このようにトンネル絶縁層を酸化マグネシウム(MgO)膜により形成する場合には、MgO膜が結晶化していて、001方向に結晶配向性を維持していることがより望ましい。
なお、本実施の形態において、記憶層17と磁化固定層15との間の中間層16(トンネル絶縁層)は、酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、SiO2、Bi23、MgF2、CaF、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。
中間層16(トンネル絶縁層)の面積抵抗値は、スピントルク磁化反転により記憶層17の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμm2程度以下に制御する必要がある。
そして、MgO膜から成る中間層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
また、記憶層17の磁化の向きを、小さい電流で容易に反転できるように、記憶素子3を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
<3.熱安定性及び反転電流のばらつきの説明>

先にも述べたが、ST−MRAMにおいては、記憶素子に流す電流によりスピントルク磁化反転を行い、記憶層の磁化の向きを反転させる必要がある。本実施の形態でも記憶素子3に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択用トランジスタと接続してメモリセルを構成する。
この場合、記憶素子3に流れる電流は、選択用トランジスタに流すことが可能な電流(選択用トランジスタの飽和電流)の大きさに制限される。
このため、選択用トランジスタの飽和電流以下の電流で書き込みを行う必要があり、トランジスタの飽和電流は微細化に伴って低下することが知られているため、ST−MRAMの微細化のためには、スピントランスファーの効率を改善して、記憶素子3に流す電流を低減させる必要がある。
スピントルク磁化反転に必要な電流を反転電流Ic0とする。
また一方で、ST−MRAMは不揮発メモリであるから、電流によって書き込まれた情報を安定に記憶する必要がある。つまり、記憶層17の磁化の熱揺らぎに対する安定性(熱安定性)を確保する必要がある。
記憶層17の熱安定性が確保されていないと、反転した磁化の向きが、熱(動作環境における温度)により再反転する場合があり、保持エラーとなってしまう。
熱安定性を示す指標としては、熱による反転に必要なエネルギーを環境の温度エネルギーで割った値を用いる。以下、この指標をΔと書くことにする。
ST−MRAMとしての記憶素子3は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち記憶層17の体積を小さくすることが可能であるという利点がある。
しかしながら、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
本実施の形態のようなST−MRAM記憶装置の大容量化を進めた場合、記録素子3の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、記憶素子3において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計する必要がある。
すなわち、ST−MRAMとしての記憶素子3が不揮発メモリとして存在し得るためには、スピントルク磁化反転に必要な反転電流をトランジスタの飽和電流以下に減らし、また、書き込まれた情報を保持するための熱安定性を確保する必要がある。
反転電流の低減と熱安定性の確保を両立させる観点で注目されているのが、垂直磁化膜を記憶層に用いた構造である。ここで、「垂直」とは、記憶層表面の法線方向であり、「垂直磁化膜」とは、磁化が平衡状態において垂直方向を向く磁化膜のことである。
薄膜である記憶層17が垂直磁化膜となるためには、垂直磁気異方性とよばれる性質を記憶層17が持つことが必要とされる。
垂直磁気異方性を有する磁性材料には希土類-遷移金属合金(TbCoFeなど)、金属多層膜(Co/Pd多層膜など)、規則合金(FePtなど)、酸化物と磁性金属の間の界面異方性の利用(Co/MgOなど)等いくつかの種類がある。
垂直磁気異方性を有する磁性材料を用いたMTJ素子(以下、垂直MTJという)において、その熱安定性の指標Δ、および反転電流Ic0は、以下のように書ける。
Figure 2012244030

Figure 2012244030
ここで、μ0は真空の透磁率、Msは記憶層の飽和磁化、Vは記憶層の体積、kBはボルツマン定数、Tは絶対温度、eは電子の電荷、バー付きのhは換算プランク定数、αはダンピング定数、ηはスピン偏極率、(Nx、Nz)は素子の形状によって決まる反磁界係数であり、Nxが面内方向成分、Nzは膜厚方向成分である。
また、hkは無次元に規格化された垂直磁気異方性であり、垂直磁気異方性エネルギーKを用いて、
Figure 2012244030

で与えられる。
上記各式をもう少し詳しく見てみる。まず、熱安定性指標Δと反転電流Ic0は比例の関係にあり、反転しやすい素子においては熱安定性も小さいことが分かる。
また、熱安定性指標Δおよび反転電流Ic0は、垂直磁気異方性エネルギーだけで決まるのではなく、素子の形状に由来する反磁界係数(Nx、Nz)も寄与することが分かる。
垂直磁化MTJにおいて、磁化を垂直方向に向ける主要因となるのが垂直磁気異方性エネルギーである。
一方、記憶層17の形状は、面内方向の長さスケール(数十nm)に対して、膜厚方向の長さスケール(数nm)が小さいために、膜厚方向の反磁界が強く働き、結果として、垂直磁気異方性を弱める方向に働く。
たとえば、記憶層17が無限の面積を持つ場合には、Nxは0、Nzは1となる。
よって、反磁界の効果によって、無次元化した垂直磁気異方性は、hk−1となる。
一方、記憶層17が、膜面が直径70nmの円形形状であり、膜厚が2nmであった場合、Nxは0.0404、Nzは0.9192となる。このときの無次元化した垂直磁気異方性は、hk−0.8788となる。
このように、記憶層17を有限の大きさに加工することによって垂直磁気異方性が大きくなり、結果として、熱安定性指標Δと反転電流Ic0を大きくしていることが分かる。
以上のように、熱安定性指標Δおよび反転電流Ic0は、垂直磁気異方性エネルギーKだけでなく、素子の形状にも依存することが分かる。
ところで、記憶層17の加工は、フォトリソグラフィー技術でレジストをパターニングした後、イオンミリングや反応性イオンエッチングなどでエッチングを行うことによってなされる。
この際、パターニング形状にばらつきなどがあるために、できあがる記憶層17の形状にも、MTJ素子ごとにばらつきが生ずる。上述したように、記憶層17の形状は、熱安定性指標Δおよび反転電流Ic0に密接にかかわるために、これらの特性にもばらつきが生じてしまうという問題がある。
たとえば、反転電流Ic0が素子ごとにばらついた場合、最大の反転電流Ic0においても書き込みができなければならない。そのため、ばらつきが大きくなるほど、より大きな選択用トランジスタが必要になる。これはメモリの容量を小さくし、あるいは消費電力が増大するという問題を引き起こす。
また、熱安定性指標Δが素子ごとにばらついた場合には、小さい熱安定性指標Δを持った素子の熱安定性が低下することから、メモリの信頼性を損ねることにつながる。
本実施の形態では、記憶素子3の製造上の形状誤差を想定したうえで、反転電流Ic0及び熱安定性指標Δのばらつきを抑制する。
<4.実施の形態の構成>

続いて、実施の形態の具体的構成について説明する。
実施の形態の記憶装置の構成は先に図1で述べたとおり、直交する2種類のアドレス配線1,6(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されるものである。
そして2種類のアドレス配線1、6を通じて、記憶素子3に上下方向の電流を流して、スピントルク磁化反転により記憶層17の磁化の向きを反転させることができる。
図3は実施の形態の記憶素子3(ST−MRAM)の層構造の例を表している。
記憶素子3は、下地層14、磁化固定層15、中間層16、記憶層17、キャップ層18を有する。
図示のように、この記憶素子3は、スピントルク磁化反転により磁化M17の向きが反転する記憶層17に対して、下層側に磁化固定層15を設けている。
そして記録層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の0、1を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる中間層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
下地層14には、Ta、Ru等が用いられる。またキャップ層18もTa、Ru等が用いられる。
記憶層17及び磁化固定層15は垂直磁化を有する。このため記憶層17及び磁化固定層15はFe、Co、Niのうちの少なくとも一つを主成分とし、かつB、Cのうちの少なくとも一つを含む合金が好ましい。
例えば記憶層17及び磁化固定層15としては、CoFeBやFeNiC等のFeを含む合金が適している。
また記憶層17はCoとFeの少なくとも一方を含む磁性層と導電性の酸化物層が交互に積層された構造を有する垂直磁化膜としてもよい。
具体的には、図3Bの断面図に示すような構造である。即ち記憶層17を形成する磁性層の例としてCo、Feの何れかを含有する層と、導電性酸化物の層とを交互に積層する。
この構成によれば、垂直磁気異方性に寄与する界面を増やすことができ、垂直磁化に有利である。
導電性の酸化物としては、例えばRe03、RuO2、SnO2、TiO2、LiTi24、LiV24、Fe34等、或いは通常では絶縁体となる酸化物に酸素欠陥や異種元素のドープなどにより導電性を持たせたものを用いることができる。
中間層16としては、例えばMgO(酸化マグネシウム)を用いる。中間層16を、MgO層とした場合には、磁気抵抗変化率(MR比)を高くすることができる。
MR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
このような構造において、記憶層17の飽和磁化をMs(emu/cc)、記憶層17の膜厚をt(nm)としたときに、記憶層17の膜厚tは、
(1489/Ms)−0.593<t<(6820/Ms)−1.55
を満たす膜厚とされている。
本実施の形態の記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
本実施の形態によれば、記憶素子3の記憶層17が垂直磁化膜であるため、記憶層17の磁化M17の向きを反転させるために必要となる、書き込み電流量を低減することができる。
このように、情報保持能力である熱安定性を充分に確保することができるため、特性バランスに優れた記憶素子3を構成することができる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、書き込み電流を低減して、記憶素子3に書き込みを行う際の消費電力を低減することが可能になる。
従って、本実施の形態の記憶素子3によりメモリセルを構成した、メモリ全体の消費電力を低減することが可能になる。
これにより、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子3を備えたメモリにおいて、消費電力を低減することができる。
さらに上述の本実施の形態によれば、記憶層17の一部を構成する酸化物層は導電体であるために、トンネル磁気抵抗効果を生じるトンネルバリア部分の抵抗に重畳するところの、トンネル磁気抵抗効果に寄与しない直列抵抗を低減させることができ、トンネル磁気抵抗効果の低下を防止することができる。
磁気抵抗効果は読み出し信号強度に反映されるため、信号低下に伴う回路の複雑化や読み出しの低速化を招くことがない。
また、図2に示した記憶素子3を備え、図1に示した構成のメモリは、メモリを製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリを、汎用メモリとして適用することが可能になる。
そのうえで、記憶層17の膜厚tを(1489/Ms)−0.593<t<(6820/Ms)−1.55の条件で設定していることで、熱安定性および反転電流のばらつきを抑制することができる。これにより、安定して動作する、信頼性の高いメモリを実現することができる。またこの点でも、反転電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。
なお、実施の形態としての記憶層17の一部に用いられる磁性層には、Co、Fe以外の元素を添加することも可能である。
また、磁化固定層15は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることが出来る。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を、非磁性層を介して積層した、積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることができる。
反強磁性層の材料としては、FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe23等の磁性体を挙げることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
また、記憶素子の膜構成は、記憶層17が磁化固定層15の下側に配置される構成でも問題ない。
<5.計算>

ここで、本実施の形態の記憶素子3の構成において、マクロスピンモデルを用いて、具体的に記憶層17の諸特性パラメータが、熱安定性指標Δや反転電流Ic0に及ぼす影響を調べた。
熱安定性指標Δ、反転電流Ic0は、上述した(数1)(数2)のとおりである。
不揮発メモリとして用いるためには、メモリの容量や情報の保持時間にもよるが、熱安定性指標Δは60〜70の値が必要とされる。
上述の(数1)からわかるように、熱安定性指標Δは分母に温度(T)を含むために、たとえば動作保証温度が85度であれば、室温での熱安定性指標Δは、さらに大きな値が必要とされる。
そこで、たとえば、記憶層17の飽和磁化が800emu/cc、記憶層17の膜面形状が直径70nmの円形の場合に、Δ=100となるような、記憶層17の膜厚と無次元化した垂直磁気異方性エネルギーの関係を図4に示した。
この図4からわかるように、膜厚が大きくなるとともに、反磁界係数Nxは大きくなり、Nzは小さくなる。そのため、膜厚が大きくなるとともに必要な無次元化した垂直磁気異方性エネルギーは小さくなっていく。
このように、それぞれの膜厚での必要な垂直磁気異方性エネルギーが分かったところで、今度は記憶層17の形状をばらつかせた上で、熱安定性指標Δの計算を行った。
これは記憶層17のパターニングで形状がばらつくことを想定している。ここでは、形状のばらつきを±5nmとした。
なお、熱安定性指標Δと反転電流Ic0は、上述したように比例の関係にある。以下で熱安定性指標Δについて述べることは、反転電流Ic0についても同様に考えることができる。
図5に結果を示す。記憶層17の膜厚として1nm〜7nmの範囲で調べた。
それぞれの膜厚において、垂直磁気異方性エネルギーは図4で求めた値を用いている。そして、記憶層17の形状は、直径70nmの円形を基準として、そのほかに、65nm×65nm、65nm×70nm、65nm×75nm、70nm×75nm、75nm×75nm、というふうに変化させた。
ここで、x×yと書いたときに、x=yなら直径がx(=y)の円形、x≠yなら、短軸がx、長軸がyの楕円形であることを意味する。
図5において、まず70nm×70nmのものを見ると、これを基準としたため当然であるが、すべての膜厚でΔ=100である。
一方、その他の形状の場合を見ると、次のことが分かる。
すなわち、面積の小さい、65nm×65nmのものは、膜厚が増加すると熱安定性指標Δが増加するが、逆に面積の大きい、65nm×75nm、70nm×75nm、75nm×75nmのものは膜厚の増加にともない熱安定性指標Δは減少する。
結果として、膜厚が3.7nm付近では、形状がばらついたときでも熱安定性指標Δの変動が小さくなっていることが分かる。
図6に記憶層17の膜厚と熱安定性指標Δの変動の関係を示す。
ここで熱安定性指標Δの変動とは、Δの最大値と最小値の差を元のΔ(ここでは100)で割った値である。
熱安定性指標Δの変動が20%となる膜厚を求めると、図中A点で示した膜厚が1.82nm、B点で示した膜厚が4.96nmとなる。
以上のことをまとめると、熱安定性指標Δが100、記憶素子の直径が70nm、飽和磁化が800emu/ccの場合には、記憶層17の膜厚を1.82nm以上4.96nm以下の範囲とすることで、Δの変動が20%以下に抑えられることが分かる。
次に、熱安定性指標Δと記憶素子3の直径はそのままにして、飽和磁化を変化させて熱安定性指標Δの変動が20%となる膜厚を求めた。
その結果を図7に点で示した。図中A点、B点で示した点は飽和磁化が800emu/ccのときであり、図6のA点、B点と同一である。
飽和磁化を変化させることで熱安定性指標Δの変動が20%となる膜厚も変化する。
飽和磁化Msを増やすとこの膜厚が減ることから、これらの関係をt=a+b/Msという式で近似した。係数a、bはこの式が図7の各点に最もよく合うようにフィッティングして求めた。
その結果が図7の曲線C、Dである。A点を含む下限の膜厚が曲線C、B点を含む上限の膜厚が曲線Dである。曲線C、D内の斜線部に相当する部分が、熱安定性指標Δの変動が20%以内となる範囲である。
具体的に膜厚の範囲を数式で示すと、
Figure 2012244030

となる。
この(数4)の左側の項が図7の曲線C、右側の項が図7の曲線Dとなる。
このようにして、熱安定性指標Δと記憶層17の直径を固定した場合に、熱安定性指標Δおよび反転電流Ic0の変動を小さくすることができる、記憶層17の飽和磁化Ms(emu/cc)と記憶層17の膜厚t(nm)の関係が得られた。
熱安定性指標Δおよび記憶層17の直径は、記憶装置の用途や半導体のデザインルールなどでいろいろな値をとりうる。
典型的には、熱安定性指標Δは60から100、記憶層17の直径は40nmから70nmの範囲である。
そこで、熱安定性指標Δおよび記憶層17の直径をこの範囲で変化させながら、熱安定性指標Δの変動が20%となる記憶層17の飽和磁化Ms(emu/cc)と記憶層の膜厚t(nm)の関係を調べた。
図8に記憶層17の飽和磁化Ms(emu/cc)と記憶層17の膜厚t(nm)の関係の上限の境界(曲線F)と下限の境界(曲線E)を示す。斜線部の領域が熱安定性指標Δの変動を20%以下に抑えられる領域である。
この領域を具体的に数式で示すと、
Figure 2012244030

となる。
まとめると、記憶層17の飽和磁化Msと記憶層17の膜厚tの関係が(数5)を満たすとき、記憶層17の形状がばらついたときでも、熱安定性指標Δおよび反転電流Ic0の変動を小さくすることができる。
<6.変形例>

以上実施の形態について説明してきたが、本開示の技術は、上述の実施の形態で示した記憶素子3の膜構成に限らず、様々な膜構成を採用することが可能である。
例えば実施の形態では、磁化固定層15をCoFeBとしたが、実施の形態に限定されるものではなく、その他様々な構成が取り得る。
また、実施の形態では、単一の下地層14、キャップ層18を例示したが、これらは積層構造でもよい。また下地層14、キャップ層18の材料も多様に考えられる。
記憶素子3の膜面形状は円形以外に、楕円形、多角形等、様々な形状を取り得る。
なお本開示の技術は以下のような構成も採ることができる。
(1)情報を磁性体の磁化状態により保持する記憶層と、
上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、
上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、
を有し、
上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、
上記記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、
(1489/Ms)−0.593<t<(6820/Ms)−1.55
を満たす記憶素子。
(2)上記記憶層及び上記磁化固定層は、膜面に対して垂直な磁化を有する上記(1)に記載の記憶素子。
(3)上記中間層と反対側において上記記憶層に隣接するキャップ層を有する上記(1)又は(2)に記載の記憶素子。
(4)上記記憶層の膜厚t(nm)は、40(nm)〜70(nm)の範囲内である上記(1)乃至(3)のいずれかに記載の記憶素子。
(5)上記記憶層はCoとFeの少なくとも一方を含む磁性層と、導電性の酸化物層が、交互に積層された構造を有する垂直磁化膜である上記(1)乃至(4)のいずれかに記載の記憶素子。
1 ゲート電極、2 素子分離層、3 記憶素子、4 コンタクト層、6 ビット線、7 ソース領域、8 ドレイン領域、9 配線、10 半導体基体、14 下地層、15 磁化固定層、16 中間層、17 記憶層、18 キャップ層

Claims (6)

  1. 情報を磁性体の磁化状態により保持する記憶層と、
    上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、
    上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層と、
    を有し、
    上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、
    上記記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、
    (1489/Ms)−0.593<t<(6820/Ms)−1.55
    を満たす記憶素子。
  2. 上記記憶層及び上記磁化固定層は、膜面に対して垂直な磁化を有する請求項1に記載の記憶素子。
  3. 上記中間層と反対側において上記記憶層に隣接するキャップ層を有する請求項1に記載の記憶素子。
  4. 上記記憶層の膜厚t(nm)は、40(nm)〜70(nm)の範囲内である請求項1に記載の記憶素子。
  5. 上記記憶層はCoとFeの少なくとも一方を含む磁性層と、導電性の酸化物層が、交互に積層された構造を有する垂直磁化膜である請求項1に記載の記憶素子。
  6. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    上記記憶素子は、
    情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有し、上記記憶層、上記中間層、上記磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、上記記憶層の飽和磁化をMs(emu/cc)、上記記憶層の膜厚をt(nm)としたときに、
    (1489/Ms)−0.593<t<(6820/Ms)−1.55
    を満たす構成とされ、
    上記2種類の配線の間に上記記憶素子が配置され、
    上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、これに伴ってスピントルク磁化反転が起こる記憶装置。
JP2011114439A 2011-05-23 2011-05-23 記憶素子の製造方法 Expired - Fee Related JP5796349B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011114439A JP5796349B2 (ja) 2011-05-23 2011-05-23 記憶素子の製造方法
TW101111174A TWI473088B (zh) 2011-05-23 2012-03-29 Memory elements and memory devices
US13/461,437 US8625342B2 (en) 2011-05-23 2012-05-01 Storage element and storage device
KR1020120051402A KR101983077B1 (ko) 2011-05-23 2012-05-15 기억 소자의 제조 방법
CN201210152766.2A CN102800804B (zh) 2011-05-23 2012-05-16 存储元件和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114439A JP5796349B2 (ja) 2011-05-23 2011-05-23 記憶素子の製造方法

Publications (3)

Publication Number Publication Date
JP2012244030A true JP2012244030A (ja) 2012-12-10
JP2012244030A5 JP2012244030A5 (ja) 2014-06-19
JP5796349B2 JP5796349B2 (ja) 2015-10-21

Family

ID=47199844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114439A Expired - Fee Related JP5796349B2 (ja) 2011-05-23 2011-05-23 記憶素子の製造方法

Country Status (5)

Country Link
US (1) US8625342B2 (ja)
JP (1) JP5796349B2 (ja)
KR (1) KR101983077B1 (ja)
CN (1) CN102800804B (ja)
TW (1) TWI473088B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111473A1 (ja) 2010-03-10 2011-09-15 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5725735B2 (ja) 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US8796797B2 (en) * 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
CN103794224B (zh) * 2014-01-27 2017-01-11 华中科技大学 一种基于相变磁性材料的非易失性逻辑器件及逻辑操作方法
CN106030840B (zh) * 2014-03-25 2019-03-01 英特尔公司 磁畴壁逻辑器件及互连
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10439130B2 (en) * 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
WO2009136313A1 (en) * 2008-05-06 2009-11-12 Commissariat A L'energie Atomique Heat assisted magnetic write element
JP2010515252A (ja) * 2006-12-26 2010-05-06 コミツサリア タ レネルジー アトミーク 磁性多層膜素子、このような素子の製造方法、このような素子を用いた磁界センサー、磁気メモリ及び論理ゲート

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP3667244B2 (ja) * 2001-03-19 2005-07-06 キヤノン株式会社 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
KR100468861B1 (ko) * 2003-01-07 2005-01-29 삼성전자주식회사 고선택성을 가지는 자기저항 메모리
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP4550552B2 (ja) * 2004-11-02 2010-09-22 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
US7224601B2 (en) * 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283207A (ja) * 2005-10-19 2008-11-20 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2010021580A (ja) * 2005-10-19 2010-01-28 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
JP2010515252A (ja) * 2006-12-26 2010-05-06 コミツサリア タ レネルジー アトミーク 磁性多層膜素子、このような素子の製造方法、このような素子を用いた磁界センサー、磁気メモリ及び論理ゲート
WO2009136313A1 (en) * 2008-05-06 2009-11-12 Commissariat A L'energie Atomique Heat assisted magnetic write element

Also Published As

Publication number Publication date
KR101983077B1 (ko) 2019-05-29
US8625342B2 (en) 2014-01-07
CN102800804A (zh) 2012-11-28
TWI473088B (zh) 2015-02-11
JP5796349B2 (ja) 2015-10-21
US20120300541A1 (en) 2012-11-29
TW201248626A (en) 2012-12-01
CN102800804B (zh) 2017-01-18
KR20120130702A (ko) 2012-12-03

Similar Documents

Publication Publication Date Title
JP5796349B2 (ja) 記憶素子の製造方法
JP5867030B2 (ja) 記憶素子、記憶装置
JP5768498B2 (ja) 記憶素子、記憶装置
TWI530945B (zh) Memory elements and memory devices
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5782715B2 (ja) 記憶素子及び記憶装置
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP5768494B2 (ja) 記憶素子、記憶装置
JP2012235015A (ja) 記憶素子及び記憶装置
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115413A (ja) 記憶素子、記憶装置
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2013033881A (ja) 記憶素子及び記憶装置
JP2012238631A (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP5982794B2 (ja) 記憶素子、記憶装置
JP2013115412A (ja) 記憶素子、記憶装置
JP5987302B2 (ja) 記憶素子、記憶装置
JP2012054439A (ja) 記憶素子及び記憶装置
JP6028834B2 (ja) スピントランスファトルク記憶素子、記憶装置
WO2013080437A1 (ja) 記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2012248811A (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

R151 Written notification of patent or utility model registration

Ref document number: 5796349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees