JP5532436B2 - 磁気メモリ及びその製造方法 - Google Patents

磁気メモリ及びその製造方法 Download PDF

Info

Publication number
JP5532436B2
JP5532436B2 JP2010527743A JP2010527743A JP5532436B2 JP 5532436 B2 JP5532436 B2 JP 5532436B2 JP 2010527743 A JP2010527743 A JP 2010527743A JP 2010527743 A JP2010527743 A JP 2010527743A JP 5532436 B2 JP5532436 B2 JP 5532436B2
Authority
JP
Japan
Prior art keywords
magnetization
layer
underlayer
magnetic memory
magnetization free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010527743A
Other languages
English (en)
Other versions
JPWO2010026861A1 (ja
Inventor
俊輔 深見
延行 石綿
哲広 鈴木
聖万 永原
則和 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010527743A priority Critical patent/JP5532436B2/ja
Publication of JPWO2010026861A1 publication Critical patent/JPWO2010026861A1/ja
Application granted granted Critical
Publication of JP5532436B2 publication Critical patent/JP5532436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気メモリ及びその製造方法に関する。特に本発明は、電流誘起磁壁移動を利用した磁気メモリであって、垂直磁気異方性を有するデータ記憶層を備える磁気メモリ及びその製造方法に関する。
磁気メモリ、特に磁気ランダムアクセスメモリ（Magnetic Random Access Memory; MRAM）は、高速動作および無限回の書き換えが可能な不揮発性メモリである。このことから、ＭＲＡＭの実用化は一部で始まっており、また、より汎用性を高めるための開発が行われている。ＭＲＡＭは、記憶素子として磁性体を用い、その磁性体の磁化の向きに対応させてデータを記憶する。記憶素子に所望のデータを書き込むためには、磁性体の磁化をそのデータに対応した向きにスイッチさせる。この磁化方向のスイッチング方法としていくつかの方式が提案されているが、いずれも電流（以下、「書き込み電流」と参照される）を使う点では共通している。ＭＲＡＭを実用化する上では、この書き込み電流をどれだけ小さくできるかが非常に重要である。
非特許文献１（N. Sakimura et al., MRAM Cell Technology for Over 500-MHz SoC, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 42, NO. 4, pp.830-838, 2007.）によれば、書き込み電流を０．５ｍＡ以下へ低減することでセル面積が既存の混載ＳＲＡＭと同等になることが示されている。
ＭＲＡＭへのデータ書き込み方法のうちで最も一般的なのは、磁性記憶素子の周辺に書き込みのための配線を配置し、この配線に書き込み電流を流すことで磁場を発生させ、その磁場によって磁性記憶素子の磁化方向をスイッチングさせる方法である。この方法によれば、原理的には１ナノ秒以下での書き込みが可能であり、高速ＭＲＡＭを実現する上では好適である。しかしながら、熱安定性及び外乱磁場耐性が確保された磁性体の磁化をスイッチングするための磁場は、一般的には数１０Ｏｅ（エールステッド）程度であり、このような磁場を発生させるためには数ｍＡ程度の書き込み電流が必要となる。この場合、チップ面積が大きくならざるを得ず、また書き込みに要する消費電力も増大するため、他のランダムアクセスメモリと比べて競争力で劣ることになる。これに加えて、素子が微細化されると、書き込み電流はさらに増大してしまい、スケーリング性の点でも好ましくない。
近年、このような問題を解決する手段として、以下の２つの方法が提案されている。
１つ目は、スピン注入磁化反転（Spin Torque Transfer）方式である。スピン注入磁化反転方式によれば、反転可能な磁化を有する第１の磁性層と、それに電気的に接続され、磁化方向が固定された第２の磁性層から構成された積層膜において、第２の磁性層と第１の磁性層の間で書き込み電流が流される。このとき、スピン偏極した伝導電子と第１の磁性層中の局在電子との間の相互作用により、第１の磁性層の磁化を反転させることができる。読み出しの際には、第１の磁性層と第２の磁性層との間で発現する磁気抵抗効果が利用される。従って、スピン注入磁化反転を用いた磁性記憶素子は、２端子の素子となる。スピン注入磁化反転はある電流密度以上のときに起こるため、素子サイズが小さくなれば、書き込みに要する電流は低減される。すなわち、スピン注入磁化反転方式はスケーリング性に優れていると言うことができる。しかしながら、一般的に第１の磁性層と第２の磁性層の間には絶縁層が設けられ、書き込みの際には比較的大きな書き込み電流をこの絶縁層を貫通して流さなければならず、書き換え耐性や信頼性が課題となる。また、書き込み電流経路と読み出し電流経路が同じになることから、読み出しの際の誤書き込みも懸念される。このように、スピン注入磁化反転はスケーリング性には優れるものの、実用化にはいくつかの障壁がある。
２つ目は、電流誘起磁壁移動（Current Driven Domain Wall Motion）方式である。電流誘起磁壁移動を利用したＭＲＡＭは、例えば特許文献１（特開２００５−１９１０３２号公報）に開示されている。一般的な電流誘起磁壁移動型のＭＲＡＭでは、反転可能な磁化を有する磁性層（データ記憶層）が設けられ、そのデータ記憶層の両端部の磁化が互いに略反平行となるように固定される。このような磁化配置により、データ記憶層内に磁壁が導入される。ここで、非特許文献２（A. Yamaguchi et al., Real-Space Observation of Current-Driven Domain Wall Motion in Submicron Magnetic Wires, PHYSICAL REVIEW LETTERS, VOL. 92, NO. 7, 077205, 2004.）で報告されているように、磁壁を貫通する方向に電流を流したとき、その磁壁は伝導電子の方向に移動する。従って、データ記憶層に面内方向の書き込み電流を流すことにより、その電流方向に応じた向きに磁壁を移動させ、所望のデータを書き込むことが可能となる。読み出しの際には、磁壁が移動する領域を含む磁気トンネル接合が用いられ、磁気抵抗効果に基づいて読み出しが行われる。従って、電流誘起磁壁移動を利用した磁性記憶素子は、３端子の素子となる。また、スピン注入磁化反転と同様に、電流誘起磁壁移動もある電流密度以上のときに起こる。従って、電流誘起磁壁移動方式もスケーリング性に優れていると言える。それに加えて、電流誘起磁壁移動方式の場合、書き込み電流が絶縁層を流れることはなく、また、書き込み電流経路と読み出し電流経路とは別となる。従って、スピン注入磁化反転の場合の上述の問題点が解決される。
尚、上述の非特許文献２では、電流誘起磁壁移動に必要な電流密度として１×１０８［Ａ／ｃｍ２］程度が報告されている。
非特許文献３（S. Fukami et al., Micromagnetic analysis of current driven domain wall motion in nanostrips with perpendicular magnetic anisotropy, JOURNAL OF APPLIED PHYSICS, VOL. 103, 07E718, 2008.）には、電流誘起磁壁移動方式における垂直磁気異方性材料の有用性が述べられている。具体的には、磁壁移動が起こるデータ記憶層が垂直磁気異方性を有している場合に書き込み電流を十分小さく低減できることが、マイクロマグネティックシミュレーションを通して判明している。
特開２００５−１９１０３２号公報 米国特許第６，８３４，００５
N. Sakimura et al., MRAMCell Technology for Over 500-MHz SoC, IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL. 42, NO. 4, pp.830-838, (2007). A. Yamaguchi et al., Real-Space Observation of Current-Driven DomainWall Motion in Submicron Magnetic Wires, PHYSICAL REVIEW LETTERS, VOL. 92, NO.7, 077205, (2004). S. Fukami et al., Micromagnetic analysis ofcurrent driven domain wall motion in nanostrips with perpendicular magneticanisotropy, JOURNAL OF APPLIED PHYSICS, VOL. 103, 07E718, (2008). A. Thiaville et al., Domain wall motion byspin-polarized current: a micromagnetic study, JOURNAL OF APPLIED PHYSICS, VOL.95, NO. 11, pp.7049-7051, (2004). G.H.O. Daalderop et al., Prediction andConfirmation of Perpendicular Magnetic Anisotropy in Co/Ni Multilayers,PHYSICAL REVIEW LETTERS, VOL. 68, NO. 5, pp.682-685, (1992). F.J.A. den Broeder et al., PerpendicularMagnetic Anisotropy and Coercivity of Co/Ni Multilayers, IEEE TRANSACTIONS ONMAGNETICS, VOL. 28, NO. 5, pp.2760-2765, (1992). S. Fukami et al., Intrinsic threshold currentdensity of domain wall motion in nano-strips with perpendicular magneticanisotropy for use in low-write-current MRAMs, INTERNATIONAL MAGNETICCONFERENCE, TECHNICAL DIGEST, Paper No. HH-11, (2008).
上述の通り、マイクロマグネティックシミュレーションを通して、磁壁移動が起こるデータ記憶層が垂直磁気異方性を有している場合に、書き込み電流を十分小さく低減可能であることが判明している。従って、電流誘起磁壁移動を利用した磁気メモリにおいて書き込み電流を低減するためには、垂直磁気異方性を有する強磁性体をデータ記憶層として形成することが好ましいと予想される。
ここで、本願発明者は、次の点に着目した。電流誘起磁壁移動型の磁気メモリを実際に製造し、更に書き込み電流を低減するためには、磁壁移動が起こるデータ記憶層の材質を適切に調整する必要がある。具体的には、飽和磁化が小さく、スピン分極率が大きな材料を用いることが好ましい。更に、そのような材料を用いて垂直磁化が実現されなくてはならない。言い換えれば、データ記憶層で垂直磁化が得られるような結晶配向を実現する必要がある。
本発明の１つの目的は、電流誘起磁壁移動を利用した磁気メモリにおいて、垂直磁気異方性を有するデータ記憶層を実現するために有用な技術を提供することにある。
本発明に係る磁気メモリは、第１下地層と、第１下地層と接触するように第１下地層上に形成された第２下地層と、第２下地層と接触するように第２下地層上に形成されたデータ記憶層と、を備える。データ記憶層は、垂直磁気異方性を有する強磁性体で形成され、データ記憶層の磁化状態は、電流誘起磁壁移動により変化する。
本発明によれば、電流誘起磁壁移動を利用した磁気メモリにおいて、垂直磁気異方性を有するデータ記憶層を好適に実現することが可能となる。
上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。
図１Ａは、本発明が適用され得る典型的な磁気メモリ素子の構成を示す斜視図である。 図１Ｂは、図１Ａで示された磁気メモリ素子の側面図である。 図１Ｃは、図１Ａで示された磁気メモリ素子の平面図である。 図２Ａは、磁気メモリ素子の“０”状態を示している。 図２Ｂは、磁気メモリ素子の“１”状態を示している。 図３Ａは、磁気メモリ素子へのデータ書き込み方法を示す概念図である。 図３Ｂは、磁気メモリ素子へのデータ書き込み方法を示す概念図である。 図４Ａは、磁気メモリ素子からのデータ読み出し方法を示す概念図である。 図４Ｂは、磁気メモリ素子からのデータ読み出し方法を示す概念図である。 図５は、１つの磁気メモリセルの構成を示す回路図である。 図６は、ＭＲＡＭの構成を示す回路ブロック図である。 図７は、本発明の実施の形態に係る磁気メモリ素子の構成を示す側面図である。 図８Ａは、磁化曲線の下地層依存性の測定結果を示すグラフである。 図８Ｂは、磁化曲線の下地層依存性の測定結果を示すグラフである。 図９Ａは、磁化曲線のＴａ膜厚依存性の測定結果を示すグラフである。 図９Ｂは、磁化曲線のＴａ膜厚依存性の測定結果を示すグラフである。 図１０Ａは、磁化曲線のＰｔ膜厚依存性の測定結果を示すグラフである。 図１０Ｂは、磁化曲線のＰｔ膜厚依存性の測定結果を示すグラフである。 図１１は、書き込み電流の分流比依存性の計算結果を示すグラフである。 図１２は、各層の分流比のＴａ膜厚依存性の計算結果を示すグラフである。 図１３は、各層の分流比のＰｔ膜厚依存性の計算結果を示すグラフである。 図１４は、各層の分流比のＣｏ／Ｎｉ膜厚依存性の計算結果を示すグラフである。 図１５Ａは、本発明が適用され得る磁気メモリ素子の変形例を示す斜視図である。 図１５Ｂは、図１５Ａで示された磁気メモリ素子の平面図である。 図１５Ｃは、図１５Ａで示された磁気メモリ素子の側面図である。 図１６Ａは、図１５Ａ〜図１５Ｃで示された磁気メモリ素子の原理を説明するための概念図である。 図１６Ｂは、図１５Ａ〜図１５Ｃで示された磁気メモリ素子の原理を説明するための概念図である。 図１７Ａは、磁気メモリ素子の他の変形例を示す側面図である。 図１７Ｂは、磁気メモリ素子の更に他の変形例を示す側面図である。 図１７Ｃは、磁気メモリ素子の更に他の変形例を示す側面図である。 図１７Ｄは、磁気メモリ素子の更に他の変形例を示す側面図である。
添付図面を参照して、本発明の実施の形態に係る電流誘起磁壁移動型の磁気メモリ及びその製造方法を説明する。本実施の形態に係る磁気メモリは、アレイ状に配置された複数の磁気メモリセルを有しており、各磁気メモリセルは磁気メモリ素子を有している。
１．基本構造及び原理
１−１．磁気メモリ素子の基本構造
はじめに、本発明を適用することができる磁気メモリ素子の典型的な構造について説明する。典型的な電流誘起磁壁移動型の磁気メモリ素子は、磁化状態に応じてデータを記憶するデータ記憶層と、データ記憶層に格納されたデータを読み出すための読み出し機構と、データ記憶層に電流を導入するための電流導入機構とを備える。
図１Ａ〜図１Ｃは、典型的な磁気メモリ素子７０の主要部の構造例を模式的に示している。図１Ａは斜視図であり、図１Ｂは側面図であり、図１Ｃは平面図である。図に示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板に垂直な方向を示し、ｘ軸及びｙ軸は基板平面に平行である。図１Ａ〜図１Ｃに示されるように、磁気メモリ素子７０は、第１磁化自由層１０、第１非磁性層２０、第１磁化固定層３０、及び電極層５０を備えている。
第１磁化自由層１０は、上述の「データ記憶層」であり、強磁性体で形成される。特に、本実施の形態において、第１磁化自由層１０は、垂直磁気異方性を有する強磁性体で形成される。また、第１磁化自由層１０は、磁化方向が反転可能な領域を含んでおり、その磁化状態に応じてデータを記憶する。より詳細には、第１磁化自由層１０は、第１磁化固定領域１１ａ、第２磁化固定領域１１ｂ、及び磁化自由領域１２を有している。磁化固定領域１１ａ、１１ｂは磁化自由領域１２の両側に位置しており、磁化自由領域１２はそれら磁化固定領域１１ａ、１１ｂの間に挟まれている。磁化固定領域１１ａ、１１ｂの磁化は互いに逆方向に固定されている。つまり、磁化固定領域１１ａ、１１ｂのそれぞれの磁化方向は、反平行である。例えば図１Ｂに示されるように、第１磁化固定領域１１ａの磁化方向は＋ｚ方向に固定され、第２磁化固定領域１１ｂの磁化方向は−ｚ方向に固定されている。一方、磁化自由領域１２の磁化方向は反転可能であり、＋ｚ方向あるいは−ｚ方向となる。従って、磁化自由領域１２の磁化方向に応じて、第１磁化自由層１０内には磁壁が形成される。
第１非磁性層２０は、第１磁化自由層１０に隣接して設けられている。特に、第１非磁性層２０は、少なくとも第１磁化自由層１０の磁化自由領域１２に隣接するように設けられている。この第１非磁性層２０は非磁性体で形成され、好適には絶縁体で形成される。
第１磁化固定層３０は、第１非磁性層２０に隣接して、第１磁化自由層１０とは反対側に設けられている。つまり、第１磁化固定層３０は、第１非磁性層２０を介して第１磁化自由層１０（磁化自由領域１２）に接続されている。この第１磁化固定層３０は強磁性体で形成され、その磁化方向は一方向に固定されている。好適には、第１磁化自由層１０と同様に、第１磁化固定層３０も垂直磁気異方性を有する強磁性体で形成される。この場合、第１磁化固定層３０の磁化方向は、＋ｚ方向あるいは−ｚ方向に固定される。例えば図１Ｂでは、第１磁化固定層３０の磁化方向は、＋ｚ方向に固定されている。
以上に説明された第１磁化自由層１０（磁化自由領域１２）、第１非磁性層２０、及び第１磁化固定層３０は、磁気トンネル接合（Magnetic Tunnel Junction; MTJ）を形成している。また、後述されるように、第１非磁性層２０と第１磁化固定層３０が、データ記憶層としての第１磁化自由層１０に格納されたデータを読み出すための「読み出し機構」に相当する。
電極層５０は、第１磁化自由層１０に電気的に接続されている。特に、第１磁化自由層１０の磁化固定領域１１ａ、１１ｂのそれぞれに接続されるように、２つの電極層５０が設けられている。これら電極層５０は、上述の「電流導入機構」に相当しており、データ記憶層としての第１磁化自由層１０に電流を導入するために用いられる。
１−２．磁気メモリ素子のメモリ状態
図２Ａ及び図２Ｂは、図１Ａ〜図１Ｃで示された磁気メモリ素子７０が取り得る２つのメモリ状態を示している。ここでは、第１磁化自由層１０の磁化固定領域１１ａ、１１ｂの磁化方向はそれぞれ＋ｚ方向及び−ｚ方向に固定され、第１磁化固定層３０の磁化方向は＋ｚ方向に固定されているとする。
図２Ａにおいて、第１磁化自由層１０の磁化自由領域１２の磁化方向は＋ｚ方向である。この場合、磁化自由領域１２と第２磁化自由領域１１ｂとの境界に、磁壁ＤＷが形成される。また、磁化自由領域１２の磁化方向と第１磁化固定層３０の磁化方向は、互いに平行である。従って、ＭＴＪの抵抗値は比較的小さくなる。このような磁化状態は、例えばデータ“０”のメモリ状態に対応付けられる。
一方、図２Ｂにおいて、第１磁化自由層１０の磁化自由領域１２の磁化方向は−ｚ方向である。この場合、磁化自由領域１２と第１磁化自由領域１１ａとの境界に、磁壁ＤＷが形成される。また、磁化自由領域１２の磁化方向と第１磁化固定層３０の磁化方向は、互いに反平行である。従って、ＭＴＪの抵抗値は比較的大きくなる。このような磁化状態は、例えばデータ“１”のメモリ状態に対応付けられる。
このように、第１磁化自由層１０の磁化状態、すなわち、第１磁化自由層１０中の磁壁位置に応じて、２つのメモリ状態が実現される。但し、図２Ａ及び図２Ｂで定義された磁化状態と２つのメモリ状態との間の対応関係は任意である。
１−３．データ書き込み／読み出し方法
次に、図３Ａ及び図３Ｂを参照して、磁気メモリ素子７０へのデータ書き込み方法を説明する。簡単のため、図３Ａ及び図３Ｂにおいて、第１非磁性層２０と第１磁化固定層３０の図示は省略されている。本実施の形態によれば、磁気メモリ素子７０へのデータ書き込みは、電流誘起磁壁移動方式により行われる。そのために、磁壁ＤＷを有する第１磁化自由層１０に接続された上述の電極層５０（電流導入機構）が用いられる。２つの電極層５０を用いることによって、書き込み電流を第１磁化自由層１０内で面内方向に流し、その電流方向に応じた方向に磁壁ＤＷを移動させることができる。すなわち、電流誘起磁壁移動により、第１磁化自由層１０の磁化状態を、図２Ａ及び図２Ｂで示された２つのメモリ状態の間で切り替えることができる。
図３Ａは、図２Ａ（“０”状態）から図２Ｂ（“１”状態）への状態切り替え時の書き込み電流Ｉｗｒｉｔｅを示している。図３Ａに示されるように、書き込み電流Ｉｗｒｉｔｅは、第１磁化自由層１０中で、第１磁化固定領域１１ａから磁化自由領域１２を経由して第２磁化固定領域１１ｂへ流される。従って、伝導電子は、第２磁化固定領域１１ｂから磁化自由領域１２を経由して第１磁化固定領域１１ａへと流れる。このとき、第２磁化固定領域１１ｂと磁化自由領域１２の境界近傍に位置している磁壁ＤＷにはスピントランスファートルク（Spin Transfer Torque; STT）が働き、磁壁ＤＷは、第１磁化固定領域１１ａに向けて移動する。すなわち、電流誘起磁壁移動が起こる。書き込み電流Ｉｗｒｉｔｅは、第１磁化固定領域１１ａと磁化自由領域１２との境界よりも第１磁化固定領域１１ａ側で減少するため、磁壁ＤＷの移動はその境界近傍で停止する。このようにして、図２Ｂで示されたメモリ状態、つまり、データ“１”の書き込みが実現される。
図３Ｂは、図２Ｂ（“１”状態）から図２Ａ（“０”状態）への状態切り替え時の書き込み電流Ｉｗｒｉｔｅを示している。図３Ｂに示されるように、書き込み電流Ｉｗｒｉｔｅは、第１磁化自由層１０中で、第２磁化固定領域１１ｂから磁化自由領域１２を経由して第１磁化固定領域１１ａへ流される。従って、伝導電子は、第１磁化固定領域１１ａから磁化自由領域１２を経由して第２磁化固定領域１１ｂへと流れる。このとき、第１磁化固定領域１１ａと磁化自由領域１２の境界近傍に位置している磁壁ＤＷにはスピントランスファートルクが働き、磁壁ＤＷは、第２磁化固定領域１１ｂに向けて移動する。すなわち、電流誘起磁壁移動が起こる。書き込み電流Ｉｗｒｉｔｅは、第２磁化固定領域１１ｂと磁化自由領域１２との境界よりも第２磁化固定領域１１ｂ側で減少するため、磁壁ＤＷの移動はその境界近傍で停止する。このようにして、図２Ａで示されたメモリ状態、つまり、データ“０”の書き込みが実現される。
なお、“０”状態における“０”書き込み、及び“１”状態における“１”書き込みを行った場合には状態変化は起こらない。すなわちオーバーライトが可能である。
次に、図４Ａ及び図４Ｂを参照して、磁気メモリ素子７０からのデータ読み出し方法を説明する。本実施の形態では、トンネル磁気抵抗効果（Tunneling Magnetoresistive effect; TMR effect）を利用することにより、データ読み出しが行われる。そのために、ＭＴＪ（第１磁化自由層１０、第１非磁性層２０、第１磁化固定層３０）を貫通する方向に、読み出し電流Ｉｒｅａｄが流される。尚、読み出し電流Ｉｒｅａｄの方向は任意である。
図４Ａは、図２Ａで示された“０”状態の場合の読み出し電流Ｉｒｅａｄを示している。この場合、磁化自由領域１２の磁化方向と第１磁化固定層３０の磁化方向は平行であるため、ＭＴＪの抵抗値は比較的小さくなる。一方、図４Ｂは、図２Ｂで示された“１”状態の場合の読み出し電流Ｉｒｅａｄを示している。この場合、磁化自由領域１２の磁化方向と第１磁化固定層３０の磁化方向は反平行であるため、ＭＴＪの抵抗値は比較的大きくなる。
従って、読み出し電流Ｉｒｅａｄの大きさ、あるいは、読み出し電流Ｉｒｅａｄに応じた電圧値に基づいて、ＭＴＪの抵抗値の大小を判定することができる。すなわち、第１磁化自由層１０（データ記憶層）の磁化状態を検出し、その磁化状態として格納されているデータを読み出すことができる。このように、第１非磁性層２０と第１磁化固定層３０は、トンネル磁気抵抗効果を通して第１磁化自由層１０の磁化状態を検出するための「読み出し機構」として機能する。
１−４．磁気メモリセル及び磁気メモリ
次に、上述の磁気メモリ素子７０を有する磁気メモリセル、及びその磁気メモリセルを備えた磁気メモリの回路構成を説明する。
図５は、１ビット分の磁気メモリセル８０の回路構成例を示している。磁気メモリセル８０は、磁気メモリ素子７０と２つのトランジスタＴＲａ、ＴＲｂを含む２Ｔ−１ＭＴＪ（two transistors-one magnetic tunnel junction）構成を有している。磁気メモリ素子７０は、３端子の素子であり、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。例えば、第１磁化固定層３０につながる端子は、グラウンド線ＧＬに接続されている。第１磁化自由層１０の第１磁化固定領域１１ａにつながる端子は、トランジスタＴＲａを介してビット線ＢＬａに接続されている。第１磁化自由層１０の第２磁化固定領域１１ｂにつながる端子は、トランジスタＴＲｂを介してビット線ＢＬｂに接続されている。トランジスタＴＲａ、ＴＲｂのゲートは、共通のワード線ＷＬに接続されている。
データ書き込み時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線対ＢＬａ、ＢＬｂのいずれか一方がＨｉｇｈレベルに設定され、他方がＬｏｗレベル（グラウンドレベル）に設定される。その結果、トランジスタＴＲａ、ＴＲｂ、第１磁化自由層１０を経由して、ビット線ＢＬａとビット線ＢＬｂとの間で書き込み電流Ｉｗｒｉｔｅが流れる。
データ読み出し時、ワード線ＷＬはＨｉｇｈレベルに設定され、トランジスタＴＲａ、ＴＲｂがＯＮされる。また、ビット線ＢＬａはオープン状態に設定され、ビット線ＢＬｂはＨｉｇｈレベルに設定される。その結果、読み出し電流Ｉｒｅａｄが、ビット線ＢＬｂから磁気メモリ素子７０のＭＴＪを貫通してグラウンド線ＧＬへ流れる。
図６は、本実施の形態に係る磁気メモリ（ＭＲＡＭ）９０の構成例を示すブロック図である。磁気メモリ９０は、メモリセルアレイ１１０、Ｘドライバ１２０、Ｙドライバ１３０、及びコントローラ１４０を備えている。メモリセルアレイ１１０は、アレイ状に配置された複数の磁気メモリセル８０から構成されている。既出の図５で示されたように、各磁気メモリセル８０は、ワード線ＷＬ、グラウンド線ＧＬ、及びビット線対ＢＬａ、ＢＬｂに接続されている。Ｘドライバ１２０は、複数のワード線ＷＬに接続されており、それら複数のワード線ＷＬのうちアクセス対象の磁気メモリセル８０につながる選択ワード線を駆動する。Ｙドライバ１３０は、複数のビット線対ＢＬａ、ＢＬｂに接続されており、各ビット線をデータ書き込みあるいはデータ読み出しに応じた状態に設定する。コントローラ１４０は、データ書き込みあるいはデータ読み出しに応じて、Ｘドライバ１２０とＹドライバ１３０のそれぞれを制御する。
２．磁気メモリ素子７０の膜構成及び材料
本発明は、上述のような電流誘起磁壁移動型の磁気メモリ素子７０に適用される。その磁気メモリ素子７０は、垂直磁気異方性を有するデータ記憶層（第１磁化自由層１０）を備えている。上述の非特許文献３によれば、そのような垂直磁気異方性を有するデータ記憶層を用いることにより、電流誘起磁壁移動に要する書き込み電流を低減することが可能である。
ここで、本願発明者は、次の点に着目した。電流誘起磁壁移動を実際に実現し、更に書き込み電流を低減するためには、第１磁化自由層１０の材質を適切に調整する必要がある。具体的には、飽和磁化が小さく、スピン分極率が大きな材料を用いることが好ましい。更に、そのような材料を用いて垂直磁化が実現されなくてはならない。言い換えれば、第１磁化自由層１０で垂直磁化が得られるような結晶配向を実現する必要がある。そのためには、第１磁化自由層１０が好適な結晶配向で成長できるような「下地層」を設けることが好ましい。
以下、本実施の形態に係る磁気メモリ素子７０の好適な膜構成及び材料を説明する。特に、第１磁化自由層１０、及びその第１磁化自由層１０を形成するために用いられる「下地層」に関して、好適な構成及び材料を説明する。
２−１．第１磁化自由層１０
上述の通り、第１磁化自由層１０において電流誘起磁壁移動を実現する必要がある。非特許文献４（A. Thiaville et al., Domain wall motion by spin-polarized current: a micromagnetic study, JOURNAL OF APPLIED PHYSICS, VOL. 95, NO. 11, pp.7049-7051, 2004.）によれば、電流誘起磁壁移動は、パラメータ：ｇμＢＰ／２ｅＭｓが大きいほど起こり易い。ここで、ｇはランデのｇ因子、μＢはボーア磁子、Ｐはスピン分極率、ｅは電子の素電荷、Ｍｓは飽和磁化である。ｇ、μＢ、ｅは物理定数であるので、書き込み電流を低減するためには、第１磁化自由層１０のスピン分極率Ｐを大きく、飽和磁化Ｍｓを小さくすることが有効であることが分かる。
飽和磁化の観点からは、Ｃｏ／Ｎｉ、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、ＣｏＦｅ／Ｎｉ、ＣｏＦｅ／Ｐｔ、ＣｏＦｅ／Ｐｄなどの遷移金属系の交互積層膜が、第１磁化自由層１０として有望である。これらの材料の飽和磁化は比較的小さいことが知られている。このような遷移金属系の積層膜をより一般化すると、第１磁化自由層１０は、第１の層と第２の層が積層された積層構造を有する。第１の層は、Ｆｅ、Ｃｏ、Ｎｉのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。第２の層は、Ｐｔ、Ｐｄ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。
また、上記積層膜の中でも特にＣｏ／Ｎｉはスピン分極率が高い。従って、第１磁化自由層１０としてはＣｏ／Ｎｉ積層膜が特に好適であると言える。実際に、本願発明者は、Ｃｏ／Ｎｉを用いることにより制御性の高い磁壁移動が実現されることを、実験を通して確認した。
ところで、上述のような第１磁化自由層１０の磁性材料は、ｆｃｃ構造を有し、且つ、（１１１）面が基板垂直方向に積層したｆｃｃ（１１１）配向結晶構造を有する。また、非特許文献５（G.H.O. Daalderop et al., Prediction and Confirmation of Perpendicular Magnetic Anisotropy in Co/Ni Multilayers, PHYSICAL REVIEW LETTERS, VOL. 68, NO. 5, pp.682-685, 1992.）によれば、上述のような積層膜の垂直磁気異方性は、それら膜の界面における界面磁気異方性によって発現する。従って、第１磁化自由層１０において良好な垂直磁気異方性を実現するためには、上述の磁性材料が良好なｆｃｃ（１１１）配向で成長できるような「下地層」を設けることが好ましい。
本実施の形態によれば、第１磁化自由層１０が良好なｆｃｃ（１１１）配向で成長でき、良好な垂直磁気異方性が実現されるような「下地層」が提供される。以下、主に「下地層」について詳しく説明する。
２−２．下地層１５
図７は、本実施の形態に係る下地層１５が適用された磁気メモリ素子７０の構成を示す側面図である。下地層１５は、第１磁化自由層１０の基板側に設けられている。そして、第１磁化自由層１０は、下地層１５を下地として用いることによって、下地層１５上に形成される。
本願発明者は、下地層１５の好適な構造及び材料を検討した。例として、本願発明者は、飽和磁化が小さくスピン分極率が高いＣｏ／Ｎｉ積層膜に着目し、そのＣｏ／Ｎｉ積層膜に対して好適な下地層１５の構造及び材料を検討した。その結果、下地層１５が図７に示されるような第１下地層１５Ａと第２下地層１５Ｂの積層構造を有するとき、Ｃｏ／Ｎｉ積層膜に関して好適な特性が得られることが見出された。
尚、第１下地層１５Ａ、第２下地層１５Ｂ、及び第１磁化自由層１０は、この順番で基板側から積層されている。すなわち、第１下地層１５Ａがまず形成される。次に、その第１下地層１５Ａを下地として用いることにより、第１下地層１５Ａ上に第２下地層１５Ｂが形成される。つまり、第２下地層１５Ｂは、第１下地層１５Ａと接触するように第１下地層１５Ａ上に形成される。続いて、その第２下地層１５Ｂを下地として用いることにより、垂直磁気異方性を有する第１磁化自由層１０が第２下地層１５Ｂ上に形成される。つまり、第１磁化自由層１０は、第２下地層１５Ｂと接触するように第２下地層１５Ｂ上に形成される。
第１下地層１５Ａは、第４〜第６族元素を含有する。つまり、第１下地層１５Ａは、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ等の第４〜第６族金属のいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。一方、第２下地層１５Ｂは、第９〜第１１族元素を含有する。つまり、第２下地層１５Ｂは、Ｃｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕ等のｆｃｃ構造を有する第９〜第１１族金属のいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する。尚、第１下地層１５Ａ及び第２下地層１５Ｂは、上に例示された材料の単体金属から構成される必要はなく、これらの間で形成される合金でも構わない。さらには適当な範囲でこれ以外の材料が含まれていても、本発明を実施することが可能である。適当な材料を添加することによって、より所望の特性が得られるように調整することも可能である。
このような第１下地層１５Ａと第２下地層１５Ｂの組み合わせが好ましい理由は、次の通りである。まず、第１下地層１５Ａとして用いられる第４〜第６族金属は、膜厚が薄い領域ではアモルファス状に成長し、その表面エネルギーが大きくなる。従って、そのような第１下地層１５Ａは、その上に成長する結晶の最稠密面（最低表面エネルギー面）配向を生み出すことができる。すなわち、第１下地層１５Ａの上に第２下地層１５Ｂとしてｆｃｃ構造を有する第９〜第１１族金属が成長するとき、最稠密面である（１１１）面配向が実現される。そのような第２下地層１５Ｂが、第１磁化自由層１０の結晶配向のテンプレートとして働く。結果として、第１磁化自由層１０においても良好なｆｃｃ（１１１）配向が実現される。
図８Ａ及び図８Ｂは、様々な下地層構成に対して測定されたＣｏ／Ｎｉ積層膜の磁化曲線を示している。図８Ａは、基板垂直方向の磁化曲線を示し、図８Ｂは、基板平行方向の磁化曲線を示している。基板としては、酸化膜付きＳｉ基板が用いられた。Ｃｏ、Ｎｉの膜厚はそれぞれ０．３ｎｍ、０．６ｎｍであり、積層回数は４回である。下地層構成として、Ｔａ（５ｎｍ）、Ｐｔ（２ｎｍ）、Ｔａ（５ｎｍ）／Ｐｔ（２ｎｍ）、及び下地層が無い場合の４通りが調べられた。図８Ａ及び図８Ｂから明らかなように、下地層がＴａ（５ｎｍ）／Ｐｔ（２ｎｍ）の場合にのみ、垂直磁化が実現されている。このことは、上述の第１下地層１５Ａと第２下地層１５Ｂの積層構造の有効性を表している。
尚、Ｃｏ、Ｎｉの膜厚がそれぞれ０．３ｎｍ、０．６ｎｍである場合が示されたが、これについては任意性がある。具体的には、Ｃｏ膜厚が０．１５ｎｍ以上０．５ｎｍ以下であり、Ｎｉ膜厚がＣｏ膜厚の１倍以上６倍以下であるときに、本実施の形態に係る下地層１５の積層構造が有効であることが確認された。
非特許文献６（F.J.A. den Broeder et al., Perpendicular Magnetic Anisotropy and Coercivity of Co/Ni Multilayers, IEEE TRANSACTIONS ON MAGNETICS, VOL. 28, NO. 5, pp.2760-2765, 1992.）には、単層の下地層を用いることにより、Ｃｏ／Ｎｉ積層膜において垂直磁化が得られることが示されている。具体的には、本実施の形態のような第１下地層１５Ａは設けられず、ＡｕあるいはＣｕの下地層だけが用いられる。但し、その下地層の膜厚は１０ｎｍ以上と非常に大きくする必要がある。つまり、第１下地層１５Ａが設けられなくても、第２下地層１５Ｂが十分に厚ければ、Ｃｏ／Ｎｉ積層膜において垂直磁化を実現できる可能性がある。しかしながら、下地層が厚くなるにつれ、その下地層の抵抗値は小さくなり、書き込み電流が下地層を流れ易くなる。つまり、書き込み電流のうち比較的多くが第１磁化自由層１０ではなく下地層を流れることになり、電流誘起磁壁移動に寄与しない分も含めて書き込み電流の総量が増大してしまう。このことは、書き込み電流の低減の観点から好ましくない。
以上に説明されたように、下地層１５が第１下地層１５Ａ（第４〜第６族元素）と第２下地層１５Ｂ（第９〜第１１族元素）の積層構造を有する場合、その上に成長するＣｏ／Ｎｉにおいて良好な垂直磁化が実現される。特に、下地層１５がＴａ（５ｎｍ）／Ｐｔ（２ｎｍ）の積層構造を有する場合に良好な垂直磁化が得られることが、実験を通して確認された。次に、このように良好な垂直磁化が実現され得る第１下地層１５Ａ及び第２下地層１５Ｂの「膜厚範囲」について検討する。
２−３．第１下地層１５Ａと第２下地層１５Ｂの膜厚の下限
膜厚の下限は、次の観点から決定される。その観点とは、第１下地層１５Ａと第２下地層１５Ｂがある程度厚くないと、第１磁化自由層１０の結晶配向がｆｃｃ（１１１）配向にならないということである。第１下地層１５Ａと第２下地層１５Ｂの膜厚の下限値は、第１磁化自由層１０において良好なｆｃｃ（１１１）配向が得られるように決定される。
本願発明者は、上述のＴａ（５ｎｍ）／Ｐｔ（２ｎｍ）の下地層１５を基準として用い、第１下地層１５ＡであるＴａ膜あるいは第２下地層１５ＢであるＰｔ膜の膜厚を様々に変えながら、Ｃｏ／Ｎｉ積層膜の磁化曲線を測定した。その他の実験条件は、既出の図８Ａ及び図８Ｂの場合と同じである。
まず、第１下地層１５ＡであるＴａ膜の膜厚の下限について検討する。図９Ａ及び図９Ｂは、様々なＴａ膜厚に対して測定されたＣｏ／Ｎｉ積層膜の磁化曲線を示している。図９Ａは、基板垂直方向の磁化曲線を示し、図９Ｂは、基板平行方向の磁化曲線を示している。Ｔａ膜厚は、０ｎｍ、１ｎｍ、３ｎｍ、及び５ｎｍの４通りに設計された。図から明らかなように、Ｔａ膜厚が３ｎｍあるいは５ｎｍの場合、良好な垂直磁化が実現されている。Ｔａ膜厚が１ｎｍの場合、図９Ｂからは、磁化曲線が飽和する磁化が３ｎｍ、５ｎｍの場合と比べて小さくなっており、垂直磁気異方性はそれらの場合と比べると小さくなっていることがうかがえる。しかしながら、図９Ａから明らかなように、Ｔａ膜厚が１ｎｍの場合でも良好な垂直磁化が実現されていることが分かる。従って、Ｔａ膜厚の下限値は、およそ１ｎｍである。Ｔａ以外の第４〜第６族元素が用いられる場合でも、Ｔａの場合と同等の効果が得られることから、下限値もほぼ同等になると予測される。従って、第１下地層１５Ａの膜厚の下限値はおよそ１ｎｍであると言える。
次に、第２下地層１５ＢであるＰｔ膜の膜厚の下限について検討する。図１０Ａ及び図１０Ｂは、様々なＰｔ膜厚に対して測定されたＣｏ／Ｎｉ積層膜の磁化曲線を示している。図１０Ａは、基板垂直方向の磁化曲線を示し、図１０Ｂは、基板平行方向の磁化曲線を示している。Ｐｔ膜厚は、０ｎｍ、０．５ｎｍ、１ｎｍ、１．５ｎｍ、及び２ｎｍの５通りに設計された。図から明らかなように、Ｐｔ膜厚が１．５ｎｍ以上の場合に、良好な垂直磁化が実現されている。その一方、Ｐｔ膜厚が１ｎｍ以下の場合には、垂直磁化は実現していない。詳細な検討の結果、Ｐｔ膜厚が１．１ｎｍ以上のときにＣｏ／Ｎｉ積層膜において良好な垂直磁化が実現されることが判明した。従って、Ｐｔ膜厚の下限値は、およそ１．１ｎｍである。尚、この結果は、第２下地層１５Ｂの材料としてＰｄが用いられた場合にも再現された。その他の第９〜第１１族元素が用いられる場合でも、同等の効果が得られることから、下限値もほぼ同等になると予測される。従って、第２下地層１５Ｂの膜厚の下限値はおよそ１．１ｎｍであると言える。
２−４．第１下地層１５Ａと第２下地層１５Ｂの膜厚の上限
膜厚の上限は、望ましい書き込み電流の大きさの観点から決定される。上述の通り、下地層１５は第１磁化自由層１０と隣接している。そのため、本来第１磁化自由層１０における電流誘起磁壁移動に寄与すべき書き込み電流が、分流され、下地層１５にも流れる。下地層１５に流れる書き込み電流の量は、第１磁化自由層１０と下地層１５との間の抵抗値の比率に依存する。下地層１５が厚くなるにつれ、その下地層１５の抵抗値は相対的に小さくなるため、書き込み電流が下地層１５を流れ易くなる。つまり、書き込み電流のうち比較的多くが第１磁化自由層１０ではなく下地層１５を流れることになり、電流誘起磁壁移動に寄与しない分も含めて書き込み電流の総量が増大してしまう。このことは、書き込み電流の低減の観点から好ましくない。従って、下地層１５の膜厚の上限は、書き込み電流の総量が大きくなり過ぎないように決定される。
上述の非特許文献１によれば、書き込み電流を０．５ｍＡ以下へ低減することでセル面積が既存の混載ＳＲＡＭと同等になることが示されている。実際には、望ましい書き込み電流の大きさの１つの基準は、「０．２ｍＡ以下」である。これは、書き込み電流が０．２ｍＡ程度まで低減されると、非特許文献１で提案されている２Ｔ−１ＭＴＪのセル構成において最小レイアウトが可能となり、既存の揮発性メモリの代替と低コスト化が実現されるからである。
上述の非特許文献２では、電流誘起磁壁移動に必要な電流密度として１×１０８［Ａ／ｃｍ２］程度が報告されているが、例えばデータ記憶層の幅及び膜厚がそれぞれ１００ｎｍ及び１０ｎｍである場合、１ｍＡの書き込み電流が必要となる。これは、前述の好適な書き込み電流（＝０．２ｍＡ）を達成していない。
以上の通り、磁壁移動型ＭＲＡＭにおいて書き込み電流が０．２ｍＡ以下にまで低減されることは、応用上好ましい。本実施の形態では、第１下地層１５Ａと第２下地層１５Ｂの膜厚の上限は、書き込み電流が０．２ｍＡ以下となるように決定される。
図１１は、マイクロマグネティックシミュレーションにより得られた、垂直磁化膜を用いた磁壁移動型ＭＲＡＭにおける書き込み電流の計算結果を示している（非特許文献７：S. Fukami et al., Intrinsic threshold current density of domain wall motion in nano-strips with perpendicular magnetic anisotropy for use in low-write-current MRAMs, INTERNATIONAL MAGNETIC CONFERENCE, TECHNICAL DIGEST, Paper No. HH-11, 2008.を参照されたい）。図１１において、縦軸は書き込み電流Ｉｗｒｉｔｅ（ｍＡ）を示し、横軸は第１磁化自由層１０の幅ｗ（ｎｍ）を示している。また、図１１には、様々な「分流比」の場合の計算結果が示されている。ここで、分流比とは、書き込み電流の総量のうち第１磁化自由層１０を流れる量の比率を意味する。分流比が１の場合、全ての書き込み電流が第１磁化自由層１０を流れる。また、第１磁化自由層１０はＣｏ／Ｎｉ積層膜であり、その膜厚は３ｎｍに設定されている。
図１１には、分流比が１．０、０．８、０．６、及び０．４のそれぞれに設定された場合の、書き込み電流の総量（換算値）が示されている。ここで、９０ｎｍ世代（ｗ＝９０ｎｍ）において書き込み電流が０．２ｍＡ以下になるという条件を考える。図１１から、分流比が０．６以上の場合にその条件が満たされ、分流比が０．４になるとその条件が満たされないことが分かる。従って、Ｃｏ／Ｎｉへの分流比が０．６以上になるという条件の下で、第１下地層１５Ａと第２下地層１５Ｂの膜厚の上限が決定される。
尚、ここで仮定した素子構造（幅ｗ＝９０ｎｍ、Ｃｏ／Ｎｉ膜厚＝３ｎｍ）の場合に磁壁の熱安定性が必要値程度となることが、同じくマイクロマグネティックシミュレーションからわかっている。幅ｗがそれより狭い場合には、分流比が０．６より小さくても、書き込み電流を０．２ｍＡ以下へ低減することは可能である。しかしながら、この場合には熱安定性の要件が満たされなくなるため、Ｃｏ／Ｎｉ膜厚をより大きくするなりして熱安定性を保証する必要が生ずる。よって、実際には書き込み電流はさほど低減されない。一方、幅ｗがそれより広い場合には、分流比が０．６であっても、書き込み電流は０．２ｍＡ以上となる。しかしながら、この場合には熱安定性が過剰になるため、Ｃｏ／Ｎｉ膜厚をより小さくするなどして書き込み電流を低減することができる。このようなことから、上述の素子構造（幅ｗ＝９０ｎｍ、Ｃｏ／Ｎｉ膜厚＝３ｎｍ）の場合に得られた分流比の制約は、素子構造が多少変わっても有効であると考えることができる。
次に、第１下地層１５Ａ（Ｔａ膜）、第２下地層１５Ｂ（Ｐｔ膜）、及び第１磁化自由層（Ｃｏ／Ｎｉ積層膜）からなる積層構造における、各層へ書き込み電流の分流比を考える。各層に関する分流比は、Ｔａ膜、Ｐｔ膜、及びＣｏ／Ｎｉ積層膜のそれぞれのシート抵抗の測定結果に基づいて算出された。それぞれの層の分流比の和は１となる。
図１２は、各層の分流比のＴａ膜厚依存性の計算結果を示している。縦軸は分流比を示し、横軸はＴａ膜厚を示している。ここで、Ｐｔ膜厚は１．５ｎｍに固定され、Ｃｏ／Ｎｉ膜厚は３ｎｍに固定されている。Ｃｏ／Ｎｉに関する分流比が０．６以上になるという上述の条件を考えると、Ｔａ膜厚が５ｎｍ以下の場合にその条件が満たされることが分かる。従って、Ｔａ膜厚の上限値は５ｎｍである。実際には、後に述べるような第２下地層１５Ｂの高抵抗率化などの手法によって、Ｔａ膜厚を１０ｎｍ程度まで増加させても条件は満たされる。また、Ｔａ以外の第４〜第６族元素の場合、抵抗率が異なるため、膜厚の上限値は若干変わるが、概ね同等の範囲に収まる。従って、第１下地層１５Ａの膜厚の上限値はおよそ１０ｎｍであると言える。
図１３は、各層の分流比のＰｔ膜厚依存性の計算結果を示している。縦軸は分流比を示し、横軸はＰｔ膜厚を示している。ここで、Ｔａ膜厚は３ｎｍに固定され、Ｃｏ／Ｎｉ膜厚は３ｎｍに固定されている。Ｃｏ／Ｎｉに関する分流比が０．６以上になるという上述の条件を考えると、Ｐｔ膜厚が２ｎｍ以下の場合にその条件が満たされることが分かる。従って、Ｐｔ膜厚の上限値は２ｎｍである。また、Ｐｔ以外の第９〜第１１族元素の場合、抵抗率が異なるため、膜厚の上限値は若干変わるが、概ね同等の範囲に収まる。尚、第９〜第１１属元素の中ではＰｔの抵抗率は比較的大きいが、例えば合金化によってその抵抗率を１．５倍程度に増大させることができる。例えば、ＰｔとＰｄの合金の抵抗率は、純粋なＰｔやＰｄの場合と比べて大きくなり、好適である。このような高抵抗率化の手法により、第２下地層１５Ｂの膜厚を３ｎｍ程度まで増加させても上記条件は満たされる。従って、第２下地層１５Ｂの膜厚の上限値はおよそ３ｎｍであると言える。
図１４は、各層の分流比のＣｏ／Ｎｉ膜厚依存性の計算結果を示している。Ｃｏ／Ｎｉ膜厚が小さくなると、Ｃｏ／Ｎｉ膜の抵抗値が相対的に増大するため、Ｃｏ／Ｎｉの分流比は小さくなる。しかし、その場合には書き込み電流自体も小さくなるので（つまり図１１中の曲線が下方向に移動するので）、許される分流比の下限も小さくなる。このことからも、「幅＝９０ｎｍ、膜厚＝３ｎｍの場合に分流比が０．６以上」という目安は概ね妥当であるということができる。
２−５．補足
これまでは、例として、第１磁化自由層１０の材料がＣｏ／Ｎｉである場合が説明された。第１磁化自由層１０の材料が他のもの（Ｃｏ／Ｐｄ、Ｃｏ／Ｐｔ、ＣｏＦｅ／Ｐｔ、ＣｏＦｅ／Ｐｄなど）である場合でも、本発明は実施可能である。それらの材料の抵抗率はＣｏ／Ｎｉの抵抗率とおおよそ同等であるため、上述の下地層材料及びその膜厚範囲は同様に適用され、それにより好ましい特性が得られる。
３．効果
以上に説明されたように、本実施の形態によれば、電流誘起磁壁移動を利用した磁気メモリにおいて、垂直磁気異方性を有する第１磁化自由層１０（データ記憶層）を好適に実現することが可能となる。それにより、書き込み電流が低減される。特に、第１磁化自由層１０及び下地層１５の材料や膜厚を適切に選択することによって、書き込み電流を０．２ｍＡ以下にまで低減することが可能となる。書き込み電流が０．２ｍＡ以下にまで低減された磁気メモリは、既存のメモリの代替となり得る。
４．変形例
本発明が適用され得る磁気メモリ素子７０の形態は、図１Ａ〜図１Ｃで示されたものに限られない。本発明は、以下に説明されるような形態の磁気メモリ素子７０にも適用することができる。
４−１．第１の変形例
図１５Ａ〜図１５Ｃは、磁気メモリ素子７０の第１の変形例を示している。図１５Ａは斜視図であり、図１５Ｂは平面図であり、図１５Ｃは側面図である。第１の変形例は、第１磁化自由層１０（データ記憶層）に格納されたデータを読み出すための読み出し機構に関する。具体的には、上述の第１非磁性層２０と第１磁化固定層３０の代わりに、第２磁化自由層２１０、第２非磁性層２２０及び第２磁化固定層２３０からなるＭＴＪが読み出し機構として設けられる。
より詳細には、第２磁化自由層２１０及び第２磁化固定層２３０は、面内磁気異方性を有する強磁性体で形成される。第２磁化自由層２１０の磁化方向は可変であり、第２磁化固定層２３０の磁化方向は実質的に一方向に固定されている。また、第２磁化自由層２１０の磁気異方性の方向は、面内方向において任意である。第２非磁性層２２０は、非磁性体で形成され、第２磁化自由層２１０と第２磁化固定層２３０の間に挟まれている。これら第２磁化自由層２１０、第２非磁性層２２０及び第２磁化固定層２３０により、第１磁化自由層１０から物理的に独立した１つのＭＴＪが構成される。そのＭＴＪは、コンタクト層２４０を介して第１磁化自由層１０に電気的に接続されていてもよい。尚、第２磁化自由層２１０及び第２磁化固定層２３０の材料としてはＣｏ−Ｆｅ−Ｂが例示され、第２非磁性層２２０の材料としてはＭｇ−Ｏが例示される。そのような材料を用いることにより、非常に大きなＭＲ比が得られることが知られている。
ＭＴＪの第２磁化自由層２１０は、第１磁化自由層１０の磁化自由領域１２と磁気的に結合している。すなわち、磁化自由領域１２の磁化状態は、第２磁化自由層２１０の磁化状態に影響を及ぼす。更に、図１５Ｂに示されるように、ｘ−ｙ面内において第２磁化自由層２１０の重心は磁化自由領域１２の重心からずれている。このずれ方向は、以下「第１の方向」と参照される。図１５Ｂの例において、第１の方向は−ｙ方向である。但し、この第１の方向は任意であり、＋ｙ方向であってもよく、また、ｘ成分を含んでいてもよい。
また、図１５Ａ〜図１５Ｃの例において、ＭＴＪは第１磁化自由層１０の下側（−ｚ軸方向）に配置されている。但し、ＭＴＪの位置は任意であり、第１磁化自由層１０の上側であっても構わない。重要なことは、第２磁化自由層２１０が磁化自由領域１２と磁気的に結合しており、且つ、第２磁化自由層２１０の重心が磁化自由領域１２の重心からｘ−ｙ面内の第１の方向にずれていることである。
図１６Ａ及び図１６Ｂは、図１５Ａ〜図１５Ｃで示された磁気メモリ素子７０が取り得る２つのメモリ状態を示している。ここでは、第２磁化固定層２３０の磁化方向は−ｙ方向に固定されている。
図１６Ａにおいて、第１磁化自由層１０の磁化自由領域１２の磁化方向は−ｚ方向である。この場合、磁化自由領域１２と第２磁化自由層２１０との間の磁気的結合により、第２磁化自由層２１０の磁化方向は−ｙ方向の成分を有することになる。それは、第２磁化自由層２１０が磁化自由領域１２の下側に配置され、且つ、第２磁化自由層２１０の重心が磁化自由領域１２の重心から−ｙ方向にずれているからである。この場合、ＭＴＪの抵抗値は比較的小さくなる。このような磁化状態は、例えばデータ“０”のメモリ状態に対応付けられる。
一方、図１６Ｂにおいて、第１磁化自由層１０の磁化自由領域１２の磁化方向は＋ｚ方向である。この場合、磁化自由領域１２と第２磁化自由層２１０との間の磁気的結合により、第２磁化自由層２１０の磁化方向は＋ｙ方向の成分を有することになる。従って、ＭＴＪの抵抗値は比較的大きくなる。このような磁化状態は、例えばデータ“１”のメモリ状態に対応付けられる。
このように、データ記憶層としての第１磁化自由層１０の垂直磁化状態は、磁気的結合を介して、第２磁化自由層２１０の面内磁化状態に反映される。データ書き込みにより磁化自由領域１２の磁化方向が反転すると、それに応じて第２磁化自由層２１０の磁化方向も変化し、ＭＴＪの抵抗値が変化する。従って、そのＭＴＪの抵抗値に基づいて、第１磁化自由層１０に記録されているデータを検出することが可能である。その意味で、このＭＴＪが読み出し機構としての役割を果たす。
尚、第２磁化固定層２３０の磁化固定方向は、−ｙ方向に限られず任意であるが、上述の第１の方向に平行あるいは反平行であることが望ましい。それは、磁化自由領域１２からの漏れ磁束が、第２磁化自由層２１０の位置において第１の方向に平行あるいは反平行な成分を有するからである。これは、その漏れ磁束に影響される第２磁化自由層２１０の磁化変動成分が、第１の方向に平行あるいは反平行となることを意味する。従って、第２磁化固定層２３０の磁化固定方向が第１の方向に平行あるいは反平行である場合に、２つのメモリ状態間のＭＴＪ抵抗値の差が最も顕著となる。
以上に説明されたように、第１の変形例によれば、読み出し機構としてのＭＴＪが、データ記憶層としての第１磁化自由層１０から物理的に独立して設けられる。従って、読み出し特性に寄与する読み出し機構と書き込み特性に寄与するデータ記憶層とを、互いに独立して設計することができる。例えば、高いＭＲ比が得られるように面内磁化膜でＭＴＪを設計し、書き込み電流が小さくなるように垂直磁化膜で第１磁化自由層１０を設計することができる。読み出し特性と書き込み特性をそれぞれ別個に最適化することができ、好適である。
４−２．第２の変形例
第１磁化自由層１０は、磁化方向が互いに反平行に固定された第１磁化固定領域１１ａと第２磁化固定領域１１ｂを含んでいる。そのような反平行な磁化固定を実現するために、第１磁化固定領域１１ａ及び／あるいは第２磁化固定領域１１ｂに隣接して、補助磁性層４０が設けられてもよい。
例えば、既出の図１５Ａ〜図１５Ｃ、図１６Ａ及び図１６Ｂに示されるように、一方の第１磁化固定領域１１ａに隣接して補助磁性層４０が設けられる。あるいは、図１７Ａ及び図１７Ｃに示されるように、第１磁化固定領域１１ａと第２磁化固定領域１１ｂのそれぞれに対して、２つの補助磁性層４０ａ、４０ｂが設けられてもよい。この場合、２つの補助磁性層４０ａ、４０ｂの材料は、同じであっても異なっていてもよい。また、図１７Ａ及び図１７Ｂに示されるように、補助磁性層４０は、第１磁化自由層１０に対して上方に設けられてもよい。あるいは、図１７Ｃ及び図１７Ｄに示されるように、補助磁性層４０は、第１磁化自由層１０に対して下方に設けられてもよい。図１７Ｃ及び図１７Ｄの場合、補助磁性層４０は、第１磁化自由層１０と直接接触しないが、静磁結合などの磁気結合によって磁化固定領域１１の磁化方向を所望の方向に固定するができる。
４−３．第３の変形例
本発明の適用範囲は、図５や図６で示されたような回路構成を有するＭＲＡＭに限られない。例えば、本発明は、大容量のメモリデバイスとして特許文献２（米国特許第６，８３４，００５）で提案されているレーストラックメモリに適用することも可能である。レーストラックメモリでは、メモリ領域がトラック状に連続的に設けられている。所望のビットに格納されたデータを読み出す際には、当該トラックに電流を導入することによって所望のビットを読み出し領域まで移動させる。この読み出し過程では、電流誘起磁壁移動が用いられる。従って、本発明に係る膜構成を適用することによって、レーストラックメモリにおける読み出し時の消費電力を低減することができる。
以上に説明された実施の形態及び変形例は、矛盾しない限りにおいて互いに組み合わせることができる。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
本出願は、２００８年９月２日に出願された日本国特許出願２００８−２２４５８５を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (14)

  1. 第１下地層と、
    前記第１下地層と接触するように前記第１下地層上に形成された第２下地層と、
    前記第２下地層と接触するように前記第２下地層上に形成されたデータ記憶層と
    を備え、
    前記データ記憶層は、垂直磁気異方性を有する強磁性体で形成され、ｆｃｃ（１１１）配向結晶構造を有し、
    前記データ記憶層の磁化状態は、電流誘起磁壁移動により変化し、
    前記データ記憶層は、第１の層と第２の層が積層された積層構造を有し、
    前記第１の層は、Ｆｅ、Ｃｏ、Ｎｉのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有し、
    前記第２の層は、Ｐｔ、Ｐｄ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する
    磁気メモリ。
  2. 請求項１に記載の磁気メモリであって、
    前記第１の層は、Ｃｏを含有し、
    前記第２の層は、Ｎｉを含有する
    磁気メモリ。
  3. 請求項２に記載の磁気メモリであって、
    前記第１の層の膜厚は、０．１５ｎｍ以上０．５ｎｍ以下であり、
    前記第２の層の膜厚は、前記第１の層の膜厚の１倍以上６倍以下である
    磁気メモリ。
  4. 請求項１乃至３のいずれか一項に記載の磁気メモリであって、
    前記第１下地層は、第４〜第６族元素を含有し、
    前記第２下地層は、第９〜第１１族元素を含有する
    磁気メモリ。
  5. 請求項１乃至４のいずれか一項に記載の磁気メモリであって、
    前記第１下地層は、Ｔｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する
    磁気メモリ。
  6. 請求項５に記載の磁気メモリであって、
    前記第１下地層は、少なくともＴａを含有する
    磁気メモリ。
  7. 請求項１乃至６のいずれか一項に記載の磁気メモリであって、
    前記第２下地層は、Ｃｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する
    磁気メモリ。
  8. 請求項７に記載の磁気メモリであって、
    前記第２下地層は、Ｐｔ、Ｐｄのうち少なくとも一方の材料を含有する
    磁気メモリ。
  9. 請求項４乃至８のいずれか一項に記載の磁気メモリであって、
    前記第１下地層の膜厚は、１ｎｍ以上１０ｎｍ以下である
    磁気メモリ。
  10. 請求項４乃至９のいずれか一項に記載の磁気メモリであって、
    前記第２下地層の膜厚は、１．１ｎｍ以上３ｎｍ以下である
    磁気メモリ。
  11. 電流誘起磁壁移動型の磁気メモリの製造方法であって、
    第１下地層を形成する工程と、
    前記第１下地層を下地として用いることにより、前記第１下地層上に第２下地層を形成する工程と、
    前記第２下地層を下地として用いることにより、垂直磁気異方性を有する強磁性体でありｆｃｃ（１１１）配向結晶構造を有するデータ記憶層を前記第２下地層上に形成する工程とを含み、
    前記データ記憶層は、第１の層と第２の層が積層された積層構造を有し、
    前記第１の層は、Ｆｅ、Ｃｏ、Ｎｉのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有し、
    前記第２の層は、Ｐｔ、Ｐｄ、Ａｕ、Ａｇ、Ｎｉ、Ｃｕのいずれか、またはこれらの群から選択される複数の材料からなる合金を含有する
    磁気メモリの製造方法。
  12. 請求項１１に記載の磁気メモリの製造方法であって、
    前記第１の層は、Ｃｏを含有し、
    前記第２の層は、Ｎｉを含有する
    磁気メモリの製造方法。
  13. 請求項１２に記載の磁気メモリの製造方法であって、
    前記第１の層の膜厚は、０．１５ｎｍ以上０．５ｎｍ以下であり、
    前記第２の層の膜厚は、前記第１の層の膜厚の１倍以上６倍以下である
    磁気メモリの製造方法。
  14. 請求項１１乃至１３のいずれか一項に記載の磁気メモリの製造方法であって、
    前記第１下地層は、第４〜第６族元素を含有し、
    前記第２下地層は、第９〜第１１族元素を含有する
    磁気メモリの製造方法。
JP2010527743A 2008-09-02 2009-08-13 磁気メモリ及びその製造方法 Active JP5532436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010527743A JP5532436B2 (ja) 2008-09-02 2009-08-13 磁気メモリ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008224585 2008-09-02
JP2008224585 2008-09-02
JP2010527743A JP5532436B2 (ja) 2008-09-02 2009-08-13 磁気メモリ及びその製造方法
PCT/JP2009/064299 WO2010026861A1 (ja) 2008-09-02 2009-08-13 磁気メモリ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010026861A1 JPWO2010026861A1 (ja) 2012-02-02
JP5532436B2 true JP5532436B2 (ja) 2014-06-25

Family

ID=41797033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010527743A Active JP5532436B2 (ja) 2008-09-02 2009-08-13 磁気メモリ及びその製造方法

Country Status (3)

Country Link
US (1) US8787076B2 (ja)
JP (1) JP5532436B2 (ja)
WO (1) WO2010026861A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118461A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 磁気メモリ
JP5545532B2 (ja) * 2010-03-26 2014-07-09 日本電気株式会社 磁気メモリ及びその製造方法
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5775773B2 (ja) * 2011-09-22 2015-09-09 ルネサスエレクトロニクス株式会社 磁気メモリ
US9208845B2 (en) * 2011-11-15 2015-12-08 Massachusetts Instiute Of Technology Low energy magnetic domain wall logic device
US8900884B2 (en) 2012-06-18 2014-12-02 Headway Technologies, Inc. MTJ element for STT MRAM
US20140003118A1 (en) 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
US8638601B1 (en) * 2012-07-06 2014-01-28 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having magnetic multilayers with engineered interfaces
US8687415B2 (en) * 2012-07-06 2014-04-01 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having artificial antiferromagnetically coupled multilayers with engineered interfaces
US8923039B2 (en) 2012-11-06 2014-12-30 International Business Machines Corporation Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
US9123421B2 (en) * 2013-01-21 2015-09-01 International Business Machines Corporation Racetrack memory cells with a vertical nanowire storage element
WO2015068509A1 (ja) 2013-11-06 2015-05-14 日本電気株式会社 磁気抵抗効果素子、磁気メモリ、及び磁気記憶方法
JP2015138863A (ja) 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置
JP7098914B2 (ja) * 2017-11-14 2022-07-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004022138A (ja) * 2002-06-19 2004-01-22 Fuji Electric Holdings Co Ltd 垂直磁気記録媒体及びその製造方法
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
JP2007273561A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847510B2 (en) * 2002-09-27 2005-01-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel junction device with bottom free layer and improved underlayer
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US6953629B2 (en) * 2003-06-30 2005-10-11 Imation Corp. NiCr and NiFeCr seed layers for perpendicular magnetic recording media
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
JP4413603B2 (ja) 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JPWO2005069368A1 (ja) * 2004-01-15 2007-12-27 独立行政法人科学技術振興機構 電流注入磁壁移動素子
JP2006073930A (ja) 2004-09-06 2006-03-16 Canon Inc 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP5338666B2 (ja) * 2007-08-03 2013-11-13 日本電気株式会社 磁壁ランダムアクセスメモリ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004022138A (ja) * 2002-06-19 2004-01-22 Fuji Electric Holdings Co Ltd 垂直磁気記録媒体及びその製造方法
JP2007201059A (ja) * 2006-01-25 2007-08-09 Toshiba Corp 磁気素子、磁気記録装置及び書き込み方法
JP2007273561A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013048494; Ｇ．　Ｈ．　Ｏ．　Ｄａａｌｄｅｒｏｐ，　Ｐ．　Ｊ．　Ｋｅｌｌｙ，　ａｎｄ　Ｆ．　Ｊ．　Ａ．　ｄｅｎ　Ｂｒｏｅｄｅｒ: 'Ｐｒｅｄｉｃｔｉｏｎ　ａｎｄ　ｃｏｎｆｉｒｍａｔｉｏｎ　ｏｆ　ｐｅｒｐｅｎｄｉｃｕｌａｒ　ｍａｇｎｅｔｉｃ　ａｎｉｓｏｔｒｏｐｙ　ｉｎ　Ｃｏ／Ｎｉ　ｍｕｌｔｉｌａｙｅｒｓ' Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｌｅｔｔｅｒｓ Ｖｏｌｕｍｅ　６８，　Ｉｓｓｕｅ　５, 19920203, ＰＰ．　６８２-６８５, Ａｍｅｒｉｃａｎ　Ｐｈｙｓｉｃａｌ　Ｓｏｃｉｅｔｙ *

Also Published As

Publication number Publication date
JPWO2010026861A1 (ja) 2012-02-02
WO2010026861A1 (ja) 2010-03-11
US8787076B2 (en) 2014-07-22
US20110163402A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5532436B2 (ja) 磁気メモリ及びその製造方法
JP5062481B2 (ja) 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
JP6833810B2 (ja) 磁気メモリ
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR100579686B1 (ko) 자기 메모리 디바이스
JP5360599B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5382348B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5664556B2 (ja) 磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリ
JP2013118417A (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5370907B2 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US8994130B2 (en) Magnetic memory element and magnetic memory
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JP2007305629A (ja) スピン注入型磁化反転素子
JPWO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2008147488A (ja) 磁気抵抗効果素子及びｍｒａｍ
JP5299643B2 (ja) 磁気ランダムアクセスメモリ
JP2005310829A (ja) 磁気メモリ及びその記録方法
JP5754531B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
JP5545532B2 (ja) 磁気メモリ及びその製造方法
JP2004303801A (ja) 磁気メモリ及びその書き込み方法
KR102663631B1 (ko) 자기 메모리 장치
JP4720081B2 (ja) 磁気メモリ
WO2011118461A1 (ja) 磁気メモリ
JP3866110B2 (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140410

R150 Certificate of patent or registration of utility model

Ref document number: 5532436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150