JP2010080848A - 抵抗変化メモリ及びその製造方法 - Google Patents

Abstract

【課題】抵抗変化素子を微細化する。
【解決手段】抵抗変化メモリは、半導体基板上に形成され、段差部１４ａを有する層間絶縁膜１１と、段差部を含む層間絶縁膜上に形成された下部電極層１５と、下部電極層上に形成された固定層１６と、固定層上に形成された第１の絶縁膜１７と、第１の絶縁膜の一部上に形成された記録層１８と、記録層を覆い、第１の絶縁膜に接する第２の絶縁膜１９と、第２の絶縁膜上に形成された導電層２０と、導電層に接続された配線２３とを具備する。
【選択図】 図１

Description

本発明は、段差部上に形成された抵抗変化素子を有する抵抗変化メモリ及びその製造方法に関する。

抵抗変化メモリの一種として、磁気抵抗効果(ＴＭＲ：Tunneling Magnto Resitive)を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）がある。このＭＲＡＭの実用化に向けた研究は、世界中で盛んに行われている。現在、４Ｍビットと小規模ではあるが、ＭＲＡＭをチップとして量産・販売するところまで、その技術の応用化は進んできている（例えば、非特許文献１及び２参照。）。

このＭＲＡＭにおいて、大規模なメモリを実現する技術として期待されているのが、「スピン注入磁化反転」の動作原理を用いたスピン注入型ＭＲＡＭである。

しかし、従来のスピン注入型ＭＲＡＭでは、ＭＴＪ（Magnetic tunnel Junction）素子のサイズはリソグラフィ及びエッチングという通常の微細加工プロセスの限界によって既定される。従って、スピン注入型ＭＲＡＭとして素子の特性を十分に引き出せるだけの微細加工が難しい。
ISSCC2000 Technical Digest p.128 "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell" M.Durlam et al., "A 0.18um 4Mb Toggling MRAM", IEDM 2003 Proceedings,34.6,Dec.2003

本発明は、抵抗変化素子を微細化することが可能な抵抗変化メモリ及びその製造方法を提供する。

本発明の第１の視点による抵抗変化メモリは、半導体基板上に形成され、段差部を有する層間絶縁膜と、前記段差部を含む前記層間絶縁膜上に形成された下部電極層と、前記下部電極層上に形成された固定層と、前記固定層上に形成された第１の絶縁膜と、前記第１の絶縁膜の一部上に形成された記録層と、前記記録層を覆い、前記第１の絶縁膜に接する第２の絶縁膜と、前記第２の絶縁膜上に形成された導電層と、前記導電層に接続された配線とを具備する。

本発明の第２の視点による抵抗変化メモリは、半導体基板上に形成され、段差部を有する層間絶縁膜と、前記段差部を含む前記層間絶縁膜上に形成された下部電極層と、前記下部電極層上に形成された固定層と、前記固定層上に形成された第１の絶縁膜と、前記第１の絶縁膜の一部上に形成された記録層と、前記記録層を覆い、前記第１の絶縁膜に接する第２の絶縁膜と、前記第２の絶縁膜の側面上に形成された第３の絶縁膜と、前記第２の絶縁膜を介して前記記録層に接続された配線とを具備する。

本発明の第３の視点による抵抗変化メモリの製造方法は、半導体基板上に段差部を有する第１の層間絶縁膜を形成する工程と、前記段差部上に下部電極層を形成する工程と、前記下部電極層上に固定層、第１の絶縁膜及び記録層を順に積層する工程と、熱処理により前記段差部に前記記録層を凝集させる工程と、前記記録層及び前記第１の絶縁膜上に第２の絶縁膜及び導電層を順に積層する工程と、前記第２の絶縁膜及び前記導電層を前記段差部に残るように加工する工程と、前記第１の絶縁膜、前記固定層及び前記下部電極層を前記段差部に残るように加工し、抵抗変化素子を形成する工程と、前記抵抗変化素子を覆う第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜を平坦化し、前記導電層を露出させる工程と、前記導電層の露出した上面上に配線を形成する工程とを具備する。

本発明の第４の視点による抵抗変化メモリの製造方法は、半導体基板上に段差部を有する第１の層間絶縁膜を形成する工程と、前記段差部上に下部電極層を形成する工程と、前記下部電極層上に固定層、第１の絶縁膜及び記録層を順に積層する工程と、熱処理により前記段差部に前記記録層を凝集させる工程と、前記記録層及び前記第１の絶縁膜上に第２及び第３の絶縁膜を順に積層する工程と、前記第２及び第３の絶縁膜を前記段差部に残るように加工する工程と、前記第１の絶縁膜、前記固定層及び前記下部電極層を前記段差部に残るように加工し、抵抗変化素子を形成する工程と、前記抵抗変化素子を覆う第２の層間絶縁膜を形成する工程と、前記第２の層間絶縁膜を平坦化し、前記第２の絶縁膜又は前記記録層を露出させる工程と、前記第２の絶縁膜又は前記記録層の露出した上面上に配線を形成する工程とを具備する。

本発明によれば、抵抗変化素子を微細化することが可能な抵抗変化メモリ及びその製造方法を提供できる。

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［１］第１の実施形態
第１の実施形態は、セル毎に分離したＭＴＪ素子を凝集によって形成するに際し、ＭＴＪ素子の下地に凸型の段差部を形成する。

［１−１］構造
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの断面図及び平面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。

図１（ａ）及び（ｂ）に示すように、層間絶縁膜１１内にコンタクトプラグ１３が形成され、このコンタクトプラグ１３上に下部電極層１５が形成されている。下部電極層１５上にＭＴＪ素子ＭＴＪが形成され、このＭＴＪ素子ＭＴＪ上に絶縁性ギャップ層１９及び導電性キャップ層２０を介してビット線２３が形成されている。

ＭＴＪ素子ＭＴＪは、固定層１６と記録層１８と固定層１６及び記録層１８間に形成されたトンネル絶縁膜１７とを有している。固定層１６は、記録層１８より下方に位置し、記録層１８よりもコンタクトプラグ１３側に形成されている。

コンタクトプラグ１３の上面は層間絶縁膜１１の上面よりも突出している。これにより、凸型の段差部１４ａが形成されている。この段差部１４ａ上に積層された下部電極層１５、固定層１６及びトンネル絶縁膜１７は、段差部１４ａの形状に沿った凸型の形状になっている。具体的には、段差部１４ａの形状に沿って下部電極層１５の底面が窪み、この窪みに応じて下部電極層１５の上面が突出する。この下部電極層１５の上面の突出形状に沿って固定層１６の底面が窪み、この窪みに応じて固定層１６の上面が突出する。この固定層１６の上面の突出形状に沿ってトンネル絶縁膜１７の底面が窪み、この窪みに応じてトンネル絶縁膜１７の上面が突出する。これにより、記録層１８の底面は窪み部を有し、この窪み部にトンネル絶縁膜１７及び固定層１６が入り込んでいる。

記録層１８は、段差部１４ａを覆って形成されている。記録層１８の平面形状の面積は、コンタクトプラグ１３の平面形状の面積よりも大きく、下部電極層１５、固定層１６及びトンネル絶縁膜１７の平面形状の面積より小さい（図１（ｂ）参照）。下部電極層１５、固定層１６及びトンネル絶縁膜１７の平面形状は同じであり、下部電極層１５、固定層１６及びトンネル絶縁膜１７の側面は一致している。

絶縁性ギャップ層１９の中央部は記録層１８を覆っており、絶縁性ギャップ層１９の端部はトンネル絶縁膜１７と直接接している。導電性キャップ層２０は絶縁性ギャップ層１９上に形成されている。絶縁性ギャップ層１９及び導電性キャップ層２０の平面形状は同じであり、絶縁性ギャップ層１９及び導電性キャップ層２０の側面は一致している。絶縁性ギャップ層１９及び導電性キャップ層２０の平面形状の面積は、下部電極層１５、固定層１６及びトンネル絶縁膜１７の平面形状の面積より小さく、記録層１８の平面形状の面積よりも大きい。

記録層１８は、絶縁性ギャップ層１９及び導電性キャップ層２０を介してビット線２３に電気的に接続されている。ここで、絶縁性ギャップ層１９は絶縁層であるが、非常に薄く、トンネル抵抗が十分低く、近似的に導体とみなせるため、記録層１８及びビット線２３の電気的な接続における悪影響はほとんどない。

記録層１８と固定層１６との間に形成されたトンネル絶縁膜１７の厚さは、導電性キャップ層２０と固定層１６との間に形成された絶縁性ギャップ層１９及びトンネル絶縁膜１７の合計の厚さより薄い。これにより、ＭＴＪ素子ＭＴＪの端部に流れる電流は、中央部に流れる電流と比較して、無視できるほど小さくなるので、読み出し動作におけるＭＲ比の安定化を図ることができる。

絶縁性ギャップ層１９の材料は、トンネル絶縁膜１７の材料と同じであることが望ましいが、それ以外の材料であってもよい。絶縁性ギャップ層１９とトンネル絶縁膜１７は、その抵抗が絶縁膜厚に指数関数的に比例する材料が望ましい。固定層１６と記録層１８の間のＲＡ（Resistance Area Products［Ω・μｍ２］）は、固定層１６と導電性キャップ層２０の間のＲＡに対して、少なくとも１００分の１程度以下の値に制御できることが望ましい。

［１−２］製造方法
図２（ａ）及び（ｂ）乃至図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図２（ａ）及び（ｂ）に示すように、半導体基板（図示せず）上にスイッチング素子及び多層配線（図示せず）が形成される。次に、層間絶縁膜１１内にコンタクトホール１２が形成され、このコンタクトホール１２内及び層間絶縁膜１１上にメタル材が形成される。次に、ＣＭＰ（Chemical Mechanical Polish）等によりメタル材が平坦化され、スイッチング素子に電気的に接続するコンタクトプラグ１３が形成される。この際、コンタクトプラグ１３のメタル材よりも層間絶縁膜１１のエッチングレートが早くなるように制御され、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度突出させる。これにより、凸型の段差部１４ａが形成される。尚、この数１０ｎｍの段差は、単にＭＴＪパターンと同じリソグラフィマスクを用いて酸化膜をエッチバックして形成してもよい。

次に、コンタクトプラグ１３及び層間絶縁膜１１上に下部電極層１５が形成され、この下部電極層１５上にＭＴＪ材料層が形成される。具体的には、コンタクトプラグ１３及び層間絶縁膜１１上に数１０ｎｍの下部電極層１５及び固定層１６が形成され、この固定層１６上に１ｎｍ程度のトンネル絶縁膜１７が形成され、このトンネル絶縁膜１７上に数ｎｍの記録層１８が形成される。

次に、図３（ａ）及び（ｂ）に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ａが存在することで、この段差部１４ａを含む領域に記録層１８の凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ａ以外にも、記録層１８の凝集粒はランダムに形成される。この凝集の程度は、記録層１８の膜厚、アニール温度、雰囲気によって制御が可能である。

次に、図４（ａ）及び（ｂ）に示すように、記録層１８の凝集粒及びトンネル絶縁膜１７上に１ｎｍ程度以下の絶縁性ギャップ層１９が堆積され、この絶縁性ギャップ層１９上に数１０ｎｍ程度の導電性キャップ層２０が堆積される。次に、通常のフォトリソグラフィ工程によって、ＭＴＪ加工用のレジストパターン２１が導電性キャップ層２０上に形成される。

次に、図５（ａ）及び（ｂ）に示すように、通常のＲＩＥ（Reactive Ion Etching）などのエッチング工程を経て、レジストパターン２１が導電性キャップ層２０に転写される。この導電性キャップ層２０をマスクとし、イオンミリングなどの方法を用いて、絶縁性ギャップ層１９、コンタクトプラグ１３の上方領域以外に形成された記録層１８の凝集粒がエッチング除去される。その後、レジストパターン２１が除去される。

次に、図１（ａ）及び（ｂ）に示すように、通常のフォトリソグラフィ及びエッチング技術を用いて、トンネル絶縁膜１７、固定層１６及び下部電極層１５が、ビット毎に電気的に切り離されるように、下部電極用の所望のパターンに分離加工される。次に、全面に層間絶縁膜２２が堆積及び平坦化され、導電性キャップ層２０の一部が露出される。この導電性キャップ層２０と電気的にコンタクトするように、ビット線２３が形成される。このビット線２３は、例えば、バリアメタル／低抵抗材料／バリアメタルからなる積層構造である。その後、通常のリソグラフィ及びエッチング工程によってビット線２３が加工され、メモリセルが完成する。

尚、本実施形態において、導電性キャップ層２０の代わりに絶縁性ハードマスク層３０を用いた場合は、図６（ａ）及び（ｂ）に示すようになる。この場合、ＭＴＪ素子ＭＴＪの加工後に形成される層間絶縁膜２２がエッチバックされる際、絶縁性ハードマスク層３０もエッチバックし、絶縁性ハードマスク層３０の下にある絶縁性ギャップ層１９又は記録層１８の一部を露出させる。そして、絶縁性ギャップ層１９又は記録層１８の露出された一部がビット線２３に電気的に接触するように形成される。図６（ａ）及び（ｂ）の場合、絶縁性ギャップ層１９と絶縁性ハードマスク層３０は機能が重なるため、絶縁性ギャップ層１９を省略することが可能である。

また、本実施形態において、トンネル絶縁膜１７、固定層１６、下部電極層１５、絶縁性ギャップ層１９、導電性キャップ層２０は、一括加工により形成することも可能である。

［１−３］効果
上記第１の実施形態によれば、ＭＴＪ素子ＭＴＪの下地に凸型の段差部１４ａを設けることで、熱処理によって記録層１８を凝集した際に、この段差部１４ａに凝集粒が集まるようにする。これにより、セル毎に分離した記録層１８を形成することができる。このような方法を用いることによって、通常のフォトリソグラフィ技術の限界を超えた微細かつ高い結晶性を有するＭＴＪ素子ＭＴＪを、ビット毎に形成したい領域に制御性よく形成することができる。このため、より安定して低電流書き込み動作が可能なＭＲＡＭセル用のＭＴＪ素子ＭＴＪを提供することができる。

［２］第２の実施形態
上記第１の実施形態では、ＭＴＪ素子下の段差部が凸型であったのに対し、第２の実施形態では、ＭＴＪ素子下の段差部を凹型にする。尚、第２の実施形態において、第１の実施形態と同様の点については、説明を省略する。

［２−１］構造
図７（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの断面図及び平面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。

図７（ａ）及び（ｂ）に示すように、第２の実施形態において、第１の実施形態と異なる点は、コンタクトプラグ１３の上面が層間絶縁膜１１の上面よりも窪み、凹型の段差部１４ｂが形成されている点である。

具体的には、段差部１４ｂの形状に沿って下部電極層１５の底面が突出し、この突出に応じて下部電極層１５の上面が窪む。この下部電極層１５の上面の窪み形状に沿って固定層１６の底面が突出し、この突出に応じて固定層１６の上面が窪む。この固定層１６の上面の窪み形状に沿ってトンネル絶縁膜１７の底面が突出し、この突出に応じてトンネル絶縁膜１７の上面が窪む。これにより、記録層１８の底面は突出部を有し、この突出部がトンネル絶縁膜１７の上部内に入り込んでいる。

［２−２］製造方法
図８（ａ）及び（ｂ）乃至図１１（ａ）及び（ｂ）は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図及び平面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図８（ａ）及び（ｂ）に示すように、第１の実施形態と同様、層間絶縁膜１１内にコンタクトホール１２が形成され、このコンタクトホール１２内及び層間絶縁膜１１上にメタル材が形成される。次に、ＣＭＰ等によりメタル材が平坦化され、スイッチング素子に電気的に接続するコンタクトプラグ１３が形成される。この際、第２の実施形態では、層間絶縁膜１１よりもコンタクトプラグ１３のメタル材のエッチングレートが早くなるように制御され、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度窪ませる。これにより、凹型の段差部１４ｂが形成される。その後、コンタクトプラグ１３及び層間絶縁膜１１上に、下部電極層１５、固定層１６、トンネル絶縁膜１７、記録層１８が順に積層される。

次に、図９（ａ）及び（ｂ）に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ｂが存在することで、この段差部１４ｂを含む領域に記録層１８の凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ｂ以外にも、記録層１８の凝集粒はランダムに形成される。

その後は、第１の実施形態と同様の工程で、図１０（ａ）及び（ｂ）、図１１（ａ）及び（ｂ）の工程を経て、図７（ａ）及び（ｂ）に示すようなメモリセルが完成する。

尚、本実施形態において、導電性キャップ層２０の代わりに絶縁性ハードマスク層３０を用いた場合は、図１２（ａ）及び（ｂ）に示すようになる。この構造の詳細は、第１の実施形態と同様である。

［２−３］効果
上記第２の実施形態によれば、ＭＴＪ素子ＭＴＪの下地に凹型の段差部１４ｂを設けることで、記録層１８を凝集した際に、この段差部１４ｂに凝集粒が集まるようにする。これにより、第１の実施形態と同様の効果を得ることができる。

［３］第３の実施形態
第３の実施形態は、上記第１の実施形態と同様、凸型の段差部を形成する。但し、第３の実施形態は、上記第１の実施形態よりも、記録層に対してコンタクトプラグを大きくすることで、段差部を大きくする。尚、第３の実施形態において、第１の実施形態と同様の点については、説明を省略する。

［３−１］構造
図１３（ａ）及び（ｂ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの断面図及び平面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。

図１３（ａ）及び（ｂ）に示すように、第３の実施形態において、第１の実施形態と異なる点は、記録層１８の平面形状の面積がコンタクトプラグ１３の平面形状の面積よりも小さく、記録層１８が段差部１４ａの内側に形成されている点である。

具体的には、段差部１４ａの形状に沿って下部電極層１５の底面が窪み、この窪みに応じて下部電極層１５の上面が突出する。この下部電極層１５の上面の突出形状に沿って固定層１６の底面が窪み、この窪みに応じて固定層１６の上面が突出する。この固定層１６の上面の突出形状に沿ってトンネル絶縁膜１７の底面が窪み、この窪みに応じてトンネル絶縁膜１７の上面が突出する。このトンネル絶縁膜１７の突出した平面形状の面積はコンタクトプラグ１３の面積に応じて大きく、トンネル絶縁膜１７の平坦な上面上に記録層１８が形成される。このため、記録層１８の底面は平坦である。

［３−２］製造方法
図１４（ａ）及び（ｂ）乃至図１７（ａ）及び（ｂ）は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図及び平面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図１４（ａ）及び（ｂ）に示すように、層間絶縁膜１１内にコンタクトホール１２が形成される。この際、第１の実施形態よりも大きなコンタクトホール１２が形成される。その後、コンタクトホール１２内に、コンタクトプラグ１３が形成される。この際、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度突出させ、層間絶縁膜１１内に凸型の段差部１４ａが形成される。その後、コンタクトプラグ１３及び層間絶縁膜１１上に、下部電極層１５、固定層１６、トンネル絶縁膜１７、記録層１８が順に積層される。

次に、図１５（ａ）及び（ｂ）に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ａが存在することで、この段差部１４ａで切り離されるように粒の凝集が起こり、記録層１８の微細な凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ａ以外にも、記録層１８の凝集粒はランダムに形成される。

その後は、第１の実施形態と同様の工程で、図１６（ａ）及び（ｂ）、図１７（ａ）及び（ｂ）の工程を経て、図１３（ａ）及び（ｂ）に示すようなメモリセルが完成する。

尚、本実施形態において、導電性キャップ層２０の代わりに絶縁性ハードマスク層３０を用いた場合は、図１８（ａ）及び（ｂ）に示すようになる。この構造の詳細は、第１の実施形態と同様である。

［３−３］効果
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができるだけでなく、第１の実施形態よりも大きな段差部１４ａを形成することで、さらに制御性よく記録層１８の凝集粒を形成できる。このため、プロセスの安定性が増し、歩留まりが向上し、コスト低減が可能となる。

［４］第４の実施形態
第４の実施形態は、上記第２の実施形態と同様、凹型の段差部を形成する。但し、第４の実施形態は、上記第２の実施形態よりも、記録層に対してコンタクトプラグを大きくすることで、段差部を大きくする。尚、第４の実施形態において、第１及び第２の実施形態と同様の点については、説明を省略する。

［４−１］構造
図１９（ａ）及び（ｂ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの断面図及び平面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。

図１９（ａ）及び（ｂ）に示すように、第４の実施形態において、第２の実施形態と異なる点は、記録層１８の平面形状の面積がコンタクトプラグ１３の平面形状の面積よりも小さく、記録層１８が段差部１４ｂの内側に形成されている点である。

具体的には、段差部１４ｂの形状に沿って下部電極層１５の底面が突出し、この突出に応じて下部電極層１５の上面が窪む。この下部電極層１５の上面の窪み形状に沿って固定層１６の底面が突出し、この突出に応じて固定層１６の上面が窪む。この固定層１６の上面の窪み形状に沿ってトンネル絶縁膜１７の底面が突出し、この突出に応じてトンネル絶縁膜１７の上面が窪む。このトンネル絶縁膜１７の窪んだ平面形状の面積はコンタクトプラグ１３の面積に応じて大きく、トンネル絶縁膜１７の平坦な上面上に記録層１８が形成される。このため、記録層１８の底面は平坦である。

［４−２］製造方法
図２０（ａ）及び（ｂ）乃至図２３（ａ）及び（ｂ）は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図及び平面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図２０（ａ）及び（ｂ）に示すように、層間絶縁膜１１内にコンタクトホール１２が形成される。この際、第２の実施形態よりも大きなコンタクトホール１２が形成される。その後、コンタクトホール１２内に、コンタクトプラグ１３が形成される。この際、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度窪ませ、層間絶縁膜１１内に凹型の段差部１４ｂが形成される。その後、コンタクトプラグ１３及び層間絶縁膜１１上に、下部電極層１５、固定層１６、トンネル絶縁膜１７、記録層１８が順に積層される。

次に、図２１（ａ）及び（ｂ）に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ｂが存在することで、この段差部１４ｂで切り離されるように粒の凝集が起こり、記録層１８の微細な凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ｂ以外にも、記録層１８の凝集粒はランダムに形成される。

その後は、第１の実施形態と同様の工程で、図２２（ａ）及び（ｂ）、図２３（ａ）及び（ｂ）の工程を経て、図１９（ａ）及び（ｂ）に示すようなメモリセルが完成する。

尚、本実施形態において、導電性キャップ層２０の代わりに絶縁性ハードマスク層３０を用いた場合は、図２４（ａ）及び（ｂ）に示すようになる。この構造の詳細は、第１の実施形態と同様である。

［４−３］効果
上記第４の実施形態によれば、第２の実施形態と同様の効果を得ることができるだけでなく、第２の実施形態よりも大きな段差部１４ａを形成することで、さらに制御性よく記録層１８の凝集粒を形成できる。このため、プロセスの安定性が増し、歩留まりが向上し、コスト低減が可能となる。

［５］第５の実施形態
上記第１乃至第４の実施形態では、固定層が記録層より下に形成されたボトムピン構造であったのに対し、第５の実施形態では、固定層が記録層より上に形成されたトップピン構造を採用する。尚、第５の実施形態は、第３の実施形態と同様、凸型の突出部であって、コンタクトプラグが記録層よりも大きな例であるが、第１、第２の実施形態にも変更可能である。ここでは、上記各実施形態と同様の点については、説明を省略する。

［５−１］構造
図２５は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリについて説明する。

図２５に示すように、第５の実施形態において、第３の実施形態と異なる点は、固定層１６が記録層１８よりもビット線２３側に配置されている点である。

具体的には、コンタクトプラグ１３及び層間絶縁膜１１上に下部電極層１５が形成され、この下部電極層１５上に絶縁性ギャップ層１９が形成されている。この絶縁性ギャップ層１９上に記録層１８が形成され、この記録層１８を覆うようにトンネル絶縁膜１７が形成されている。このトンネル絶縁膜１７上に固定層１６が形成され、この固定層１６上にビット線２３が形成されている。

コンタクトプラグ１３の上面は層間絶縁膜１１の上面より突出し、凸型の段差部１４ａが形成されている。この段差部１４ａの形状に沿って下部電極層１５の底面が窪み、この窪みに応じて下部電極層１５の上面が突出する。この下部電極層１５の上面の突出形状に沿って絶縁性ギャップ層１９の底面が窪み、この窪みに応じて絶縁性ギャップ層１９の上面が突出する。この絶縁性ギャップ層１９の突出した平面形状の面積はコンタクトプラグ１３の面積に応じて大きく、絶縁性ギャップ層１９の平坦な上面上に記録層１８が形成される。このため、記録層１８の底面は平坦である。

記録層１８の平面形状の面積は、コンタクトプラグ１３の平面形状の面積よりも小さい。コンタクトプラグ１３の平面形状の面積は、固定層１６及びトンネル絶縁膜１７平面形状の面積よりも小さい。固定層１６及びトンネル絶縁膜１７の平面形状の面積は、下部電極層１５、絶縁性ギャップ層１９の面積よりも小さい。

下部電極層１５及び絶縁性ギャップ層１９の平面形状は同じであり、下部電極層１５及び絶縁性ギャップ層１９の側面は一致している。固定層１６及びトンネル絶縁膜１７の平面形状は同じであり、固定層１６及びトンネル絶縁膜１７の側面は一致している。

トンネル絶縁膜１７の中央部は記録層１８を覆っており、トンネル絶縁膜１７の端部は絶縁性ギャップ層１９と直接接している。記録層１８と固定層１６との間に形成されたトンネル絶縁膜１７の厚さは、下部電極層１５と固定層１６との間に形成された絶縁性ギャップ層１９及びトンネル絶縁膜１７の合計の厚さより薄い。これにより、ＭＴＪ素子ＭＴＪの端部に流れる電流は、中央部に流れる電流と比較して、無視できるほど小さくなるので、読み出し動作におけるＭＲ比の安定化を図ることができる。

［５−２］製造方法
図２６乃至図２９は、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図を示す。以下に、第５の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図２６に示すように、層間絶縁膜１１内にコンタクトホール１２が形成される。この際、第１の実施形態よりも大きなコンタクトホール１２が形成される。その後、コンタクトホール１２内に、コンタクトプラグ１３が形成される。この際、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度突出させ、層間絶縁膜１１内に凸型の段差部１４ａが形成される。尚、この数１０ｎｍの段差は、単にＭＴＪパターンと同じリソグラフィマスクを用いて酸化膜をエッチバックして形成してもよい。その後、コンタクトプラグ１３及び層間絶縁膜１１上に、下部電極層１５、絶縁性ギャップ層１９、記録層１８が順に積層される。

次に、図２７に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ａが存在することで、この段差部１４ａで切り離されるように粒の凝集が起こり、記録層１８の微細な凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ａ以外にも、記録層１８の凝集粒はランダムに形成される。

次に、図２８に示すように、記録層１８及び絶縁性ギャップ層１９上にトンネル絶縁膜１７、固定層１６が順に積層される。次に、通常のフォトリソグラフィ工程によって、ＭＴＪ加工用のレジストパターン２１が固定層１６上に形成される。

次に、図２９に示すように、通常のＲＩＥなどのエッチング工程を経て、レジストパターン２１をマスクとし、イオンミリングなどの方法を用いて、固定層１６及びトンネル絶縁膜１７が加工される。この際、コンタクトプラグ１３の上方領域以外に形成された記録層１８の凝集粒がエッチング除去される。その後、レジストパターン２１が除去される。

次に、図２５に示すように、通常のフォトリソグラフィ及びエッチング技術を用いて、下部電極層１５及び絶縁性ギャップ層１９が分離加工される。次に、全面に層間絶縁膜２２が堆積及び平坦化され、固定層１６の一部が露出される。この固定層１６と電気的にコンタクトするように、ビット線２３が形成される。このビット線２３は、例えば、バリアメタル／低抵抗材料／バリアメタルからなる積層構造である。その後、通常のリソグラフィ及びエッチング工程によってビット線２３が加工され、メモリセルが完成する。

尚、本実施形態における固定層１６は、固定層とこの固定層上に形成された上部電極層とで構成されてもよい。

また、本実施形態において、トンネル絶縁膜１７、固定層１６、下部電極層１５、絶縁性ギャップ層１９は、一括加工により形成することも可能である。

［５−３］効果
上記第５の実施形態によれば、上記第１及び第３の実施形態と同様の効果を得ることができる。

さらに、第５の実施形態では、固定層１６が記録層１８の上方に形成されたトップピン構造を採用している。このため、記録層１８の形成及び粒化プロセス時に固定層１６及びトンネル絶縁膜１７が存在しないため、より記録層１８の結晶化、性能向上に最適な熱工程を含むプロセスを選択することが可能となる。従って、より安定して低電流書き込み動作が可能なＭＲＡＭセル用のＭＴＪ素子ＭＴＪを提供することができる。

［６］第６の実施形態
上記第５の実施形態では、ＭＴＪ素子下の段差部が凸型であったのに対し、第６の実施形態では、ＭＴＪ素子下の段差部を凹型にする。尚、第６の実施形態において、第５の実施形態と同様の点については、説明を省略する。

［６−１］構造
図３０は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの断面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリについて説明する。

図３０に示すように、第６の実施形態において、第５の実施形態と異なる点は、コンタクトプラグ１３の上面が層間絶縁膜１１の上面よりも窪み、凹型の段差部１４ｂが形成されている点である。

具体的には、段差部１４ｂの形状に沿って下部電極層１５の底面が突出し、この突出に応じて下部電極層１５の上面が窪む。この下部電極層１５の上面の窪み形状に沿って絶縁性ギャップ層１９の底面が突出し、この突出に応じて絶縁性ギャップ層１９の上面が窪む。この絶縁性ギャップ層１９の窪んだ平面形状の面積はコンタクトプラグ１３の面積に応じて大きく、絶縁性ギャップ層１９の平坦な上面上に記録層１８が形成される。このため、記録層１８の底面は平坦である。

［６−２］製造方法
図３１乃至図３４は、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図を示す。以下に、第６の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。

まず、図３１に示すように、第１の実施形態と同様、層間絶縁膜１１内にコンタクトホール１２が形成され、このコンタクトホール１２内及び層間絶縁膜１１上にメタル材が形成される。次に、ＣＭＰ等によりメタル材が平坦化され、スイッチング素子に電気的に接続するコンタクトプラグ１３が形成される。この際、第６の実施形態では、層間絶縁膜１１よりもコンタクトプラグ１３のメタル材のエッチングレートが早くなるように制御され、コンタクトプラグ１３の上面を層間絶縁膜１１の上面よりも数１０ｎｍ程度窪ませる。これにより、凹型の段差部１４ｂが形成される。その後、コンタクトプラグ１３及び層間絶縁膜１１上に、下部電極層１５、絶縁性ギャップ層１９、記録層１８が順に積層される。

次に、図３２に示すように、例えば５００℃程度のアニールが行われる。これにより、数ｎｍの記録層１８が凝集される。この際、記録層１８の下地に段差部１４ｂが存在することで、この段差部１４ｂ内の領域に記録層１８の凝集粒が形成される。尚、コンタクトプラグ１３の段差部１４ｂ以外にも、記録層１８の凝集粒はランダムに形成される。

その後は、第５の実施形態と同様の工程で、図３３、図３４の工程を経て、図３０に示すようなメモリセルが完成する。

［６−３］効果
上記第６の実施形態によれば、ＭＴＪ素子ＭＴＪの下地に凹型の段差部１４ｂを設けることで、記録層１８を凝集した際に、この段差部１４ｂに凝集粒が集まるようにする。これにより、第５の実施形態と同様の効果を得ることができる。

［７］メモリセル
図３５を用いて、本発明の各実施形態に係る磁気ランダムアクセスメモリのメモリセルの構造について説明する。

図３５に示すように、半導体基板１にスイッチング素子となるトランジスタＴｒが形成されている。このトランジスタＴｒは、半導体基板１上にゲート絶縁膜（図示せず）を介して形成されたゲート電極２と、このゲート電極２の両側の半導体基板１内に形成されたソース／ドレイン拡散層３ａ、３ｂとを有する。ソース／ドレイン拡散層３ａには、コンタクト４ａ、４ｂ、４ｃ、１３、配線５ａ、５ｂ、５ｃ及び下部電極層１５を介して、ＭＴＪ素子ＭＴＪが接続されている。このＭＴＪ素子ＭＴＪは上部層４０を介してビット線２３に接続されている。ここで、上部層４０は、例えば、第１乃至第４の実施形態における絶縁性ギャップ層１９及び導電性キャップ層２０又は絶縁性ギャップ層１９及び絶縁性ハードマスク層３０に相当する。ソース／ドレイン拡散層３ｂには、コンタクト４ｄを介して、配線５ｄが接続されている。

尚、図３５では、コンタクト１３、下部電極層１５、ＭＴＪ素子ＭＴＪ、上部層４０の部分を概略的に図示するが、この部分は上記各実施形態の構造が適用される。

［８］ＭＴＪ素子の材料
上記各実施形態に係るＭＴＪ素子は、以下のような材料で構成される。

［８−１］面内磁化型
面内磁化型の１重トンネル接合構造又は２重トンネル接合構造のＭＴＪ素子は、例えば以下の材料を用いて形成される。

固定層１６及び記録層１８の材料には、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ_２，ＲＸＭｎＯ_３−ｙ（Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂなどの非磁性元素が多少含まれていてもよい。

固定層１６の一部を構成する反強磁性層の材料には、Ｆｅ−Ｍｎ，Ｐｔ−Ｍｎ，Ｐｔ−Ｃｒ−Ｍｎ，Ｎｉ−Ｍｎ，Ｉｒ−Ｍｎ，ＮｉＯ，Ｆｅ_２Ｏ_３などを用いることが好ましい。

トンネル絶縁膜１７の材料には、スピン注入用のＭＴＪ素子としてはコヒーレントトンネリング効果を有する酸化マグネシウム（ＭｇＯ）あるいはマグネシウム（Ｍｇ）と酸化マグネシウム（ＭｇＯ）を積層し、アニールなどによって形成したトンネルバリアを用いることが望ましい。これらの材料以外にも、Ａｌ_２Ｏ_３，ＳｉＯ_２，ＡｌＮ，Ｂｉ_２Ｏ_３，ＭｇＦ_２，ＣａＦ_２，ＳｒＴｉＯ_２，ＡｌＬａＯ３などの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。

［８−２］垂直磁化型
トンネル絶縁膜１７に関しては、面内磁化型磁気トンネル接合と同じである。

［Ａ］高い保磁力を持つ磁性材料は、１×１０^６ｅｒｇ／ｃｃ以上の高い磁気異方性エネルギー密度を持つ材料により構成される。

以下、その材料例について説明する。

（１）例１
「Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）のうちの少なくとも１つと、Ｃｒ（クロム）、Ｐｔ（白金）、Ｐｄ（パラジウム）のうちの少なくとも１つとを含む合金からなるもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、Ｃｏ（５０）Ｐｔ（５０）などがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金などがある。

（２）例２
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つもの」
例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子などがある。Ｃｏ／Ｐｔ人工格子を使用した場合及びＣｏ／Ｐｄ人工格子を使用した場合においては、抵抗変化率（ＭＲ比）は、約４０％、という大きな値を実現できる。

（３）例３
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどがある。

［Ｂ］記録層１８は、上述のような高い保磁力を持つ磁性材料から構成することもできるし、組成比の調整、不純物の添加、厚さの調整などを行って、上述のような高い保磁力を持つ磁性材料よりも磁気異方性エネルギー密度が小さい磁性材料から構成してもよい。

以下、その材料例について説明する。

（１）例１
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つと、Ｃｒ、Ｐｔ、Ｐｄのうちの少なくとも１つとを含む合金に、不純物を添加したもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、又は、Ｃｏ（５０）Ｐｔ（５０）に、Ｃｕ、Ｃｒ、Ａｇなどの不純物を加えて磁気異方性エネルギー密度を低下させたものなどがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、又は、ＣｏＣｒＮｂ合金について、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたものなどがある。

（２）例２
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つものであって、前者の元素若しくは合金からなる層の厚さ、又は、後者の元素若しくは合金からなる層の厚さを調整したもの」
Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金についての厚さの最適値と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金についての厚さの最適値とが存在し、厚さがこれら最適値から離れるに従い、磁気異方性エネルギー密度は、次第に低下する。

（３）例３
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金の組成比を調整したもの」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどのアモルファス合金の組成比を調整し、磁気異方性エネルギー密度を小さくしたものがある。

記録層１８として、例えば、Ｃｏ／Ｐｔ人工格子を用いる場合、ＣｏとＰｔの厚さを調節することにより、ＭＴＪ素子の保磁力を調節できる。

固定層１６として、例えば、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合、垂直磁気異方性を発生させるためには、ｆｃｔ（００１）面を配向させる必要がある。このため、結晶配向制御層として、数ｎｍ程度のＭｇＯからなる極薄下地層を用いることが好ましい。ＭｇＯの他にも、格子定数が０．２８ｎｍ、０．４０ｎｍ、０．５６ｎｍ程度のｆｃｃ構造、ｂｃｃ構造をもつ元素、化合物、例えば、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ、Ｆｅ等、あるいはそれらの合金等を用いることができる。ボトムピン構造の場合には、ヨーク材と固定層１６との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。トップピン構造の場合には、バリア層にｆｃｃ（１００）面が配向したＭｇＯを用いることが好ましい。この場合、ＭＲが劣化しない程度に上述した結晶配向制御層をさらに積層してもよい。

記録層１８として、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合にも同様にｆｃｔ（００１）面を配向させる必要がある。トップピン（ボトムフリー）構造の場合には、ヨーク材と固定層１６との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。ボトムピン（トップフリー）構造の場合には、バリア層にｆｃｃ（１００）面が配向したＭｇＯを用いることが好ましい。この場合、ＭＲが劣化しない程度に上述した結晶配向制御層をさらに積層してもよい。

また、固定層１６、記録層１８の垂直磁化性を高めるために、これらの層とトンネル絶縁膜１７の間に、ＣｏＦｅＢ、Ｆｅ単層などの軟磁性層を挿入する場合がある。

［９］書き込み
図３６（ａ）及び（ｂ）、図３７（ａ）及び（ｂ）を用いて、本実施形態に係るスピン注入による磁化反転の原理について説明する。

まず、反平行状態を平行状態にするためには、図３６（ａ）に示すように、固定層と同じ向きのスピンを持つ電子が、固定層から反対向きのスピンを持つ記録層に注入される。この場合、電流密度Ｊ_{ｃＰ→ＡＰ}を超えた時点で、記録層全体の磁化反転が起こり、図３６（ｂ）に示すように、ＭＴＪ素子が平行状態となる。

一方、平行状態を反平行状態にするためには、図３７（ａ）に示すように、固定層と同じ向きを持つ電子が、記録層から固定層に注入される。つまり、スピンの反射によって記録層の電子のスピンの向きと反対向きのスピンを持つ電子が記録層に注入される。この場合、電流密度Ｊ_{ｃＡＰ→Ｐ}を超えた時点で、記録層全体の磁化反転が起こり、図３７（ｂ）に示すように、ＭＴＪ素子が反平行状態となる。

このようなスピン注入磁化反転方式において、磁化反転のために必要な電流密度Ｊ_{ｃＰ→ＡＰ}、Ｊ_{ｃＡＰ→Ｐ}は、固定層及び記録層を構成する材料の種類、異方性、膜厚などによって決まる値であるため、素子サイズが小さくなるほど、書き込み動作に必要な電流値はトータルでは減ることになり、微細化に適していると言える。

また、スピン注入型の磁気ランダムアクセスメモリは、ＭＴＪ膜に垂直方向に電流を流し、その方向によって、記録層にスピンが注入されて磁化反転が起こる。垂直型（膜面垂直方向磁化型）の場合、膜面垂直方向に一軸異方性を持たせればよく、平面型（膜面内方向磁化型）のように平面方向に形状磁気異方性を持たせる必要がないために、ＭＴＪ素子をアスペクト１にして、加工限界まで原理的には小さくすることが可能であり、また、平面型のように２軸でそれぞれ異なる方向に電流磁場を発生させる電流磁界配線が不要となり、ＭＴＪ膜の上下電極につながる２端子が存在すれば動作が可能となるため、１ビット辺りのセル面積を縮小させることが可能である。

ここで、平面型のスピン注入膜の反転電流は、式（１）（２）で与えられる。

ここで、Ｍ_ｓ：記録層の飽和磁化、Ｖ：記録層の体積、α：記録層のＧｉｌｂｅｒｔダンピング定数、Ａ：輸送モデルに関する定数、Ｈ：ウェハ面内方向の印加磁場（面内方向）、Ｈ_ｄｉｐ：固定層からの漏れ磁場（面内方向）、Ｐ：スピン分極率、Ｈ_ｋ／／：異方性磁場（面内方向）、ｇ：記録層と固定層の相対角度に関する係数、をそれぞれ表している。

一方、垂直型のスピン注入膜の反転電流は、式（３）（４）で与えられる。

ここで、Ｍ_ｓ：記録層の飽和磁化、Ｖ：記録層の体積、α：記録層のＧｉｌｂｅｒｔダンピング定数、Ａ：輸送モデルに関する定数、Ｈ：ウェハ面内方向の印加磁場（垂直方向）、Ｈ_ｄｉｐ：固定層からの漏れ磁場（垂直方向）、Ｐ：スピン分極率、Ｈ_ｋ⊥：異方性磁場（垂直方向）、ｇ：記録層と固定層の相対角度に関する係数、をそれぞれ表している。

このように、スピン注入型の磁気ランダムアクセスメモリにおいては、スピン反転電流Ｉ_ｃが重要なパラメータとなる。

尚、ＴＭＲ用のトンネルバリアとして、（００１）面の多結晶ＭｇＯを同じく（００１）面の多結晶ＣｏＦｅＢで挟み込み、ＣｏＦｅＢ（００１）／ＭｇＯ（００１）／ＣｏＦｅＢ（００１）構造にする。この構造によって、コヒーレントトンネリングというΔ１（s-電子likeな）電子のみを選択的に透過させるスピンフィルターとして作用する効果がある。従って、高ＴＭＲ化の実現だけでなく、スピン注入効率の向上にも大きく寄与しうる材料であるといえる。

［１０］読み出し
図３８（ａ）及び（ｂ）、図３９（ａ）及び（ｂ）を用いて、本実施形態に係るＭＴＪ素子のＴＭＲ効果の概念を説明する。

Ｊｕｌｌｉｅｒｅにモデルでは、電子のトンネル過程で電子スピンの向きが変わらないと仮定すると、両側の強磁性電極層の磁化の向きが平行なとき、マジョリティ−スピン（マイノリティ−スピン）電子は、他方の強磁性電極層のマジョリティ−スピン（マイノリティ−スピン）バンドにトンネルする（図３８（ａ）及び（ｂ））。一方、両側の強磁性電極層の磁化の向きが反平行なとき、マジョリティ−スピン（マイノリティ−スピン）電子は、他方の強磁性電極層のマイノリティ−スピン（マジョリティ−スピン）バンドにトンネルする（図３９（ａ）及び（ｂ））。

この結果、磁化が平行な時のトンネル抵抗（Ｒｐ）と磁化が反平行な時のトンネル抵抗（Ｒａｐ）の変化率（磁気抵抗効果比又はＭＲ比）は、式（５）で表される。

ＭＲ比＝（Ｒａｐ−Ｒｐ）／Ｒｐ＝２Ｐ_１Ｐ_２／（１−Ｐ_１Ｐ_２）…（５）
Ｐ_α＝（Ｄ_α↑（Ｅｆ））−Ｄ_α↓（Ｅｆ））／（Ｄ_α↑（Ｅｆ））＋Ｄ_α↓（Ｅｆ））
α＝１，２
ここで、Ｐはスピン分極率と呼ばれる量であり、電極のフェルミレベルＥｆにおけるマジョリティ−スピンバンドの状態密度Ｄ_↑（Ｅｆ）とマイノリティ−スピンバンドの状態密度Ｄ_↓（Ｅｆ）によって定義される。

本実施形態に係る磁気ランダムアクセスメモリにおいては、このようなＴＭＲ効果によるＭＴＪ素子の抵抗変化を外部から読み出して、記録状態の読み出し動作を行う。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、本発明は、他の抵抗変化型メモリのプロセスにも有効である。具体的には、ＲｅＲＡＭ（Resistance Random Access Memory）では、ＮｉＯやＴｉＯ_２などのメタル酸化物を記録層に用い、２端子で書き込み電流を流し、高抵抗状態又は低抵抗状態を作り出すため、本発明を用いてセルの微細化を進めることで、消費電流を抑えることができ、有効である。同様に、ＰＲＡＭ（Phase-change Random Access Memory）でも用いることができる。ＰＲＡＭでは絶縁膜中に書き込み用のプラグを形成した上に、記録層用のカルコゲナイド系の導電膜を形成する際に、本発明を用いてプラグ周辺のみに記録層を形成することで微細セルを形成することが可能となり、低消費電力型のセルが形成できる。

さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態に係る磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図２に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図３に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図４に続く、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 本発明の第１の実施形態に係る他の磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第２の実施形態に係る磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第２の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図８に続く、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図９に続く、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図１０に続く、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 本発明の第２の実施形態に係る他の磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第３の実施形態に係る磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図１４に続く、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図１５に続く、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図１６に続く、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 本発明の第３の実施形態に係る他の磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第４の実施形態に係る磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図２０に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図２１に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 図２２に続く、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図及び平面図。 本発明の第４の実施形態に係る他の磁気ランダムアクセスメモリを示す断面図及び平面図。 本発明の第５の実施形態に係る磁気ランダムアクセスメモリを示す断面図。 本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図２６に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図２７に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図２８に続く、本発明の第５の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 本発明の第６の実施形態に係る磁気ランダムアクセスメモリを示す断面図。 本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図３１に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図３２に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 図３３に続く、本発明の第６の実施形態に係る磁気ランダムアクセスメモリの製造工程を示す断面図。 本発明の各実施形態に係る磁気ランダムアクセスメモリの概要的なメモリセルを示す断面図。 本発明の各実施形態に係る磁気ランダムアクセスメモリのスピン注入磁化反転型の書き込みを説明するための図。 本発明の各実施形態に係る磁気ランダムアクセスメモリのスピン注入磁化反転型の書き込みを説明するための図。 本発明の各実施形態に係る磁気ランダムアクセスメモリのＴＭＲ効果による読み出しを説明するための図。 本発明の各実施形態に係る磁気ランダムアクセスメモリのＴＭＲ効果による読み出しを説明するための図。

符号の説明

１…半導体基板、２…ゲート電極、３ａ、３ｂ…ソース／ドレイン拡散層、４ａ、４ｂ、４ｃ…コンタクト、５ａ、５ｂ、５ｃ、５ｄ…配線、１１、２２…層間絶縁膜、１２…コンタクトホール、１３…コンタクトプラグ、１４ａ、１４ｂ…段差部、１５…下部電極層、１６…固定層、１７…トンネル絶縁膜、１８…記録層、１９…絶縁性ギャップ層、２０…導電性キャップ層、２１…レジストパターン、２３…ビット線、３０…絶縁性ハードマスク層、４０…上部層、ＭＴＪ…ＭＴＪ素子。

Claims (5)

1. 半導体基板上に形成され、段差部を有する層間絶縁膜と、
   前記段差部を含む前記層間絶縁膜上に形成された下部電極層と、
   前記下部電極層上に形成された固定層と、
   前記固定層上に形成された第１の絶縁膜と、
   前記第１の絶縁膜の一部上に形成された記録層と、
   前記記録層を覆い、前記第１の絶縁膜に接する第２の絶縁膜と、
   前記第２の絶縁膜上に形成された導電層と、
   前記導電層に接続された配線と
   を具備することを特徴とする抵抗変化メモリ。
2. 前記記録層と前記固定層との間に形成された前記第１の絶縁膜の厚さは、前記導電層と前記固定層との間に形成された前記第１及び第２の絶縁膜の合計の厚さより薄いことを特徴とする請求項１に記載の抵抗変化メモリ。
3. 半導体基板上に形成され、段差部を有する層間絶縁膜と、
   前記段差部を含む前記層間絶縁膜上に形成された下部電極層と、
   前記下部電極層上に形成された固定層と、
   前記固定層上に形成された第１の絶縁膜と、
   前記第１の絶縁膜の一部上に形成された記録層と、
   前記記録層を覆い、前記第１の絶縁膜に接する第２の絶縁膜と、
   前記第２の絶縁膜の側面上に形成された第３の絶縁膜と、
   前記第２の絶縁膜を介して前記記録層に接続された配線と
   を具備することを特徴とする抵抗変化メモリ。
4. 半導体基板上に段差部を有する第１の層間絶縁膜を形成する工程と、
   前記段差部上に下部電極層を形成する工程と、
   前記下部電極層上に固定層、第１の絶縁膜及び記録層を順に積層する工程と、
   熱処理により前記段差部に前記記録層を凝集させる工程と、
   前記記録層及び前記第１の絶縁膜上に第２の絶縁膜及び導電層を順に積層する工程と、
   前記第２の絶縁膜及び前記導電層を前記段差部に残るように加工する工程と、
   前記第１の絶縁膜、前記固定層及び前記下部電極層を前記段差部に残るように加工し、抵抗変化素子を形成する工程と、
   前記抵抗変化素子を覆う第２の層間絶縁膜を形成する工程と、
   前記第２の層間絶縁膜を平坦化し、前記導電層を露出させる工程と、
   前記導電層の露出した上面上に配線を形成する工程と
   を具備することを特徴とする抵抗変化メモリの製造方法。
5. 半導体基板上に段差部を有する第１の層間絶縁膜を形成する工程と、
   前記段差部上に下部電極層を形成する工程と、
   前記下部電極層上に固定層、第１の絶縁膜及び記録層を順に積層する工程と、
   熱処理により前記段差部に前記記録層を凝集させる工程と、
   前記記録層及び前記第１の絶縁膜上に第２及び第３の絶縁膜を順に積層する工程と、
   前記第２及び第３の絶縁膜を前記段差部に残るように加工する工程と、
   前記第１の絶縁膜、前記固定層及び前記下部電極層を前記段差部に残るように加工し、抵抗変化素子を形成する工程と、
   前記抵抗変化素子を覆う第２の層間絶縁膜を形成する工程と、
   前記第２の層間絶縁膜を平坦化し、前記第２の絶縁膜又は前記記録層を露出させる工程と、
   前記第２の絶縁膜又は前記記録層の露出した上面上に配線を形成する工程と
   を具備することを特徴とする抵抗変化メモリの製造方法。

Images