CN111697129B - 磁存储装置以及磁存储装置的制造方法 - Google Patents

磁存储装置以及磁存储装置的制造方法 Download PDF

Info

Publication number
CN111697129B
CN111697129B CN201910787760.4A CN201910787760A CN111697129B CN 111697129 B CN111697129 B CN 111697129B CN 201910787760 A CN201910787760 A CN 201910787760A CN 111697129 B CN111697129 B CN 111697129B
Authority
CN
China
Prior art keywords
ion beam
etching rate
insulator
nonmagnetic material
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910787760.4A
Other languages
English (en)
Other versions
CN111697129A (zh
Inventor
津端修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN111697129A publication Critical patent/CN111697129A/zh
Application granted granted Critical
Publication of CN111697129B publication Critical patent/CN111697129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

实施方式提供一种更高性能的磁存储装置以及磁存储装置的制造方法。实施方式涉及的磁存储装置具备:层叠体,其包括第1铁磁性体、第1铁磁性体上的绝缘体、绝缘体上的第2铁磁性体;层叠体的上方的非磁性体;非磁性体的上方的第1导电体;以及第1导电体的上方的硬掩模。非磁性体具备相对于第1离子的束被以第1蚀刻速率除去的材料。第1导电体具备相对于第1离子的束被以第2蚀刻速率除去的材料。第1蚀刻速率比第2蚀刻速率低。

Description

磁存储装置以及磁存储装置的制造方法
本申请享受以日本专利申请2019-048676号(申请日:2019年3月15日)为基础申请的优先权。本申请通过参照该基础申请来包含基础申请的全部内容。
技术领域
实施方式大致涉及磁存储装置以及磁存储装置的制造方法。
背景技术
已知使用了磁阻效应元件的磁存储装置。
发明内容
本发明要解决的技术课题在于提供更高性能的磁存储装置。
实施方式涉及的磁存储装置具备:层叠体,其包括第1铁磁性体、上述第1铁磁性体上的绝缘体以及上述绝缘体上的第2铁磁性体;上述层叠体的上方的非磁性体;上述非磁性体的上方的第1导电体;以及上述第1导电体的上方的硬掩模。上述非磁性体具备相对于第1离子的束被以第1蚀刻速率除去的材料。上述第1导电体具备相对于上述第1离子的束被以第2蚀刻速率除去的材料。上述第1蚀刻速率比上述第2蚀刻速率低。
附图说明
图1表示第1实施方式的磁存储装置的功能框图。
图2是第1实施方式的一个存储单元的电路图。
图3表示第1实施方式的存储单元阵列的一部分的构造。
图4表示第1实施方式的MTJ元件的磁化状态的例子。
图5表示第1实施方式的磁存储装置的一部分的制造工序间的状态。
图6表示接着图5的状态。
图7表示接着图6的状态。
图8表示接着图7的状态。
图9表示参考用的磁存储装置的一部分的构造。
标号说明
1存储装置;11存储单元阵列;12输入输出电路;13控制电路;14行选择电路;15列选择电路;16写入电路;17读出电路;MC存储单元;WL字线;BL、/BL位线;VR电阻变化元件;ST选择晶体管;20基板;21下部电极;22层间绝缘体;24层叠体;31铁磁性体;32绝缘体;33铁磁性体;35非磁性体;37盖层;38硬掩模;39再堆积物。
具体实施方式
以下参照附图对实施方式进行记述。在以下的记述中,对具有大致相同的功能以及构成的构成要素标记同一标号,有时省略反复的说明。附图是示意性的,厚度和平面尺寸的关系、各层的厚度的比率等可能与现实的不同。
关于某实施方式的全部记述,只要未被明示性地或者不言自明地排除掉,则作为其他实施方式的记述也是适用的。各实施方式对用于将该实施方式的技术思想具体化的装置、方法进行例示,实施方式的技术思想不将构成部件的材质、形状、构造、配置等特定为下述内容。
另外,实施方式的方法的流程中的任何步骤都不限定为例示的顺序,只要没有表示为不是那样,就能够以与例示的顺序不同的顺序以及(或者)与其他步骤并行地进行。
在本说明书以及权利要求书中,某第1要素与其他的第2要素“连接”包含第1要素直接地、或者总是、或者选择性地经由成为导电性的要素与第2要素连接。
<第1实施方式>
<1.1.构成(构造)>
图1表示第1实施方式涉及的磁存储装置的功能框图。如图1所示,磁存储装置1包括存储单元阵列11、输入输出电路12、控制电路13、行选择电路14、列选择电路15、写入电路16以及读出电路17。
存储单元阵列11包括多个存储单元MC、多条字线WL以及多条位线BL和/BL。一条位线BL和一条位线/BL构成一个位线对。
存储单元MC能够以非易失方式存储数据。各存储单元MC与一条字线WL以及一个位线对BL和/BL连接。字线WL与行(row)关联。位线对BL以及/BL与列(column)关联。通过一个行的选择以及一个或者多个列的选择,确定一个或者多个存储单元MC。
输入输出电路12例如从存储控制器2接受各种控制信号CNT、各种命令CMD、地址信号ADD、数据(写入数据)DAT,例如向存储控制器2发送数据(读出数据)DAT。
行选择电路14从输入输出电路12接受地址信号ADD,使与基于接受到的地址信号ADD的行对应的一条字线WL为被选择了的状态。
列选择电路15从输入输出电路12接受地址信号ADD,使与基于接受到的地址信号ADD的列对应的多条位线BL为被选择了的状态。
控制电路13从输入输出电路12接受控制信号CNT以及命令CMD。控制电路13基于由控制信号CNT指示的控制以及命令CMD,控制写入电路16以及读出电路17。具体而言,控制电路13在向存储单元阵列11写入数据的期间,向写入电路16供给被使用于数据写入的电压。另外,控制电路13在从存储单元阵列11读出数据的期间,向读出电路17供给被使用于数据读出的电压。
写入电路16从输入输出电路12接受写入数据DAT,基于控制电路13的控制以及写入数据DAT,向列选择电路15供给被使用于数据写入的电压。
读出电路17包括读出放大器,基于控制电路13的控制,使用被使用于数据读出的电压,推断在存储单元MC中保持的数据。所推断的数据被作为读出数据DAT而供给至输入输出电路12。
图2是第1实施方式的一个存储单元MC的电路图。存储单元MC包括电阻变化元件VR以及选择晶体管ST。电阻变化元件VR能够在稳定状态下处于两个电阻状态中的被选择了的一方,两个电阻状态中的一方的电阻比另一方的电阻高。电阻变化元件VR能够在低电阻状态和高电阻状态之间进行切换,能够利用两个电阻状态的不同来保持1位的数据。电阻变化元件VR例如呈现磁阻效应,例如包括MTJ(magnetic tunnel junction,磁隧道结)元件。MTJ元件是指包含MTJ的构造。
选择晶体管ST例如可以是n型的MOSFET(metal oxide semiconductor fieldeffect transistor,金属氧化物半导体场效应晶体管)。
电阻变化元件VR在第1端与一条位线BL连接,在第2端与选择晶体管ST的第1端连接。选择晶体管ST的第2端与位线/BL连接。选择晶体管ST的栅极与一条字线WL连接,源极与位线/BL连接。记述了存储单元MC包含三端子型的选择晶体管ST来作为开关元件的例子,但存储单元MC不限于该形态。只要是选择存储单元MC、且使对所选择的存储单元MC的数据的写入以及读出成为可能的开关元件,则可以使用任意的元件。那样的开关元件例如包括两端子型的具有开关功能的开关元件。
以下的记述基于电阻变化元件VR包括MTJ元件的例子来进行。
图3表示第1实施方式的存储单元阵列11的一部分的构造。更具体而言,图1表示两个相邻的存储单元MC各自的电阻变化元件VR及其周围。
在基板20的上方设有两个独立的下部电极21。在下部电极21之间的区域设有层间绝缘体22。层间绝缘体22例如将下部电极21之间的区域填埋。
在各下部电极21的上表面上设有一个电阻变化元件VR。各电阻变化元件VR包括层叠体24、非磁性体35以及导电体37。
层叠体24呈现隧道磁阻效应,能够作为MTJ元件发挥功能。作为那样的例子,层叠体24包括铁磁性体31、绝缘体32以及铁磁性体33。层叠体24也可以包括其他层。
铁磁性体31位于下部电极21的上表面上,例如包含钴铂(CoPt)、钴镍(CoNi)以及钴钯(CoPd)中的一种或者多种,或者由CoPt、CoNi以及CoPd中的任一种形成。
绝缘体32位于铁磁性体31的上表面上。绝缘体32包含非磁性的绝缘体,或者由非磁性的绝缘体形成,例如包含氧化镁(MgO),或者由MgO形成。
铁磁性体33位于绝缘体32的上表面上,例如包含钴铁硼(CoFeB)以及硼化铁(FeB)中的一种或者多种,或者由CoFeB以及FeB中的任一种形成。
电阻变化元件VR也可以包含其他层。那样的层例如包含铁磁性体31和下部电极21之间的一个或者多个导电体。这些导电体例如具有提高铁磁性体31、绝缘体32以及铁磁性体33中的一个或者多个结晶性的作用,能够作为所谓的基底层、缓冲层发挥功能。
如图4所示,铁磁性体31以及33具有磁化,例如具有沿着贯穿铁磁性体31、绝缘体32以及铁磁性体33的界面的方向的易磁化轴(由箭头表示)。铁磁性体31以及33也可以具有沿着铁磁性体31、绝缘体32以及铁磁性体33的界面的易磁化轴。
对于铁磁性体31的磁化方向,即使是进行磁存储装置1中的通常动作、即数据的读出以及写入,该磁化方向也不变,能够作为所谓的参照层发挥功能。另一方面,铁磁性体33的磁化方向可变,能够作为所谓的记录层发挥功能。绝缘体32能够作为隧道势垒发挥功能。
具体而言,当铁磁性体31和33的磁化方向平行时,层叠体24呈现电阻值Rp。另一方面,当铁磁性体31和33的磁化方向为反向平行时,层叠体24呈现电阻值Rap。电阻值Rap比电阻值Rp高。呈现两个不同的电阻值的状态能够分别分配给2值的数据。
当从铁磁性体33向铁磁性体31流动写入电流IwP时,铁磁性体33的磁化方向成为与铁磁性体31的磁化方向平行。另一方面,当从铁磁性体31向铁磁性体33流动写入电流IwAP时,铁磁性体33的磁化方向成为与铁磁性体31的磁化方向反向平行。
返回图3。层叠体24的侧面为锥状。即,层叠体24的上表面24T的直径比层叠体24的底面24B的直径小。或者,层叠体24的上表面24T的面积比层叠体24的底面24B的面积小。在本说明书中,“直径”这一用语并不一定是对圆所使用的,不要求使用直径的对象的要素是圆。表示接近圆的形状的、例如从某端到其他端为止的直线的距离,在图3的例子中是指沿着要素的x轴的长度,作为例子,是指通过中心的假想直线上的长度,可以可替换地使用为宽度。层叠体24的侧面相对于z轴例如具有角度θ1的倾斜。
在层叠体24的上表面上、即例如铁磁性体33的上表面上设有导电性的非磁性体35。后面对非磁性体35的材料进行描述。非磁性体35的侧面为锥状。非磁性体35的侧面相对于z轴例如具有角度θ2的倾斜。角度θ2比角度θ1大。
在非磁性体35的上表面上设有导电体37。导电体37作为盖层发挥功能。以下,导电体37有时被称为盖层37。盖层37例如包含铂(Pt)、钨(W)、钽(Ta)以及钌(Ru)中的一种或者多种,或者由铂(Pt)、钨(W)、钽(Ta)以及钌(Ru)中的某一种形成。盖层37的侧面例如沿着z轴。
在导电体37的上表面上设有硬掩模38。硬掩模38例如由导电体形成。
接着,对非磁性体35的材料进行记述。非磁性体35相对于后述的使用了某第1离子的束的离子束蚀刻(IBE)具有第1蚀刻速率。盖层37相对于该IBE具有第2蚀刻速率。第1蚀刻速率比第2蚀刻速率低。非磁性体35包含基于这样的第1离子的种类、盖层37的材料、IBE的条件中的至少一部分选择的材料,或者由那样的材料形成。例如,非磁性体35包含Ta、W、铪(Hf)、铁(Fe)、钴(Co)、铝(Al)以及钼(Mo),或者由Ta、W、Hf、Fe、Co、Al以及Mo中的某一种形成。在非磁性体35包含在单体下呈现磁性的元素、或者以那样的元素为主成分的情况下,通过大大地减弱磁性或者使磁性消失的元素被添加到非磁性体35,能够实现非磁性体35。
或者,非磁性体35也可以是Ta、W、Hf、Fe、Co、Al以及Mo中的两种以上的合金。进一步,非磁性体35也可以包含Ta、W、Hf、Fe、Co、Al以及Mo中的一种以上的硼化物。
在非磁性体35的侧面、盖层37的侧面以及硬掩模38的侧面的一部分上,有时设有再堆积物39。再堆积物39包含铁磁性体31、绝缘体32、铁磁性体33、非磁性体35以及盖层37中的至少一种材料。再堆积物39的表面例如位于层叠体24的侧面的延长线上,例如,再堆积物39的表面和层叠体24的表面成为连续的平面。
由硬掩模38、盖层37、非磁性体35、层叠体24、再堆积物39的组形成的构造的侧面也可以被侧壁绝缘体覆盖。
硬掩模38能够与未图示的导电体连接。设有图3所示的要素的区域以外的区域能够通过层间绝缘体(未图示)来填埋。
<1.2.制造方法>
参照图5~图8,记述图3的构造的制造方法。图5~图8依次表示第1实施方式的磁存储装置1的图3所示的部分的制造工序间的状态。
如图5所示,在基板20的沿着xy面扩展的表面的上方形成有层间绝缘体22以及下部电极21。在层间绝缘体22的上表面上以及下部电极21各自的上表面上形成有层叠体24A。层叠体24A以后被加工为层叠体24,包含与层叠体24所包含的多个材料的层相同的多个材料的层。基于当前的例子,层叠体24A包含铁磁性体31A、绝缘体32A以及铁磁性体33A。铁磁性体31A、绝缘体32A以及铁磁性体33A分别包含与铁磁性体31、绝缘体32以及铁磁性体33相同的材料。
铁磁性体31A位于层间绝缘体22的上表面上以及下部电极的上表面上。绝缘体32A位于铁磁性体31A的上表面上。铁磁性体33A位于绝缘体32A的上表面上。
在层叠体24A的上表面上形成有非磁性体35A。非磁性体35A以后被加工为非磁性体35,包含与非磁性体35相同的材料。在非磁性体35A的上表面上形成有导电体37A。导电体37A以后被加工为导电体37,包含与导电体37相同的材料。
进一步,在导电体37A的上表面上形成有硬掩模38A。硬掩模38A残留在形成有盖层37的预定区域的上方,并且,在其他部分具有开口41。开口41从硬掩模38A的上表面到达底面。
如图6所示,由到此为止的工序得到的构造通过第1IBE来蚀刻。第1IBE的离子例如可以为氩。第1IBE下的离子束IB1的与相对于基板20的表面的垂线之间的角度、即相对于z轴的角度θI1处于第1范围内。在以下的记述中,相对于离子束z轴的角度有时为简称为离子束的角度。
一般而言,在通过IBE将沿着xy面扩展的要素部分地除去而形成图案的情况下,基于离子束的角度,蚀刻速率不同。另外,通过IBE从蚀刻对象的材料除去的材料42能够堆积在周围的要素。若IBE的蚀刻速率高,则这样再堆积的材料会被再次除去。第1IBE下的离子束IB1的角度优选能够充分地抑制再堆积,第1范围例如具有包含最高的蚀刻速率的范围。具体而言,第1范围例如横跨30°~60°。
另一方面,当离子束的角度高时,例如有时如离子束IB1a那样的轨道的离子束会被硬掩模38A遮挡,不会到达开口41的深的区域(距基板20更近的区域)。特别是为了高密度地配置电阻变化元件VR,硬掩模38A的开口41越窄,离子束越是只到达开口41的浅的区域(距基板20更远的区域)。
通过第1IBE,导电体37A分离为多个部分而形成多个盖层37,非磁性体35A分离为多个部分而形成多个非磁性体35B。如上所述,相对于第1IBE,非磁性体35A具有第1蚀刻速率,导电体37A具有比第1蚀刻速率高的第2蚀刻速率。因此,通过第1IBE,非磁性体35A的侧面不像导电体37A的侧面那样被蚀刻,非磁性体35B的直径(或者宽度)D1比盖层37的直径(或者宽度)D2大。直径D1例如是非磁性体35B的上表面的直径,直径D2例如是盖层37的底面的直径。
第1IBE的离子束IB1的某些会被硬掩模38A遮挡,不将层叠体24A分离为多个部分。在图6的例子中,层叠体24A的上侧的部分被分割为多个部分,下侧的部分不被分割。在当前的层叠体24A具有铁磁性体31A、绝缘体32A以及铁磁性体33A的例子中,铁磁性体33A被分割为各自位于硬掩模38A的下方的多个铁磁性体33B,绝缘体32A被分割为各自位于硬掩模38A的下方的多个绝缘体32B。另一方面,铁磁性体31A不会被分割为各自位于硬掩模38A的下方的多个部分,而被加工为在开口41的下方具有凹陷31BD的铁磁性体31B。
由于非磁性体35B具有比盖层37大的宽度等,层叠体24A中的硬掩模38A的下方的部分(以下有时被称为层叠体24A的残存预定部分24AP1)的宽度比盖层37的宽度D2大。作为例子,对于层叠构造24A的残存预定部分24AP1的宽度,无论在哪个高度下,都比盖层37的宽度D2大。
通过第1IBE,硬掩模38A的上表面降低。
通过第1IBE来从蚀刻的对象物削下来的材料可能再堆积于周围的要素。然而,第1IBE具有高的角度,对被蚀刻的对象物带来高的蚀刻速率,因此,再堆积的材料也再次通过蚀刻被除去,第1IBE下的再堆积的量得到抑制。
如图7所示,由到此为止的工序得到的构造通过第2IBE被进行蚀刻。第2IBE的离子例如可以是氩。
第2IBE下的离子束的角度θI2处于第2范围内。第2IBE意在离子束经由开口41到达层叠体24A的下部。因此,第2范围例如横跨0°~30°,第2IBE下的离子束的角度θI2例如为10°。由于使用这样的低角度的离子束,因此,第2IBE下的蚀刻速率低,至少比第1IBE下的蚀刻速率低。
通过使用这样的角度的离子束的第2IBE,第2IBE下的某些离子束IB2到达层叠体24A的下部、特别是铁磁性体31B的凹陷31BD。其结果是,伴随着第2IBE的进行,凹陷31BD的底的位置降低,并且,层叠体24A的残存预定部分24AP1的宽度变窄。
另一方面,如离子束IB2a那样的轨道的离子束被非磁性体35B遮挡,难以到达非磁性体35B下方的附近区域。
通过第2IBE,硬掩模38A的上表面降低,成为硬掩模38B。
通过第2IBE,从蚀刻对象的材料除去了的材料42也可能堆积于周围的要素。特别是,由于第2IBE的蚀刻速率低,因此,第2IBE无法充分抑制再堆积的发展,材料42的再堆积比第1IBE下的再堆积更容易发展。
如图8所示,继续图7的第2IBE。通过第2IBE,铁磁性体31B成为为多个铁磁性体31。通过第2IBE,非磁性体35B也被慢慢蚀刻,成为非磁性体35。在非磁性体35B的上表面被消除的期间,离子束IB2几乎或者完全不会到达铁磁性体33B以及绝缘体32。由此,在该期间,被从铁磁性体33B以及绝缘体32B除去的材料42的飞散得到抑制,来自铁磁性体33B以及绝缘体32B的材料42的再堆积得到抑制。
非磁性体35A的上表面不断被削除,并且,离子束IB2成为到达铁磁性体33B以及绝缘体32B,通过第2IBE,铁磁性体33B以及绝缘体32B分别成形为铁磁性体33以及绝缘体32。
另外,通过第2IBE,硬掩模38B的上表面降低,成为硬掩模38。
通过第2IBE,被从蚀刻对象除去的材料42堆积于周围的要素,如图3所示,通过材料42能够形成再堆积物39。
<1.3.优点(效果)>
根据第1实施方式,能够实现包括高性能的电阻变化元件VR的磁存储装置1。详细如以下所述。
图9表示参考用的磁存储装置100的制造工序中的一个状态。磁存储装置100与图3的磁存储装置1不同,不包含非磁性体35。图9的工序对应于第1实施方式的图7以及图8的工序。
图9所示的构造被通过使用了与图7同样的低角度的离子束的第2IBE来蚀刻。如参照图7记述的那样,第2IBE对于蚀刻对象物具有低的蚀刻速率。因此,被蚀刻后的材料容易再堆积于周围的要素。在图9所示的构造中,在图7的构造下被非磁性体35的上表面遮挡而不到达层叠体24A的轨道的离子束IB2a能够从第2IBE的开始阶段开始蚀刻铁磁性体33A。另一方面,由于第2IBE的蚀刻速率低,因此,被从铁磁性体33A除去而再堆积的材料42的除去较慢,材料42的再堆积会发展。因此,会在铁磁性体31、绝缘体32、铁磁性体33、盖层37以及硬掩模38的侧面上不断形成再堆积物51。在第2IBE结束了的时间点、再堆积物51还是残留于绝缘体32的侧壁的情况下,有时铁磁性体31和33会因再堆积物51而部分地或者完全地导通。这会妨碍层叠体24呈现所设计以及意图的磁阻效应,可能无法使层叠体24作为MTJ元件发挥功能。
根据第1实施方式,电阻变化元件VR包含非磁性体35。非磁性体35包含相对于某IBE而具有比盖层37低的蚀刻速率的材料,因此,先进行的使用高角度的离子束的IBE(例如第1IBE)的结果,成为非磁性体35的非磁性体35A具有比导电体37A大的直径。因此,在使用高角度的离子束的IBE之后进行的使用低角度的离子束的IBE(例如第2IBE)中,一部分离子束(例如IB2a)被非磁性体35B的上表面遮蔽,不到达铁磁性体33B,直到非磁性体35A的上表面的角部被削掉。由此,能抑制材料42再堆积在第2IBE下的绝缘体32的侧面上,能抑制铁磁性体31和33的导通。由此,能够实现能呈现所意图的磁阻效应的层叠体24。
<1.4.变形例等>
第1实施方式涉及绝缘体32的下侧的铁磁性体31作为参照层发挥功能、并且绝缘体32的上侧的铁磁性体33作为存储层发挥功能的例子。第1实施方式不限于该例子,可以应用于铁磁性体31位于绝缘体32的上侧并且铁磁性体33位于绝缘体32的下侧的例子。
以上对本发明的几个实施方式进行了说明,但这些实施方式是作为例子提示的,并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施,能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内,并且,包含在权利要求书记载的发明及其等同的范围内。

Claims (10)

1.一种磁存储装置,具备:
层叠体,其包括第1铁磁性体、所述第1铁磁性体上的绝缘体以及所述绝缘体上的第2铁磁性体;
所述层叠体的上方的非磁性体;
所述非磁性体的上方的第1导电体;以及
所述第1导电体的上方的硬掩模,
所述非磁性体具备相对于第1离子的束被以第1蚀刻速率除去的材料,
所述第1导电体具备相对于所述第1离子的束被以第2蚀刻速率除去的材料,
所述第1离子的束是对所述层叠体、所述非磁性体以及所述第1导电体进行蚀刻时使用的离子束,所述第1蚀刻速率比所述第2蚀刻速率低。
2.根据权利要求1所述的磁存储装置,
所述非磁性体的侧面和所述层叠体的侧面的延长上的面不一致。
3.根据权利要求2所述的磁存储装置,
所述第1导电体的侧面和所述非磁性体的侧面的延长上的面不一致。
4.根据权利要求1所述的磁存储装置,
所述非磁性体包含钽、钨、铪、铁、钴、铝以及钼之一。
5.根据权利要求1所述的磁存储装置,
所述非磁性体包含钽、钨、铪、铁、钴、铝以及钼之一的硼化物。
6.根据权利要求4或者5所述的磁存储装置,
所述第1导电体包含铂、钨、钽以及钌之一。
7.一种磁存储装置的制造方法,包括:
在基板的上方形成第1层叠体,所述第1层叠体包括第1铁磁性体、所述第1铁磁性体的上方的绝缘体、所述绝缘体的上方的第2铁磁性体、所述第2铁磁性体的上方的非磁性体、以及所述非磁性体的上方的第1导电体;
在所述第1层叠体上形成具有开口的硬掩模;
将相对于所述基板的垂线以第1角度行进的第1离子束经由所述开口照射到所述第1层叠体,通过所述第1离子束,所述非磁性体被以第1蚀刻速率蚀刻,通过所述第1离子束,所述第1导电体被以第2蚀刻速率蚀刻,所述第1蚀刻速率比所述第2蚀刻速率低;
将相对于所述基板的垂线以第2角度行进的第2离子束经由所述开口照射到所述第1层叠体,所述第2角度比所述第1角度小。
8.根据权利要求7所述的磁存储装置的制造方法,
所述非磁性体包含钽、钨、铪、铁、钴、铝以及钼之一。
9.根据权利要求7所述的磁存储装置的制造方法,
所述非磁性体包含钽、钨、铪、铁、钴、铝以及钼之一的硼化物。
10.根据权利要求8或者9所述的磁存储装置的制造方法,
所述第1导电体包含铂、钨、钽以及钌之一。
CN201910787760.4A 2019-03-15 2019-08-26 磁存储装置以及磁存储装置的制造方法 Active CN111697129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-048676 2019-03-15
JP2019048676A JP2020150217A (ja) 2019-03-15 2019-03-15 磁気記憶装置および磁気記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN111697129A CN111697129A (zh) 2020-09-22
CN111697129B true CN111697129B (zh) 2023-10-27

Family

ID=72422655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910787760.4A Active CN111697129B (zh) 2019-03-15 2019-08-26 磁存储装置以及磁存储装置的制造方法

Country Status (4)

Country Link
US (2) US20200294566A1 (zh)
JP (1) JP2020150217A (zh)
CN (1) CN111697129B (zh)
TW (1) TWI715128B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021145075A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置
US11502247B2 (en) * 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices
JP2022139933A (ja) * 2021-03-12 2022-09-26 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739144A (zh) * 2003-08-07 2006-02-22 Tdk股份有限公司 磁记录介质的制造方法和制造装置
CN105632915A (zh) * 2014-11-25 2016-06-01 三星电子株式会社 形成图案的方法、形成磁存储器件的方法及离子束设备
CN108352444A (zh) * 2015-10-30 2018-07-31 威科仪器股份有限公司 Stt-ram结构的离子束蚀刻

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6966512B1 (en) * 2003-01-17 2005-11-22 Simpson T Whipple System for un-baling farm products
US7071009B2 (en) * 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
US7635884B2 (en) * 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
TWI292606B (en) * 2006-01-11 2008-01-11 Ind Tech Res Inst Method of forming a self-aligned contact via for a magnetic random access memory
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
JP2008294420A (ja) 2007-04-24 2008-12-04 Toshiba Corp 磁気抵抗素子及びその製造方法
US7919826B2 (en) 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
JP5191717B2 (ja) 2007-10-05 2013-05-08 株式会社東芝 磁気記録素子とその製造方法及び磁気メモリ
JP4835614B2 (ja) * 2008-03-05 2011-12-14 ソニー株式会社 不揮発性磁気メモリ装置
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2010113782A (ja) 2008-11-10 2010-05-20 Hitachi Global Storage Technologies Netherlands Bv 出力をバランス化した差動型再生磁気ヘッド及びその製造方法
EP2434540A4 (en) 2009-05-19 2014-12-03 Fuji Electric Co Ltd MAGNETIC MEMORY ELEMENT AND STORAGE DEVICE USING SAID MEMORY
US8923038B2 (en) * 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
CN106062945B (zh) 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
US9595663B2 (en) 2014-03-12 2017-03-14 Kabushiki Kaisha Toshiba Magnetic memory having magnetoresistive element and method of manufacturing magnetoresistive element
US10020444B2 (en) 2014-08-29 2018-07-10 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US20160064653A1 (en) 2014-09-02 2016-03-03 Satoshi Seto Magnetic memory device and method of manufacturing the same
US10461245B2 (en) 2014-09-04 2019-10-29 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US20160072047A1 (en) 2014-09-08 2016-03-10 Satoshi Seto Semiconductor memory device and manufacturing method thereof
US9508922B2 (en) 2014-09-08 2016-11-29 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
US20160072055A1 (en) 2014-09-08 2016-03-10 Satoshi Seto Manufacturing method of semiconductor memory device
US9698338B2 (en) 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
KR102268187B1 (ko) 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US10177302B2 (en) 2015-09-10 2019-01-08 Toshiba Memory Corporation Magnetic memory device including upper structure having first portion and second portion surrounding first portion and formed of material different from that of first portion, and method of manufacturing the same
US10230042B2 (en) 2016-03-03 2019-03-12 Toshiba Memory Corporation Magnetoresistive element and method of manufacturing the same
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
US20170263860A1 (en) 2016-03-11 2017-09-14 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive memory device
US10147761B2 (en) 2016-09-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device with magnetoresistive element
KR102615694B1 (ko) * 2016-11-02 2023-12-21 삼성전자주식회사 정보 저장 소자 및 그 제조방법
US10388855B2 (en) * 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device
JP2020043233A (ja) 2018-09-11 2020-03-19 キオクシア株式会社 磁気記憶装置
JP2021044359A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2021145075A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1739144A (zh) * 2003-08-07 2006-02-22 Tdk股份有限公司 磁记录介质的制造方法和制造装置
CN105632915A (zh) * 2014-11-25 2016-06-01 三星电子株式会社 形成图案的方法、形成磁存储器件的方法及离子束设备
CN108352444A (zh) * 2015-10-30 2018-07-31 威科仪器股份有限公司 Stt-ram结构的离子束蚀刻

Also Published As

Publication number Publication date
TW202036888A (zh) 2020-10-01
JP2020150217A (ja) 2020-09-17
US20200294566A1 (en) 2020-09-17
US11682441B2 (en) 2023-06-20
CN111697129A (zh) 2020-09-22
US20220028441A1 (en) 2022-01-27
TWI715128B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
US10361358B2 (en) Spin orbit torque (SOT) MRAM having a source line connected to a spin orbit conductive layer and arranged above a magnetoresistive element
US9608040B2 (en) Memory device and method of fabricating the same
US20120236633A1 (en) Magnetic recording element and nonvolatile memory device
CN111697129B (zh) 磁存储装置以及磁存储装置的制造方法
US20200083288A1 (en) Magnetic memory
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
US11818898B2 (en) Magnetoresistive memory device and method of manufacturing magnetoresistive memory device
JP3906172B2 (ja) 磁気ランダムアクセスメモリおよびその製造方法
US10276786B2 (en) Magnetic memory
US20060278908A1 (en) Write line design in MRAM
CN116709785A (zh) 存储器件以及存储器件的制造方法
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
US7056749B2 (en) Simplified magnetic memory cell
TWI778510B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US11991939B2 (en) Method of manufacturing a memory device comprising introducing a dopant into silicon oxide
US20230284537A1 (en) Memory device and method for manufacturing memory device
TW202336751A (zh) 記憶裝置及記憶裝置之製造方法
JP2022139933A (ja) 磁気記憶装置及び磁気記憶装置の製造方法
JP2020167210A (ja) 記憶装置および記憶装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant