CN105632915A - 形成图案的方法、形成磁存储器件的方法及离子束设备 - Google Patents

形成图案的方法、形成磁存储器件的方法及离子束设备 Download PDF

Info

Publication number
CN105632915A
CN105632915A CN201510822241.9A CN201510822241A CN105632915A CN 105632915 A CN105632915 A CN 105632915A CN 201510822241 A CN201510822241 A CN 201510822241A CN 105632915 A CN105632915 A CN 105632915A
Authority
CN
China
Prior art keywords
ion beam
grid
angle
incidence
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510822241.9A
Other languages
English (en)
Other versions
CN105632915B (zh
Inventor
朴钟撤
权亨峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105632915A publication Critical patent/CN105632915A/zh
Application granted granted Critical
Publication of CN105632915B publication Critical patent/CN105632915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/06—Sources
    • H01J2237/083—Beam forming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开提供了形成图案的方法、形成磁存储器件的方法及离子束设备。一种图案形成方法包括以第一入射角提供第一离子束以及以第二入射角提供第二离子束到形成于基板上的蚀刻目标层的表面。图案通过采用第一离子束和第二离子束图案化蚀刻目标层而形成。第一离子束和第二离子束相对于垂直于基板的顶表面的法线彼此实质上对称。第一入射角和第二入射角的每个大于0度并小于通过从90度减去预定角度获得的角度。

Description

形成图案的方法、形成磁存储器件的方法及离子束设备
技术领域
本发明构思的示例实施例涉及采用双向对称的离子束形成图案的方法、采用该形成图案的方法形成磁存储器件的方法、以及产生双向对称的离子束的离子束设备。
背景技术
磁存储器件正在被发展为满足对于高速度和低功耗的存储器件的产业需求的半导体存储器件。因为其高速度性能和非易失性特性，磁存储器件是下一代的半导体存储器件。
通常，磁存储器件可以包括磁隧道结(MTJ)图案。MTJ图案可以包括两个磁层和插设在该两个磁层之间的绝缘层。MTJ图案的阻值可以根据这两个磁层的磁化方向而改变。例如，如果这两个磁层的磁化方向彼此反平行，则MTJ图案可以具有相对高的阻值。如果这两个磁层的磁化方向彼此平行，则MTJ图案可以具有相对低的阻值。数据值可以利用所述阻值之间的差异在MTJ图案中表示。
电子产业越来越要求更高集成和更低功耗的磁存储器件。因此，对满足这些需求的各种方法正在进行研究。
发明内容
本发明构思的示例实施例提供一种能够容易控制图案的侧壁轮廓的形成图案的方法。
本发明构思的示例实施例还提供一种形成具有优良的可靠性的磁存储器件的方法。
本发明构思的示例实施例还提供一种能够稳定提供双向对称的离子束并控制每个离子束的入射角的离子束设备。
在一个方面中，一种形成图案的方法可以包括提供以第一入射角辐射到形成于基板上的蚀刻目标层的表面的第一离子束和以第二入射角辐射到蚀刻目标层的表面的第二离子束。图案可以通过采用第一离子束和第二离子束图案化该蚀刻目标层而形成。第一离子束和第二离子束可以相对于实质上垂直于基板的顶表面的法线彼此对称。相对于该法线测量的第一入射角和第二入射角的每个可以大于0度并小于通过从90度减去第一角获得的角度。第一角可以由下面的方程1限定：
[方程1]α＝arctan(B/A)。
其中“α”表示第一角，“A”表示相邻的图案之间的距离，“B”表示图案的高度。
在一个实施例中，第一离子束和第二离子束可以同时辐射到蚀刻目标层的表面的一个区域。被辐射的区域可以为与相邻的所述图案之间的距离相对应的区域。
在一个实施例中，每个图案可以具有彼此相反布置的第一侧壁和第二侧壁。彼此相邻定位的一对图案中的一个图案的第一侧壁可以面对该对图案中的另一个图案的第二侧壁。蚀刻目标层可以通过第一离子束蚀刻以形成第一侧壁，并且蚀刻目标层可通过第二离子束蚀刻以形成第二侧壁。
在一个实施例中，第一入射角可以实质上等于第二入射角。
在一个实施例中，形成图案可以包括：采用第一离子束和第二离子束蚀刻该蚀刻目标层以在蚀刻目标层中形成沟槽。第一入射角和第二入射角(相对于法线测量)的每个可以大于第二角并可以小于通过从90度减去第一角获得的角度，在蚀刻目标层的蚀刻期间在第二角，沟槽的底表面处的蚀刻速率为沟槽的侧壁处的蚀刻速率的两倍。
在一个实施例中，蚀刻目标层可以包括至少一个磁层。
在另一个方面中，一种形成磁存储器件的方法可以包括：提供以第一入射角辐射的第一离子束和以第二入射角辐射的第二离子束到基板上形成的磁隧道结层的表面；以及通过采用第一离子束和第二离子束图案化隧道结层而形成磁隧道结图案。第一离子束和第二离子束可以相对于垂直于基板的顶表面的法线实质上对称地施加。相对于法线测量的第一入射角和第二入射角的每个可以大于0度并小于通过从90度减去第一角获得的角度。第一角的大小可以由方程1限定。
在一个实施例中，第一离子束和第二离子束可以实质上同时地辐射到磁隧道结层的表面的一个区域。所述一个区域可以为范围与相邻的磁隧道结图案之间的距离相对应的区域。
在一个实施例中，每个磁隧道结图案可以具有彼此相反布置的第一侧壁和第二侧壁。彼此相邻定位的一对磁隧道结图案中的一个图案的第一侧壁可以面对该对磁隧道结图案中的另一个图案的第二侧壁。磁隧道结层可以由第一离子束蚀刻以形成第一侧壁，并且磁隧道结层可以由第二离子束蚀刻以形成第二侧壁。
在一个实施例中，第一入射角的大小可以实质上等于第二入射角的大小。
在一个实施例中，形成磁隧道结图案可以包括：采用第一和第二离子束蚀刻磁隧道结层以在磁隧道结层中形成沟槽。第一和第二入射角的每个可以大于自法线测量的第二角并可以小于通过从90度减去第一角所获得的角度，在磁隧道结层的蚀刻期间在第二角，沟槽的底表面处的蚀刻速率为沟槽的侧壁处的蚀刻速率的两倍。
在一个实施例中，磁隧道结层可以包括顺序地堆叠在基板上的第一磁层、隧道阻挡层和第二磁层。形成磁隧道结图案可以包括：采用第一离子束和第二离子束顺序地蚀刻第二磁层、隧道阻挡层和第一磁层。
在一个实施例中，第一磁层和第二磁层的每个可以具有实质上垂直于第二磁层和隧道阻挡层之间的界面的磁化方向。
在一个实施例中，第一磁层和第二磁层的每个可以具有实质上平行于第二磁层和隧道阻挡层之间的界面的磁化方向。
在另一个方面中，一种形成磁存储器件的方法可以包括：产生辐射到形成于基板上的磁隧道结层的表面的离子束；在离子束的光路上提供彼此水平分隔开的第一栅格和第二栅格；将离子束分成第一离子束和第二离子束，第一离子束由第一栅格引导从而以第一入射角辐射到磁隧道结层的表面，第二离子束由第二栅格引导从而以第二入射角辐射到磁隧道结层的表面；以及通过采用第一和第二离子束图案化磁隧道结层而形成磁隧道结图案。第一离子束和第二离子束可以相对于垂直于基板的顶表面的法线彼此实质上对称。
在一个实施例中，第一离子束和第二离子束可以同时辐射到磁隧道结层的所述表面的一个区域。所述一个区域可以为范围与相邻的磁隧道结图案之间的距离相对应的区域。
在一个实施例中，每个磁隧道结图案可以具有彼此相反布置的第一侧壁和第二侧壁。一对相邻的磁隧道结图案中的一个图案的第一侧壁可以面对该对磁隧道结图案中的另一个图案的第二侧壁。磁隧道结层可以通过第一离子束蚀刻以形成第一侧壁，并且磁隧道结层可以通过第二离子束蚀刻以形成第二侧壁。
在一个实施例中，第一入射角可以实质上等于第二入射角。
在一个实施例中，相对于法线测量的第一入射角和第二入射角的每个可以大于0度并小于通过从90度减去第一角获得的角度。第一角可以由方程1限定。
在一个实施例中，形成磁隧道结图案可以包括：采用第一离子束和第二离子束蚀刻磁隧道结层以在磁隧道结层中形成沟槽。第一入射角和第二入射角的每个可以大于自法线测量的第二角并可以小于通过从90度减去第一角获得的角度，在磁隧道结层的蚀刻期间在第二角，沟槽的底表面处的蚀刻速率是沟槽的侧壁处的蚀刻速率的两倍。
在一个实施例中，第一栅格和第二栅格相对于基板的顶表面的斜度(或者倾斜角)可以改变以调整第一入射角和第二入射角。
在一个实施例中，第一入射角和第二入射角可以被调整为实质上彼此相等。
在一个实施例中，磁隧道结层可以包括：顺序地堆叠在基板上的第一磁层、隧道阻挡层和第二磁层。形成磁隧道结图案可以包括：采用第一离子束和第二离子束顺序地蚀刻第二磁层、隧道阻挡层和第一磁层。
在一个实施例中，第一磁层和第二磁层的每个可以具有实质上垂直于第二磁层和隧道阻挡层之间的界面的磁化方向。
在一个实施例中，第一磁层和第二磁层的每个可以具有实质上平行于第二磁层和隧道阻挡层之间的界面的磁化方向。
在另一个方面中，一种形成磁存储器件的方法可以包括：在基板上形成磁隧道结层；在磁隧道结层的表面之上产生等离子体，其中鞘层区域(sheathregion)被限定在等离子体和磁隧道结层的表面之间，并且其中鞘层区域中的电子数目小于等离子体的电子数目；在等离子体和磁隧道结层之间提供绝缘体以改变等离子体和所述鞘层区域之间的边界的形状；提供以第一入射角辐射到磁隧道结层的表面的第一离子束和以第二入射角辐射到磁隧道结的表面的第二离子束，第一离子束和第二离子束从等离子体横穿所述边界从而穿过绝缘体之间的间隙区域辐射到磁隧道结层的表面；以及通过采用第一离子束和第二离子束图案化磁隧道结层而形成磁隧道结图案。第一离子束和第二离子束可以相对于垂直于基板的顶表面的法线实质上彼此对称地辐射。相对于法线测量的第一入射角和第二入射角的每个可以大于0度并小于通过从90度减去第一角获得的角度。第一角可以由方程1限定。
在一个实施例中，第一离子束和第二离子束可以实质上同时地辐射到磁隧道结层的表面的预定区域，并且磁隧道结层的表面的预定区域可以是范围与相邻的磁隧道结图案之间的距离相对应的区域。
在一个实施例中，第一入射角可以实质上等于第二入射角。
在一个实施例中，绝缘体可以包括：第一绝缘体和第二绝缘体，彼此水平分隔开并设置在自基板的实质上相同的垂直水平面处；以及第三绝缘体，在平面图中提供在第一绝缘体和第二绝缘体之间并设置在自基板的比第一和第二绝缘体更高的垂直水平面处。绝缘体可以改变在鞘层区域中产生的电场的形式以控制等离子体和该鞘层区域之间的边界的形状。第一离子束可以横穿第一绝缘体与第三绝缘体之间的边界从而穿过第一绝缘体和第三绝缘体之间的间隙区域辐射到磁隧道结层的表面。第二离子束可以横穿第二绝缘体和第三绝缘体之间的边界从而穿过第二绝缘体和第三绝缘体之间的间隙区域辐射到磁隧道结层的表面。
在一个实施例中，形成磁隧道结图案可以包括：采用第一和第二离子束蚀刻磁隧道结层以在磁隧道结层中形成沟槽。第一入射角和第二入射角的每个可以大于自法线测量的第二角并可以小于通过从90度减去第一角获得的角度，在磁隧道结层的蚀刻期间在第二角，沟槽的底表面处的蚀刻速率是沟槽的侧壁处的蚀刻速率的两倍。
在另一个方面中，一种离子束设备可以包括：工作台，其上装载基板；离子源部分，提供在工作台上方并产生离子束；以及离子束控制部分，提供在工作台和离子源部分之间，离子束控制部分控制辐射到基板的表面的离子束的光路。离子束控制部分可以包括：彼此水平分隔开的第一栅格和第二栅格。离子束可以分成第一离子束和第二离子束。第一离子束可以由第一栅格引导从而以从垂直于基板的表面的法线测量的第一入射角辐射到基板的表面，并且第二离子束可以由第二栅格引导从而以从法线测量的第二入射角辐射到基板的表面。第一离子束和第二离子束可以相对于法线实质上对称。
在一个实施例中，第一离子束和第二离子束可以被引导以辐射到基板的表面的一个区域，并且基板的该表面的该一个区域可以为范围与基板上采用第一和第二离子束形成的图案中的相邻图案之间的距离相对应的区域。
在一个实施例中，第一离子束和第二离子束可以实质上同时地辐射到基板的该表面的该一个区域。
在一个实施例中，第一入射角的大小可以实质上等于第二入射角的大小。
在一个实施例中，第一栅格和第二栅格的每个可以包括：顺序地堆叠的第一子栅格和第二子栅格，并且第一子栅格和第二子栅格的每个可以包括多个孔。第一子栅格的每个孔可以与第二子栅格的孔中的对应的一个实质上对准。
在一个实施例中，第一栅格和第二栅格可以利用电场分别引导第一和第二离子束，该电场通过向第一子栅格和第二子栅格提供彼此不同的电压而产生。
在一个实施例中，电场可以不在基板和离子束控制部分之间的空间中产生。
在一个实施例中，离子束设备还可以包括第三子栅格，该第三子栅格设置在第一子栅格和第二子栅格之间并具有多个孔。第三子栅格的每个孔可以与第一子栅格的对应的一个孔以及第二子栅格的对应的一个孔实质上对准。
在一个实施例中，第一栅格和第二栅格可以采用电场分别引导第一离子束和第二离子束，该电场通过向第一子栅格、第二子栅格和第三子栅格提供彼此不同的电压而产生。
在一个实施例中，离子束控制部分还可以包括提供在第一栅格和第二栅格之间的连接部分。当在平面图中观看时，连接部分、第一栅格和第二栅格的每个可以具有在第一方向上延伸的实质上条状的形状。连接部分的对应两端可以分别连接到第一栅格的一端和第二栅格的一端。
在一个实施例中，离子束控制部分还可以包括：支撑第一栅格和第二栅格的支撑部分。第一栅格的另一端和第二栅格的另一端可以连接到支撑部分。
在一个实施例中，连接部分可以设置在距工作台的顶表面的比支撑部分高的水平面处，并且第一栅格和第二栅格的每个能够相对于工作台的顶表面倾斜。
在一个实施例中，第一栅格和第二栅格可以设置为彼此实质上对称，连接部分插设在第一栅格和第二栅格之间。
在一个实施例中，支撑部分可以设置在距工作台的顶表面的比第一和第二栅格低的水平面处。
在一个实施例中，第一入射角和第二入射角可以通过改变第一和第二栅格相对于工作台的顶表面的斜度来调整。
在一个实施例中，第一和第二栅格相对于工作台的顶表面的斜度可以通过改变连接部分和支撑部分之间的第一垂直距离来调整。
在一个实施例中，当改变连接部分和支撑部分之间的第一垂直距离时，通过改变工作台的顶表面和支撑部分之间的第二垂直距离，第一和第二离子束可以分别由第一和第二栅格引导以辐射到基板的表面的一个区域。该一个区域可以是范围与基板上采用第一和第二离子束形成的图案中的相邻图案之间的距离相对应的区域。
附图说明
从以下结合附图的简要描述，示例实施例将被更清楚地理解。附图描绘了如这里描述的非限制性的示例实施例。
图1和图2是蚀刻目标层的示意截面图，示出根据本发明构思的示例实施例的形成图案的方法；
图3是图2的部分“X”的放大图；
图4和图5是蚀刻目标层的示意截面图，示出根据本发明构思的示例实施例的离子束的入射角的范围；
图6是示出根据本发明构思的另一些方面的入射角对蚀刻目标层的蚀刻速率的影响的图；
图7是蚀刻目标层的示意截面图，进一步示出本发明构思的示例实施例的形成图案的方法；
图8、图9和图11是截面图，示出采用本发明构思的示例实施例的形成图案的方法形成磁存储器件的方法；
图10是图9的部分“Y”的放大图；
图12A是磁存储元件的截面图，示出磁隧道结图案的实施例；
图12B是磁存储元件的截面图，示出磁隧道结图案的另一个实施例；
图13是示意图，示出根据本发明构思的某些实施例的用于产生双向对称的离子束的离子束设备；
图14是示出图13的离子束设备的离子束控制部分的平面图；
图15是图13的离子束设备的一部分的示意图，示出使用图14的离子束控制部分以辐射离子束到基板；
图16A和图16B是图13的离子束设备的一部分的示意图，示出如何利用图15的离子束控制部分来控制离子束的入射角；
图17是示意图，示出了根据本发明构思的另一些实施例的用于产生双向对称的离子束的离子束设备；
图18是示出电子系统的示例的示意方框图，该电子系统包括根据本发明构思的实施例产生和构造的半导体器件；以及
图19是示出存储卡的示例的示意方框图，该存储卡包括根据本发明构思的实施例产生和构造的半导体器件。
具体实施方式
现在将参照附图更全面地描述本发明构思的示例实施例，附图中示出了示例实施例。然而，本发明构思的示例实施例可以以多种不同的形式实施，而不应被解释为限于这里阐述的实施例；而是，提供这些实施例使得本公开将透彻和完整，并将本发明构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，层和区域的厚度可以被夸大。附图中的相同的附图标记表示相同的元件，因此可以省略其重复的描述。
将理解的，当一个元件被称为“连接”或“联接”到另一个元件时，它可以直接连接或联接到该另一个元件或者可以存在插入的元件。相反，当一个元件被称为“直接连接”或“直接联接”到另一个元件时，则不存在插入元件。用于描述元件或层之间的关系的其它词语应当以类似的方式解释(例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”、“在……上”与“直接在……上”)。
如这里所用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。将理解，尽管这里可以使用术语“第一”、“第二”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区别开。因此，下面讨论的第一元件、部件、区域或部分可以被称为第二元件、部件、区域、层或部分而没有脱离示例实施例的教导。
为了便于描述，这里可以使用空间关系术语诸如“在…之下”、“下面”、“下”、“在…之上”、“上”等来描述如附图所示的一个元件或特征与另一个(些)元件或特征的关系。将理解，空间关系术语旨在涵盖除附图所示的取向之外器件在使用或操作中的不同取向。例如，如果附图中的器件被倒转，则被描述为“在”其它元件或特征“之下”或“下面”的元件将取向为“在”该其它元件或特征“之上”。因此，示范性术语“在…之下”能够涵盖之上和之下两种取向。器件可以另外地取向(例如，旋转90度或在其它的取向)，这里所用的空间关系描述符应当被相应地解释。
这里所用的术语仅是为了描述特定实施例的目的，而不意在限制示例实施例。如这里所用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外地明确地表示。还将理解的，术语“包括”、“包含”和/或“含有”，如果在这里使用，指定所述特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
除非另行定义，这里使用的所有术语(包括技术术语和科学术语)都具有本发明构思的示例实施例所属的领域内的普通技术人员所通常理解的同样的含义。还将理解的是，诸如通用词典中所定义的术语，除非这里加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
而且，这里参照截面图和/或平面图描述示范性实施例，这些图是理想化的示范性图示。因此，由例如制造技术和/或公差引起的附图所示的特征或元件的形状变化是可预期的。因此，示范性实施例不应被解释为限于这里示出的区域的形状，而是包括例如由制造引起的形状偏差。例如，示出为矩形的蚀刻区将通常具有圆化或弯曲的特征。因此，附图所示的区域在本质上是示意性的，它们的形状不意在示出器件的区域的实际形状并且不意在限制本发明构思的范围。
如本发明构思实体所理解的，根据这里描述的各个实施例的器件和形成器件的方法可以在微电子器件诸如集成电路中实施，其中根据这里描述的各个实施例的多个器件被集成在相同的微电子器件中。因此，这里所示的截面图可以在微电子器件中在两个不同的方向上重复，该两个不同的方向不需要正交。因此，包含根据这里描述的各个实施例的器件的微电子器件的平面图可以包括呈阵列和/或二维图案的多个器件，这取决于该微电子器件的功能。
根据这里描述的各个实施例的器件可以根据微电子器件的功能而布置在其它的器件中。而且，根据这里描述的各个实施例的微电子器件可以在第三方向上重复以提供三维集成电路，第三方向可以垂直于所述两个不同的方向。
因此，这里示出的截面图对根据这里描述的各个实施例的多个器件提供支持，该多个器件在平面图中沿着两个不同的方向和/或在透视图中在三个不同方向上延伸。例如，当在器件/结构的截面图中示出单个有源区时，该器件/结构可以包括多个有源区以及其上的晶体管结构(或存储器单元结构、栅极结构等，根据实际情况)，如将由该器件/结构的平面图所示的。
图1和图2是布置在基板10上的蚀刻目标层20的示意截面图，示出根据本发明构思的示例实施例的形成图案的方法。图3是图2的部分“X”的放大图。图4和图5是蚀刻目标层20的示意截面图，示出本发明构思的示例实施例的离子束的入射角的范围。图6是示出根据本发明构思的另一些方面的入射角对蚀刻目标层的蚀刻速率的影响的图。图7是蚀刻目标层20的示意截面图，进一步示出根据本发明构思的示例实施例的形成图案的方法。
参照图1，蚀刻目标层20可以提供在基板10上。基板10可以包括半导体基板。蚀刻目标层20可以包括但不限于至少一个磁层。
离子束IB可以辐射到蚀刻目标层20的表面。离子束IB可以包括相对于法线10S具有第一入射角a1的第一离子束IB1，法线10S布置为实质上垂直于基板10的顶表面。离子束IB还可以包括相对于法线10S具有第二入射角a2的第二离子束IB2。第一离子束IB1和第二离子束IB2可以相对于法线10S实质上对称地施加，因此第一入射角a1可以实质上等于第二入射角a2。换言之，第一入射角a1的大小可以实质上等于第二入射角a2的大小。第一离子束IB1和第二离子束IB2可以同时辐射到蚀刻目标层20的表面的一个区域。如图2所示，该一个区域可以为范围与通过图案化蚀刻目标层20而形成的图案30中的相邻图案之间的距离A相对应的区域。后面将参照图4-图7描述对于第一入射角a1和第二入射角a2的各自的期望范围。
现在参照图2，蚀刻目标层20可以采用第一离子束IB1和第二离子束IB2图案化以形成图案30。每个图案30可以具有彼此相反布置的第一侧壁30i和第二侧壁30j。图案30的每个第一侧壁30i可以面对相邻图案30的第二侧壁30j。同样地，图案30的每个第二侧壁30j可以面对相邻图案30的第一侧壁30i。换言之，一对相邻的图案30A中的一个图案30的第一侧壁30i可以面对该对相邻的图案30A中的另一个图案30的第二侧壁30j。
蚀刻目标层20可以由第一离子束IB1蚀刻以形成每个图案30的第一侧壁30i。蚀刻目标层20可以由第二离子束IB2蚀刻以形成每个图案30的第二侧壁30j。换言之，一对相邻的图案30A中的一个图案30的第一侧壁30i和另一个图案30的第二侧壁30j可以分别利用第一离子束IB1和第二离子束IB2形成。
参照图3，蚀刻副产物P可能由以下产生：利用第一离子束IB1蚀刻该蚀刻目标层20以在一对相邻的图案30A中形成第一侧壁30i。然后这些蚀刻副产物P可能再沉积在该对图案30A中的另一个图案30的第二侧壁30j上。再沉积的蚀刻副产物P会使得难以控制每个图案30的侧壁轮廓。
然而，根据本发明构思的实施例，蚀刻目标层20可以被第二离子束IB2实质上同时地蚀刻以形成该对图案30A中的另一个图案30的第二侧壁30j。通过在图案化蚀刻目标层20的工艺期间实质上同时地提供第一离子束IB1和第二离子束IB2，可能再沉积在相邻图案30的第二侧壁30j上的蚀刻副产物P可以通过第二离子束IB2去除。因此，采用本发明构思的原理，可以容易地控制每个图案30的侧壁轮廓。
现在将参照图4至图7描述对于辐射到蚀刻目标层20的表面的离子束IB的入射角的期望范围。在下面的描述中，离子束IB可以表示第一离子束IB1或第二离子束IB2。并且第一离子束IB1的入射角的大小的范围可以实质上等于第二离子束IB2的入射角的大小的范围。
首先参照图4，参考线L相对于基板10的顶表面倾斜第一角α。第一角α的大小可以利用相邻的图案30之间的距离A和图案30的高度B之间的关系来限定。更具体地，第一角α的大小可以由下面的方程1限定：
[方程1]α＝arctan(B/A)
离子束IB可以具有相对于法线10S测量的入射角a，法线10S布置为实质上垂直于基板10的顶表面。在某些实施例中，入射角a可以大于0度并小于通过从90度减去第一角α的大小获得的角度。a的大小可以因此由下面的方程2限定：
[方程2]0°<a<(90°-α)
参照图5和图6，蚀刻目标层20的蚀刻速率可以根据离子束IB相对于法线10S的入射角a而变化。如果离子束IB具有预定的入射能量，则蚀刻目标层20的蚀刻速率可以如图6所示随着入射角a的增大(即ax<ay<az)而变化。然而，如果离子束IB的入射能量变化，则蚀刻目标层20的蚀刻速率和入射角a之间的关系可以具有与图6所示的不同的相互关系。为了说明的方便，现在将参照图6的图描述蚀刻速率和入射角a之间的关系。
参照图6和图7，蚀刻目标层20可以通过离子束IB图案化以在蚀刻目标层20中形成沟槽22。离子束IB相对于沟槽22的底表面20i的入射角可以与离子束IB相对于沟槽22的侧壁20j的入射角不同。换言之，离子束IB可以以相对于法线10S测量的入射角a辐射到沟槽22的底表面20i，并可以以相对于垂直于侧壁20j的法线20S测量的侧壁入射角aj辐射到侧壁20j。如参照图5和图6所述的，由于离子束IB以不同的入射角辐射到底表面20i和侧壁20j，所以蚀刻目标层20在底表面20i处的蚀刻速率可以与蚀刻目标层20在侧壁20j处的蚀刻速率不同。换言之，蚀刻目标层20可以在底表面20i处具有底部蚀刻速率ERi，并可以在侧壁20j处具有侧壁蚀刻速率ERj，并且底部蚀刻速率ERi可以与侧壁蚀刻速率ERj不同。
根据一个实施例，当离子束IB以侧壁入射角aj辐射到侧壁20j时，蚀刻目标层20可以在侧壁20j处具有侧壁蚀刻速率ERj，如图6所示。第二角β可以被确定，其中第二角β表示入射角，在该入射角，蚀刻目标层20的底部蚀刻速率ERi是侧壁蚀刻速率ERj的两倍(即ERi＝2×ERj)。离子束IB的入射角a可以大于第二角β。换言之，离子束IB的入射角a可以大于第二角β并小于通过从90度减去第一角α所获得的角度，如下面的方程3所表示的：
[方程3]β<a<(90°-α)
再次参照图1和图2，关于法线10S双向对称的第一离子束IB1和第二离子束IB2可以同时辐射到蚀刻目标层20的表面的一个区域。第一离子束IB1的第一入射角a1可以实质上等于第二离子束IB2的第二入射角a2。第一入射角a1和第二入射角a2的每个可以分别大于0度并小于通过从90度减去第一角α的大小所获得的角度(即0°<a1<(90°-α)，0°<a2<(90°-α))。期望地，第一入射角a1和第二入射角a2的每个可以分别大于第二角β并小于通过从90度减去第一角α的大小所获得的角度(即β<a1<(90°-α)，β<a2<(90°-α))。因此，一对相邻的图案30A中的一个图案30的第一侧壁30i和该对相邻的图案30A中的另一个图案30的第二侧壁30j可以分别利用第一离子束IB1和第二离子束IB2形成。
图8、图9和图11是截面图，示出采用根据本发明构思的示例实施例的形成图案的方法来形成磁存储器件的方法。图10是图9的部分“Y”的放大图。图12A是磁存储器件的截面图，示出磁隧道结图案的实施例，图12B是磁存储器件的截面图，示出磁隧道结图案的另一个实施例。
现在参照图8，下层间绝缘层102可以形成在基板100上。基板100可以包括半导体基板。例如，基板100可以包括硅基板、锗基板或硅锗基板。在某些实施例中，开关部件(未示出)可以形成在基板100上，并且下层间绝缘层102可以覆盖开关部件。开关部件可以例如为场效应晶体管。可选地，开关部件可以为二极管或其它开关器件。下层间绝缘层102可以由包括氧化物、氮化物和氧氮化物中的至少一个的单层或多层形成。
下接触插塞104可以形成在下层间绝缘层102中。每个下接触插塞104可以穿过下层间绝缘层102，从而电连接到开关部件中的对应一个的一个端子。下接触插塞104可以包括掺杂的半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)、导电的金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)和金属半导体化合物(例如，金属硅化物)中的至少一个。
顺序堆叠的第一导电层106、磁隧道结层MTJL和第二导电层114可以形成在下层间绝缘层102上。第一导电层106可以包括导电的金属氮化物，例如钛氮化物和/或钽氮化物。第一导电层106可以包括能够帮助构成磁隧道结层MTJL的磁层的晶体生长的材料(例如，钌(Ru))。第一导电层106可以通过溅射工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。
磁隧道结层MTJL可以包括顺序地堆叠在第一导电层106上的第一磁层108、隧道阻挡层110和第二磁层112。第一磁层108和第二磁层112中的一个可以对应于磁化方向固定在一个方向上的参考层，并且第一磁层108和第二磁层112中的另一个可以对应于自由层，该自由层具有可改变为平行于或反平行于参考层的固定磁化方向的磁化方向。
在某些实施例中，参考层和自由层的磁化方向可以实质上垂直于隧道阻挡层110和第二磁层112之间的界面。在此情况下，参考层和自由层的每个可以包括垂直磁性材料(例如，CoFeTb、CoFeGd或CoFeDy)、具有L10结构的垂直磁性材料、具有密堆六方(hexagonalclosepacked,HCP)晶体结构的CoPt合金和垂直磁性结构中的至少一个。具有L10结构的垂直磁性材料可以包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd和具有L10结构的CoPt中的至少一个。垂直磁性结构可以包括双层地交替且重复堆叠的磁层和非磁层。例如，垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少一个，其中“n”表示双层的数目。这里，参考层可以比自由层厚，和/或参考层的矫顽力可以大于自由层的矫顽力。
在另一些实施例中，参考层和自由层的磁化方向可以实质上平行于隧道阻挡层110和第二磁层112之间的界面。在此情况下，参考层和自由层的每个可以包括铁磁材料。参考层还可以包括反铁磁材料，该反铁磁材料用于固定参考层中包括的铁磁材料的磁化方向。
隧道阻挡层110可以包括镁氧化物(MgO)层、钛氧化物(TiO)层、铝氧化物(AlO)层、镁锌氧化物(MgZnO)层和镁硼氧化物(MgBO)层中的至少一个。
第一磁层108、隧道阻挡层110和第二磁层112中的每个可以通过物理气相沉积(PVD)工艺或CVD工艺形成。
第二导电层114可以包括钨、钛、钽、铝和金属氮化物(例如，钛氮化物和钽氮化物)中的至少一个。第二导电层114可以采用PVD工艺或CVD工艺形成。
掩模图案(未示出)可以形成在第二导电层114上。掩模图案可以限定其中将形成下面描述的磁隧道结结构的区域。掩模图案可以为光致抗蚀剂图案或硬掩模图案。硬掩模图案可以包括氧化物、氮化物和/或氧氮化物。
离子束IB可以辐射到第二导电层114的表面。离子束IB可以包括第一离子束IB1，该第一离子束IB1具有相对于法线100S测量的第一入射角a1，法线100S实质上垂直于基板100的顶表面。离子束IB还可以包括第二离子束IB2，第二离子束IB2具有相对于法线100S测量的第二入射角a2。第一离子束IB1和第二离子束IB2可以相对于法线100S实质上对称地施加，并且第一入射角a1可以因此实质上等于第二入射角a2。换言之，第一入射角a1的大小可以实质上等于第二入射角a2的大小。第一离子束IB1和第二离子束IB2可以同时辐射到第二导电层114的表面的一个区域。如图9所示，该一个区域可以是范围与磁隧道结结构MTJS之间的距离A相对应的区域。
现在参照图9，第二导电层114、磁隧道结层MTJL和第一导电层106可以采用第一离子束IB1和第二离子束IB2顺序地蚀刻以从堆叠结构形成第一导电图案116、磁隧道结图案MTJ和第二导电图案124。在下文，堆叠在下层间绝缘层102上的第一导电图案116、磁隧道结图案MTJ和第二导电图案124可以被定义为磁隧道结结构MTJS。该蚀刻工艺可以采用多个掩模图案作为蚀刻掩模，从而多个磁隧道结结构MTJS可以提供在下层间绝缘层102上。每个磁隧道结结构MTJS可以电连接到下层间绝缘层102中形成的下接触插塞104中的对应一个。在一个实施例中，每个磁隧道结结构MTJS的第一导电图案116的底表面可以与对应的下接触插塞104的顶表面接触。
每个磁隧道结结构MTJS的磁隧道结图案MTJ可以包括顺序地堆叠在第一导电图案116上的第一磁图案118、隧道阻挡图案120和第二磁图案112。
如图12A所示，在某些实施例中，第一磁图案118的磁化方向118a和第二磁图案122的磁化方向122a可以实质上平行于隧道阻挡图案120和第二磁图案122的接触表面(或第一导电图案116的顶表面)。参照图12A，第一磁图案118可以对应于参考图案，并且第二磁图案122可以对应于自由图案。然而，本发明构思不限于此，与图12A所示的实施例不同，第一磁图案118可以例如对应于自由图案，第二磁图案122可以对应于参考图案。参考图案可以比自由图案厚，和/或参考图案的矫顽力可以大于自由图案的矫顽力。
具有平行的磁化方向118a和122a的第一和第二磁图案118和122的每个可以包括铁磁材料。第一磁图案118还可以包括用于固定第一磁图案118中包括的铁磁材料的磁化方向的反铁磁材料。
如图12B所示，在另一些实施例中，第一磁图案118的磁化方向118b和第二磁图案122的磁化方向122b可以实质上垂直于隧道阻挡图案120和第二磁图案122的接触表面(或第一导电图案116的顶表面)。参照图12B，第一磁图案118可以对应于参考图案，第二磁图案122可以对应于自由图案。然而，本发明构思不限于此，与图12B所示的实施例不同，第一磁图案118可以对应于自由图案，第二磁图案122可以对应于参考图案。
具有垂直磁化方向118b和122b的第一和第二磁图案118和122的每个可以包括垂直磁性材料(例如，CoFeTb、CoFeGd或CoFeDy)、具有L10结构的垂直磁性材料、具有密排六方(HCP)晶体结构的CoPt合金和垂直磁性结构中的至少一个。具有L10结构的垂直磁性材料可以包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd和具有L10结构的CoPt中的至少一个。垂直磁性结构可以包括双层地交替且重复堆叠的磁层和非磁层。例如，垂直磁性结构可以包括(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的至少一个，其中“n”表示双层的数目。
再次参加图9，每个磁隧道结结构MTJS可以包括在截面图中彼此相反布置的第一侧壁S1和第二侧壁S2。每个磁隧道结结构MTJS的第一侧壁S1可以面对相邻的磁隧道结结构MTJS的第二侧壁S2。类似地，每个磁隧道结结构MTJS的第二侧壁S2可以面对相邻的磁隧道结结构MTJS的第一侧壁S1。
第二导电层114、磁隧道结层MTJL和第一导电层106可以通过第一离子束IB1蚀刻以形成磁隧道结结构MTJS的第一侧壁S1。第二导电层114、磁隧道结层MTJL和第一导电层106可以通过第二离子束IB2蚀刻以形成磁隧道结结构MTJS的第二侧壁S2。换言之，一对相邻的磁隧道结结构MTJS中的一个磁隧道结结构MTJS的第一侧壁S1和该对相邻的磁隧道结结构MTJS中的另一个磁隧道结结构MTJS的第二侧壁S2可以分别采用第一离子束IB1和第二离子束IB2形成。
现在参照图10，蚀刻副产物P可能在采用第一离子束IB1的蚀刻工艺期间从第二导电层114、磁隧道结层MTJL和第一导电层106产生。这些蚀刻副产物P可能再沉积在该对相邻的磁隧道结结构MTJS中的另一个磁隧道结结构MTJS的第二侧壁S2上。蚀刻副产物的再沉积会导致例如在包括磁隧道结图案MTJ的磁存储器件中的磁图案118和122之间的单元缺陷，诸如电短路。
然而，根据本发明构思的原理，第二导电层114、磁隧道结层MTJL和第一导电层106可以被第二离子束IB2实质上同时地蚀刻以形成一对相邻的磁隧道结结构MTJS中的另一个磁隧道结结构MTJS的第二侧壁S2。因此，再沉积在该另一个磁隧道结结构MTJS的第二侧壁S2上的任何蚀刻副产物P可以在蚀刻工艺期间通过第二离子束IB2去除。同样，在采用第二离子束IB2的蚀刻工艺期间可能再沉积在第一侧壁S1上的任何蚀刻副产物P可以通过第一离子束IB1去除。结果，可以最小化磁存储器件的单元缺陷，否则该单元缺陷会由再沉积的蚀刻副产物P引起。
再次参照图9，第一离子束IB1的第一入射角a1的期望范围和第二离子束IB2的第二入射角a2的期望范围可以采用相邻的磁隧道结结构MTJS之间的距离A和磁隧道结结构MTJS的高度B来计算。例如，对于第一入射角a1和第二入射角a2的每个的各自期望范围可以如之前参照图4至图7描述的来确定。在此情况下，图4的图案30可以对应于图9的磁隧道结结构MTJS，并且图5和图7的蚀刻目标层20可以对应于图8和图9的包括第一导电层106、磁隧道结层MTJL和第二导电层114的堆叠结构。
返回参照图8，相对于法线100S测量的第一入射角a1和第二入射角a2的每个可以大于0度并小于通过从90度减去第一角α的大小所获得的角度(即0°<a1<(90°-α)且0°<a2<(90°-α))。第一角α的大小可以由方程1(α＝arctan(B/A))限定，其中“A”表示磁隧道结结构MTJS之间的距离，“B”表示磁隧道结结构MTJS的高度。
在蚀刻工艺期间，磁隧道结层MTJL可以分别采用第一离子束IB1和第二离子束IB2蚀刻以在磁隧道结层MTJL中形成沟槽(未示出)。第二角β可以如图6所示地关于其限定。第二角β可以表示在蚀刻工艺期间沟槽的底部处的蚀刻速率是沟槽的侧壁处的蚀刻速率的两倍的角度。分别相对于法线100S测量的第一入射角a1和第二入射角a2的每个可以大于第二角β且小于通过从90度减去第一角α的大小获得的角度(即β<a1<(90°-α)且β<a2<(90°-α))。
参照图11，在磁隧道结结构MTJS已经通过蚀刻工艺形成之后，上层间绝缘层130可以提供在下层间绝缘层102上以覆盖磁隧道结结构MTJS。上层间绝缘层130可以是单层或多层。例如，上层间绝缘层130可以包括氧化物层(例如，硅氧化物层)、氮化物层(例如，硅氮化物层)和氮氧化物层(例如，硅氮氧化物层)中的至少一个。互连132可以形成在上层间绝缘层130上。互连132可以实质上在一个方向上延伸并可以电连接到布置在所述一个方向上的多个磁隧道结结构MTJS。根据一个实施例，上接触插塞126可以形成在上层间绝缘层130中以将磁隧道结结构MTJS电连接到互连132。每个磁隧道结结构MTJS可以通过上接触插塞126中的对应一个连接到互连132。互连132可以用作位线。
图13是示意图，示出根据本发明构思的某些实施例的用于产生双向对称的离子束IB1和IB2的离子束设备500。图14是示出图13的离子束设备500的离子束控制部分250的平面图。图15是图13的离子束设备500的一部分的示意图，示出使用图14的离子束控制部分250以辐射离子束IB1和IB2到基板。
参照图13至图15，离子束设备500可以包括产生离子束IB的源室502和工艺室504。在工艺室504内可以进行采用离子束IB的工艺。源室502和工艺室504可以彼此连接。
源室502可以包括离子源部分202和离子束控制部分250。离子源部分202可以从其中形成的等离子体产生离子束IB。离子束控制部分250可以提供在离子源部分202和工艺室504之间以控制辐射到工艺室504中的离子束IB的光路。工艺室504可以包括工作台200，对应于蚀刻目标的基板100装载在工作台200上。根据一个实施例，离子源部分202可以提供在工作台200上方，并且离子束控制部分250可以提供在离子源部分202和工作台200之间。离子束控制部分250可以控制辐射到工作台200上装载的基板100的表面的离子束IB的入射角a1和/或a2。
离子束控制部分250可以包括彼此水平分隔开的第一栅格210和第二栅格220。连接部分230可以提供在第一栅格210和第二栅格220之间并分别连接到第一栅格210和第二栅格220，并且支撑部分240可以分别支撑第一栅格210和第二栅格220。
如图14所示，第一栅格210、第二栅格220和连接部分230可以具有在第一方向D1上延伸的实质上条状的形状。第二方向D2与第一方向D1相交。连接部分230的端部在第二方向D2上彼此相反地定位，并可以每个连接到第一栅格210或第二栅格220的对应端。夹具260可以提供在连接部分230和第一栅格210之间以及连接部分230和第二栅格220之间。第一栅格210和第二栅格220可以分别通过夹具260连接和/或固定到连接部分230。
如图14所示，支撑部分240可以具有外侧壁，当在平面图中观看时该外侧壁具有实质上圆形的形状。支撑部分240可以包括形成在其中的开口242。第一栅格210、第二栅格220和连接部分230可以设置在支撑部分240上以在平面图中与开口242交叠。第一栅格210的另一端和第二栅格220的另一端可以连接到支撑部分240。辊262可以提供在第一栅格210和支撑部分240之间以及在第二栅格220和支撑部分240之间。第一栅格210和第二栅格220可以分别通过辊262连接到支撑部分240。辊262可以允许第一栅格210和第二栅格220的每个分别沿着支撑部分240的顶表面在第二方向D2和反平行于第二方向D2的方向上滑动。连接部分230可以与支撑部分240分隔开。
连接部分230可以设置在从工作台200的顶表面200U测量的比支撑部分240高的水平面处。第一栅格210和第二栅格220的每个可以分别相对于工作台200的顶表面200U倾斜。在某些实施例中，第一栅格210可以相对于平行于工作台200的顶表面的参考平面200S倾斜第一角θ1，并且第二栅格220可以相对于参考平面200S倾斜第二角θ2。第一角θ1可以实质上等于第二角θ2。换言之，第一角θ1的大小可以实质上等于第二角θ2的大小。在此情况下，第一栅格210和第二栅格220可以实质上彼此对称地布置，连接部分230插设在两者之间。支撑部分240可以设置在比第一栅格210和第二栅格220的分别从工作台200的顶表面200U测量的水平面低的水平面处。
第一栅格210和第二栅格220的每个可以分别包括顺序地堆叠的第一子栅格208和第二子栅格204。第一子栅格208和第二子栅格204的每个可以具有多个孔H。第一子栅格208的孔H的每个可以与第二子栅格204的孔H的对应一个实质上对准。第一栅格210和第二栅格220的每个还可以分别包括设置在第一子栅格208和第二子栅格204之间的第三子栅格206。第三子栅格206也可以具有多个孔H。第三子栅格206的孔H的每个可以与第一子栅格208的孔H的对应一个以及第二子栅格204的孔H的对应一个实质上对准。夹具(clamp)260可以提供在第一子栅格208和第三子栅格206之间以及在第三子栅格206和第二子栅格204之间。第一至第三子栅格208、204和206可以分别通过夹具260固定到彼此。
参照图13和图15，从离子源部分202产生的离子束IB可以采用离子束控制部分250分成第一离子束IB1和第二离子束IB2。第一离子束IB1可以由第一栅格210引导以辐射到基板100的表面，第二离子束IB2可以由第二栅格220引导以辐射到基板100的表面。第一离子束IB1可以相对于垂直于基板100的顶表面的法线100S具有第一入射角a1，第二离子束IB2可以相对于法线100S具有第二入射角a2。第一入射角a1可以实质上等于第二入射角a2。第一离子束IB1和第二离子束IB2可以因此相对于法线100S对称地布置。第一离子束IB1和第二离子束IB2可以同时辐射到基板100的表面的一个区域r。该一个区域r可以为范围与分别通过第一和第二离子束IB1和IB2在基板上形成的多个图案中的相邻图案之间的距离相对应的区域。例如，该一个区域r可以为范围与相邻的磁隧道结结构MTJS之间的距离A相对应的区域，如之前参照图9所述的。对于第一入射角a1和第二入射角a2的每个的期望范围可以分别与参照图4至图7描述的相同。
第一离子束IB1可以由第一栅格210中产生的第一电场E1引导，第二离子束IB2可以由第二栅格220中产生的第二电场E2引导。第一电场E1可以通过分别施加不同的电压到构成第一栅格210的第一至第三子栅格208、204和206而产生。例如，正电压V1、负电压V2和接地电压V3可以分别施加到第一栅格210的第二子栅格204、第三子栅格206和第一子栅格208，以产生第一电场E1。类似地，第二电场E2可以通过分别施加不同的电压到构成第二栅格220的第一至第三子栅格208、204和206而产生。例如，正电压V1、负电压V2和接地电压V可以分别施加到第二栅格220的第二子栅格204、第三子栅格206和第一子栅格208，以产生第二电场E2。
电场可以不产生在离子束控制部分250和基板100之间的空间SP中。因此，第一离子束IB1的离子可以被第一电场E1加速以在空间SP中直线运动到基板100的表面。同样，第二离子束IB2的离子可以被第二电场E2加速以在空间SP中直线运动到基板100的表面。因而，第一离子束IB1和第二离子束IB2可以分别在保持第一离子束IB1和第二离子束IB2之间的对称布置的同时辐射到基板100的表面。
连接部分230可以与支撑部分240垂直分隔开第一距离d1。第一距离d1可以是连接部分230的底表面和支撑部分240的顶表面之间的最短距离。支撑部分240可以与工作台200垂直分隔开第二距离d2。第二距离d2可以是支撑部分240的底表面和工作台200的顶表面之间的最短距离。如图13所示，第一栅格210可以相对于工作台200的顶表面200U倾斜第一角θ1，第二栅格220可以相对于工作台200的顶表面200U倾斜第二角θ2。因此，第一离子束IB1可以以第一入射角a1辐射到基板100的表面，第二离子束IB2可以以第二入射角a2辐射到基板的表面。
根据某些实施例，第一栅格210和第二栅格220的各自的倾斜角或斜度(即第一角θ1和第二角θ2)可以分别被改变以分别控制第一离子束IB1的第一入射角a1和第二离子束IB2的第二入射角a2。更具体地，第一角θ1和第二角θ2可以分别通过改变连接部分230和支撑部分240之间的第一距离d1来调整。如果第一距离d1改变，则工作台200和支撑部分240之间的第二距离d2也可以改变以分别将第一离子束IB1和第二离子束IB2辐射到基板100的表面的一个区域r。
图16A和图16B是图13的离子束设备500的一部分的示意图，示出如何采用图15的离子束控制部分250控制第一和第二离子束IB1和IB2的入射角。
参照图16A，连接部分230可以在垂直于基板100的顶表面的方向上移动，以增大或减小它与支撑部分240之间的距离。如图16A所示，连接部分230垂直移动离开支撑部分240至第三距离d3。第三距离d3可以是连接部分230的底表面和支撑部分240的顶表面之间的最短距离(即垂直距离)。第三距离d3可以大于第一距离d1。因此，第一栅格210可以相对于工作台200的顶表面200U倾斜第三角θ3。第三角θ3可以大于第一角θ1。同样，第二栅格220可以相对于工作台200的顶表面200U倾斜第四角θ4。第四角θ4可以大于第二角θ2。第三角θ3可以实质上等于第四角θ4。换言之，可以保持第一栅格210和第二栅格220之间的对称性。
由于第一栅格210和第二栅格220分别相对于工作台200的顶表面200U倾斜第三角θ3和第四角θ4，所以由第一栅格210引导的第一离子束IB1可以以第三入射角a3辐射到基板100的表面，由第二栅格220引导的第二离子束IB2可以以第四入射角a4辐射到基板100的表面。第三入射角a3可以大于第一入射角a1，第四入射角a4可以大于第二入射角a2。第三入射角a3可以实质上等于第四入射角a4。第一离子束IB1和第二离子束IB2之间的对称性可以分别由此得到保持。此外，工作台200也可以在垂直于基板100的顶表面的方向上移动。在此情况下，它移动得更靠近支撑部分240，减小工作台200和支撑部分240之间的距离。在工作台200移动之后，工作台200可以与支撑部分240分隔开第四距离d4。第四距离d4可以对应于支撑部分240的底表面和工作台200的顶表面200U之间的最短距离(即垂直距离)。第四距离d4可以小于第二距离d2。因此，第一离子束IB1和第二离子束IB2可以辐射到基板100的表面的一个区域r。
参照图16B，可选地，连接部分230可以在垂直于基板100的顶表面的方向上向下移动以更靠近支撑部分240。换言之，连接部分230可以与支撑部分240垂直分隔开第五距离d5。第五距离d5可以对应于连接部分230的底表面和支撑部分240的顶表面之间的垂直距离。第五距离d5可以小于第一距离d1。因此，第一栅格210可以相对于工作台200的顶表面200U倾斜第五角θ5。第五角θ5可以小于第一角θ1。同样，第二栅格220可以相对于工作台200的顶表面200U倾斜第六角θ6。第六角θ6可以小于第二角θ2。第五角θ5可以实质上等于第六角θ6，并且第一栅格210和第二栅格220之间的对称性可以被保持。
由于第一栅格210和第二栅格220分别相对于工作台200的顶表面200U倾斜第五角θ5和第六角θ6，所以由第一栅格210引导的第一离子束IB1可以以第五入射角a5辐射到基板100的表面，由第二栅格220引导的第二离子束IB2可以以第六入射角a6辐射到基板100的表面。第五入射角a5可以小于第一入射角a1，并且第六入射角a6可以小于第二入射角a2。第五入射角a5可以实质上等于第六入射角a6，第一离子束IB1和第二离子束IB2之间的对称性可以得到保持。在此情况下，工作台200可以在垂直于基板100的顶表面的方向上向下移动以使其距支撑图案240的距离增大。在工作台200向下移动之后，工作台200可以与支撑部分240分隔开第六距离d6。第六距离d6可以对应于支撑部分240的底表面和工作台200的顶表面200U之间的垂直距离。第六距离d6可以大于第二距离d2。因此，第一离子束IB1和第二离子束IB2可以辐射到基板100的表面的一个区域r。
图17是示出根据本发明构思的另一些实施例的用于产生双向对称的离子束IB1和IB2的离子束设备510的示意图。
参照图17，离子束设备510可以包括工艺室514和产生离子束IB1和IB2的源室512。可以在工艺室514中进行利用离子束IB1和IB2的工艺。源室512和工艺室514可以彼此连接。
用作离子束IB1和IB2的来源的等离子体可以提供在源室512中。工艺室514可以包括其上装载蚀刻目标基板100的工作台200。电压可以施加到基板100，使得来自等离子体的离子可以以离子束IB1和IB2的形式辐射到基板100。具有电子的鞘层区域520可以限定在等离子体和基板100之间。鞘层区域520中的电子的数目可以少于等离子体中的电子的数目。鞘层区域520可以被称为“等离子体鞘层(plasmasheath)”。
绝缘体540可以提供在源室512中。绝缘体540可以例如由石英、玻璃和硅氮化物中的至少一个形成。绝缘体540可以包括彼此水平分隔开但是设置在距基板100的实质上相同的水平面处的第一绝缘体532和第二绝缘体534。绝缘体540还可以包括第三绝缘体530，第三绝缘体530水平地设置在第一绝缘体532和第二绝缘体534之间并设置在距基板100的比第一和第二绝缘体532和534高的水平面处。尽管未示出，但是当在平面图中观看时第一至第三绝缘体532、534和530的每个可以具有实质上条状的形状。然而，本发明构思不限于此。第一至第三绝缘体532、534和530可以具有各种形状中的任何形状。
绝缘体540可以改变等离子体鞘层520中的电场520E的形式以控制等离子体和等离子体鞘层520之间的边界线524的形状。在某些实施例中，等离子体可以提供在基板100之上，并且绝缘体540可以提供在等离子体和基板100之间。绝缘体540可以控制等离子体和等离子体鞘层520之间的边界线524的形状，从而可以控制辐射到基板100的表面的离子束IB1和IB2的入射角。
更具体地，从等离子体提供的离子可以分别横穿第一和第三绝缘体532和530之间的边界线524，从而分别通过第一和第三绝缘体532和530之间的间隙区域辐射到基板100，或者可以分别横穿第二和第三绝缘体534和530之间的边界线524，从而分别通过第二和第三绝缘体534和530之间的间隙区域而辐射到基板100。分别横穿第一和第三绝缘体532和530之间的边界线524从而分别通过第一和第三绝缘体532和530之间的间隙区域辐射到基板100的离子可以构成第一离子束IB1。分别横穿第二和第三绝缘体534和530之间的边界线524从而分别通过第二和第三绝缘体534和530之间的间隙区域辐射到基板100的离子可以构成第二离子束IB2。
第一离子束IB1和第二离子束IB2可以分别具有相对于垂直于基板100的顶表面的法线100S测量的第一入射角a1和第二入射角a2，如之前参照图15描述的。第一入射角a1可以实质上等于第二入射角a2，从而第一离子束IB1和第二离子束IB2可以相对于法线100S对称地布置。第一离子束IB1和第二离子束IB2可以实质上同时辐射到基板100的表面的一个区域。该一个区域可以为范围与将形成在基板100上的图案之间的距离相对应的区域。例如，该一个区域可以为范围与如参照图9描述的磁隧道结结构MTJS之间的距离A相对应的区域。第一入射角和第二入射角的每个的范围可以与参照图4至图7描述的相同。
根据本发明构思的实施例，当蚀刻目标层采用双向对称的第一和第二离子束图案化时，可以形成一对相邻的图案中的一个图案的第一侧壁和该对图案中的另一个图案的相对的第二侧壁。因此，如果通过第一离子束从第一侧壁去除的蚀刻副产物再沉积在第二侧壁上，这些再沉积的蚀刻副产物可以采用第二离子束去除。同样，通过第二离子束从第二侧壁去除且再沉积在第一侧壁上的蚀刻副产物可以通过第一离子束去除。结果，可以容易地控制图案的侧壁轮廓。
此外，当磁存储器件的磁隧道结图案采用双向对称的第一离子束和第二离子束图案化时，一对相邻的磁隧道结图案中的一个磁隧道结图案的第一侧壁和该对相邻的磁隧道结图案中的另一个磁隧道结图案的相对的第二侧壁可以实质上同时形成。因此，如果通过第一离子束来自第一侧壁的蚀刻副产物再沉积在第二侧壁上，则再沉积的蚀刻副产物可以采用第二离子束去除。同样，采用第二离子束从第二侧壁去除的被再沉积在第一侧壁上的蚀刻副产物可以通过第一离子束去除。以此方式，可以最小化磁存储器件的单元缺陷，否则该单元缺陷会由蚀刻副产物引起。因而，可以制造具有优良可靠性的磁存储器件。
此外，本发明构思的某些实施例可以提供一种离子束设备，该离子束设备能够实质上同时提供具有双向对称的第一离子束和第二离子束。离子束设备可以包括水平地彼此分隔开并且每个相对于工作台的顶表面倾斜期望角度的第一栅格和第二栅格。第一离子束可以由第一栅格中产生的第一电场引导，第二离子束可以由第二栅格中产生的第二电场引导。第一离子束和第二离子束可以在保持第一和第二离子束之间的对称性的同时辐射到基板的表面。此外，可以改变第一和第二栅格相对于工作台的顶表面的斜度以调整辐射到基板的表面的第一和第二离子束的入射角。因而，离子束设备能够稳定地提供双向对称的第一和第二离子束到基板上，并且还能够控制或调整第一和第二离子束的入射角。
图18是示意方框图，示出包括根据本发明构思的实施例产生和构造的半导体存储器件的电子系统1100的示例。
参照图18，根据本发明构思的实施例的电子系统1100可以包括控制器1110、输入/输出(I/O)单元1120、存储器件1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器件1130和接口单元1140中的至少两个可以通过数据总线1150彼此通讯。数据总线1150可以对应于数据通过其传输的路径。
控制器1110可以包括微处理器、数字信号处理器、微控制器和具有与其中的任何一个类似的功能的其它逻辑装置中的至少一个。I/O单元1120可以包括键区、键盘和/或显示装置。存储器件1130可以存储数据和/或指令。如果根据前述实施例的半导体器件被实现为半导体存储器件，则存储器件1130可以包括根据上述实施例构造的至少一个这样的器件。接口单元1140可以发送电数据到通讯网络或可以从通讯网络接收电数据。接口单元1140可以无线地操作或通过电缆操作。例如，接口单元1140可以包括用于无线通讯的天线或者用于电缆通讯的收发器。尽管没有在附图中示出，但是电子系统1100还可以包括快速DRAM装置和/或快速SRAM装置，它们用作改善控制器1110的运行的高速缓冲存储器。
电子系统1100可以应用于个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡或其它电子产品。该其它电子产品可以无线地接收或发送信息数据。
图19是示意方框图，示出包括根据本发明构思的实施例构造的半导体器件的存储卡1200。
参照图19，根据本发明构思的实施例的存储卡1200可以包括存储器件1210。如果上述实施例的半导体器件被实现为半导体存储器件，则存储器件1210可以包括至少一个这样的器件。存储卡1200还可以包括存储器控制器1220，该存储器控制器1220控制主机和存储器件1210之间的数据通讯。
存储器控制器1220可以包括控制存储卡1200的全部操作的中央处理器(CPU)1222。此外，存储器控制器1220可以包括用作CPU1222的运行存储器的SRAM器件1221。而且，存储器控制器1220还可以包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可以配置为包括存储卡1200和主机之间的数据通讯协议。存储器接口单元1225可以将存储器控制器1220连接到存储器件1210。存储器控制器1220还可以包括错误检查和校正(ECC)块1224。ECC块1224可以检测并校正从存储器件1210读出的数据的错误。尽管没有示出，但是存储卡1200还可以包括只读存储器(ROM)器件，该ROM器件存储用于与主机交互的代码数据。存储卡1200可以用作便携式数据存储卡。可选地，存储卡1200可以实现为用作计算机系统的硬盘的固态盘(SSD)。
尽管已经参照示例实施例描述了本发明构思，但是对于本领域技术人员将是显然的，可以进行各种变化和修改而没有脱离本发明构思的精神和范围。因此，应当理解，以上实施例不进行限制，而是说明性的。因此，本发明构思的范围通过权利要求书及其等同物的最宽可允许的解释来确定，而不应另外地受到之前描述的限制或限定。
本申请要求于2014年11月25日在韩国知识产权局提交的韩国专利申请No.10-2014-0165349的优先权，其公开内容通过引用整体地结合于此。

Claims (24)

1.一种在形成于基板上的蚀刻目标层中形成图案的方法，该方法包括：
以第一入射角辐射第一离子束到所述蚀刻目标层的表面以及以第二入射角辐射第二离子束到所述蚀刻目标层的所述表面；以及
通过采用所述第一离子束和所述第二离子束图案化所述蚀刻目标层而形成图案，
其中所述第一离子束和所述第二离子束相对于实质上垂直于所述基板的顶表面的法线彼此实质上对称，
其中相对于所述法线测量的所述第一入射角和所述第二入射角的每个大于0度并小于通过从90度减掉第一角(α)的大小获得的角度，并且
其中所述第一角(α)的大小由方程α＝arctan(B/A)限定，
其中“A”表示相邻的图案之间的距离，“B”表示所述图案的高度。
2.如权利要求1所述的方法，其中所述第一离子束和所述第二离子束实质上同时地辐射到所述蚀刻目标层的所述表面的一个区域，并且
其中所述一个区域是范围对应于相邻的所述图案之间的距离的区域。
3.如权利要求2所述的方法，其中每个所述图案具有彼此相反布置的第一侧壁和第二侧壁，
其中一对相邻的图案中的一个图案的所述第一侧壁面对所述一对相邻的图案中的另一个图案的所述第二侧壁，
其中所述蚀刻目标层由所述第一离子束蚀刻以形成所述第一侧壁，并且
其中所述蚀刻目标层由所述第二离子束蚀刻以形成所述第二侧壁。
4.如权利要求2所述的方法，其中所述第一入射角的大小实质上等于所述第二入射角的大小。
5.如权利要求1所述的方法，其中形成所述图案包括：采用所述第一离子束和所述第二离子束蚀刻所述蚀刻目标层以在所述蚀刻目标层中形成沟槽，并且
其中所述第一入射角和所述第二入射角的每个大于第二角，在所述第二角，所述沟槽的底表面处的蚀刻速率是所述沟槽的侧表面处的蚀刻速率的两倍。
6.如权利要求1所述的方法，其中所述蚀刻目标层包括至少一个磁层。
7.一种形成磁存储器件的方法，该方法包括：
以第一入射角提供第一离子束且以第二入射角提供第二离子束到形成于基板上的磁隧道结层的表面；以及
通过采用所述第一离子束和所述第二离子束图案化所述磁隧道结层而形成磁隧道结图案，
其中所述第一离子束和所述第二离子束相对于垂直于所述基板的顶表面的法线实质上对称地布置，
其中相对于所述法线测量的所述第一入射角和所述第二入射角的每个大于0度并小于通过从90度减去第一角(α)的大小获得的角度，并且
其中所述第一角(α)的大小由方程α＝arctan(B/A)限定，
其中“α”表示所述第一角，“A”表示相邻的磁隧道结图案之间的距离，“B”表示所述磁隧道结图案的高度。
8.如权利要求7所述的方法，其中所述第一离子束和所述第二离子束被实质上同时提供到所述磁隧道结层的所述表面的一个区域，并且
其中所述一个区域是范围对应于相邻的磁隧道结图案之间的距离的区域。
9.如权利要求8所述的方法，其中每个所述磁隧道结图案具有彼此相反布置的第一侧壁和第二侧壁，
其中一对相邻的磁隧道结图案中的一个磁隧道结图案的所述第一侧壁面对所述一对相邻的磁隧道结图案中的另一个磁隧道结图案的所述第二侧壁，
其中所述磁隧道结层由所述第一离子束蚀刻以形成所述第一侧壁，并且
其中所述磁隧道结层由所述第二离子束蚀刻以形成所述第二侧壁。
10.如权利要求8所述的方法，其中所述第一入射角实质上等于所述第二入射角。
11.如权利要求7所述的方法，其中形成所述磁隧道结图案包括：采用所述第一离子束和所述第二离子束蚀刻所述磁隧道结层以在所述磁隧道结层中形成沟槽，并且
其中所述第一入射角和所述第二入射角的每个大于第二角，在蚀刻期间在所述第二角，所述沟槽的底表面处的蚀刻速率是所述沟槽的侧壁处蚀刻速率的两倍。
12.一种离子束设备，包括：
工作台，其上能够装载基板；
离子源部分，提供在所述工作台上方并能够产生离子束；以及
离子束控制部分，提供在所述工作台和所述离子源部分之间，所述离子束控制部分能够控制辐射到所述基板的表面的所述离子束的光路，
其中所述离子束控制部分包括：彼此水平分隔开的第一栅格和第二栅格，
其中，在操作期间，所述离子束由所述第一栅格和所述第二栅格分成第一离子束和第二离子束，
其中，在操作期间，所述第一离子束由所述第一栅格引导从而以第一入射角辐射到所述基板的所述表面，
其中，在操作期间，所述第二离子束由所述第二栅格引导从而以第二入射角辐射到所述基板的所述表面，并且
其中，在操作期间，所述第一离子束和所述第二离子束关于垂直于所述基板的所述表面的法线相对于彼此实质上对称地提供。
13.如权利要求12所述的离子束设备，其中所述第一离子束和所述第二离子束被引导以辐射到所述基板的所述表面的一个区域，并且
其中所述基板的所述表面的所述一个区域是范围对应于采用所述第一离子束和所述第二离子束形成的图案中的相邻图案之间的距离的区域。
14.如权利要求13所述的离子束设备，其中所述第一离子束和所述第二离子束实质上同时地辐射到所述基板的所述表面的所述一个区域。
15.如权利要求13所述的离子束设备，其中所述第一入射角等于所述第二入射角。
16.如权利要求12所述的离子束设备，其中所述第一栅格和所述第二栅格的每个包括：
顺序堆叠的第一子栅格和第二子栅格，所述第一子栅格和所述第二子栅格的每个具有多个孔，
其中所述第一子栅格的所述孔的每个与所述第二子栅格的所述孔中的对应一个实质上对准。
17.如权利要求16所述的离子束设备，其中所述第一栅格和所述第二栅格采用电场分别引导所述第一离子束和所述第二离子束，该电场通过向所述第一子栅格和所述第二子栅格供应彼此不同的电压而产生。
18.如权利要求16所述的离子束设备，其中所述第一栅格和所述第二栅格的每个还包括：
第三子栅格，具有多个孔，所述第三子栅格设置在所述第一子栅格和所述第二子栅格之间，
其中所述第三子栅格的所述孔的每个与所述第一子栅格的所述孔中的对应一个和所述第二子栅格的所述孔中的对应一个实质上对准。
19.如权利要求18所述的离子束设备，其中所述第一栅格和所述第二栅格利用电场分别引导所述第一离子束和所述第二离子束，该电场通过向所述第一子栅格、所述第二子栅格和所述第三子栅格供应彼此不同的电压而产生。
20.如权利要求12所述的离子束设备，其中所述离子束控制部分还包括：连接部分，提供在所述第一栅格和所述第二栅格之间，
其中，当在平面图中观看时，所述连接部分、所述第一栅格和所述第二栅格的每个具有在第一方向上延伸的实质上条状的形状，并且
其中所述连接部分的两端在与所述第一方向相交的第二方向上彼此相反，并且
其中所述连接部分的一端连接到所述第一栅格的一端，并且其中所述连接部分的第二端连接到所述第二栅格的一端。
21.如权利要求20所述的离子束设备，其中所述离子束控制部分还包括：支撑部分，支撑所述第一栅格和所述第二栅格，并且
其中所述第一栅格的另一端和所述第二栅格的另一端连接到所述支撑部分。
22.一种离子束设备，包括：
等离子体室和工艺室；以及
离子束控制部分，布置在所述等离子体室和所述工艺室之间，其中所述离子束控制部分包括：
第一栅格，配置为以第一入射角提供第一离子束到布置于所述工艺室中的基板；以及
第二栅格，配置为以第二入射角提供第二离子束到布置于所述工艺室中的所述基板，其中所述第一入射角和所述第二入射角的大小实质上相同，并且其中所述第一离子束和所述第二离子束关于垂直于所述基板的法线彼此实质上对称。
23.如权利要求22所述的离子束设备，其中所述第一离子束和所述第二离子束的入射角是通过调整所述第一栅格和所述第二栅格的倾斜角而可调整的。
24.如权利要求22所述的离子束设备，其中所述离子束控制部分和所述基板之间的距离是可调整的。
CN201510822241.9A 2014-11-25 2015-11-24 形成图案的方法、形成磁存储器件的方法及离子束设备 Active CN105632915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0165349 2014-11-25
KR1020140165349A KR101943553B1 (ko) 2014-11-25 2014-11-25 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비

Publications (2)

Publication Number Publication Date
CN105632915A true CN105632915A (zh) 2016-06-01
CN105632915B CN105632915B (zh) 2020-11-03

Family

ID=56011061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510822241.9A Active CN105632915B (zh) 2014-11-25 2015-11-24 形成图案的方法、形成磁存储器件的方法及离子束设备

Country Status (3)

Country Link
US (2) US9627610B2 (zh)
KR (1) KR101943553B1 (zh)
CN (1) CN105632915B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564810A (zh) * 2016-06-30 2018-01-09 英飞凌科技股份有限公司 使用定向离子束形成电极沟槽和含沟槽电极结构的半导体器件
CN111697129A (zh) * 2019-03-15 2020-09-22 东芝存储器株式会社 磁存储装置以及磁存储装置的制造方法
CN113196442A (zh) * 2018-12-17 2021-07-30 应用材料公司 用于光学设备制造的离子束源

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354468B1 (ko) * 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
KR102399342B1 (ko) * 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
KR20180083027A (ko) 2017-01-11 2018-07-20 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102374697B1 (ko) * 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
KR102595297B1 (ko) 2018-02-23 2023-10-31 삼성전자주식회사 미세 패턴 형성 방법
US10679372B2 (en) * 2018-05-24 2020-06-09 Lowe's Companies, Inc. Spatial construction using guided surface detection
US10302826B1 (en) * 2018-05-30 2019-05-28 Applied Materials, Inc. Controlling etch angles by substrate rotation in angled etch tools
JP7270740B2 (ja) 2018-12-20 2023-05-10 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄ応用のためのメモリセルの製造
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
JP2021048194A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 エッチング装置およびエッチング方法
JP7382809B2 (ja) * 2019-12-02 2023-11-17 キヤノントッキ株式会社 成膜方法及び成膜装置
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319879A (zh) * 2000-03-30 2001-10-31 三洋电机株式会社 半导体装置及其制造方法
CN1877254A (zh) * 2005-06-08 2006-12-13 Tdk株式会社 蚀刻量测量装置、蚀刻装置及蚀刻量测量方法
CN101467228A (zh) * 2006-06-12 2009-06-24 国立大学法人京都大学 离子束辐射装置以及制造半导体器件的方法
CN101838797A (zh) * 2009-12-18 2010-09-22 上海凯世通半导体有限公司 离子注入方法
US20120104274A1 (en) * 2009-07-16 2012-05-03 Canon Anelva Corporation Ion beam generating apparatus, substrate processing apparatus and method of manufacturing electronic device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677181A (ja) 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
US6238582B1 (en) 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
US6663747B2 (en) 2000-09-13 2003-12-16 International Business Machines Corporation Apparatus and method for enhancing the uniform etching capability of an ion beam grid
JP4063136B2 (ja) 2003-04-22 2008-03-19 株式会社島津製作所 イオンビーム装置
KR20050059789A (ko) 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체소자의 브릿지 제거방법
KR100851901B1 (ko) 2005-01-07 2008-08-13 삼성전자주식회사 이온 빔 추출장치
KR100729352B1 (ko) 2005-01-10 2007-06-15 삼성전자주식회사 회전형 리플렉터를 갖는 반사형 중성빔 식각 장치
JP2008117753A (ja) * 2006-10-12 2008-05-22 Tdk Corp イオンガン、イオンビームエッチング装置、イオンビームエッチング設備、エッチング方法及び磁気記録媒体の製造方法
KR100866902B1 (ko) 2007-03-06 2008-11-04 성균관대학교산학협력단 중성 빔 그리드 구조
JP5039876B2 (ja) * 2007-04-09 2012-10-03 セイコーインスツル株式会社 イオンビーム検査装置、イオンビーム検査方法、及び半導体製造装置
KR101419375B1 (ko) 2007-08-16 2014-07-15 시게이트 테크놀로지 엘엘씨 이온빔 에칭장치
JP5425547B2 (ja) * 2008-07-31 2014-02-26 キヤノンアネルバ株式会社 基板処理装置、及び磁気記録媒体の製造方法
US8603591B2 (en) * 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US8309937B2 (en) * 2010-10-05 2012-11-13 Veeco Instruments, Inc. Grid providing beamlet steering
KR20130053191A (ko) 2011-11-15 2013-05-23 삼성전자주식회사 반응성 이온 빔 에칭 장치
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US9293301B2 (en) * 2013-12-23 2016-03-22 Varian Semiconductor Equipment Associates, Inc. In situ control of ion angular distribution in a processing apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319879A (zh) * 2000-03-30 2001-10-31 三洋电机株式会社 半导体装置及其制造方法
CN1877254A (zh) * 2005-06-08 2006-12-13 Tdk株式会社 蚀刻量测量装置、蚀刻装置及蚀刻量测量方法
CN101467228A (zh) * 2006-06-12 2009-06-24 国立大学法人京都大学 离子束辐射装置以及制造半导体器件的方法
US20120104274A1 (en) * 2009-07-16 2012-05-03 Canon Anelva Corporation Ion beam generating apparatus, substrate processing apparatus and method of manufacturing electronic device
CN101838797A (zh) * 2009-12-18 2010-09-22 上海凯世通半导体有限公司 离子注入方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564810A (zh) * 2016-06-30 2018-01-09 英飞凌科技股份有限公司 使用定向离子束形成电极沟槽和含沟槽电极结构的半导体器件
CN107564810B (zh) * 2016-06-30 2020-11-06 英飞凌科技股份有限公司 使用定向离子束形成电极沟槽和含沟槽电极结构的半导体器件
CN113196442A (zh) * 2018-12-17 2021-07-30 应用材料公司 用于光学设备制造的离子束源
CN113227859A (zh) * 2018-12-17 2021-08-06 应用材料公司 使用电子束装置的光学设备制造方法
CN113227859B (zh) * 2018-12-17 2023-10-24 应用材料公司 使用电子束装置的光学设备制造方法
CN113196442B (zh) * 2018-12-17 2024-05-24 应用材料公司 用于光学设备制造的离子束源
CN111697129A (zh) * 2019-03-15 2020-09-22 东芝存储器株式会社 磁存储装置以及磁存储装置的制造方法
CN111697129B (zh) * 2019-03-15 2023-10-27 铠侠股份有限公司 磁存储装置以及磁存储装置的制造方法

Also Published As

Publication number Publication date
US9627610B2 (en) 2017-04-18
KR20160062801A (ko) 2016-06-03
US9871194B2 (en) 2018-01-16
US20160149123A1 (en) 2016-05-26
KR101943553B1 (ko) 2019-04-18
CN105632915B (zh) 2020-11-03
US20170179381A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN105632915A (zh) 形成图案的方法、形成磁存储器件的方法及离子束设备
US9859492B2 (en) Magnetic memory devices having sloped electrodes
US10326074B2 (en) Spin transfer torque cell for magnetic random access memory
CN105374933B (zh) 磁存储器件及其形成方法
US9577183B2 (en) Methods of manufacturing a magnetoresistive random access memory device
CN101960530B (zh) 形成磁隧道结装置的方法
KR100565108B1 (ko) 비직교 ｍｒａｍ 디바이스
CN105322089A (zh) 磁存储器器件及其制造方法
CN106159081A (zh) 形成图案的方法、磁性存储器装置及其制造方法
US9142757B2 (en) Magnetic memory devices
EP3289613B1 (en) Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (mtj) memory bit cell to facilitate reduced contact resistance
US20130008867A1 (en) Methods for manufacturing magnetic tunnel junction structure
US11152561B2 (en) Magnetic memory device
TW202001893A (zh) 磁性記憶裝置
CN101978426B (zh) 存储器单元和将磁存储器单元屏蔽开磁场的方法
KR20170057116A (ko) 자기 터널 접합 장치, 자기 메모리 장치, 및 자기 터널 접합 장치의 제조 방법
US20190136368A1 (en) Sputtering apparatus and method of manufacturing magnetic memory device using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant