KR101943553B1 - 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비 - Google Patents

좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비 Download PDF

Info

Publication number
KR101943553B1
KR101943553B1 KR1020140165349A KR20140165349A KR101943553B1 KR 101943553 B1 KR101943553 B1 KR 101943553B1 KR 1020140165349 A KR1020140165349 A KR 1020140165349A KR 20140165349 A KR20140165349 A KR 20140165349A KR 101943553 B1 KR101943553 B1 KR 101943553B1
Authority
KR
South Korea
Prior art keywords
ion beam
film
angle
tunnel junction
magnetic tunnel
Prior art date
Application number
KR1020140165349A
Other languages
English (en)
Other versions
KR20160062801A (ko
Inventor
박종철
권형준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140165349A priority Critical patent/KR101943553B1/ko
Priority to US14/919,723 priority patent/US9627610B2/en
Priority to CN201510822241.9A priority patent/CN105632915B/zh
Publication of KR20160062801A publication Critical patent/KR20160062801A/ko
Priority to US15/449,897 priority patent/US9871194B2/en
Application granted granted Critical
Publication of KR101943553B1 publication Critical patent/KR101943553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/06—Sources
    • H01J2237/083—Beam forming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3174—Etching microareas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

패턴 형성 방법은, 기판 상에 식각 대상막을 형성하는 것, 상기 식각 대상막의 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔 및 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하는 것 및 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것을 포함한다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭이다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의된다.
[수학식 1]
α=arctan(B/A)
여기서, α는 상기 제1 각도, A는 상기 패턴들 사이의 간격, B는 상기 패턴들 각각의 높이이다.

Description

좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비{METHOD OF FORMING A PATTERN USING ION BEAMS OF BILATERAL SYMMETRY, METHOD OF FORMING A MAGNETIC MEMORY DEVICE USING THE SAME, AND ION BEAM APPARATUS GENERATION ION BEAMS OF BILATERAL SYMMETRY}
본 발명은 좌우 대칭(bilateral symmetry)의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비에 관한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합 패턴(Magnetic tunnel junction pattern; MTJ)을 포함할 수 있다. 자기터널접합 패턴은 두 개의 자성체들과 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체들의 자화 방향들에 따라 자기터널접합 패턴의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체들의 자화 방향들이 서로 반평행한 경우에 자기터널접합 패턴은 큰 저항 값을 가질 수 있으며, 두 자성체들의 자화 방향들이 서로 평행한 경우에 자기터널접합 패턴은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다.자기터널접합 패턴을 형성하기 위해 이온 빔을 이용한 물리적 식각 방법이 이용될 수 있고, 이러한 방법은 참고문헌(공개특허공보 제10-2009-0017810호, 공개일 2009년 02월 19일)에 개시되어 있다.
전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 패턴의 측벽 프로파일의 제어가 용이한 패턴 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 자기 기억 소자의 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 좌우 대칭의 이온 빔을 안정적으로 제공함과 동시에, 이온 빔의 입사각을 조절할 수 있는 이온 빔 장비를 제공하는데 있다.
본 발명에 따른 패턴 형성 방법은, 기판 상에 식각 대상막을 형성하는 것; 상기 식각 대상막의 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔 및 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하는 것; 및 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것을 포함할 수 있다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭일 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의될 수 있다.
[수학식 1]
α=arctan(B/A)
여기서, α는 상기 제1 각도, A는 상기 패턴들 사이의 간격, B는 상기 패턴들 각각의 높이이다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 식각 대상막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 패턴들 사이의 상기 간격에 대응하는 범위의 영역일 수 있다.
일 실시예에 따르면, 상기 패턴들 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가질 수 있다. 서로 이웃하는 한 쌍의 상기 패턴들 중 하나의 상기 제1 측벽은, 상기 한 쌍의 상기 패턴들 중 다른 하나의 상기 제2 측벽과 마주할 수 있다. 상기 제1 측벽은 상기 식각 대상막이 상기 제1 이온 빔에 의해 식각되어 형성되고, 상기 제2 측벽은 상기 식각 대상막이 상기 제2 이온 빔에 의해 식각되어 형성될 수 있다.
일 실시예에 따르면, 상기 제1 입사각과 상기 제2 입사각은 서로 동일할 수 있다.
일 실시예에 따르면, 상기 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 식각하여 상기 식각 대상막 내에 트렌치를 형성하는 것을 포함할 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 식각 공정 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작은 반도체 소자의 제조방법.
일 실시예에 따르면, 상기 식각 대상막은 적어도 하나의 자성막을 포함할 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 기판 상에 자기터널접합막을 형성하는 것; 상기 자기터널접합막의 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔 및 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하는 것; 및 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함할 수 있다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭일 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의될 수 있다.
[수학식 1]
α=arctan(B/A)
여기서, α는 상기 제1 각도, A는 상기 자기터널접합 패턴들 사이의 간격, B는 상기 자기터널접합 패턴들들 각각의 높이이다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 자기터널접합막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 자기터널접합 패턴들 사이의 상기 간격에 대응하는 범위의 영역일 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가질 수 있다. 서로 이웃하는 한 쌍의 상기 자기터널접합 패턴들 중 하나의 상기 제1 측벽은, 상기 한 쌍의 상기 자기터널접합 패턴들 중 다른 하나의 상기 제2 측벽과 마주할 수 있다. 상기 제1 측벽은 상기 자기터널접합막이 상기 제1 이온 빔에 의해 식각되어 형성되고, 상기 제2 측벽은 상기 자기터널접합막이 상기 제2 이온 빔에 의해 식가되어 형성될 수 있다.
일 실시예에 따르면, 상기 제1 입사각 및 상기 제2 입사각은 서로 동일할 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 식각하여 상기 자기터널접합막 내에 트렌치를 형성하는 것을 포함할 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 식각 공정 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작을 수 있다.
일 실시예에 따르면, 상기 자기터널접합막은 상기 기판 상에 차례로 적층된 제1 자성막, 터널 배리어막, 및 제2 자성막을 포함할 수 있다. 상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 제2 자성막, 상기 터널 배리어막, 및 상기 제1 자성막을 순차로 식각하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 수직한 자화방향을 가질 수 있다.
일 실시예에 따르면, 상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 평행한 자화방향을 가질 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 기판 상에 자기터널접합막을 형성하는 것; 상기 자기터널접합막의 표면 상으로 조사되는 이온 빔을 발생시키는 것; 상기 이온 빔의 광 경로 상에 수평적으로 서로 이격되어 배치되는 제1 그리드 및 제2 그리드를 제공하는 것; 상기 이온 빔을, 상기 제1 그리드에 의해 가이드되어 상기 자기터널접합막의 상기 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔, 및 상기 제2 그리드에 의해 가이드되어 상기 자기터널접합막의 상기 표면 상으로 제2 입사각을 가지고 조사되는 제2 이온 빔으로 분할하는 것; 및 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함할 수 있다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭일 수 있다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 자기터널접합막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 자기터널접합 패턴들 사이의 간격에 대응하는 범위의 영역일 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가질 수 있다. 서로 이웃하는 한 쌍의 상기 자기터널접합 패턴들 중 하나의 상기 제1 측벽은, 상기 한 쌍의 상기 자기터널접합 패턴들 중 다른 하나의 상기 제2 측벽과 마주할 수 있다. 상기 제1 측벽은 상기 자기터널접합막이 상기 제1 이온 빔에 의해 식각되어 형성되고, 상기 제2 측벽은 상기 자기터널접합막이 상기 제2 이온 빔에 의해 식가되어 형성될 수 있다.
일 실시예에 따르면, 상기 제1 입사각 및 상기 제2 입사각은 서로 동일할 수 있다.
일 실시예에 따르면, 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의될 수 있다.
[수학식 1]
α=arctan(B/A)
여기서, α는 상기 제1 각도, A는 상기 자기터널접합 패턴들 사이의 간격, B는 상기 자기터널접합 패턴들들 각각의 높이이다.
일 실시예에 따르면, 상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 식각하여 상기 자기터널접합막 내에 트렌치를 형성하는 것을 포함할 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 식각 공정 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작을 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드는 상기 기판의 상면에 대하여 각각 기울어지게 제공될 수 있다. 본 발명에 따른 자기 기억 소자의 제조방법은, 상기 기판의 상기 상면에 대한 상기 제1 그리드 및 상기 제2 그리드 각각의 기울기를 변경하여, 상기 제1 입사각 및 상기 제2 입사각을 조절하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제1 입사각은 상기 제2 입사각과 동일한 각도를 갖도록 조절될 수 있다.
일 실시예에 따르면, 상기 자기터널접합막은 상기 기판 상에 차례로 적층된 제1 자성막, 터널 배리어막, 및 제2 자성막을 포함할 수 있다. 상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 제2 자성막, 상기 터널 배리어막, 및 상기 제1 자성막을 순차로 식각하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 수직한 자화방향을 가질 수 있다.
일 실시예에 따르면, 상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 평행한 자화방향을 가질 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 기판 상에 자기터널접합막을 형성하는 것; 상기 자기터널접합막의 표면 상에 플라즈마를 발생시키되, 상기 플라즈마와 상기 자기터널접합막의 상기 표면 사이에 상기 플라즈마보다 적은 수의 전자들을 갖는 일 영역이 정의되고, 상기 플라즈마와 상기 자기터널접합막의 상기 표면 사이에 절연체들을 제공하여, 상기 플라즈마와 상기 일 영역 사이의 경계의 형태를 변경시키는 것; 상기 자기터널접합막의 상기 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔, 및 상기 자기터널접합막의 상기 표면 상으로 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하되, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 플라즈마로부터 상기 경계를 가로질러 상기 절연체들 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사되고, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함할 수 있다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭일 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의될 수 있다.
[수학식 1]
α=arctan(B/A)
여기서, α는 상기 제1 각도, A는 상기 자기터널접합 패턴들 사이의 간격, B는 상기 자기터널접합 패턴들들 각각의 높이이다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 자기터널접합막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 자기터널접합 패턴들 사이의 상기 간격에 대응하는 범위의 영역일 수 있다.
일 실시예에 따르면, 상기 제1 입사각 및 상기 제2 입사각은 서로 동일할 수 있다.
일 실시예에 따르면, 상기 절연체들은 수평적으로 서로 이격되어 제공되고, 상기 기판으로부터 동일한 레벨에 위치하는 제1 절연체 및 제2 절연체; 및 상기 제1 절연체 및 상기 제2 절연체 사이에 제공되고, 상기 제1 절연체 및 상기 제2 절연체보다 상기 기판으로부터 높은 레벨에 위치하는 제3 절연체를 포함할 수 있다. 상기 절연체들은 상기 일 영역 내에 형성되는 전기장의 형태를 변경시킴으로써, 상기 플라즈마와 상기 일 영역 사이의 상기 경계의 형태를 제어할 수 있다. 상기 제1 이온 빔은 상기 제1 절연체와 상기 제3 절연체 사이의 상기 경계를 가로지르고, 상기 제1 절연체와 상기 제3 절연체 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사되고, 상기 제2 이온 빔은 상기 제2 절연체와 상기 제3 절연체 사이의 상기 경계를 가로지르고, 상기 제2 절연체와 상기 제3 절연체 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사될 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 식각하여 상기 자기터널접합막 내에 트렌치를 형성하는 것을 포함할 수 있다. 상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 식각 공정 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작을 수 있다.
본 발명에 따른 이온 빔 장비는, 기판을 로드하기 위한 스테이지; 상기 스테이지 상에 제공되고 이온 빔을 발생시키는 이온 소스부; 및 상기 스테이지와 상기 이온 소스부 사이에 제공되고, 상기 기판의 표면 상으로 조사되는 상기 이온 빔의 광 경로를 제어하는 이온 빔 제어부를 포함할 수 있다. 상기 이온 빔 제어부는 수평적으로 서로 이격되어 배치되는 제1 그리드와 제2 그리드를 포함할 수 있다. 상기 이온 빔은, 상기 제1 그리드에 의해 가이드되어 상기 기판의 상기 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔, 및 상기 제2 그리드에 의해 가이드되어 상기 기판의 상기 표면 상으로 제2 입사각을 가지고 조사되는 제2 이온 빔으로 분할될 수 있다. 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상기 표면에 수직한 법선에 대하여 대칭일 수 있다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상기 표면의 일 영역으로 조사되도록 가이드되되, 상기 일 영역은 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 기판에 형성되는 패턴들 사이의 간격에 대응하는 범위의 영역일 수 있다.
일 실시예에 따르면, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상기 표면 상으로 동시에 조사되도록 가이드될 수 있다.
일 실시예에 따르면, 상기 제1 입사각은 상기 제2 입사각과 동일할 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드의 각각은, 각각 복수 개의 홀들을 가지고 차례로 적층된 제1 서브 그리드 및 제2 서브 그리드를 포함할 수 있다. 상기 제1 서브 그리드의 상기 홀들의 각각은 상기 제2 서브 그리드의 상기 홀들 중 대응하는 홀에 정렬될 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드의 각각은, 상기 제1 서브 그리드 및 상기 제2 서브 그리드에 서로 다른 전압을 인가하여 형성되는 전기장을 이용하여, 상기 이온 빔을 가이드할 수 있다.
일 실시예에 따르면, 상기 기판과 상기 이온 빔 제어부 사이의 공간은 전기장이 형성되지 않을 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드의 각각은, 복수 개의 홀들을 가지고, 상기 제1 서브 그리드와 상기 제2 서브 그리드 사이에 배치되는 제3 서브 그리드를 더 포함할 수 있다. 상기 제3 서브 그리드의 상기 홀들의 각각은 상기 제1 서브 그리드의 상기 홀들 중 대응하는 홀에 정렬되고, 상기 제2 서브 그리드의 상기 홀들 중 대응하는 홀에 정렬될 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드의 각각은, 상기 제1, 제2, 및 제3 서브 그리드들에 서로 다른 전압을 인가하여 형성되는 전기장을 이용하여, 상기 이온 빔을 가이드할 수 있다.
일 실시예에 따르면, 상기 이온 빔 제어부는, 상기 제1 그리드와 상기 제2 그리드 사이에 제공되는 연결부를 더 포함할 수 있다. 평면적 관점에서, 상기 연결부, 상기 제1 그리드, 및 상기 제2 그리드는 각각 제1 방향으로 연장되는 바 형태를 가질 수 있다. 상기 제1 방향에 교차하는 제2 방향을 따라 서로 마주하는 상기 연결부의 양 단은, 상기 제1 그리드의 일단 및 상기 제2 그리드의 일단에 각각 연결될 수 있다.
일 실시예에 따르면, 상기 이온 빔 제어부는, 상기 제1 그리드와 상기 제2 그리드를 지지하는 지지부를 더 포함할 수 있다. 상기 제1 그리드의 타단 및 상기 제2 그리드의 타단은 상기 지지부에 연결될 수 있다.
일 실시예에 따르면, 상기 연결부는 상기 스테이지의 상면으로부터 상기 지지부보다 높은 레벨에 배치되고, 상기 제1 그리드 및 상기 제2 그리드의 각각은 상기 스테이지의 상기 상면에 대하여 기울어지게 배치될 수 있다.
일 실시예에 따르면, 상기 제1 그리드 및 상기 제2 그리드는 상기 연결부를 사이에 두고 서로 대칭될 수 있다.
일 실시예에 따르면, 상기 지지부는 상기 제1 및 제2 그리드들보다 상기 스테이지의 상기 상면으로부터 낮은 레벨에 배치될 수 있다.
일 실시예에 따르면, 상기 제1 입사각 및 상기 제2 입사각은, 상기 스테이지의 상기 상면에 대한 상기 제1 및 제2 그리드들 각각의 기울기를 변경시킴으로써 조절될 수 있다.
일 실시예에 따르면, 상기 스테이지의 상기 상면에 대한 상기 제1 및 제2 그리드들 각각의 상기 기울기는 상기 연결부와 상기 지지부 사이의 제1 수직 거리를 변경시킴으로써 조절될 수 있다.
일 실시예에 따르면, 상기 연결부와 상기 지지부 사이의 상기 제1 수직 거리가 변경되는 경우, 상기 스테이지의 상기 상면과 상기 지지부 사이의 제2 수직 거리를 변경함으로써, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상기 표면의 일 영역으로 조사되도록 가이드될 수 있다. 상기 일 영역은 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 기판에 형성되는 패턴들 사이의 간격에 대응하는 범위의 영역일 수 있다.
본 발명의 개념에 따르면, 좌우 대칭인 이온 빔을 이용하여 식각 대상막을 패터닝하여 패턴들을 형성하는 경우, 서로 이웃하는 한 쌍의 패턴들 중 하나의 제1 측벽, 및 상기 한 쌍의 패턴들 중 다른 하나의, 상기 제1 측벽과 마주하는, 제2 측벽은 좌우 대칭인 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 각각 형성될 수 있다. 이에 따라, 상기 제1 측벽으로부터 발생되는 식각 부산물이 상기 제2 측벽으로 재증착되는 경우, 상기 재증착된 식각 부산물은 상기 제2 이온 빔에 의해 제거될 수 있다. 따라서, 상기 패턴들 각각의 측벽 프로파일의 제어가 용이할 수 있다.
또한, 좌우 대칭인 상기 이온 빔을 이용하여 자기 기억 소자의 자기터널접합 패턴들 패터닝하는 경우, 서로 이웃하는 한 쌍의 자기터널접합 패턴들 중 하나의 제1 측벽, 및 상기 한 쌍의 상기 자기터널접합 패턴들 중 다른 하나의, 상기 제1 측벽과 마주하는, 제2 측벽은 좌우 대칭인 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 각각 형성될 수 있다. 이에 따라, 상기 제1 측벽으로부터 발생되는 식각 부산물이 상기 제2 측벽으로 재증착되는 경우, 상기 재증착된 식각 부산물은 상기 제2 이온 빔에 의해 제거될 수 있다. 따라서, 상기 식각 부산물에 의해 초래되는 자기 기억 소자의 셀 불량이 최소화될 수 있고, 이에 따라, 우수한 신뢰성을 갖는 자기 기억 소자가 제조될 수 있다.
더하여, 기판 상에, 좌우 대칭을 갖는 상기 제1 이온 빔과 상기 제2 이온 빔을 동시에 제공하는 이온 빔 장비가 제공될 수 있다. 상기 이온 빔 장비는, 수평적으로 서로 이격되어 배치되고, 스테이지의 상면에 대하여 각각 기울어진 제1 그리드 및 제2 그리드를 포함할 수 있다. 상기 제1 이온 빔과 상기 제2 이온 빔은, 상기 제1 그리드 내에 형성된 제1 전기장, 및 상기 제2 그리드 내에 형성된 제2 전기장에 의해 각각 가이드될 수 있고, 이에 따라, 좌우 대칭인 상태를 유지하면서 상기 기판의 표면 상으로 조사될 수 있다. 또한, 상기 스테이지의 상기 상면에 대한 상기 제1 그리드 및 상기 제2 그리드 각각의 기울기를 변경함으로써, 상기 기판의 상기 표면으로 조사되는 상기 제1 이온 빔 및 상기 제2 이온 빔 각각의 입사각이 조절될 수 있다. 따라서, 상기 기판 상에, 좌우 대칭을 갖는 상기 제1 이온 빔과 상기 제2 이온 빔을 안정적으로 제공함과 동시에, 상기 제1 이온 빔과 상기 제2 이온 빔 각각의 입사각을 제어할 수 있는 이온 빔 장비가 제공될 수 있다.
도 1 및 도 2는 본 발명의 개념에 따른 패턴 형성 방법을 설명하기 위한 개략도들이다.
도 3은 도 2의 X부분을 확대한 도면이다.
도 4 내지 도 7은 이온 빔의 입사각의 범위를 설명하기 위한 개념도들이다.
도 8, 도 9, 및 도 11은 본 발명의 개념에 따른 패턴 형성 방법을 이용한 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10은 도 9의 Y부분을 확대한 단면도이다.
도 12a는 자기 터널 접합 패턴의 일 예를 나타내는 단면도이다.
도 12b는 자기 터널 접합 패턴의 다른 예를 나타내는 단면도이다.
도 13은 본 발명의 개념에 따른 좌우 대칭인 이온 빔을 발생시키는 이온 빔 장비의 일 예를 나타내는 개략도이다.
도 14는 도 13의 이온 빔 제어부를 설명하기 위한 평면도이다.
도 15은 도 13의 이온 빔 제어부를 통과하여 기판으로 조사되는 이온 빔을 설명하기 위한 개념도이다.
도 16a 및 도 16b는 도 13의 이온 빔 제어부를 이용하여 이온 빔의 입사각을 조절하는 원리를 설명하기 위한 개념도들이다.
도 17은 본 발명의 개념에 따른 좌우 대칭인 이온 빔을 발생시키는 이온 빔 장비의 다른 예를 나타내는 개략도이다.
도 18은 본 발명의 실시예들에 따른 반도체 소자들을 포함하는 전자 시스템들의 일 예를 나타내는 블록도이다.
도 19는 본 발명의 실시예들에 따른 반도체 소자들을 포함하는 메모리 카드들의 일 예를 나타내는 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1 및 도 2는 본 발명의 개념에 따른 패턴 형성 방법을 설명하기 위한 개략도들이다. 도 3은 도 2의 X부분을 확대한 도면이다. 도 4 내지 도 7은 이온 빔의 입사각의 범위를 설명하기 위한 개념도들이다.
도 1을 참조하면, 기판(10) 상에 식각 대상막(20)이 제공될 수 있다. 상기 기판(10)은 반도체 기판을 포함할 수 있다. 상기 식각 대상막(20)은 일 예로, 적어도 하나의 자성막을 포함할 수 있으나, 본 발명의 개념은 이에 한정되지 않는다.
상기 식각 대상막(20)의 표면 상으로 조사되는 이온 빔(IB)이 제공될 수 있다. 상기 이온 빔(IB)은 상기 기판(10)의 상면에 수직한 법선(10S)에 대하여 제1 입사각(a1)을 갖는 제1 이온 빔(IB1) 및 상기 법선(10S)에 대하여 제2 입사각(a2)을 갖는 제2 이온 빔(IB2)을 포함할 수 있다. 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 상기 법선(10S)에 대하여 서로 대칭일 수 있고, 상기 제1 입사각(a1)은 상기 제2 입사각(a2)과 같을 수 있다. 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 상기 식각 대상막(20)의 상기 표면의 일 영역으로 동시에 조사될 수 있다. 상기 일 영역은, 도 2를 참조하여 설명될, 상기 식각 대상막(20)을 패터닝하여 형성되는 패턴들(30) 사이의 간격(A)에 대응하는 범위의 영역일 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2)의 범위에 대하여는 후술한다.
도 2를 참조하면, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 상기 식각 대상막(20)을 패터닝하여, 패턴들(30)이 형성될 수 있다. 상기 패턴들(30)의 각각은 서로 대향하는 제1 측벽(30i) 및 제2 측벽(30j)을 가질 수 있다. 상기 패턴들(30) 각각의 상기 제1 측벽(30i)은, 이에 인접하는 패턴(30)의 상기 제2 측벽(30j)과 마주할 수 있다. 마찬가지로, 상기 패턴들 각각의 상기 제2 측벽(30j)은, 이에 인접하는 패턴(30)의 상기 제1 측벽(30i)과 마주할 수 있다. 즉, 서로 이웃하는 한 쌍의 상기 패턴들(30) 중 하나의 상기 제1 측벽(30i)은, 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)과 마주할 수 있다.
상기 패턴들(30) 각각의 상기 제1 측벽(30i)은 상기 식각 대상막(20)이 상기 제1 이온 빔(IB1)에 의해 식각되어 형성될 수 있다. 상기 패턴들(30) 각각의 상기 제2 측벽(30j)은 상기 식각 대상막(20)이 상기 제2 이온 빔(IB2)에 의해 식각되어 형성될 수 있다. 즉, 상기 한 쌍의 상기 패턴들(30) 중 하나의 상기 제1 측벽(30i), 및, 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)은 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 각각 형성될 수 있다.
구체적으로, 도 3을 참조하면, 상기 식각 대상막(20)이 상기 제1 이온 빔(IB1)에 의해 식각되어, 상기 한 쌍의 상기 패턴들(30) 중 하나의 상기 제1 측벽(30i)이 형성되는 동안, 상기 식각 대상막(20)으로부터 식각 부산물(P)이 발생될 수 있다. 상기 식각 부산물(P)은 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)에 재증착될 수 있다. 재증착된 상기 식각 부산물(P)에 의해, 상기 패턴들(30) 각각의 측벽 프로파일의 제어가 어려울 수 있다.
본 발명의 개념에 따르면, 상기 식각 대상막(20)이 상기 제2 이온 빔(IB2)에 의해 식각되어, 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)이 형성될 수 있다. 즉, 상기 식각 대상막(20)의 패터닝 공정 동안, 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)이 동시에 제공됨에 따라, 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)에 재증착되는 상기 식각 부산물(P)은 상기 제2 이온 빔(IB2)에 의해 제거될 수 있다. 따라서, 상기 패턴들(30) 각각의 측벽 프로파일의 제어가 용이할 수 있다.
이하에서, 도 4 내지 도 7을 참조하여 상기 식각 대상막(20)의 상기 표면 상으로 조사되는 상기 이온 빔(IB)의 입사각의 범위를 설명한다. 여기서, 상기 이온 빔(IB)은 상기 제2 이온 빔(IB2)을 의미할 수 있고, 이 경우, 상기 제1 이온 빔(IB1)의 입사각의 범위는 상기 제2 이온 빔(IB2)의 입사각의 범위와 동일할 수 있다.
도 4를 참조하면, 먼저, 상기 패턴들(30) 사이의 간격(A) 및 상기 패턴들(30) 각각의 높이(B)에 의해, 상기 기판(10)의 상면에 대하여 제1 각도(α)로 기울어진 기준선(L)이 정의될 수 있다. 상기 제1 각도(α)는 아래의 수학식1로 정의될 수 있다.
[수학식1]
α=arctan(B/A)
상기 이온 빔(IB)은 상기 기판(10)의 상면에 수직한 상기 법선(10S)에 대하여 입사각(a)을 가질 수 있다. 일 실시예에 따르면, 상기 입사각(a)은 0°보다 크고, 90°에서 상기 제1 각도(α)를 뺀 각도보다 작을 수 있다(즉, 0°<a<(90°- α)).
도 5 및 도 6을 참조하면, 상기 이온 빔(IB)을 이용하여 상기 식각 대상막(20)을 패터닝하는 식각 공정에서, 상기 법선(10S)에 대한 상기 이온 빔(IB)의 상기 입사각(a)에 따라 상기 식각 대상막(20)의 식각 속도가 달라질 수 있다. 일 예로, 상기 이온 빔(IB)이 소정의 입사 에너지를 갖는 경우, 상기 입사각(a)이 증가함에 따라(즉, ax<ay<az), 상기 식각 대상막(20)의 상기 식각 속도는 도 6에 도시된 바와 같이 달라질 수 있다. 상기 이온 빔(IB)의 입사 에너지가 달라지는 경우, 상기 입사각(a)에 따른 상기 식각 대상막(20)의 상기 식각 속도는 도 6에 도시된 바와 다른 상관 관계를 가질 수 있으나, 설명의 편의를 위해 도 6의 그래프를 참조하여 설명한다.
도 6 및 도 7을 참조하면, 상기 이온 빔(IB)에 의해 상기 식각 대상막(20)이 패터닝되어 상기 식각 대상막(20) 내에 트렌치(22)가 형성될 수 있다. 상기 이온 빔(IB)은 상기 트렌치(22)의 바닥면(20i) 및 측벽(20j)에 대하여 서로 다른 입사각을 가질 수 있다. 즉, 상기 이온 빔(IB)은 상기 법선(10S)에 대하여 상기 입사각(a)을 가지고 상기 바닥면(20i)으로 조사될 수 있고, 상기 측벽(20j)에 수직한 법선(20S)에 대하여 측벽 입사각(aj)을 가지고 상기 측벽(20S)으로 조사될 수 있다. 도 5 및 도 6을 참조하여 설명한 바와 같이, 상기 이온 빔(IB)이 상기 바닥면(20i) 및 상기 측벽(20j)에 대하여 서로 다른 입사각을 가지고 조사됨에 따라, 상기 바닥면(20i) 및 상기 측벽(20j)에서 상기 식각 대상막(20)의 식각 속도는 서로 다를 수 있다. 즉, 상기 바닥면(20i)에서 상기 식각 대상막(20)은 바닥 식각 속도(ERi)를 가질 수 있고, 상기 측벽에서(20j)에서 상기 식각 대상막(20)은 측벽 식각 속도(ERj)를 가질 수 있다. 상기 바닥 식각 속도(ERi) 및 상기 측벽 식각 속도(ERj)는 서로 다를 수 있다.
일 실시예에 따르면, 상기 이온 빔(IB)이 상기 측벽 입사각(aj)을 가지로 상기 측벽(20j)으로 조사되는 경우, 도 6에 도시된 바와 같이, 상기 측벽(20j)에서 상기 식각 대상막(20)은 상기 측벽 식각 속도(ERj)를 가질 수 있다. 이 경우, 상기 바닥면(20i)에서 상기 식각 대상막(20)의 상기 바닥 식각 속도(ERi)가 상기 측벽 식각 속도(ERj)의 두 배가 되는(즉, ERi=2*ERj) 제2 각도(β)가 결정될 수 있다. 상기 이온 빔(IB)의 상기 법선(10S)에 대한 상기 입사각(a)은 상기 제2 각도(β)보다 클 수 있다. 즉, 상기 이온 빔(IB)의 상기 입사각(a)은 상기 제2 각도(β)보다 크고, 90°에서 상기 제1 각도(α)를 뺀 상기 각도보다 작을 수 있다(즉, β<a<(90°- α)).
도 1 및 도 2를 다시 참조하면, 좌우 대칭인 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 상기 식각 대상막(20)의 상기 표면의 상기 일 영역으로 동시에 조사될 수 있다. 상기 제1 이온 빔(IB1)의 상기 제1 입사각(a1) 및 상기 제2 이온 빔(IB2)의 상기 제2 입사각(a2)은 서로 같을 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각은 0°보다 크고, 90°에서 상기 제1 각도(α)를 뺀 각도보다 작을 수 있다(즉, 0°<a<(90°- α)). 보다 상세하게, 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각은 상기 제2 각도(β)보다 크고, 90°에서 상기 제1 각도(α)를 뺀 각도보다 작을 수 있다(즉, β<a<(90°- α)). 이에 따라, 서로 이웃하는 상기 한 쌍의 상기 패턴들(30) 중 하나의 상기 제1 측벽(30i), 및, 상기 한 쌍의 상기 패턴들(30) 중 다른 하나의 상기 제2 측벽(30j)이 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)에 의해 각각 형성되는 것이 가능할 수 있다.
도 8, 도 9, 및 도 11은 본 발명의 개념에 따른 패턴 형성 방법을 이용한 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이다. 도 10은 도 9의 Y부분을 확대한 단면도이다. 도 12a는 자기 터널 접합 패턴의 일 예를 나타내는 단면도이고, 도 12b는 자기 터널 접합 패턴의 다른 예를 나타내는 단면도이다.
도 8을 참조하면, 기판(100) 상에 하부 층간 절연막(102)이 형성될 수 있다. 상기 기판(100)은 반도체 기판을 포함할 수 있다. 일 예로, 상기 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판 등을 포함할 수 있다. 일 실시예에 따르면, 스위칭 소자들(미도시)이 상기 기판(100) 상에 형성될 수 있으며, 상기 하부 층간 절연막(102)이 상기 스위칭 소자들을 덮도록 형성될 수 있다. 상기 스위칭 소자들은 전계 효과 트랜지스터들일 수 있다. 이와는 달리, 상기 스위칭 소자들은 다이오드들일 수도 있다. 상기 하부 층간 절연막(102)은 산화물, 질화물, 및/또는 산화질화물을 포함하는 단일층 또는 다층으로 형성될 수 있다.
하부 콘택 플러그들(104)이 상기 하부 층간 절연막(102) 내에 형성될 수 있다. 상기 하부 콘택 플러그들(104)의 각각은 상기 하부 층간 절연막(102)을 관통하여 상기 스위칭 소자들 중 대응하는 스위칭 소자의 일 단자에 전기적으로 접속될 수 있다. 상기 하부 콘택 플러그들(104)은 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
상기 하부 층간 절연막(102) 상에 차례로 적층된 제1 도전막(106), 자기 터널 접합막(MTJL), 및 제2 도전막(114)이 형성될 수 있다. 상기 제1 도전막(106)은 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있다. 상기 제1 도전막(106)은 상기 자기 터널 접합막(MTJL)을 구성하는 자성막들의 결정 성장에 도움을 주는 물질(일 예로, 루테늄(Ru) 등)을 포함할 수 있다. 상기 제1 도전막(106)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 등으로 형성될 수 있다.
상기 자기 터널 접합막(MTJL)은 상기 제1 도전막(106) 상에 차례로 적층된 제1 자성막(108), 터널 배리어막(110), 및 제2 자성막(112)을 포함할 수 있다. 상기 제1 및 제2 자성막들(108, 112) 중에서 어느 하나는 일 방향으로 고정된 자화 방향을 갖는 기준층에 해당할 수 있으며, 다른 하나는 상기 고정된 자화 방향에 평행 또는 반평행 하게 변경 가능한 자화 방향을 갖는 자유층에 해당할 수 있다.
일 예로, 상기 기준층 및 자유층의 자화 방향들은 상기 터널 배리어막(110)과 상기 제2 자성막(112) 사이의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준층 및 자유층은 수직 자성 물질(ex, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 예컨대, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 여기서, 상기 기준층은 상기 자유층에 비하여 두껍거나, 상기 기준층의 보자력이 상기 자유층의 보자력 보다 클 수 있다.
다른 예로, 상기 기준층 및 자유층의 자화방향들은 상기 터널 배리어막(110)와 상기 제2 자성막(112)의 상기 계면에 실질적으로 평행할 수 있다. 이 경우, 상기 기준층 및 자유층은 강자성 물질을 포함할 수 있다. 상기 기준층은 상기 기준층 내 상기 강자성 물질의 자화 방향을 고정시키기 위한 반 강자성 물질을 더 포함할 수 있다.
상기 터널 배리어막(110)은 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다.
상기 제1 자성막(108), 터널 배리어막(110), 및 제2 자성막(112)의 각각은 상기 물리 기상 증착법 또는 화학 기상 증착법으로 형성될 수 있다.
상기 제2 도전막(114)은 텅스텐, 티타늄, 탄탈륨, 알루미늄, 및 금속 질화물들(ex, 티타늄 질화물 및 탄탈륨 질화물) 중에서 적어도 하나를 포함할 수 있다. 상기 제2 도전막(114)은 물리 기상 증착법 또는 화학 기상 증착법을 이용하여 형성될 수 있다.
상기 제2 도전막(114) 상에 마스크 패턴들(미도시)이 형성될 수 있다. 상기 마스크 패턴들은 상기 기판(100) 상에 후술될 자기 터널 접합 구조체들이 형성될 영역을 정의할 수 있다. 상기 마스크 패턴들은 포토 레지스트 패턴들이거나, 산화물, 질화물, 및/또는 산질화물을 포함하는 하드 마스크 패턴들일 수 있다.
상기 제2 도전막(114)의 표면 상으로 조사되는 이온 빔(IB)이 제공될 수 있다. 상기 이온 빔(IB)은 상기 기판(100)의 상면에 수직한 법선(100S)에 대하여 제1 입사각(a1)을 갖는 제1 이온 빔(IB1), 및 상기 법선(100S)에 대하여 제2 입사각(a2)을 갖는 제2 이온 빔(IB2)을 포함할 수 있다. 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 상기 법선(100S)에 대하여 서로 대칭일 수 있고, 상기 제1 입사각(a1)은 상기 제2 입사각(a2)과 같을 수 있다. 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 상기 제2 도전막(114)의 상기 표면의 일 영역으로 동시에 조사될 수 있다. 상기 일 영역은, 도 9를 참조하여 설명될, 자기터널접합 구조체들(MTJS) 사이의 간격(A)에 대응하는 범위의 영역일 수 있다.
도 9을 참조하면, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 상기 제2 도전막(114), 상기 자기 터널 접합막(MTJL), 및 상기 제1 도전막(106)을 순차로 식각하여, 제2 도전 패턴(124), 자기 터널 접합 패턴(MTJ), 및 제1 도전 패턴(116)이 형성될 수 있다. 이하에서, 상기 하부 층간 절연막(102) 상에 차례로 적층된 상기 제1 도전 패턴(116), 상기 자기 터널 접합 패턴(MTJ), 및 상기 제2 도전 패턴(124)은 자기 터널 접합 구조체(MTJS)로 정의될 수 있다. 상기 식각 공정은 복수 개의 상기 마스크 패턴들을 식각 마스크로 이용할 수 있다. 이에 따라, 상기 자기 터널 접합 구조체(MTJS)는 상기 하부 층간 절연막(102) 상에 복수 개로 형성될 수 있다. 상기 자기 터널 접합 구조체들(MTJS)의 각각은, 상기 하부 층간 절연막(102) 내에 형성된 상기 하부 콘택 플러그들(104) 중 대응하는 하부 콘택 플러그(104)에 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 제1 도전 패턴(116)의 하면은, 상기 대응하는 하부 콘택 플러그(104)의 상면에 접할 수 있다.
상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 자기 터널 접합 패턴(MTJ)은, 상기 제1 도전 패턴(116) 상에 차례로 적층된 제1 자성 패턴(118), 터널 배리어 패턴(120), 및 제2 자성 패턴(122)을 포함할 수 있다.
일 예로, 도 12a에 도시된 바와 같이, 상기 제1 및 제2 자성 패턴들(118, 122)의 자화방향들(118a, 122a)은 상기 터널 배리어 패턴(120)과 상기 제2 자성 패턴(122)의 접촉면(또는 상기 하부 전극(116)의 상면)에 실질적으로 평행할 수 있다. 도 12a는 상기 제1 자성 패턴(118)이 기준 패턴이고, 상기 제2 자성 패턴(122)이 자유 패턴인 경우를 예로서 개시하나, 이에 한정되지 않는다. 도 12a에 도시된 바와 달리, 상기 제1 자성 패턴(118)이 자유 패턴이고, 상기 제2 자성 패턴(122)이 기준 패턴일 수도 있다. 상기 기준 패턴은 상기 자유 패턴에 비하여 두껍거나, 상기 기준 패턴의 보자력이 상기 자유 패턴의 보자력보다 클 수 있다.
상기 평행한 자화 방향들(118a, 122a)을 갖는 상기 제1 및 제2 자성 패턴들(118, 122)은 강자성 물질을 포함할 수 있다. 상기 제1 자성 패턴(118)은 상기 제1 자성 패턴(118) 내 상기 강자성 물질의 자화 방향을 고정시키기 위한 반 강자성 물질을 더 포함할 수 있다.
다른 예로, 도 12b에 도시된 바와 같이, 상기 제1 및 제2 자성 패턴들(118, 122)의 자화방향들(118a, 122a)은 상기 터널 배리어 패턴(120)과 상기 제2 자성 패턴(122)의 접촉면(또는 상기 하부 전극(116)의 상면)에 실질적으로 수직할 수 있다. 도 12b는 상기 제1 자성 패턴(118)이 기준 패턴이고, 상기 제2 자성 패턴(122)이 자유 패턴인 경우를 예로서 개시하나, 도 12b에 도시된 바와 달리, 상기 제1 자성 패턴(118)이 자유 패턴이고, 상기 제2 자성 패턴(122)이 기준 패턴일 수도 있다.
상기 수직한 자화 방향들(118a, 122a)을 갖는 상기 제1 및 제2 자성 패턴들(118, 122)은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다.
도 9를 다시 참조하면, 일 단면의 관점에서, 상기 자기 터널 접합 구조체들(MTJS) 각각은 서로 대향하는 제1 측벽(S1) 및 제2 측벽(S2)을 포함할 수 있다. 상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 제1 측벽(S1)은, 이에 인접하는 자기 터널 접합 구조체(MTJS)의 상기 제2 측벽(S2)과 마주할 수 있다. 마찬가지로, 상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 제2 측벽(S2)은, 이에 인접하는 자기 터널 접합 구조체(MTJS)의 상기 제1 측벽(S1)과 마주할 수 있다.
상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 제1 측벽(S1)은, 상기 제2 도전막(114), 상기 자기 터널 접합막(130), 및 상기 제1 도전막(106)이 상기 제1 이온 빔(IB1)에 의해 식각되어 형성될 수 있다. 상기 자기 터널 접합 구조체들(MTJS) 각각의 상기 제2 측벽(S2)은, 상기 제2 도전막(114), 상기 자기 터널 접합막(130), 및 상기 제1 도전막(106)이 상기 제2 이온 빔(IB2)에 의해 식각되어 형성될 수 있다. 즉, 서로 이웃하는 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 하나의 상기 제1 측벽(S1), 및 상기 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 다른 하나의 상기 제2 측벽(S2)은 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 각각 형성될 수 있다.
구체적으로, 도 10을 참조하면, 상기 제2 도전막(114), 상기 자기 터널 접합막(130), 및 상기 제1 도전막(106)이 상기 제1 이온 빔(IB1)에 의해 식각되어, 상기 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 하나의 상기 제1 측벽(S1)이 형성되는 동안, 상기 제2 도전막(114), 상기 자기 터널 접합막(130), 및 상기 제1 도전막(106)으로부터 식각 부산물(P)이 생성될 수 있다. 상기 식각 부산물(P)은 상기 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 다른 하나의 상기 제2 측벽(S2)에 재증착될 수 있다. 재증착된 상기 식각 부산물(P)은, 상기 자성 패턴들(118, 122) 사이의 전기적 단락 등 상기 자기 터널 접합 패턴(MTJ)을 포함하는 자기 기억 소자의 셀 불량을 초래할 수 있다.
상기 제2 도전막(114), 상기 자기 터널 접합막(130), 및 상기 제1 도전막(106)이 상기 제2 이온 빔(IB2)에 의해 식각되어, 상기 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 다른 하나의 상기 제2 측벽(S2)이 형성될 수 있다. 이에 따라, 상기 한 쌍의 상기 자기 터널 접합 구조체들(MTJS) 중 다른 하나의 상기 제2 측벽(S2)에 재증착되는 상기 식각 부산물(P)은 상기 제2 이온 빔(IB2)에 의해 제거될 수 있다. 따라서, 재증착된 상기 식각 부산물(P)에 의한 자기 기억 소자의 셀 불량이 최소화될 수 있다.
도 9를 다시 참조하면, 상기 자기터널접합 구조체들(MTJS) 사이의 거리(A), 및 상기 자기터널접합 구조체들(MTJS) 각각의 높이(B)를 이용하여, 상기 제1 이온 빔(IB1)의 상기 제1 입사각(a1) 및 상기 제2 이온 빔(IB2)의 상기 제2 입사각(a2)의 범위가 결정될 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각의 범위는 도 4 내지 도 7을 참조하여 설명한 바와 같다. 이 경우, 도 4의 상기 패턴들(30)은 상기 자기터널접합 구조체들(MTJS)에 대응할 수 있고, 도 5 및 도 7의 상기 식각 대상막(20)은 차례로 적층된 상기 제1 도전막(106), 상기 자기 터널 접합막(130), 및 상기 제2 도전막(114)에 대응할 수 있다.
구체적으로, 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각은, 상기 법선(100S)에 대하여 0°보다 크고, 90°에서 제1 각도(α)를 뺀 각도보다 작을 수 있다(즉, 0°<a<(90°- α)). 상기 제1 각도(α)는 아래의 수학식1로 정의될 수 있다.
[수학식1]
α=arctan(B/A)
여기서, A는 상기 자기터널접합 구조체들(MTJS) 사이의 상기 거리(A)이고, 및 B는 상기 자기터널접합 구조체들(MTJS) 각각의 상기 높이(B)이다.
상기 자기터널접합 구조체들(MTJS)을 형성하기 위한 식각 공정 동안, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막(MTJL)을 식각하여 상기 자기터널접합막(MTJL) 내에 트렌치(미도시)가 형성될 수 있다. 상기 식각 공정 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도(β)가 정의될 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각은, 상기 법선(100S)에 대하여 상기 제2 각도(β)보다 크고, 90°에서 상기 제1 각도(α)를 뺀 상기 각도보다 작을 수 있다(즉, β<a<(90°- α)).
도 11을 참조하면, 상기 하부 층간 절연막(102) 상에 상기 자기 터널 접합 구조체들(MTJS)을 덮는 상부 층간 절연막(130)이 제공될 수 있다. 상기 상부 층간 절연막(130)은 단일층 또는 다층일 수 있다. 일 예로, 상기 상부 층간 절연막(130)은 산화막(ex, 실리콘 산화막), 질화막(ex, 실리콘 질화막), 및/또는 산화질화막(ex, 실리콘 산화질화막)을 포함할 수 있다. 상기 상부 층간 절연막(130) 상에 배선(132)이 형성될 수 있다. 상기 배선(132)은 일 방향으로 연장되며, 상기 일 방향을 따라 배열된 복수 개의 상기 자기 터널 접합 구조체들(MTJS)과 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 상부 층간 절연막(130) 내에 상기 자기 터널 접합 구조체들(MTJS)과 상기 배선(132)을 연결하는 상부 콘택 플러그들(126)이 형성될 수 있다. 상기 자기 터널 접합 구조체들(MTJS)의 각각은 상기 상부 콘택 플러그들(126) 중 대응하는 상부 콘택 플러그(126)를 통해 상기 배선(132)에 연결될 수 있다. 일 실시예에 따르면, 상기 배선(132)은 비트 라인의 기능을 수행할 수 있다.
도 13은 본 발명의 개념에 따른 좌우 대칭인 이온 빔을 발생시키는 이온 빔 장비의 일 예를 나타내는 개략도이다. 도 14는 도 13의 이온 빔 제어부를 설명하기 위한 평면도이고, 도 15는 도 13의 이온 빔 제어부를 통과하여 기판으로 조사되는 이온 빔을 설명하기 위한 개념도이다.
도 13 및 도 14를 참조하면, 이온 빔 장비(500)는 이온 빔(IB)을 발생시키는 소스 챔버(502) 및 상기 이온 빔(IB)을 이용한 공정이 수행되는 공정 챔버(504)를 포함할 수 있다. 상기 소스 챔버(502) 및 상기 공정 챔버(504)는 서로 연결되어 통할 수 있다.
상기 소스 챔버(502)는, 그 내부에 형성되는 플라즈마로부터 상기 이온 빔(IB)을 발생시키는 이온 소스부(202), 및 상기 이온 소스부(202)와 상기 공정 챔버(504) 사이에 제공되어 상기 공정 챔버(504) 내부로 조사되는 상기 이온 빔(IB)의 광 경로를 제어하는 이온 빔 제어부(250)을 포함할 수 있다. 상기 공정 챔버(504)는 식각 대상이 되는 기판(100)을 로드하기 위한 스테이지(200)를 포함할 수 있다. 일 실시예에 따르면, 상기 이온 소스부(202)는 상기 스테이지(200) 상에 제공될 수 있고, 상기 이온 빔 제어부(250)는 상기 이온 소스부(202)와 상기 스테이지 (200) 사이에 제공될 수 있다. 상기 이온 빔 제어부(250)는 상기 스테이지(200) 상에 로드된 상기 기판(100)의 표면 상으로 조사되는 상기 이온 빔(IB)의 입사각을 제어할 수 있다.
상기 이온 빔 제어부(250)는, 수평적으로 서로 이격되어 배치되는 제1 그리드(210) 및 제2 그리드(220), 상기 제1 그리드(210)와 상기 제2 그리드(220) 사이에 제공되어 상기 제1 그리드(210)와 상기 제2 그리드(220)를 연결하는 연결부(230), 및 상기 제1 그리드(210)와 상기 제2 그리드(220)를 지지하는 지지부(240)를 포함할 수 있다.
도 14에 도시된 바와 같이, 평면적 관점에서, 상기 제1 그리드(210), 상기 제2 그리드(220), 및 상기 연결부(230)는 제1 방향(D1)으로 연장되는 바(bar) 형태를 가질 수 있다. 상기 제1 방향(D1)에 교차하는 제2 방향(D2)을 따라 서로 마주하는 상기 연결부(230)의 양 단은, 상기 제1 그리드(210)의 일단 및 상기 제2 그리드(220)의 일단에 각각 연결될 수 있다. 상기 연결부(230)와 상기 제1 그리드(210) 사이, 및 상기 연결부(230)와 상기 제2 그리드(220) 사이에 클램프들(clamps, 260)이 제공될 수 있다. 상기 제1 그리드(210)와 상기 제2 그리드(220)는 상기 클램프들(260)에 의해 상기 연결부(230)와 연결될 수 있다. 상기 제1 그리드(210) 및 상기 제2 그리드(220)는 상기 클램프들(260)에 의해 상기 연결부(230)에 고정될 수 있다.
도 14에 도시된 바와 같이, 평면적 관점에서, 상기 지지부(240)는 원형의 외측벽을 가질 수 있다. 상기 지지부(240)는 그 내부에 형성된 개구부(242)를 포함할 수 있다. 상기 제1 그리드(210), 상기 제2 그리드(220), 및 상기 연결부(230)는, 평면적 관점에서, 상기 개구부(242)와 중첩하도록 상기 지지부(240) 상에 배치될 수 있다. 상기 제1 그리드(210)의 타단 및 상기 제2 그리드(220)의 타단은 각각 상기 지지부(240)에 연결될 수 있다. 상기 제1 그리드(210)와 상기 지지부(240) 사이, 및 상기 제2 그리드(220)와 상기 지지부(240) 사이에 롤러들(rollers, 262)이 제공될 수 있다. 상기 제1 그리드(210) 및 상기 제2 그리드(220)는 상기 롤러들(262)에 의해 상기 지지부(240)와 연결될 수 있다. 상기 제1 그리드(210) 및 상기 제2 그리드(220) 각각은 상기 롤러들(262)에 의해 상기 지지부(240)의 상면 상에서 상기 제2 방향(D2) 및 상기 제2 방향(D2)에 반평행한 방향으로 미끄러지도록 구성될 수 있다. 상기 연결부(230)는 상기 지지부(240)로부터 이격될 수 있다.
상기 연결부(230)는 상기 스테이지(200)의 상면(200U)으로부터 상기 지지부(240)보다 더 높은 레벨에 배치될 수 있다. 상기 제1 그리드(210) 및 상기 제2 그리드(220) 각각은, 상기 스테이지(200)의 상기 상면(200U)에 대하여 기울어지도록 배치될 수 있다. 일 예로, 상기 제1 그리드(210)는 상기 스테이지(200)의 상기 상면(200U)에 평행한 기준면(200S)에 대하여 제1 각도(θ1)로 기울어질 수 있고, 상기 제2 그리드(220)는 상기 기준면(200S)에 대하여 제2 각도(θ2)로 기울어질 수 있다. 상기 제1 각도(θ1)는 상기 제2 각도(θ2)와 같을 수 있다. 즉, 상기 제1 그리드(210)와 상기 제2 그리드(220)는 상기 연결부(230)를 사이에 두고 서로 대칭되도록 배치될 수 있다. 상기 지지부(24)는 상기 제1 및 제2 그리드들(210, 220)보다 상기 스테이지의 상기 상면으로부터 낮은 레벨에 배치될 수 있다.
상기 제1 그리드(210) 및 상기 제2 그리드(220)의 각각은, 차례로 적층된 제1 서브 그리드(208) 및 제2 서브 그리드(204)를 포함할 수 있다. 상기 제1 및 제2 서브 그리드들(208, 204)의 각각은 복수 개의 홀들(H)을 가질 수 있다. 상기 제1 서브 그리드(208)의 상기 홀들(H)의 각각은 상기 제2 서브 그리드(204)의 상기 홀들(H) 중 대응하는 홀에 정렬될 수 있다. 상기 제1 그리드(210) 및 상기 제2 그리드(220)의 각각은, 상기 제1 서브 그리드(208)와 상기 제2 서브 그리드(204) 사이에 배치되는 제3 서브 그리드(206)를 더 포함할 수 있다. 상기 제3 서브 그리드(206)는 복수 개의 홀들(H)을 가질 수 있다. 상기 제3 서브 그리드(206)의 상기 홀들(H)의 각각은, 상기 제1 서브 그리드들(208)의 상기 홀들(H) 중 대응하는 홀에 정렬될 수 있고, 상기 제2 서브 그리드들(204)의 상기 홀들(H) 중 대응하는 홀에 정렬될 수 있다. 상기 제1 서브 그리드(208)와 상기 제3 서브 그리드(206) 사이, 및 상기 제3 서브 그리드(206)와 상기 제2 서브 그리드(204) 사이에 클램프들(260)이 제공될 수 있다. 상기 제1 내지 제3 서브 그리드들(208, 204, 206)은 상기 클램프들(260)에 의해 서로 고정될 수 있다.
도 13 및 도 15를 참조하면, 상기 이온 소스부(202)로부터 발생된 상기 이온 빔(IB)은, 상기 제1 그리드(210)에 의해 가이드되어 상기 기판(100)의 표면 상으로 조사되는 제1 이온 빔(IB1), 및 상기 제2 그리드(220)에 의해 가이드되어 상기 기판(100)의 상기 표면 상으로 조사되는 제2 이온 빔(IB2)으로 분할될 수 있다. 상기 제1 이온 빔(IB1)은 상기 기판(100)의 상면에 수직한 법선(100S)에 대하여 제1 입사각(a1)을 가질 수 있고, 상기 제2 이온 빔(IB2)은 상기 법선(100S)에 대하여 제2 입사각(a2)을 가질 수 있다. 상기 제1 입사각(a1)은 상기 제2 입사각(a2)과 같을 수 있다. 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 상기 법선(100S)에 대하여 서로 대칭일 수 있다. 상기 제1 이온 빔(IB1)은 상기 제2 이온 빔(IB2)과 상기 기판(100)의 상기 표면의 일 영역(r)으로 동시에 조사되도록 가이드될 수 있다. 상기 일 영역(r)은, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 상기 기판(100) 상에 형성될 복수 개의 패턴들(미도시) 사이의 간격에 대응하는 범위의 영역일 수 있다. 일 예로, 상기 일 영역(r)은, 도 9를 참조하여 설명한, 상기 기판(100) 상에 형성되는 복수 개의 자기터널접합 구조체들(MTJS) 사이의 상기 간격(A)에 대응하는 범위의 영역일 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각의 범위는 도 4 내지 도 7을 참조하여 설명한 바와 같다.
상기 제1 이온 빔(IB1)은 상기 제1 그리드(210) 내에 형성된 제1 전기장(E1)에 의해 가이드될 수 있고, 상기 제2 이온 빔(IB2)은 상기 제2 그리드(220) 내에 형성된 제2 전기장(E2)에 의해 가이드될 수 있다. 상기 제1 전기장(E1)은 상기 제1 그리드(210)를 구성하는 상기 제1 내지 제3 서브 그리드들(208, 204, 206)에 서로 다른 전압을 인가하여 형성될 수 있다. 일 예로, 상기 제2 서브 그리드(204)에 양의 전압(V1)이 인가되고, 상기 제3 서브 그리드(206)에 음의 전압(V2)이 인가되고, 상기 제1 서브 그리드(208)에 접지 전압(V3)이 인가됨으로써, 상기 제1 그리드(210) 내에 상기 제1 전기장(E1)이 형성될 수 있다. 마찬가지로, 상기 제2 전기장(E2)은 상기 제2 그리드(220)를 구성하는 상기 제1 내지 제3 서브 그리드들(208, 204, 206)에 서로 다른 전압을 인가하여 형성될 수 있다. 일 예로, 상기 제2 서브 그리드(204)에 양의 전압(V1)이 인가되고, 상기 제3 서브 그리드(206)에 음의 전압(V2)이 인가되고, 상기 제1 서브 그리드(208)에 접지 전압(V3)이 인가됨으로써, 상기 제2 그리드(220) 내에 상기 제2 전기장(E2)이 형성될 수 있다.
상기 이온 빔 제어부(250)과 상기 기판(100) 사이의 공간(SP)은 전기장이 형성되지 않을 수 있다. 이에 따라, 상기 제1 이온 빔(IB1)의 이온들은 상기 제1 전기장(E1)에 의해 가속되어 상기 공간(SP) 내에서 상기 기판(100)의 상기 표면 상으로 일직선으로 가속될 수 있다. 마찬가지로, 상기 제2 이온 빔(IB2)의 이온들은 상기 제2 전기장(E2)에 의해 가속되어 상기 공간(SP) 내에서 상기 기판(100)의 상기 표면 상으로 일직선으로 가속될 수 있다. 따라서, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 서로 대칭인 상태를 유지하면서 상기 기판(100)의 상기 표면 상으로 입사할 수 있다.
상기 연결부(230)는 상기 지지부(240)로부터 제1 거리(d1)만큼 이격되어 배치될 수 있다. 상기 제1 거리(d1)는 상기 연결부(230)의 하면과 상기 지지부(240)의 상면 사이의 최단 거리일 수 있다. 상기 지지부(240)는 상기 스테이지(200)와 제2 거리(d2)만큼 이격되어 배치될 수 있다. 상기 제2 거리(d2)는 상기 지지부(240)의 하면과 상기 스테이지(200)의 상면 사이의 최단 거리일 수 있다. 이 경우, 상기 제1 그리드(210) 및 상기 제2 그리드(220)는, 도 1에 도시된 바와 같이, 상기 스테이지(200)의 상기 상면(200U)에 대하여 상기 제1 각도(θ1) 및 상기 제2 각도(θ2)로 각각 기울어질 수 있다. 이에 따라, 상기 제1 이온 빔(IB1)은 상기 제1 입사각(a1)을 가지고 상기 기판(100)의 상기 표면 상으로 조사될 수 있고, 상기 제2 이온 빔(IB2)은 상기 제2 입사각(a2)을 가지고 상기 기판(100)의 상기 표면 상으로 조사될 수 있다.
상기 스테이지(200)의 상기 상면(200U)에 대한 상기 제1 그리드(210) 및 상기 제2 그리드(220)의 각각의 기울기를 변경함으로써, 즉, 상기 제1 각도(θ1) 및 상기 제2 각도(θ2)를 변경함으로써, 상기 제1 이온 빔(IB1)의 상기 제1 입사각(a1) 및 상기 제2 이온 빔(IB2)의 상기 제2 입사각(a2)이 조절될 수 있다. 상기 제1 각도(θ1) 및 상기 제2 각도(θ2)는, 상기 연결부(230)와 상기 지지부(240) 사이의 상기 제1 거리(d1)를 변경함으로써 조절될 수 있다. 상기 제1 거리(d1)가 변경되는 경우, 상기 제1 이온 빔(IB1)이 상기 제2 이온 빔(IB2)과 상기 기판(100)의 상기 표면의 상기 일 영역(r)으로 조사되도록, 상기 스테이지(200)와 상기 지지부(240) 사이의 상기 제2 거리(d2)가 변경될 수 있다.
도 16a 및 도 16b는 도 13의 이온 빔 제어부를 이용하여 이온 빔의 입사각을 조절하는 원리를 설명하기 위한 개념도들이다.
도 16a를 참조하면, 상기 연결부(230)가 상기 기판(100)의 상면에 수직한 방향으로 이동하여, 상기 지지부(240)로부터 멀어질 수 있다. 즉, 상기 연결부(230)가 상기 지지부(240)로부터 제3 거리(d3)만큼 이격되도록 수직적으로 이동할 수 있다. 상기 제3 거리(d3)는 상기 연결부(230)의 상기 하면과 상기 지지부(240)의 상기 상면 사이의 최단 거리로, 상기 제1 거리(d1)보다 클 수 있다. 이에 따라, 상기 제1 그리드(210)는 상기 스테이지(200)의 상기 상면(200U)에 대하여 제3 각도(θ3)로 기울어질 수 있다. 상기 제3 각도(θ3)는 상기 제1 각도(θ1)보다 클 수 있다. 마찬가지로, 상기 제2 그리드(220)는 상기 스테이지(200)의 상기 상면(200U)에 대하여 제4 각도(θ4)로 기울어질 수 있다. 상기 제4 각도(θ4)는 상기 제2 각도(θ2)보다 클 수 있다. 상기 제3 각도(θ3)는 상기 제4 각도(θ4)와 같을 수 있다. 즉, 상기 제1 그리드(210)와 상기 제2 그리드(220)는 서로 대칭인 상태를 유지할 수 있다.
상기 제1 그리드(210)와 상기 제2 그리드(220)가, 상기 스테이지(200)의 상기 상면(200U)에 대하여 각각 상기 제3 각도(θ) 및 상기 제4 각도(θ4)로 기울어짐에 따라, 상기 제1 그리드(210)에 의해 가이드되는 상기 제1 이온 빔(IB1)은 상기 기판(100)의 상기 표면 상으로 제3 입사각(a3)을 가지고 조사될 수 있고, 상기 제2 그리드(220)에 의해 가이드되는 상기 제2 이온 빔(IB2)은 상기 기판(100)의 상기 표면 상으로 제4 입사각(a4)을 가지고 조사될 수 있다. 상기 제3 입사각(a3)은 상기 제1 입사각(a1)보다 클 수 있고, 상기 제4 입사각(a4)은 상기 제2 입사각(a2)보다 클 수 있다. 상기 제3 입사각(a3)은 상기 제4 입사각(a4)과 같을 수 있다. 즉, 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 서로 대칭인 상태를 유지할 수 있다. 이 경우, 상기 스테이지(200)가 상기 기판(100)의 상기 상면에 수직한 방향으로 이동하여, 상기 지지부(240)에 가까워질 수 있다. 상기 스테이지(200)는 상기 지지부(240)로부터 제4 거리(d4)만큼 이격되어 배치될 수 있다. 상기 제4 거리(d4)는 상기 지지부(240)의 상기 하면과 상기 스테이지(200)의 상기 상면(200U) 사이의 최단 거리로, 상기 제2 거리(d2)보다 작을 수 있다. 이에 따라, 상기 제1 이온 빔(IB1)은 상기 제2 이온 빔(IB2)과 상기 기판(100)의 상기 표면의 상기 일 영역(r)으로 조사될 수 있다.
도 16b를 참조하면, 상기 연결부(230)가 상기 기판(100)의 상기 상면에 수직한 방향으로 이동하여, 상기 지지부(240)에 가까워질 수 있다. 즉, 상기 연결부(230)가 상기 지지부(240)로부터 제5 거리(d5)만큼 이격되도록 수직적으로 이동할 수 있다. 상기 제5 거리(d5)는 상기 연결부(230)의 상기 하면과 상기 지지부(240)의 상기 상면 사이의 최단 거리로, 상기 제1 거리(d1)보다 작을 수 있다. 이에 따라, 상기 제1 그리드(210)는 상기 스테이지(200)의 상기 상면(200U)에 대하여 제5 각도(θ5)로 기울어질 수 있다. 상기 제5 각도(θ5)는 상기 제1 각도(θ1)보다 작을 수 있다. 마찬가지로, 상기 제2 그리드(220)는 상기 스테이지(200)의 상기 상면(200U)에 대하여 제6 각도(θ6)로 기울어질 수 있다. 상기 제6 각도(θ6)는 상기 제2 각도(θ2)보다 작을 수 있다. 상기 제5 각도(θ5)는 상기 제6 각도(θ6)와 같을 수 있다. 즉, 상기 제1 그리드(210)와 상기 제2 그리드(220)는 서로 대칭인 상태를 유지할 수 있다.
상기 제1 그리드(210)와 상기 제2 그리드(220)가, 상기 스테이지(200)의 상기 상면(200U)에 대하여 각각 상기 제5 각도(θ5) 및 상기 제6 각도(θ6)로 기울어짐에 따라, 상기 제1 그리드(210)에 의해 가이드되는 상기 제1 이온 빔(IB1)은 상기 기판(100)의 상기 표면 상으로 제5 입사각(a5)을 가지고 조사될 수 있고, 상기 제2 그리드(220)에 의해 가이드되는 상기 제2 이온 빔(IB2)은 상기 기판(100)의 상기 표면 상으로 제6 입사각(a6)을 가지고 조사될 수 있다. 상기 제5 입사각(a5)은 상기 제1 입사각(a1)보다 작을 수 있고, 상기 제6 입사각(a6)은 상기 제2 입사각(a2)보다 작을 수 있다. 상기 제5 입사각(a5)은 상기 제6 입사각(a6)과 같을 수 있다. 즉, 상기 제1 이온 빔(IB1)과 상기 제2 이온 빔(IB2)은 서로 대칭인 상태를 유지할 수 있다. 이 경우, 상기 스테이지(200)가 상기 기판(100)의 상기 상면에 수직한 방향으로 이동하여, 상기 지지부(240)로부터 멀어질 수 있다. 상기 스테이지(200)는 상기 지지부(240)로부터 제6 거리(d6)만큼 이격되어 배치될 수 있다. 상기 제6 거리(d6)는 상기 지지부(240)의 상기 하면과 상기 스테이지(200)의 상기 상면(200U) 사이의 최단 거리로, 상기 제2 거리(d2)보다 클 수 있다. 이에 따라, 상기 제1 이온 빔(IB1)은 상기 제2 이온 빔(IB2)과 상기 기판(100)의 상기 표면의 상기 일 영역(r)으로 조사될 수 있다.
도 17은 본 발명의 개념에 따른 좌우 대칭인 이온 빔을 발생시키는 이온 빔 장비의 다른 예를 나타내는 개략도이다.
도 17을 참조하면, 이온 빔 장비(510)는 이온 빔(IB1, IB2)을 발생시키는 소스 챔버(512) 및 상기 이온 빔(IB)을 이용한 공정이 수행되는 공정 챔버(514)를 포함할 수 있다. 상기 소스 챔버(512) 및 상기 공정 챔버(514)는 서로 연결되어 통할 수 있다.
상기 소스 챔버(512) 내부에, 상기 이온 빔(IB1, IB2)의 소스가 되는 플라즈마(PLASMA)가 제공될 수 있다. 상기 공정 챔버(514)는 식각 대상이 되는 기판(100)을 로드하기 위한 스테이지(200)를 포함할 수 있다. 상기 기판(100)에 전압이 인가됨에 따라, 상기 플라즈마(PLASMA)로부터 제공되는 이온들이 상기 기판(100)으로 조사되어 상기 이온 빔(IB1, IB2)을 구성할 수 있다. 상기 플라즈마(PLASMA)와 상기 기판(100) 사이에 상기 플라즈마(PLASMA)보다 적은 수의 적자들을 갖는 일 영역(520)이 정의될 수 있다. 상기 일 영역(520)은 일반적으로 플라즈마 시스(plasma sheath)로 불리는 영역일 수 있다.
상기 소스 챔버(512) 내부에 절연체들(540)이 제공될 수 있다. 상기 절연체들(540)은 일 예로, 석영(quartz), 유리, 실리콘 질화물 등으로 형성될 수 있다. 상기 절연체들(540)은 수평적으로 서로 이격되어 제공되고, 상기 기판(100)으로부터 동일한 레벨에 위치하는 제1 절연체(532) 및 제2 절연체(534)를 포함할 수 있다. 상기 절연체들(540)은 상기 제1 절연체(532) 및 상기 제2 절연체(534) 사이에 제공되고, 상기 제1 절연체(532) 및 상기 제2 절연체(534)보다 상기 기판(100)으로부터 높은 레벨에 위치하는 제3 절연체(530)를 더 포함할 수 있다. 도시되지 않았지만, 평면적 관점에서, 상기 제1 내지 제3 절연체들(532, 534, 530) 각각은 일 방향으로 연장되는 바(bar) 형태를 가질 수 있으나, 본 발명의 개념은 이에 한정되지 않고, 상기 제1 내지 제3 절연체들(532, 534, 530)은 다양한 형태를 가질 수 있다.
상기 절연체들(540)은 상기 플라즈마 시스(520) 내의 전기장(520E)의 형태를 변경시켜, 상기 플라즈마(PLASMA)와 상기 플라즈마 시스(520) 사이의 경계선(524)의 형태를 제어할 수 있다. 일 실시예에 따르면, 상기 플라즈마(PLASMA)는 상기 기판(100) 상에 제공될 수 있고, 상기 절연체들(540)은 상기 플라즈마(PLASMA)와 상기 기판(100) 사이에 제공될 수 있다. 상기 절연체들(540)은 상기 플라즈마(PLASMA)와 상기 플라즈마 시스(520) 사이의 상기 경계선(524)의 형태를 제어함으로써, 상기 스테이지(200) 상에 로드된 상기 기판(100)의 표면 상으로 조사되는 상기 이온 빔(IB1, IB2)의 입사각을 제어할 수 있다.
구체적으로, 상기 플라즈마(PLASMA)로부터 제공되는 이온들은 상기 제1 절연체(532)와 상기 제3 절연체(530) 사이의 상기 경계선(524)을 가로질러 상기 제1 절연체(532)와 상기 제3 절연체(530) 사이의 갭 영역을 통해 상기 기판(100) 상으로 조사되거나, 상기 제2 절연체(534)와 상기 제3 절연체(530) 사이의 상기 경계선(524)을 가로질러 상기 제2 절연체(534)와 상기 제3 절연체(530) 사이의 갭 영역을 통해 상기 기판(100) 상으로 조사될 수 있다. 상기 제1 절연체(532)와 상기 제3 절연체(530) 사이의 상기 경계선(524)을 가로질러 상기 제1 절연체(532)와 상기 제3 절연체(530) 사이의 갭 영역을 통해 상기 기판(100) 상으로 조사되는 이온들은 제1 이온 빔(IB1)을 구성할 수 있고, 상기 제2 절연체(534)와 상기 제3 절연체(530) 사이의 상기 경계선(524)을 가로질러 상기 제2 절연체(534)와 상기 제3 절연체(530) 사이의 갭 영역을 통해 상기 기판(100) 상으로 조사되는 이온들은 제2 이온 빔(IB2)을 구성할 수 있다.
상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔((IB2)은, 도 15를 참조하여 설명한 바와 같이, 상기 기판(100)의 상면에 수직한 법선(100S)에 대하여 제1 입사각(a1) 및 제2 입사각(a2)을 각각 가질 수 있다. 상기 제1 입사각(a1)은 상기 제2 입사각(a2)과 같을 수 있다. 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 상기 법선(100S)에 대하여 서로 대칭일 수 있다. 상기 제1 이온 빔(IB1)은 상기 제2 이온 빔(IB2)과 상기 기판(100)의 상기 표면의 일 영역(r)으로 동시에 조사되도록 가이드될 수 있다. 상기 일 영역(r)은, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 이용하여 상기 기판(100) 상에 형성될 복수 개의 패턴들(미도시) 사이의 간격에 대응하는 범위의 영역일 수 있다. 상기 일 영역(r)은, 일 예로, 도 9를 참조하여 설명한, 상기 기판(100) 상에 형성되는 복수 개의 자기터널접합 구조체들(MTJS) 사이의 상기 간격(A)에 대응하는 범위의 영역일 수 있다. 상기 제1 입사각(a1) 및 상기 제2 입사각(a2) 각각의 범위는 도 4 내지 도 7을 참조하여 설명한 바와 같다.
본 발명의 개념에 따르면, 좌우 대칭인 이온 빔을 이용하여 식각 대상막을 패터닝하여 패턴들을 형성하는 경우, 서로 이웃하는 한 쌍의 패턴들 중 하나의 제1 측벽, 및 상기 한 쌍의 패턴들 중 다른 하나의, 상기 제1 측벽과 마주하는, 제2 측벽은 좌우 대칭인 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 각각 형성될 수 있다. 이에 따라, 상기 제1 측벽으로부터 발생되는 식각 부산물이 상기 제2 측벽으로 재증착되는 경우, 상기 재증착된 식각 부산물은 상기 제2 이온 빔에 의해 제거될 수 있다. 따라서, 상기 패턴들 각각의 측벽 프로파일의 제어가 용이할 수 있다.
또한, 좌우 대칭인 이온 빔을 이용하여 자기 기억 소자의 자기 터널 접합 패턴들 패터닝하는 경우, 서로 이웃하는 한 쌍의 자기 터널 접합 패턴들 중 하나의 제1 측벽, 및 상기 한 쌍의 상기 자기 터널 접합 패턴들 중 다른 하나의, 상기 제1 측벽과 마주하는, 제2 측벽은 좌우 대칭인 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 각각 형성될 수 있다. 이에 따라, 상기 제1 측벽으로부터 발생되는 식각 부산물이 상기 제2 측벽으로 재증착되는 경우, 상기 재증착된 식각 부산물은 상기 제2 이온 빔에 의해 제거될 수 있다. 즉, 상기 식각 부산물에 의해 초래되는 자기 기억 소자의 셀 불량이 최소화될 수 있다. 이에 따라, 우수한 신뢰성을 갖는 자기 기억 소자가 제조될 수 있다.
더하여, 기판 상에, 좌우 대칭을 갖는 상기 제1 이온 빔과 상기 제2 이온 빔을 동시에 제공하는 이온 빔 장비가 제공될 수 있다. 상기 이온 빔 장비는, 수평적으로 서로 이격되어 배치되고, 스테이지의 상면에 대하여 각각 기울어진 제1 그리드 및 제2 그리드를 포함할 수 있다. 상기 제1 이온 빔과 상기 제2 이온 빔은, 상기 제1 그리드 내에 형성된 제1 전기장, 및 상기 제2 그리드 내에 형성된 제2 전기장에 의해 각각 가이드될 수 있고, 이에 따라, 좌우 대칭인 상태를 유지하면서 상기 기판의 표면 상으로 조사될 수 있다. 또한, 상기 스테이지의 상기 상면에 대한 상기 제1 그리드 및 상기 제2 그리드 각각의 기울기를 변경함으로써, 상기 기판의 상기 표면으로 조사되는 상기 제1 이온 빔 및 상기 제2 이온 빔 각각의 입사각이 조절될 수 있다. 따라서, 상기 기판 상에, 좌우 대칭을 갖는 상기 제1 이온 빔과 상기 제2 이온 빔을 안정적으로 제공함과 동시에, 상기 제1 이온 빔과 상기 제2 이온 빔의 입사각을 제어할 수 있는 상기 이온 빔 장비가 제공될 수 있다.
도 18은 본 발명의 실시예들에 따른 반도체 소자들을 포함하는 전자 시스템들의 일 예를 나타내는 블록도이다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로 컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어 등을 저장할 수 있다. 상술된 실시예들에 따른 반도체 소자들이 반도체 기억 소자들로 구현되는 경우에, 상기 기억 장치(1130)는 상술된 실시예들에 개시된 반도체 기억 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 기억 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다.
상기 전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 19는 본 발명의 실시예들에 따른 반도체 소자들을 포함하는 메모리 카드들의 일 예를 나타내는 블록도이다.
도 19를 참조하면, 본 발명의 일 실시예에 따른 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 상술된 실시예들의 반도체 소자들이 반도체 기억 소자들로 구현되는 경우에, 상기 기억 장치(1210)는 상술된 실시예들에 따른 반도체 기억 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 메모리 카드(1200)는 호스트(Host)와 상기 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
상기 메모리 컨트롤러(1220)는 메모리 카드의 전반적인 동작을 제어하는 프로세싱 유닛(1222)을 포함할 수 있다. 또한, 상기 메모리 컨트롤러(1220)는 상기 프로세싱 유닛(1222)의 동작 메모리로써 사용되는 에스램(1221, SRAM)을 포함할 수 있다. 이에 더하여, 상기 메모리 컨트롤러(1220)는 호스트 인터페이스(1223), 메모리 인터페이스(1225)를 더 포함할 수 있다. 상기 호스트 인터페이스(1223)는 메모리 카드(1200)와 호스트(Host)간의 데이터 교환 프로토콜을 구비할 수 있다. 상기 메모리 인터페이스(1225)는 상기 메모리 컨트롤러(1220)와 상기 기억 장치(1210)를 접속시킬 수 있다. 더 나아가서, 상기 메모리 컨트롤러(1220)는 에러 정정 블록(1224, Ecc)를 더 포함할 수 있다. 상기 에러 정정 블록(1224)은 상기 기억 장치(1210)로부터 독출된 데이터의 에러를 검출 및 정정할 수 있다. 도시하지 않았지만, 상기 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 롬 장치(ROM device)를 더 포함할 수도 있다. 상기 메모리 카드(1200)는 휴대용 데이터 저장 카드로 사용될 수 있다. 이와는 달리, 상기 메모리 카드(1200)는 컴퓨터시스템의 하드디스크를 대체할 수 있는 고상 디스크(SSD, Solid State Disk)로도 구현될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
500: 이온 빔 장비 502: 소스 챔버
504: 공정 챔버 200: 스테이지
202: 이온 소스부 250: 이온 빔 제어부
IB: 이온 빔 IB1, IB2: 제1, 제2 이온 빔
204, 206, 208: 서브 그리드들
210, 220: 제1, 제2 그리드 230: 연결부
240: 지지부
100: 기판 102: 하부 층간 절연막
104: 하부 콘택 플러그들 106: 제1 도전막
108: 제1 자성막 110: 터널 배리어막
112: 제2 자성막 114: 제2 도전막
130: 자기 터널 접합막 116: 제1 도전 패턴
118: 제1 자성 패턴 120: 터널 배리어 패턴
122: 제2 자성 패턴 124: 제2 도전 패턴
MTJ: 자기 터널 접합 패턴 MTJS: 자기 터널 접합 구조체
S1: 제1 측벽 S2: 제2 측벽
P: 식각 부산물 126: 상부 콘택 플러그들
130: 상부 층간 절연막 132: 배선

Claims (20)

  1. 기판 상에 식각 대상막을 형성하는 것;
    상기 식각 대상막의 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔 및 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하는 것; 및
    상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 패터닝하여 패턴들을 형성하는 것을 포함하되,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭이고,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의되는 패턴 형성 방법.
    [수학식 1]
    α=arctan(B/A)
    여기서, α는 상기 제1 각도, A는 상기 패턴들 사이의 간격, B는 상기 패턴들 각각의 높이이다.
  2. 청구항 1에 있어서,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 식각 대상막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 패턴들 사이의 상기 간격에 대응하는 범위의 영역인 패턴 형성 방법.
  3. 청구항 2에 있어서,
    상기 패턴들 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가지고,
    서로 이웃하는 한 쌍의 상기 패턴들 중 하나의 상기 제1 측벽은, 상기 한 쌍의 상기 패턴들 중 다른 하나의 상기 제2 측벽과 마주하고,
    상기 제1 측벽은 상기 식각 대상막이 상기 제1 이온 빔에 의해 식각되어 형성되고, 상기 제2 측벽은 상기 식각 대상막이 상기 제2 이온 빔에 의해 식각되어 형성되는 패턴 형성 방법.
  4. 청구항 2에 있어서,
    상기 제1 입사각과 상기 제2 입사각은 서로 동일한 패턴 형성 방법.
  5. 청구항 1에 있어서,
    상기 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 식각하여 상기 식각 대상막 내에 트렌치를 형성하는 것을 포함하되,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 식각하여 상기 식각 대상막 내에 트렌치를 형성하는 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작은 패턴 형성 방법.
  6. 청구항 1에 있어서,
    상기 식각 대상막은 적어도 하나의 자성막을 포함하는 패턴 형성 방법.
  7. 기판 상에 자기터널접합막을 형성하는 것;
    상기 자기터널접합막의 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔 및 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하는 것; 및
    상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함하되,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭이고,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의되는 자기 기억 소자의 제조방법.
    [수학식 1]
    α=arctan(B/A)
    여기서, α는 상기 제1 각도, A는 상기 자기터널접합 패턴들 사이의 간격, B는 상기 자기터널접합 패턴들들 각각의 높이이다.
  8. 청구항 7에 있어서,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 자기터널접합막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 자기터널접합 패턴들 사이의 상기 간격에 대응하는 범위의 영역인 자기 기억 소자의 제조방법.
  9. 청구항 8에 있어서,
    상기 자기터널접합 패턴들 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가지고,
    서로 이웃하는 한 쌍의 상기 자기터널접합 패턴들 중 하나의 상기 제1 측벽은, 상기 한 쌍의 상기 자기터널접합 패턴들 중 다른 하나의 상기 제2 측벽과 마주하고,
    상기 제1 측벽은 상기 자기터널접합막이 상기 제1 이온 빔에 의해 식각되어 형성되고, 상기 제2 측벽은 상기 자기터널접합막이 상기 제2 이온 빔에 의해 식가되어 형성되는 자기 기억 소자의 제조방법.
  10. 청구항 8에 있어서,
    상기 제1 입사각 및 상기 제2 입사각은 서로 동일한 자기 기억 소자의 제조방법.
  11. 청구항 7에 있어서,
    상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 식각하여 상기 자기터널접합막 내에 트렌치를 형성하는 것을 포함하되,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 식각하여 상기 식각 대상막 내에 트렌치를 형성하는 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작은 자기 기억 소자의 제조방법.
  12. 청구항 7에 있어서,
    상기 자기터널접합막은 상기 기판 상에 차례로 적층된 제1 자성막, 터널 배리어막, 및 제2 자성막을 포함하고,
    상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 제2 자성막, 상기 터널 배리어막, 및 상기 제1 자성막을 순차로 식각하는 것을 포함하는 자기 기억 소자의 제조방법.
  13. 청구항 12에 있어서,
    상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 수직한 자화방향을 갖는 자기 기억 소자의 제조방법.
  14. 청구항 12에 있어서,
    상기 제1 자성막 및 상기 제2 자성막 각각은, 상기 제2 자성막과 상기 터널 배리어막의 계면에 평행한 자화방향을 갖는 자기 기억 소자의 제조방법.
  15. 기판 상에 자기터널접합막을 형성하는 것;
    상기 자기터널접합막의 표면 상으로 조사되는 이온 빔을 발생시키는 것;
    상기 이온 빔의 광 경로 상에 수평적으로 서로 이격되어 배치되는 제1 그리드 및 제2 그리드를 제공하는 것;
    상기 이온 빔을, 상기 제1 그리드에 의해 가이드되어 상기 자기터널접합막의 상기 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔, 및 상기 제2 그리드에 의해 가이드되어 상기 자기터널접합막의 상기 표면 상으로 제2 입사각을 가지고 조사되는 제2 이온 빔으로 분할하는 것; 및
    상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함하되,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭이고,
    상기 제1 입사각 및 상기 제2 입사각은, 상기 기판의 상면에 대한, 상기 제1 그리드의 제1 각도 및 상기 제2 그리드의 제2 각도를 변경함으로써 조절되는 자기 기억 소자의 제조방법.
  16. 기판 상에 자기터널접합막을 형성하는 것;
    상기 자기터널접합막의 표면 상에 플라즈마를 발생시키되, 상기 플라즈마와 상기 자기터널접합막의 상기 표면 사이에 상기 플라즈마보다 적은 수의 전자들을 갖는 일 영역이 정의되고,
    상기 플라즈마와 상기 자기터널접합막의 상기 표면 상에 절연체들을 제공하여, 상기 플라즈마와 상기 일 영역 사이의 경계의 형태를 변경시키는 것;
    상기 자기터널접합막의 상기 표면 상으로 제1 입사각을 가지고 조사되는 제1 이온 빔, 및 상기 자기터널접합막의 상기 표면 상으로 제2 입사각을 가지고 조사되는 제2 이온 빔을 제공하되, 상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 플라즈마로부터 상기 경계를 가로질러 상기 절연체들 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사되고,
    상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 패터닝하여 자기터널접합 패턴들을 형성하는 것을 포함하되,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 기판의 상면에 수직한 법선에 대하여 서로 대칭이고,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 법선에 대하여 0°보다 크고 90°에서 제1 각도를 뺀 각도보다 작되, 상기 제1 각도는 아래의 수학식 1에 의해 정의되는 자기 기억 소자의 제조방법.
    [수학식 1]
    α=arctan(B/A)
    여기서, α는 상기 제1 각도, A는 상기 자기터널접합 패턴들 사이의 간격, B는 상기 자기터널접합 패턴들들 각각의 높이이다.
  17. 청구항 16에 있어서,
    상기 제1 이온 빔 및 상기 제2 이온 빔은 상기 자기터널접합막의 상기 표면의 일 영역으로 동시에 조사되되, 상기 일 영역은 상기 자기터널접합 패턴들 사이의 상기 간격에 대응하는 범위의 영역인 자기 기억 소자의 제조방법.
  18. 청구항 17에 있어서,
    상기 제1 입사각 및 상기 제2 입사각은 서로 동일한 자기 기억 소자의 제조방법.
  19. 청구항 17에 있어서,
    상기 절연체들은:
    수평적으로 서로 이격되어 제공되고, 상기 기판으로부터 동일한 레벨에 위치하는 제1 절연체 및 제2 절연체; 및
    상기 제1 절연체 및 상기 제2 절연체 사이에 제공되고, 상기 제1 절연체 및 상기 제2 절연체보다 상기 기판으로부터 높은 레벨에 위치하는 제3 절연체를 포함하되,
    상기 절연체들은 상기 일 영역 내에 형성되는 전기장의 형태를 변경시킴으로써, 상기 플라즈마와 상기 일 영역 사이의 상기 경계의 형태를 제어하고,
    상기 제1 이온 빔은 상기 제1 절연체와 상기 제3 절연체 사이의 상기 경계를 가로지르고, 상기 제1 절연체와 상기 제3 절연체 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사되고,
    상기 제2 이온 빔은 상기 제2 절연체와 상기 제3 절연체 사이의 상기 경계를 가로지르고, 상기 제2 절연체와 상기 제3 절연체 사이의 갭 영역을 통하여 상기 자기터널접합막의 상기 표면으로 조사되는 자기 기억 소자의 제조방법.
  20. 청구항 16에 있어서,
    상기 자기터널접합 패턴들을 형성하는 것은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 자기터널접합막을 식각하여 상기 자기터널접합막 내에 트렌치를 형성하는 것을 포함하되,
    상기 제1 입사각 및 상기 제2 입사각 각각은, 상기 제1 이온 빔 및 상기 제2 이온 빔을 이용하여 상기 식각 대상막을 식각하여 상기 식각 대상막 내에 트렌치를 형성하는 동안 상기 트렌치의 바닥면에서의 식각 속도가 상기 트렌치의 측벽에서의 식각 속도의 두 배가 되는 제2 각도보다 크고, 90°에서 상기 제1 각도를 뺀 상기 각도보다 작은 자기 기억 소자의 제조방법.
KR1020140165349A 2014-11-25 2014-11-25 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비 KR101943553B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140165349A KR101943553B1 (ko) 2014-11-25 2014-11-25 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
US14/919,723 US9627610B2 (en) 2014-11-25 2015-10-21 Method of forming a pattern using ion beams of bilateral symmetry, a method of forming a magnetic memory device using the same, and an ion beam apparatus generating ion beams of bilateral symmetry
CN201510822241.9A CN105632915B (zh) 2014-11-25 2015-11-24 形成图案的方法、形成磁存储器件的方法及离子束设备
US15/449,897 US9871194B2 (en) 2014-11-25 2017-03-03 Ion beam apparatus generating ion beams of bilateral symmetry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140165349A KR101943553B1 (ko) 2014-11-25 2014-11-25 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비

Publications (2)

Publication Number Publication Date
KR20160062801A KR20160062801A (ko) 2016-06-03
KR101943553B1 true KR101943553B1 (ko) 2019-04-18

Family

ID=56011061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140165349A KR101943553B1 (ko) 2014-11-25 2014-11-25 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비

Country Status (3)

Country Link
US (2) US9627610B2 (ko)
KR (1) KR101943553B1 (ko)
CN (1) CN105632915B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354468B1 (ko) 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
KR102399342B1 (ko) * 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
KR20180083027A (ko) 2017-01-11 2018-07-20 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR102374697B1 (ko) * 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
KR102595297B1 (ko) 2018-02-23 2023-10-31 삼성전자주식회사 미세 패턴 형성 방법
US10679372B2 (en) * 2018-05-24 2020-06-09 Lowe's Companies, Inc. Spatial construction using guided surface detection
US10302826B1 (en) * 2018-05-30 2019-05-28 Applied Materials, Inc. Controlling etch angles by substrate rotation in angled etch tools
JP7447119B2 (ja) * 2018-12-17 2024-03-11 アプライド マテリアルズ インコーポレイテッド 光学装置製造のための電子ビーム装置
CN113169176A (zh) 2018-12-20 2021-07-23 应用材料公司 用于3d nand应用的存储单元制造
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
JP2020150217A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
JP2021048194A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 エッチング装置およびエッチング方法
JP7382809B2 (ja) * 2019-12-02 2023-11-17 キヤノントッキ株式会社 成膜方法及び成膜装置
JP7471074B2 (ja) * 2019-12-02 2024-04-19 キヤノントッキ株式会社 成膜方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087631A1 (en) 2006-10-12 2008-04-17 Tdk Corporation Ion gun, ion beam etching apparatus, ion beam etching facility, etching method, and method for manufacturing magnetic recording medium
US20080265180A1 (en) 2007-04-09 2008-10-30 Masaaki Itoh Ion beam inspection apparatus, ion beam inspecting method, semiconductor manufacturing apparatus, and ion source apparatus
US20100028529A1 (en) 2008-07-31 2010-02-04 Canon Anelva Corporation Substrate processing apparatus, and magnetic recording medium manufacturing method
US20120104274A1 (en) * 2009-07-16 2012-05-03 Canon Anelva Corporation Ion beam generating apparatus, substrate processing apparatus and method of manufacturing electronic device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677181A (ja) 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
US6238582B1 (en) 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
JP2001284252A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6663747B2 (en) 2000-09-13 2003-12-16 International Business Machines Corporation Apparatus and method for enhancing the uniform etching capability of an ion beam grid
JP4063136B2 (ja) 2003-04-22 2008-03-19 株式会社島津製作所 イオンビーム装置
KR20050059789A (ko) 2003-12-15 2005-06-21 주식회사 하이닉스반도체 반도체소자의 브릿지 제거방법
KR100851901B1 (ko) 2005-01-07 2008-08-13 삼성전자주식회사 이온 빔 추출장치
KR100729352B1 (ko) 2005-01-10 2007-06-15 삼성전자주식회사 회전형 리플렉터를 갖는 반사형 중성빔 식각 장치
JP4343875B2 (ja) * 2005-06-08 2009-10-14 Ｔｄｋ株式会社 エッチング量計測装置、エッチング装置及びエッチング量計測方法
JP4514157B2 (ja) * 2006-06-12 2010-07-28 国立大学法人京都大学 イオンビーム照射装置および半導体デバイスの製造方法
KR100866902B1 (ko) 2007-03-06 2008-11-04 성균관대학교산학협력단 중성 빔 그리드 구조
KR101419375B1 (ko) 2007-08-16 2014-07-15 시게이트 테크놀로지 엘엘씨 이온빔 에칭장치
US8603591B2 (en) 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
CN101838797B (zh) * 2009-12-18 2012-07-04 上海凯世通半导体有限公司 离子注入方法
US8309937B2 (en) * 2010-10-05 2012-11-13 Veeco Instruments, Inc. Grid providing beamlet steering
KR20130053191A (ko) 2011-11-15 2013-05-23 삼성전자주식회사 반응성 이온 빔 에칭 장치
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US9293301B2 (en) * 2013-12-23 2016-03-22 Varian Semiconductor Equipment Associates, Inc. In situ control of ion angular distribution in a processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087631A1 (en) 2006-10-12 2008-04-17 Tdk Corporation Ion gun, ion beam etching apparatus, ion beam etching facility, etching method, and method for manufacturing magnetic recording medium
US20080265180A1 (en) 2007-04-09 2008-10-30 Masaaki Itoh Ion beam inspection apparatus, ion beam inspecting method, semiconductor manufacturing apparatus, and ion source apparatus
US20100028529A1 (en) 2008-07-31 2010-02-04 Canon Anelva Corporation Substrate processing apparatus, and magnetic recording medium manufacturing method
US20120104274A1 (en) * 2009-07-16 2012-05-03 Canon Anelva Corporation Ion beam generating apparatus, substrate processing apparatus and method of manufacturing electronic device

Also Published As

Publication number Publication date
CN105632915B (zh) 2020-11-03
US9871194B2 (en) 2018-01-16
US20160149123A1 (en) 2016-05-26
US9627610B2 (en) 2017-04-18
CN105632915A (zh) 2016-06-01
KR20160062801A (ko) 2016-06-03
US20170179381A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101943553B1 (ko) 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
CN105826463B (zh) 图案化方法、制造半导体器件的方法及半导体器件
US9577183B2 (en) Methods of manufacturing a magnetoresistive random access memory device
KR101919040B1 (ko) 반도체 기억 소자
US20160336509A1 (en) Methods of forming patterns, methods of manufacturing a magnetic memory device using the methods of forming patterns, and magnetic memory devices manufactured using the same
US8829580B2 (en) Magnetoresistive memory and manufacturing method
KR102192205B1 (ko) 메모리 장치
US9583697B2 (en) Magnetic memory devices and methods of forming the same
JP2019071480A (ja) 磁気メモリを製造するための装置及び磁気接合を提供するための方法
KR102615694B1 (ko) 정보 저장 소자 및 그 제조방법
KR102054819B1 (ko) 반도체 소자 및 그 제조 방법
KR102138820B1 (ko) 자기 기억 소자
US9472753B1 (en) Method for fabricating MRAM bits on a tight pitch
KR102105702B1 (ko) 자기 기억 소자
KR102212556B1 (ko) 반도체 장치
KR20150030291A (ko) 자기 기억 소자 및 그 제조 방법
KR20130005804A (ko) 자기 터널 접합 구조체의 제조 방법
KR101928559B1 (ko) 반도체 소자 및 그 제조 방법
US20150129998A1 (en) Methods for manufacturing carbon ribbons for magnetic devices
US20180182952A1 (en) Capped magnetic memory
KR20160037344A (ko) 자기기억 장치
CN111490152A (zh) 一种制作超小型磁性随机存储器阵列的方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant