KR20180083027A - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR20180083027A
KR20180083027A KR1020170004322A KR20170004322A KR20180083027A KR 20180083027 A KR20180083027 A KR 20180083027A KR 1020170004322 A KR1020170004322 A KR 1020170004322A KR 20170004322 A KR20170004322 A KR 20170004322A KR 20180083027 A KR20180083027 A KR 20180083027A
Authority
KR
South Korea
Prior art keywords
patterns
mask
upper mask
mask patterns
preliminary
Prior art date
Application number
KR1020170004322A
Other languages
English (en)
Inventor
이우현
김상국
김종규
이일형
박종순
윤혜지
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170004322A priority Critical patent/KR20180083027A/ko
Priority to US15/668,689 priority patent/US10431459B2/en
Publication of KR20180083027A publication Critical patent/KR20180083027A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2037—Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 소자의 패턴 형성 방법이 제공된다. 반도체 소자의 패턴 형성 방법은 기판 상에 상부 마스크 막을 형성하는 것, 상기 상부 마스크 막 상에 서로 인접하는 한 쌍의 예비 마스크 패턴들을 형성하되 상기 한 쌍의 예비 마스크 패턴들 사이에 예비 개구부가 정의되는 것, 및 상기 한 쌍의 예비 마스크 패턴들을 식각 마스크로 이용하여 상기 상부 마스크 막을 패터닝함으로써 제1 상부 마스크 패턴과 한 쌍의 제2 상부 마스크 패턴들을 형성하는 것을 포함한다. 상기 제1 및 제2 상부 마스크 패턴들을 형성하는 것은 이온 빔을 이용하는 식각 공정을 수행하는 것을 포함한다. 상기 한 쌍의 제2 상부 마스크 패턴들은 상기 한 쌍의 예비 마스크 패턴들 아래에 각각 형성되고, 상기 제1 상부 마스크 패턴은 상기 한 쌍의 제2 상부 마스크 패턴들 사이에 형성된다.

Description

반도체 소자의 패턴 형성 방법{Method of forming patterns of semiconductor device}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 보다 상세하게, 본 발명은 이온 빔 식각 공정을 이용하는 반도체 소자의 패턴 형성 방법에 관한 것이다.
고집적화된 반도체 소자를 제조하는데 있어서 패턴들의 미세화가 필수적이다. 좁은 면적 내에 많은 소자를 집적시키기 위하여 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여 형성하고자 하는 패턴들 각각의 폭과 패턴들 사이의 간격의 합인 피치를 작게 하여야 한다. 최근, 반도체 소자의 디자인 룰(design rule)이 급격하게 감소하고 있고, 반도체 소자 구현에 필요한 패턴들을 형성하기 위한 포토 리소그래피 공정의 해상도 한계로 인하여 미세 피치를 가지는 패턴들을 형성하는데 한계가 있다.
본 발명이 해결하고자 하는 과제는 공정이 단순화된 반도체 소자의 패턴 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법은 기판 상에 상부 마스크 막을 형성하는 것; 상기 상부 마스크 막 상에 서로 인접하는 한 쌍의 예비 마스크 패턴들을 형성하되, 상기 한 쌍의 예비 마스크 패턴들 사이에 예비 개구부가 정의되는 것; 및 상기 한 쌍의 예비 마스크 패턴들을 식각 마스크로 이용하여 상기 상부 마스크 막을 패터닝함으로써 제1 상부 마스크 패턴과 한 쌍의 제2 상부 마스크 패턴들을 형성하는 것을 포함할 수 있다. 상기 제1 및 제2 상부 마스크 패턴들을 형성하는 것은 이온 빔을 이용하는 식각 공정을 수행하는 것을 포함할 수 있다. 상기 한 쌍의 제2 상부 마스크 패턴들은 상기 한 쌍의 예비 마스크 패턴들 아래에 각각 형성될 수 있고, 상기 제1 상부 마스크 패턴은 상기 한 쌍의 제2 상부 마스크 패턴들 사이에 형성될 수 있다.
본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법은 기판 상에 상부 마스크 막을 형성하는 것; 상기 상부 마스크 막 상에 예비 마스크 패턴을 형성하되, 상기 예비 마스크 패턴은 개구부를 갖는 것; 상기 예비 마스크 패턴을 식각 마스크로 이용하여 상기 상부 마스크 막을 패터닝함으로써 제1 상부 마스크 패턴 및 제2 상부 마스크 패턴을 형성하는 것을 포함할 수 있다. 상기 제1 및 제2 상부 마스크 패턴들을 형성하는 것은 이온 빔을 이용하는 식각 공정을 수행하는 것을 포함할 수 있다. 평면적 관점에서 상기 제1 상부 마스크 패턴은 상기 개구부의 아래에 형성될 수 있고, 평면적 관점에서, 상기 제2 상부 마스크 패턴은 상기 예비 마스크 패턴의 아래에 형성될 수 있다.
본 발명의 실시예들에 따르면, 예비 마스크 패턴들이 형성된 기판 상에 이온 빔들을 이용한 식각 공정이 수행될 수 있다. 상기 식각 공정 동안, 이온 빔들의 조사 방향 및 입사각을 제어함으로써, 예비 마스크 패턴들의 아래뿐만 아니라 예비 마스크 패턴들 사이(즉, 예비 개구부들의 아래)에도 상부 마스크 패턴들이 형성될 수 있다. 이러한 상부 마스크 패턴들을 이용하여 후속 식각 공정을 수행함으로써 미세 피치를 갖는 목표 패턴들이 형성될 수 있다. 이에 따라, 본 발명의 실시예들에 따르면, 미세 피치를 갖는 목표 패턴들을 형성하는 공정이 단순화될 수 있다.
도 1 내지 도 8은 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 사시도들이다.
도 9a 내지 16a는 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 사시도들이다.
도 9b 내지 16b는 도 9a 내지 16a의 I-I' 선에 따른 단면도들이다.
도 17a 내지 도 19a는 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 평면도들이다.
도 17b 내지 19b는 도 17a 내지 19a의 I-I' 선에 따른 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1 내지 도 8은 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 사시도들이다.
도 1을 참조하면, 기판(100) 상에 식각 대상 막(110), 하부 마스크 막(120), 상부 마스크 막(130), 및 예비 마스크 막(140)이 차례로 형성될 수 있다. 예를 들어, 식각 대상 막(110), 하부 마스크 막(120), 상부 마스크 막(130), 및 예비 마스크 막(140)은 기판(100)의 상면에 수직한 제1 방향(D1)을 따라 차례로 적층될 수 있다.
기판(100)은 반도체 기판(예를 들어, 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI(silicon-on-insulator) 기판, 및/또는 GOI(germanium-on-insulator))일 수 있다. 식각 대상 막(110)은 도전 물질, 반도체 물질, 및/또는 절연 물질을 포함할 수 있다. 하부 마스크 막(120)은 식각 대상 막(110)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있고, 상부 마스크 막(130)은 하부 마스크 막(120)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 예비 마스크 막(140)은 상부 마스크 막(130)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
예비 마스크 막(140) 상에 희생 패턴들(150)이 형성될 수 있다. 희생 패턴들(150)은 포토 레지스트 패턴들이거나 하드 마스크 패턴들일 수 있다. 희생 패턴들(150)이 하드 마스크 패턴들인 경우, 희생 패턴들(150)은 예비 마스크막(140)에 대하여 식각 선택성을 갖는 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 희생 패턴들(150)을 형성하는 것은 희생 패턴들(150)의 평면적 형상을 정의하는 포토 마스크를 이용한 포토 리소그래피 공정을 수행하는 것을 포함할 수 있다.
희생 패턴들(150)은 기판(100)의 상면에 평행한 제2 방향(D2)을 따라 배열될 수 있으며, 제2 방향(D2)으로 서로 이격될 수 있다. 예를 들어, 희생 패턴들(150)의 각각은 기판(100)의 상면에 평행하고 제2 방향(D2)에 교차하는 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다.
도 2를 참조하면, 예비 마스크 패턴들(142)이 형성될 수 있다. 예비 마스크 패턴들(142)을 형성하는 것은 희생 패턴들(150)을 식각 마스크로 이용하여 예비 마스크 막(140)을 식각하는 것을 포함할 수 있다. 예비 마스크 패턴들(142)은 제2 방향(D2)을 따라 배열될 수 있다. 예비 마스크 패턴들(142)의 각각은 제2 방향(D2)으로의 폭(142_W)을 가질 수 있다. 또한, 예비 마스크 패턴들(142)은 제2 방향(D2)을 따라 서로 이격될 수 있다. 예를 들어, 예비 마스크 패턴들(142)의 각각은 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 예비 마스크 패턴들(142) 사이에 예비 개구부들(142a)이 정의될 수 있다. 예비 개구부들(142a)의 각각은 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 예비 개구부들(142a)에 의하여 상부 마스크 막(130)이 노출될 수 있다. 예를 들어, 예비 개구부들(142a)의 각각의 제2 방향(D2)으로의 폭은 예비 마스크 패턴들(142) 사이의 제2 방향(D2)으로의 간격(142_IV)과 동일할 수 있다. 예비 마스크 패턴들(142)의 피치(pitch)는 제2 방향(D2)으로의 상기 폭(142_W)과 제2 방향(D2)으로의 상기 간격(142_IV)의 합으로 정의될 수 있다.
예비 마스크 패턴들(142)의 각각은 서로 대향하는 제1 측벽(142_S1) 및 제2 측벽(142_S2)을 가질 수 있다. 예비 마스크 패턴들(142)의 각각의 제1 측벽(142_S1)은 바로 인접하는 예비 마스크 패턴(142)의 제2 측벽(142_S2)을 마주할 수 있다.
도 3을 참조하면, 희생 패턴들(150)이 선택적으로 제거될 수 있다. 희생 패턴들(150)을 선택적으로 제거하는 것은 상부 마스크 막(130) 및 예비 마스크 패턴들(142)에 대하여 식각 선택성을 갖는 식각 공정을 이용하여 수행될 수 있다.
도 3 및 도 4를 참조하면, 상부 마스크 막(130)을 패터닝함으로써 상부 마스크 패턴들(132, 134)이 형성될 수 있다. 상부 마스크 패턴들(132, 134)은 제1 상부 마스크 패턴들(132) 및 제2 상부 마스크 패턴들(134)을 포함할 수 있다. 제1 및 제2 상부 마스크 패턴들(132, 134)은 제2 방향(D2)을 따라 교대로 배열될 수 있으며, 제2 방향(D2)을 따라 서로 이격할 수 있다. 평면적 관점에서, 제1 상부 마스크 패턴들(132)은 예비 마스크 패턴들(142) 사이의 예비 개구부들(142a)에 각각 대응되도록 위치할 수 있고, 제2 상부 마스크 패턴들(134)은 예비 마스크 패턴들(142)에 각각 대응되도록 위치할 수 있다. 평면적 관점에서, 제1 상부 마스크 패턴들(132)의 각각은 그에 인접하는 한 쌍의 예비 마스크 패턴들(142)과 부분적으로 중첩될 수 있다. 다시 말해, 평면적 관점에서, 제1 상부 마스크 패턴들(132)의 각각의 일 부분은 예비 개구부(142a)에 의해 노출될 수 있고, 나머지 부분은 예비 마스크 패턴들(142)과 중첩될 수 있다.
평면적 관점에서, 제1 상부 마스크 패턴들(132)의 각각은 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 제1 상부 마스크 패턴들(132)의 각각의 제2 방향(D2)으로의 폭(132_W)은 기판(100)으로부터 멀어질수록 작아질 수 있다. 예를 들어, 제1 상부 마스크 패턴들(132)의 각각은 서로 대향하는 제1 및 제2 측벽들(132_S1, 132_S2)을 가질 수 있으며, 상기 양 측벽들(132_S1, 132_S2)은 기판(100)으로부터 멀어질수록 가까워지도록 기울어질 수 있다. 예를 들어, 단면적 관점에서, 제1 상부 마스크 패턴들(132)의 각각은 삼각형 형태를 가질 수 있다.
평면적 관점에서, 제2 상부 마스크 패턴들(134)의 각각은 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 제2 상부 마스크 패턴들(134)의 각각의 제2 방향(D2)으로의 폭(134_W)은 기판(100)으로부터 멀어질수록 커질 수 있다. 예를 들어, 제2 상부 마스크 패턴들(134)의 각각은 서로 대향하는 제1 및 제2 측벽들(134_S1, 134_S2)을 가질 수 있으며, 상기 양 측벽들(134_S1, 134_S2)은 기판(100)으로부터 멀어질수록 멀어지도록 기울어질 수 있다. 예를 들어, 단면적 관점에서, 제2 상부 마스크 패턴들(134)의 각각은 사다리꼴 형태를 가질 수 있다. 제2 상부 마스크 패턴(134)의 제1 측벽(134_S1)은 제1 상부 마스크 패턴(132)의 제1 측벽(132_S1)을 마주할 수 있고, 제2 상부 마스크 패턴(134)의 제2 측벽(134_S2)은 제1 상부 마스크 패턴(132)의 제2 측벽(132_S2)을 마주할 수 있다.
상부 마스크 패턴들(132, 134)을 형성하는 것은 이온 빔(IB)을 이용한 식각 공정을 이용하여 수행될 수 있다. 상기 식각 공정 동안 이온 빔들(IB1, IB2)이 상부 마스크 막(130) 및 예비 마스크 패턴들(142) 상으로 조사될 수 있다. 이온 빔들(IB1, IB2)의 각각은 일정한 입사각을 갖도록 조사될 수 있다. 본 명세서에서, 이온 빔의 입사각은 기판의 상면에 평행한 면과 이온 빔이 이루는 각도로 정의될 수 있다.
상기 식각 공정 동안 조사되는 이온 빔들(IB1, IB2)은 제1 이온 빔(IB1) 및 제2 이온 빔(IB2)을 포함할 수 있다. 제1 이온 빔(IB1)이 조사되는 방향과 제2 이온 빔(IB2)이 조사되는 방향은 서로 교차할 수 있다. 예를 들어, 제1 이온 빔(IB1)은 예비 마스크 패턴들(142)의 각각의 제1 측벽(142_S1)을 향하여 조사될 수 있고, 제2 이온 빔(IB2)은 예비 마스크 패턴들(142)의 각각의 제2 측벽(142_S2)을 향하여 조사될 수 있다. 몇몇 실시예들에 따르면, 상기 식각 공정 동안 기판(100)은 그 상면에 수직한 법선을 회전축으로 하여 회전할 수 있고, 이에 따라 제1 이온 빔(IB1) 및 제2 이온 빔(IB2)은 순차로 조사될 수 있다. 다른 실시예들에 따르면, 식각 공정 동안 제1 이온 빔(IB1) 및 제2 이온 빔(IB2)은 동시에 조사될 수 있다. 몇몇 실시예들에 따르면, 제1 이온 빔(IB1)의 입사각(θ1)은 제2 이온 빔(IB2)의 입사각(θ2)과 실질적으로 동일할 수 있다. 다른 실시예들에 따르면, 제1 이온 빔(IB1)의 입사각(θ1)은 제2 이온 빔(IB2)의 입사각(θ2)은 서로 다를 수 있다.
상기 식각 공정 동안, 제1 이온 빔(IB1)에 의하여 상부 마스크 막(130) 내에 제1 상부 개구부들(130a)이 형성될 수 있고, 제2 이온 빔(IB2)에 의하여, 상부 마스크 막(130) 내에 제2 상부 개구부들(130b)이 형성될 수 있다. 제1 상부 개구부들(130a)은 예비 개구부들(142a)에 각각 연결될 수 있고, 제2 상부 개구부들(130b)도 예비 개구부들(142a)에 각각 연결될 수 있다. 이온 빔의 직진성으로 인하여, 제1 상부 개구부들(130a)의 각각은 제1 이온 빔(IB1)이 조사되는 방향과 나란한 방향으로 연장될 수 있고, 제2 상부 개구부들(130b)의 각각은 제2 이온 빔(IB2)이 조사되는 방향과 나란한 방향으로 연장될 수 있다.
제1 및 제2 상부 개구부들(130a, 130b)에 의하여 제1 및 제2 상부 마스크 패턴들(132, 134)이 정의될 수 있다. 구체적으로, 제1 상부 개구부들(130a)에 의하여 제1 상부 마스크 패턴들(132)의 제1 측벽들(132_S1) 및 제2 상부 마스크 패턴들(134)의 제1 측벽들(134_S1)이 정의될 수 있고, 제2 상부 개구부들(130b)에 의하여, 제1 상부 마스크 패턴들(132)의 제2 측벽들(132_S2) 및 제2 상부 마스크 패턴들(134)의 제2 측벽들(134_S2)이 정의될 수 있다. 제1 상부 마스크 패턴들(132)의 제1 측벽들(132_S1) 및 제2 상부 마스크 패턴들(134)의 제1 측벽들(134_S1)은 실질적으로 평행할 수 있고, 제1 상부 마스크 패턴들(132)의 제2 측벽들(132_S2) 및 제2 상부 마스크 패턴들(134)의 제2 측벽들(134_S2)은 실질적으로 평행할 수 있다. 또한, 제1 상부 마스크 패턴들(132)의 제1 측벽들(132_S1) 및 제2 상부 마스크 패턴들(134)의 제1 측벽들(134_S1)의 기울어진 정도는 제1 이온 빔(IB1)의 입사각(θ1)에 따라 제어될 수 있고, 제1 상부 마스크 패턴들(132)의 제2 측벽들(132_S2) 및 제2 상부 마스크 패턴들(134)의 제2 측벽들(134_S2)이 기울어진 정도는 제2 이온 빔(IB2)의 입사각(θ2)에 따라 제어될 수 있다.
하나의 예비 개구부(142a)에 대하여 한 쌍의 제1 상부 개구부(130a) 및 제2 상부 개구부(130b)가 형성되고 상기 한 쌍의 제1 및 제2 상부 개구부들(130a, 130b)은 서로 교차하는 방향으로 연장되기 때문에, 예비 개구부들(142a)의 아래에 제1 상부 마스크 패턴들(132)이 각각 형성될 수 있다. 상기 한 쌍의 제1 및 제2 상부 개구부들(130a, 130b)은 제1 상부 마스크 패턴(132) 상에서 서로 연결될 수 있다.
이상, 이온 빔(IB)을 이용하는 식각 공정을 이용하여 상부 마스크 패턴들(132, 134)을 형성하는 것을 설명하였다. 하지만, 본 발명의 개념이 이에 한정되는 것은 아니며, 상부 마스크 패턴들(132, 134)을 형성하는 것은 직진성을 갖는 다른 식각 공정을 이용하여 수행될 수도 있다.
도 5를 참조하면, 예비 마스크 패턴들(142)이 선택적으로 제거될 수 있다. 예비 마스크 패턴들(142)을 선택적으로 제거하는 것은, 예를 들어, 상부 마스크 패턴들(132, 134) 및 하부 마스크 막(120)에 대하여 식각 선택성을 갖는 식각 공정을 이용하여 수행될 수 있다.
도 6을 참조하면, 제1 및 제2 상부 마스크 패턴들(132, 134)의 각각의 상부가 일정 두께만큼 제거될 수 있다. 이에 따라, 두께가 감소된 제1 및 제2 상부 마스크 패턴들(132r, 134r)이 형성될 수 있다. 예를 들어, 제1 및 제2 상부 마스크 패턴들(132, 134)의 각각의 상부를 제거하는 것은 에치 백(etch back) 공정 및/또는 화학적 기계적 평탄화 공정을 수행하는 것을 포함할 수 있다. 상기 제거 공정을 통해, 서로 연결되어 있던 상기 한 쌍의 제1 및 제2 상부 개구부들(130a, 130b)이 분리(혹은, 이격)될 수 있다.
도 7을 참조하면, 하부 마스크 패턴들(122, 124)이 형성될 수 있다. 하부 마스크 패턴들(122, 124)을 형성하는 것은 두께가 감소된 제1 및 제2 상부 마스크 패턴들(132r, 134r)을 식각 마스크로 이용하여 하부 마스크 막(120)을 식각하는 것을 포함할 수 있다. 상기 식각 공정 동안, 두께가 감소된 제1 및 제2 상부 마스크 패턴들(132r, 134r)의 두께가 더욱 감소될 수 있다.
하부 마스크 패턴들(122, 124)은 두께가 감소된 제1 상부 마스크 패턴들(132r)의 아래에 각각 형성되는 제1 하부 마스크 패턴들(122) 및 두께가 감소된 제2 상부 마스크 패턴들(134r)의 아래에 각각 형성되는 제2 하부 마스크 패턴들(124)을 포함할 수 있다.
제1 및 제2 하부 마스크 패턴들(122, 124)은 제2 방향(D2)을 따라 교대로 배열될 수 있다. 제1 하부 마스크 패턴들(122)의 각각은 제2 방향(D2)으로의 폭(122_W)을 가질 수 있고, 제2 하부 마스크 패턴들(124)의 각각은 제2 방향(D2)으로의 폭(124_W)을 가질 수 있다. 예를 들어, 제1 및 제2 하부 마스크 패턴들(122, 124)의 각각은 제3 방향(D3)으로 연장되는 라인 형태를 가질 수 있다. 하부 마스크 패턴들(122, 124)의 피치는 제1 하부 마스크 패턴(122)의 제2 방향(D2)으로의 폭(122_W) 또는 제2 하부 마스크 패턴(124)의 제2 방향(D2)으로의 폭(124_W)과 서로 인접하는 한 쌍의 제1 및 제2 하부 마스크 패턴들(122, 124) 사이의 간격(120_IV)의 합으로 정의될 수 있다. 하부 마스크 패턴들(122, 124)의 피치는 예비 마스크 패턴들(142)의 피치보다 작을 수 있다.
도 8을 참조하면, 목표 패턴들(112, 114)이 형성될 수 있다. 목표 패턴들(112, 114)을 형성하는 것은 제1 및 제2 하부 마스크 패턴들(122, 124)을 식각 마스크로 이용하여 식각 대상 막(110)을 식각하는 것을 포함할 수 있다. 목표 패턴들(112, 114)은 제1 하부 마스크 패턴들(122)의 아래에 각각 형성되는 제1 목표 패턴들(112) 및 제2 하부 마스크 패턴들(124)의 아래에 각각 형성되는 제2 목표 패턴들(114)을 포함할 수 있다. 목표 패턴들(112, 114)의 피치는 하부 마스크 패턴들(122, 124)의 피치와 실질적으로 동일할 수 있으며, 이에 따라 예비 마스크 패턴들(142)의 피치보다 작을 수 있다.
몇몇 실시예들에 따르면, 도 1 내지 도 8에 도시된 바와 달리, 하부 마스크 막(120)은 생략될 수 있다. 이 경우, 상부 마스크 막(130)은 식각 대상 막(110)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 이러한 실시예들에서, 목표 패턴들(112, 114)을 형성하는 것은 제1 및 제2 상부 마스크 패턴들(132, 134)을 식각 마스크로 이용하여 식각 대상 막(110)을 식각하는 것을 포함할 수 있다.
본 발명의 실시예들에 따르면, 예비 마스크 패턴들(142)이 형성된 기판 상에 이온 빔들을 이용한 식각 공정이 수행될 수 있다. 상기 식각 공정 동안, 이온 빔들(IB1, IB2)의 조사 방향 및 입사각을 제어함으로써, 예비 마스크 패턴들(142)의 아래뿐만 아니라 예비 마스크 패턴들(142) 사이(즉, 예비 개구부들(142a)의 아래)에도 제1 상부 마스크 패턴들(132)이 형성될 수 있다. 이러한 상부 마스크 패턴들(132, 134)을 이용하여 후속 식각 공정을 수행함으로써 미세 피치를 갖는 목표 패턴들(112, 114)이 형성될 수 있다. 즉, 본 발명의 실시예들에 따르면, 미세 피치를 갖는 목표 패턴들(112, 114)을 형성하는 공정이 단순화될 수 있다.
도 9a 내지 16a는 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 사시도들이다. 도 9b 내지 16b는 도 9a 내지 16a의 I-I' 선에 따른 단면도들이다.
도 9a 및 도 9b를 참조하면, 기판(200) 상에 식각 대상 막(210), 하부 마스크 막(220), 상부 마스크 막(230), 및 예비 마스크 막(240)이 차례로 형성될 수 있다. 예를 들어, 식각 대상 막(210), 하부 마스크 막(220), 상부 마스크 막(230), 및 예비 마스크 막(240)은 기판(200)의 상면에 수직한 제1 방향(D1)을 따라 차례로 적층될 수 있다. 기판(200), 식각 대상 막(210), 하부 마스크 막(220), 상부 마스크 막(230), 및 예비 마스크 막(240)은 도 1을 참조하여 설명한 기판(100), 식각 대상 막(110), 하부 마스크 막(120), 상부 마스크 막(130), 및 예비 마스크 막(140)과 실질적으로 동일할 수 있다.
예비 마스크 막(240) 상에 희생 패턴(250)이 형성될 수 있다. 희생 패턴(250)은 포토 레지스트 패턴이거나 하드 마스크 패턴일 수 있다. 희생 패턴(250)이 하드 마스크 패턴인 경우, 희생 패턴(250)은 예비 마스크막(240)에 대하여 식각 선택성을 갖는 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 희생 패턴(250)을 형성하는 것은 희생 패턴(250)의 평면적 형상을 정의하는 포토 마스크를 이용한 포토 리소그래피 공정을 수행하는 것을 포함할 수 있다.
희생 패턴(250)은 서로 이격하는 개구부들(250a)을 포함할 수 있다. 몇몇 실시예들에 따르면, 개구부들(250a)의 각각의 평면적 형상은 원형일 수 있으나, 본 발명의 개념이 이에 한정되는 것은 아니다.
도 10a 및 도 10b를 참조하면, 예비 개구부들(242a)을 갖는 예비 마스크 패턴(242)이 형성될 수 있다. 예비 마스크 패턴(242)을 형성하는 것은 희생 패턴(250)을 식각 마스크로 이용하여 예비 마스크 막(240)을 식각하는 것을 포함할 수 있다. 평면적 관점에서, 예비 개구부들(242a)은 개구부들(250a)에 대응될 수 있다.
도 11a 및 도 11b를 참조하면, 희생 패턴(250)이 선택적으로 제거될 수 있다. 희생 패턴(250)을 선택적으로 제거하는 것은 상부 마스크 막(230) 및 예비 마스크 패턴(242)에 대하여 식각 선택성을 갖는 식각 공정을 이용하여 수행될 수 있다.
도 11a, 도 11b, 도 12a, 및 도 12b를 참조하면, 상부 마스크 막(230)을 패터닝함으로써 상부 마스크 패턴들(232, 234)이 형성될 수 있다. 상부 마스크 패턴들(232, 234)은 제1 상부 마스크 패턴들(232) 및 제2 상부 마스크 패턴(234)을 포함할 수 있다. 제1 상부 마스크 패턴들(232)과 제2 상부 마스크 패턴(234)은 서로 이격될 수 있다. 평면적 관점에서, 제1 상부 마스크 패턴들(232)은 예비 개구부들(242a)에 각각 대응되도록 위치하되, 예비 마스크 패턴들(242)과 부분적으로 중첩될 수 있다. 다시 말해, 평면적 관점에서, 제1 상부 마스크 패턴들(232)의 각각의 일 부분은 예비 개구부(242a)에 의해 노출될 수 있고, 나머지 부분은 예비 마스크 패턴(242)과 중첩될 수 있다. 평면적 관점에서, 제2 상부 마스크 패턴(234)은 예비 마스크 패턴(242)과 중첩될 수 있으며, 제1 상부 마스크 패턴들(232)을 둘러쌀 수 있다.
제1 상부 마스크 패턴들(232)의 각각의 폭(232_W)은 기판(200)으로부터 멀어질수록 작아질 수 있다. 예를 들어, 제1 상부 마스크 패턴들(232)의 각각은 원뿔 형태를 가질 수 있다.
제2 상부 마스크 패턴(234)은 예비 개구부들(242a)과 각각 연결되는 갭 영역들(234a)을 포함할 수 있다. 갭 영역들(234a)의 각각의 폭(234a_W)은 기판(200)으로부터 멀어질수록 작아질 수 있다. 갭 영역들(234a) 내에 제1 상부 마스크 패턴들(232)이 각각 위치할 수 있다.
상부 마스크 패턴들(232, 234)을 형성하는 것은 이온 빔(IB3)을 이용한 식각 공정을 이용하여 수행될 수 있다. 상기 식각 공정 동안, 이온 빔(IB3)은 일정한 입사각(θ3)을 갖도록 조사될 수 있다. 또한, 상기 식각 공정 동안, 기판(200)은 그 상면에 수직한 법선을 회전축으로 하여 회전할 수 있다. 이에 따라, 이온 빔(IB3)은 일정한 입사각(θ3)을 갖되 기판(200)의 상면에 수직한 법선을 회전축으로 하여 회전하며 상부 마스크 막(230) 및 예비 마스크 패턴(242) 상으로 입사될 수 있다.
상기 식각 공정 동안, 이온 빔(IB3)에 의하여 상부 마스크 막(230) 내에 상부 개구부들(230a)이 형성될 수 있다. 상부 개구부들(230a)은 예비 개구부들(242a)에 각각 연결될 수 있다. 이온 빔의 직진성으로 인하여, 상부 개구부들(230a)의 각각은 이온 빔(IB3)이 조사되는 방향과 나란한 방향으로 연장될 수 있다.
상부 개구부들(230a)에 의하여 제1 상부 마스크 패턴들(232) 및 제2 상부 마스크 패턴(234)의 갭 영역들(234a)이 정의될 수 있다. 구체적으로, 상부 개구부들(230a)에 의하여, 제1 상부 마스크 패턴들(232)의 측벽들 및 제2 상부 마스크 패턴(234)의 갭 영역들(234a)의 내벽들이 정의될 수 있다. 제1 상부 마스크 패턴들(232)의 측벽들 및 제2 상부 마스크 패턴(234)의 갭 영역들(234a)의 내벽들의 기울어진 정도는 이온 빔(IB3)의 입사각(θ3)에 따라 제어될 수 있다.
이상, 이온 빔(IB3)을 이용하는 식각 공정을 이용하여 상부 마스크 패턴들(232, 234)을 형성하는 것을 설명하였다. 하지만, 본 발명의 개념이 이에 한정되는 것은 아니며, 상부 마스크 패턴들(232, 234)을 형성하는 것은 직진성을 갖는 다른 식각 공정을 이용하여 수행될 수도 있다.
도 13a 및 도 13b를 참조하면, 예비 마스크 패턴(242)이 선택적으로 제거될 수 있다. 예비 마스크 패턴(242)을 선택적으로 제거하는 것은, 예를 들어, 상부 마스크 패턴들(232, 234) 및 하부 마스크 막(220)에 대하여 식각 선택성을 갖는 식각 공정을 이용하여 수행될 수 있다.
도 14a 및 도 14b를 참조하면, 제1 및 제2 상부 마스크 패턴들(232, 234)의 각각의 상부가 일정 두께만큼 제거될 수 있다. 이에 따라, 두께가 감소된 제1 및 제2 상부 마스크 패턴들(232r, 234r)이 형성될 수 있다. 예를 들어, 제1 및 제2 상부 마스크 패턴들(232, 234)의 각각의 상부를 제거하는 것은 에치 백(etch back) 공정 및/또는 화학적 기계적 평탄화 공정을 수행하는 것을 포함할 수 있다. 상기 제거 공정이 수행된 후, 상부 개구부들(230a)의 각각은 도넛 혹은 링 형상의 평면적 형상을 가질 수 있다.
도 15a 및 도 15b를 참조하면, 하부 마스크 패턴들(222, 224)이 형성될 수 있다. 하부 마스크 패턴들(222, 224)을 형성하는 것은 두께가 감소된 제1 및 제2 상부 마스크 패턴들(232r, 234r)을 식각 마스크로 이용하여 하부 마스크 막(220)을 식각하는 것을 포함할 수 있다. 상기 식각 공정 동안, 두께가 감소된 제1 및 제2 상부 마스크 패턴들(232r, 234r)의 두께가 더욱 감소될 수 있다. 상기 식각 공정 동안, 두께가 감소된 제1 상부 마스크 패턴들(232r)의 아래에 제1 하부 마스크 패턴들(222)이 각각 형성될 수 있고, 두께가 감소된 제2 상부 마스크 패턴(234r)의 아래에 제2 하부 마스크 패턴(224)이 형성될 수 있다.
제1 하부 마스크 패턴들(222)의 각각은 기둥 형상을 가질 수 있다. 예를 들어, 제1 하부 마스크 패턴들(222)의 각각은 원기둥 형상을 가질 수 있다. 제2 하부 마스크 패턴(224)은 갭 영역들(224a)을 가질 수 있으며, 상기 갭 영역들(224a) 내에 제1 하부 마스크 패턴들(222)이 각각 위치할 수 있다. 제2 하부 마스크 패턴(224)과 제1 하부 마스크 패턴들(222)은 서로 이격될 수 있으며, 이에 따라 제2 하부 마스크 패턴(224)과 제1 하부 마스크 패턴들(222) 사이에 하부 개구부들(220a)이 정의될 수 있다. 예를 들어, 하부 개구부들(220a)은 제2 하부 마스크 패턴(224)의 갭 영역들(224a)의 내벽과 제1 하부 마스크 패턴들(222)의 측벽들에 의해 정의될 수 있다. 하부 개구부들(220a)의 각각은 도넛 혹은 링 형상의 평면적 형상을 가질 수 있다.
도 16a 및 도 16b를 참조하면, 목표 패턴들(212, 214)이 형성될 수 있다. 목표 패턴들(212, 214)을 형성하는 것은 제1 및 제2 하부 마스크 패턴들(222, 224)을 식각 마스크로 이용하여 식각 대상 막(210)을 식각하는 것을 포함할 수 있다. 상기 식각 공정에 의하여, 제1 하부 마스크 패턴들(222)의 아래에 제1 목표 패턴들(212)이 각각 형성될 수 있고, 제2 하부 마스크 패턴(224)의 아래에 제2 목표 패턴(214)이 형성될 수 있다.
제2 목표 패턴(214)과 제1 목표 패턴들(212) 사이에 목표 개구부들(210a)이 정의될 수 있다. 목표 개구부들(210a)은 하부 개구부들(220a)에 각각 대응될 수 있다. 이에 따라, 목표 개구부들(210a)의 각각은 도넛 혹은 링 형상의 평면적 형상을 가질 수 있다.
몇몇 실시예들에 따르면, 목표 개구부들(210a)의 각각 내에 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터(미도시)가 형성될 수 있다.
몇몇 실시예들에 따르면, 도 9a 내지 도 16a 및 도 9b 내지 도 16b 도시된 바와 달리, 하부 마스크 막(220)은 생략될 수 있다. 이 경우, 상부 마스크 막(230)은 식각 대상 막(210)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 이러한 실시예들에서, 목표 패턴들(212, 214)을 형성하는 것은 제1 및 제2 상부 마스크 패턴들(232, 234)을 식각 마스크로 이용하여 식각 대상 막(210)을 식각하는 것을 포함할 수 있다.
도 17a 내지 도 19a는 본 발명의 실시예들에 따른 반도체 소자의 패턴 형성 방법을 나타내는 평면도들이다. 도 17b 내지 19b는 도 17a 내지 19a의 I-I' 선에 따른 단면도들이다. 도 9a 내지 도 16a 및 도 9b 내지 도 16b를 참조하여 설명한 바와 실질적으로 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있으며, 이들 구성에 대한 중복되는 설명은 생략될 수 있다.
도 17a 및 도 17b를 참조하면, 하부 개구부들(220a)이 서로 접하도록(혹은, 서로 연결되도록) 제1 및 제2 하부 마스크 패턴들(222, 224)이 형성될 수 있다. 예를 들어, 도 17a 및 도 17b에 도시된 바와 같이, 서로 인접하는 3개의 하부 개구부들(220a)이 서로 접할 수 있다. 이에 따라, 제2 하부 마스크 패턴들(224)은 서로 접하는 하부 개구부들(220a) 사이에 위치하는 복수 개의 기둥들의 형태로 형성될 수 있다. 제1 및 제2 하부 마스크 패턴들(222, 224)은 서로 이격될 수 있다. 제1 및 제2 하부 마스크 패턴들(222, 224)은 도 9a 내지 도 15a 및 도 9b 내지 도 15b를 참조하여 설명한 바와 실질적으로 동일한 방법으로 형성될 수 있다.
도 18a 및 도 18b를 참조하면, 서로 연결되는 하부 개구부들(220a)을 채우는 희생 마스크 막(260)이 형성될 수 있다. 희생 마스크 막(260)은 제1 및 제2 하부 마스크 패턴들(222, 224) 및 식각 대상 막(210)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 희생 마스크 막(260)은, 예를 들어, 스핀 코팅 공정을 이용하여 형성될 수 있다.
도 19a 및 도 19b를 참조하면, 제1 및 제2 하부 마스크 패턴들(222, 224)이 선택적으로 제거될 수 있다. 이에 따라, 희생 마스크 막(260) 내에 제1 희생 홀들(260a) 및 제2 희생 홀들(260b)이 형성될 수 있다. 제1 희생 홀들(260a)은 제1 하부 마스크 패턴들(222)이 제거된 영역에 해당할 수 있고, 제2 희생 홀들(260b)은 제2 하부 마스크 패턴들(224)이 제거된 영역에 해당할 수 있다.
이어서, 제1 및 제2 목표 홀들(210a, 210b)를 갖는 목표 패턴(212)이 형성될 수 있다. 목표 패턴(212)을 형성하는 것은 제1 및 제2 희생 홀들(260a, 260b)을 갖는 희생 마스크 막(260)을 식각 마스크로 이용하여 식각 대상 막(210)을 식각하는 것을 포함할 수 있다. 평면적 관점에서, 제1 목표 홀들(210a)은 제1 희생 홀들(260a)에 대응될 수 있고, 제2 목표 홀들(210b)는 제2 희생 홀들(260b)에 대응될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상에 상부 마스크 막을 형성하는 것;
    상기 상부 마스크 막 상에 서로 인접하는 한 쌍의 예비 마스크 패턴들을 형성하되, 상기 한 쌍의 예비 마스크 패턴들 사이에 예비 개구부가 정의되는 것; 및
    상기 한 쌍의 예비 마스크 패턴들을 식각 마스크로 이용하여 상기 상부 마스크 막을 패터닝함으로써 제1 상부 마스크 패턴과 한 쌍의 제2 상부 마스크 패턴들을 형성하는 것을 포함하되,
    상기 제1 및 제2 상부 마스크 패턴들을 형성하는 것은 이온 빔을 이용하는 식각 공정을 수행하는 것을 포함하고,
    상기 한 쌍의 제2 상부 마스크 패턴들은 상기 한 쌍의 예비 마스크 패턴들 아래에 각각 형성되고,
    상기 제1 상부 마스크 패턴은 상기 한 쌍의 제2 상부 마스크 패턴들 사이에 형성되는 반도체 소자의 패턴 형성 방법.
  2. 제1 항에 있어서,
    상기 한 쌍의 예비 마스크 패턴들은 서로 마주보는 제1 측벽 및 제2 측벽을 각각 포함하고,
    상기 이온 빔을 이용하는 식각 공정은:
    상기 제1 측벽을 향하는 제1 이온 빔을 조사하는 것; 및
    상기 제2 측벽을 향하는 제2 이온 빔을 조사하는 것을 포함하는 반도체 소자의 패턴 형성 방법.
  3. 제2 항에 있어서,
    상기 제1 이온 빔에 의하여 상기 상부 마스크 막 내에 제1 상부 개구부가 형성되고,
    상기 제2 이온 빔에 의하여 상기 상부 마스크 막 내에 제2 상부 개구부가 형성되되,
    상기 제1 및 제2 상부 개구부들은 상기 예비 개구부와 연결되는 반도체 소자의 패턴 형성 방법.
  4. 제2 항에 있어서,
    상기 제1 및 제2 상부 개구부들에 의하여, 상기 상부 마스크 막이 상기 제1 상부 마스크 패턴 및 상기 한 쌍의 제2 상부 마스크 패턴들로 분리되는 반도체 소자의 패턴 형성 방법.
  5. 제1 항에 있어서,
    평면적 관점에서, 상기 제1 상부 마스크 패턴의 일 부분은 상기 개구부에 의해 노출되고, 상기 제1 상부 마스크 패턴의 나머지 부분은 상기 한 쌍의 예비 패턴들과 중첩되는 반도체 소자의 패턴 형성 방법.
  6. 제1 항에 있어서,
    상기 한 쌍의 예비 마스크 패턴들의 각각은 제1 방향을 따라 연장되고,
    상기 한 쌍의 예비 마스크 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 서로 이격하되,
    상기 기판에서 멀어질수록 상기 제1 상부 마스크 패턴의 상기 제2 방향으로의 폭은 작아지는 반도체 소자의 패턴 형성 방법.
  7. 제6 항에 있어서,
    상기 기판에서 멀어질수록 상기 한 쌍의 제2 상부 마스크 패턴들의 각각의 상기 제2 방향으로의 폭은 커지는 반도체 소자의 패턴 형성 방법.
  8. 제1 항에 있어서,
    상기 제1 상부 마스크 패턴의 상부 및 상기 한 쌍의 제2 상부 마스크 패턴들의 각각의 상부를 제거함으로써, 상기 제1 상부 마스크 패턴의 두께 및 상기 한 쌍의 제2 상부 마스크 패턴들의 각각의 두께를 감소시키는 것을 더 포함하는 반도체 소자의 패턴 형성 방법.
  9. 제8 항에 있어서
    상기 기판과 상기 상부 마스크 막 사이에 하부 막을 형성하는 것; 및
    두께가 감소된 상기 제1 상부 마스크 패턴 및 두께가 감소된 상기 한 쌍의 제2 상부 마스크 패턴들을 식각 마스크로 이용하여 상기 하부 막을 패터닝하는 것을 더 포함하는 반도체 소자의 패턴 형성 방법.
  10. 기판 상에 상부 마스크 막을 형성하는 것;
    상기 상부 마스크 막 상에 예비 마스크 패턴을 형성하되, 상기 예비 마스크 패턴은 개구부를 갖는 것;
    상기 예비 마스크 패턴을 식각 마스크로 이용하여 상기 상부 마스크 막을 패터닝함으로써 제1 상부 마스크 패턴 및 제2 상부 마스크 패턴을 형성하는 것을 포함하되,
    상기 제1 및 제2 상부 마스크 패턴들을 형성하는 것은 이온 빔을 이용하는 식각 공정을 수행하는 것을 포함하고,
    평면적 관점에서 상기 제1 상부 마스크 패턴은 상기 개구부의 아래에 형성되고,
    평면적 관점에서, 상기 제2 상부 마스크 패턴은 상기 예비 마스크 패턴의 아래에 형성되는 반도체 소자의 패턴 형성 방법.
KR1020170004322A 2017-01-11 2017-01-11 반도체 소자의 패턴 형성 방법 KR20180083027A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170004322A KR20180083027A (ko) 2017-01-11 2017-01-11 반도체 소자의 패턴 형성 방법
US15/668,689 US10431459B2 (en) 2017-01-11 2017-08-03 Methods of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170004322A KR20180083027A (ko) 2017-01-11 2017-01-11 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20180083027A true KR20180083027A (ko) 2018-07-20

Family

ID=62783470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170004322A KR20180083027A (ko) 2017-01-11 2017-01-11 반도체 소자의 패턴 형성 방법

Country Status (2)

Country Link
US (1) US10431459B2 (ko)
KR (1) KR20180083027A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629437B2 (en) * 2018-05-09 2020-04-21 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random-access device using angled ions
TWI729629B (zh) 2018-12-17 2021-06-01 美商應用材料股份有限公司 蝕刻裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
JP5932033B2 (ja) 2012-06-29 2016-06-08 キヤノンアネルバ株式会社 イオンビーム処理方法およびイオンビーム処理装置
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9017526B2 (en) 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9070869B2 (en) 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
KR102132215B1 (ko) 2014-04-03 2020-07-09 삼성전자주식회사 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
KR101943553B1 (ko) 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
US9472653B2 (en) 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US20180047564A1 (en) * 2016-08-10 2018-02-15 GlobalFoundries, Inc. Method to tune contact cd and reduce mask count by tilted ion beam

Also Published As

Publication number Publication date
US20180197740A1 (en) 2018-07-12
US10431459B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
KR100884855B1 (ko) 반도체 장치 및 그 제조 방법
US10840131B2 (en) Patterning methods for semiconductor devices and structures resulting therefrom
KR100817089B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
KR101132803B1 (ko) 미세 패턴 형성 방법
US20090075485A1 (en) Method for forming pattern of semiconductor device
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
KR102363138B1 (ko) 기판 및 그 위에 배치된 층을 패턴화하는 방법 및 디바이스 구조체를 형성하는 방법
KR20130063072A (ko) 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
JP2009076909A (ja) ストレージノードを有する半導体装置及びその形成方法
KR20180083027A (ko) 반도체 소자의 패턴 형성 방법
KR100958702B1 (ko) 반도체 웨이퍼의 가장자리 칩들에 기인하는 결함들을제거하기 위한 반도체 공정
JP2008283168A (ja) 半導体素子の微細パターン形成方法
KR102370284B1 (ko) 반도체장치의 패턴 형성 방법
CN109755107B (zh) 自对准双重图案方法
US8871407B2 (en) Patterning mask and method of formation of mask using step double patterning
US10361078B2 (en) Method of forming fine patterns of a semiconductor device
US8420453B2 (en) Method of forming active region structure
US20120286402A1 (en) Protuberant structure and method for making the same
KR100669101B1 (ko) 패턴 구조물 형성 방법 및 이를 이용한 트렌치 형성 방법
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US10950443B2 (en) Method for forming patterns
KR20160005945A (ko) 마스크패턴 및 그를 이용한 반도체장치의 미세 패턴 형성 방법
KR20030070201A (ko) 랜딩 패드를 구비한 반도체소자의 제조방법
CN117238849A (zh) 半导体器件和制造半导体器件的方法
KR20240070250A (ko) 반도체 소자 및 상기 반도체 소자 내 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal