KR102370284B1 - 반도체장치의 패턴 형성 방법 - Google Patents

반도체장치의 패턴 형성 방법 Download PDF

Info

Publication number
KR102370284B1
KR102370284B1 KR1020150105235A KR20150105235A KR102370284B1 KR 102370284 B1 KR102370284 B1 KR 102370284B1 KR 1020150105235 A KR1020150105235 A KR 1020150105235A KR 20150105235 A KR20150105235 A KR 20150105235A KR 102370284 B1 KR102370284 B1 KR 102370284B1
Authority
KR
South Korea
Prior art keywords
line
regular
random
layer
forming
Prior art date
Application number
KR1020150105235A
Other languages
English (en)
Other versions
KR20170011849A (ko
Inventor
강춘수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150105235A priority Critical patent/KR102370284B1/ko
Priority to US14/940,221 priority patent/US9847227B2/en
Publication of KR20170011849A publication Critical patent/KR20170011849A/ko
Application granted granted Critical
Publication of KR102370284B1 publication Critical patent/KR102370284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 패턴 밀도 또는 패턴 폭이 서로 다른 다양한 크기 및 다양한 피치의 패턴들을 동시에 형성할 수 있는 반도체장치의 패턴 형성 방법을 제공하기 위한 것으로, 본 기술에 따른 반도체장치의 패턴 형성 방법은 제1영역과 제2영역이 정의된 식각대상층을 준비하는 단계; 상기 제1영역의 식각대상층 상부에 위치하는 레귤러 제1피처와 상기 제2영역의 식각대상층 상부에 위치하는 랜덤 피처를 형성하는 단계; 상기 레귤러 제1피처 상부에 레귤러 제2피처를 형성하는 단계; 상기 랜덤 피처 상부에 상기 랜덤 피처의 일부를 노출시키는 제1컷팅배리어 및 제2컷팅배리어를 형성하는 단계; 레귤러 어레이 피처를 형성하기 위해, 상기 레귤러 제2피처를 이용하여 상기 레귤러 제1피처를 컷팅하는 단계; 랜덤 어레이 피처를 형성하기 위해, 상기 제1컷팅배리어 및 제2컷팅배리어를 이용하여 상기 랜덤 피처를 컷팅하는 단계; 및 레귤러 어레이 패턴과 랜덤 어레이 패턴을 형성하기 위해, 상기 레귤러 어레이 피처와 랜덤 어레이 피처를 이용하여 상기 식각대상층을 식각하는 단계를 포함할 수 있다.

Description

반도체장치의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 반도체장치 제조 방법에 관한 것으로, 상세하게는 패턴 형성 방법에 관한 것이다.
최근에, 반도체장치의 디자인 룰(design rule)이 감소되고 있다. 이에 따라 포토리소그래피 공정의 해상도 한계로 인하여 미세 피치를 가지는 패턴을 형성하는데 어려움이 있다.
위와 같은 포토리소그래피 공정의 해상도 한계를 극복하기 위하여, 스페이서패터닝 기술(Spacer patterning technology; SPT) 등의 다양한 패터닝 방법들이 제안되었다.
그러나, 셀어레이영역에서와 같이 패턴 밀도가 비교적 높은 영역과, 주변회로 영역 또는 코어 영역과 같이 패턴 밀도가 비교적 낮은 영역에서 서로 다른 패턴 밀도를 가지는 미세 패턴을 동시에 형성하기 위한 새로운 공정개발이 요구된다.
본 발명의 실시예들은 다양한 크기 및 다양한 피치의 패턴들을 동시에 형성할 수 있는 반도체장치의 패턴 형성 방법을 제공한다.
본 실시예에 따른 반도체장치의 패턴 형성 방법은 제1영역과 제2영역이 정의된 식각대상층을 준비하는 단계; 상기 제1영역의 식각대상층 상부에 위치하는 레귤러 제1피처와 상기 제2영역의 식각대상층 상부에 위치하는 랜덤 피처를 형성하는 단계; 상기 레귤러 제1피처 상부에 레귤러 제2피처를 형성하는 단계; 상기 랜덤 피처 상부에 상기 랜덤 피처의 일부를 노출시키는 제1컷팅배리어 및 제2컷팅배리어를 형성하는 단계; 레귤러 어레이 피처를 형성하기 위해, 상기 레귤러 제2피처를 이용하여 상기 레귤러 제1피처를 컷팅하는 단계; 랜덤 어레이 피처를 형성하기 위해, 상기 제1컷팅배리어 및 제2컷팅배리어를 이용하여 상기 랜덤 피처를 컷팅하는 단계; 및 레귤러 어레이 패턴과 랜덤 어레이 패턴을 형성하기 위해, 상기 레귤러 어레이 피처와 랜덤 어레이 피처를 이용하여 상기 식각대상층을 식각하는 단계를 포함할 수 있다.
본 실시예에 따른 반도체장치의 패턴 형성 방법은 제1영역, 제2영역 및 제3영역이 정의된 식각대상층을 준비하는 단계; 상기 제1영역의 식각대상층 상부에 위치하는 레귤러 제1피처, 상기 제2영역의 식각대상층 상부에 위치하는 랜덤 피처 및 상기 제3영역의 식각대상층 상부에 위치하는 라지 피치 피처를 형성하는 단계; 상기 레귤러 제1피처 상부에 레귤러 제2피처를 형성하는 단계; 상기 랜덤 피처 상부에 상기 랜덤 피처의 일부를 노출시키는 제1컷팅배리어 및 제2컷팅배리어를 형성하는 단계; 레귤러 어레이 피처를 형성하기 위해, 상기 레귤러 제2피처를 이용하여 상기 레귤러 제1피처를 컷팅하는 단계; 랜덤 어레이 피처를 형성하기 위해, 상기 제1컷팅배리어 및 제2컷팅배리어를 이용하여 상기 랜덤 피처를 컷팅하는 단계; 및 레귤러 어레이 패턴, 랜덤 어레이 패턴 및 라지 피처 패턴을 형성하기 위해, 상기 레귤러 어레이 피처, 랜덤 어레이 피처 및 라지 피치 피처를 이용하여 상기 식각대상층을 식각하는 단계를 포함할 수 있다.
본 실시예에 따른 반도체장치의 패턴 형성 방법은 식각대상층 상에 복수의 랜덤 제1라인을 형성하는 단계; 상기 랜덤 제1라인 상에 제1스페이서층을 형성하는 단계; 상기 제1스페이서층 상에 상기 랜덤 제1라인 사이를 채우는 복수의 랜덤 제2라인을 형성하는 단계; 상기 스페이서층을 제거하여 상기 랜덤 제1라인과 랜덤 제2라인을 포함하는 랜덤 피처를 형성하는 단계; 상기 랜덤 피처의 일부와 오버랩되는 제1컷팅배리어를 형성하는 단계; 상기 제1컷팅배리어 상에 제2스페이서층을 형성하는 단계; 상기 제2스페이서층 상에 상기 제1컷팅배리어에 의해 비오버랩된 랜덤 피처를 커버링하는 제2컷팅배리어를 형성하는 단계; 및 상기 제1컷팅배리어와 제2컷팅배리어를 이용하여 상기 제2스페이서층 및 그아래의 랜덤피처를 식각하는 단계를 포함할 수 있다.
본 기술은 레귤러 어레이 패턴(regular array pattern)의 임계치수 균일도(Critical Dimension Uniformity; CDU)를 개선할 수 있다.
본 기술은 랜덤 어레이 패턴(ramdom array pattern)의 패터닝 및 공정 마진을 개선할 수 있다.
본 기술은 레귤러 어레이 패턴으로 이루어진 셀어레이영역 뿐만 아니라 랜덤 어레이 패턴으로 이루어진 코어 영역에 대해서도 동시에 스페이서패터닝기술(SPT)를 적용하여 미세 패턴을 형성할 수 있다. 따라서, 코어 영역에서도 스페이서패터닝기술(SPT)로 형성하기 때문에 라인임계치수(CD) 감소가 가능하고, 이에 따라 피치 감소 및 패터닝 마진을 증가시킬 수 있다.
본 기술은 이머전 마스크(immersion mask) 2장 및 KrF 마스크 1장을 이용하여 다양한 피치 및 다양한 형상의 패턴을 동시에 구현할 수 있다.
도 1a 내지 도 1o은 제1실시예에 따른 반도체장치의 패턴 형성 방법을 도시한 평면도이다.
도 2a 내지 도 2o은 도 1a 내지 도 1n의 A-A'선, B-B'선에 따른 형성 방법을 도시한 단면도이다.
도 3a 및 도 3b는 제1실시예의 변형예를 도시한 도면이다.
도 4a 내지 도 4p은 제2실시예에 따른 반도체장치의 패턴 형성 방법을 도시한 평면도이다.
도 5a 내지 도 5p은 도 4a 내지 도 4p의 A-A'선, B-B' 및 C-C'선에 따른 형성 방법을 도시한 단면도이다.
도 6a 및 도 6b는 제2실시예의 변형예를 도시한 도면이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 단면도, 평면도 및 블록도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
도 1a 내지 도 1o은 제1실시예에 따른 반도체장치의 패턴 형성 방법을 도시한 평면도이다. 도 2a 내지 도 2o은 도 1a 내지 도 1o의 A-A'선, B-B'선에 따른 형성 방법을 도시한 단면도이다.
도 1a 및 도 2a에 도시된 바와 같이, 식각대상층(etch target layer, 11)이 준비될 수 있다. 식각대상층(11)은 반도체 프로세싱(semiconductor processing)을 위한 적절한 물질(suitable materials)을 포함할 수 있다. 식각대상층(11)은 반도체기판을 포함할 수 있다. 예컨대, 식각대상층(11)은 실리콘기판, 실리콘저마늄(SiGe) 기판 또는 SOI(Silicon On Insulator) 기판을 포함할 수 있다. 또한, 식각대상층(11)은 절연물질 또는 도전물질을 포함할 수 있다. 예컨대, 식각대상층(11)은 실리콘산화물, 실리콘질화물, 폴리실리콘, 금속물질 또는 이들의 조합을 포함할 수 있다. 식각대상층(11)은 반도체기판 상에 형성된 절연물질을 포함할 수도 있다.
식각대상층(11)은 제1영역(R1) 및 제2영역(R2)이 정의되어 있을 수 있다. 제1영역(R1)은 레귤러 어레이 패턴(regular array pattern)이 형성될 영역일 수 있다. 제2영역(R2)은 랜덤 어레이 패턴(random array pattern)이 형성될 영역일 수 있다. 제1영역(R1)에 형성되는 패턴들의 밀도는 높고, 제2영역(R2)에 형성되는 패턴들의 밀도는 낮다. 예컨대, 본 실시예가 DRAM에 적용되는 경우, 제1영역(R1)은 셀어레이영역(Cell array region)을 포함할 수 있고, 제2영역(R2)은 코어영역(Core region)을 포함할 수 있다. 참고로, 본 명세서에서 설명하는 '셀어레이영역'이란 복수의 메모리셀이 형성되는 영역으로 정의될 수 있다. '코어영역'이란 센스 앰프(Sense amplifier; SA)나 서브 워드라인 드라이버(Sub Wordline Driver; SWD) 등이 형성되는 영역으로 정의될 수 있다.
레귤러 어레이 패턴과 랜덤 어레이 패턴은 스페이서패터닝기술(SPT)에 의해 형성될 수 있다. 후술하겠지만, 레귤러 어레이 패턴 및 랜덤 어레이 패턴을 형성하기 위한 프로세스는 집적화(intergrated)될 수 있다. 레귤러 어레이 패턴은, 동일한 형상(same shape)을 갖는 복수의 패턴(이하, '레귤러 패턴'이라고 약칭함)이 레귤러 피치(regular pitch)로 배열될 수 있다. 피치란, 패턴들 각각의 폭과 패턴들 사이의 간격의 합을 일컫는다. 랜덤 어레이 패턴은, 서로 다른 형상(different shape) 즉, 랜덤 형상(random shape)을 갖는 복수의 패턴(이하, '랜덤 패턴'이라고 약칭함)이 랜덤 피치(random pitch)로 배열될 수 있다. 본 명세서에서, '랜덤'이란 완전한 랜덤(completely random)을 의미하는 것은 아니다. 랜덤 어레이 패턴은 랜덤 어레이와 레귤러 어레이가 혼재된 부분 랜덤 어레이(partially random array)를 포함할 수도 있다. 즉, 랜덤 어레이 패턴 내에서 레귤러 패턴들과 랜덤 패턴들이 랜덤하게 배열되는 경우도 포함할 수 있다.
식각대상층(11) 상에 하드마스크층(12)이 형성될 수 있다. 하드마스크층(12)은 식각대상층(11)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 하드마스크층(12)은 실리콘산화물, 실리콘산화질화물, 폴리실리콘, 비정질카본 또는 이들의 조합을 포함할 수 있다. 하드마스크층(12)은 식각대상층(11)을 식각하기 위한 식각마스크로 사용될 수 있다. 하드마스크층(12)은 다층 구조일 수 있다. 하드마스크층(12)은 생략될 수도 있다.
하드마스크층(12) 상에 제1라인층(13)이 형성될 수 있다. 제1라인층(13)은 하드마스크층(12)층에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제1라인층(13)은 실리콘산화물, 실리콘산화질화물, 폴리실리콘, 비정질카본 또는 이들의 조합을 포함할 수 있다. 제1라인층(13)은 하드마스크층(12)을 식각하기 위한 식각마스크로 사용될 수 있다.
제1라인층(13) 상에 희생층(14)이 형성될 수 있다. 희생층(14)은 제1라인층(13)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 희생층(14)은 실리콘산화물, 실리콘산화질화물, 폴리실리콘, 비정질카본 또는 이들의 조합을 포함할 수 있다. 희생층(14)은 복수의 층이 적층되어 형성될 수 있다.
희생층(14) 상에 제1마스크(15)가 형성될 수 있다. 제1마스크(15)는 리소그래피 공정에 의해 형성될 수 있다. 예컨대, 제1마스크(15)는 이머전 리소그래피(immersion lithography) 공정에 의해 형성될 수 있다. 제1마스크(15)는 감광막패턴을 포함할 수 있다. 제1마스크(15)는 라인/스페이스 형태의 패턴일 수 있다. 제1마스크(15)는 제1영역(R1)에 위치하는 복수의 제1부분(first part, 151)과 제2영역(R2)에 위치하는 복수의 제2부분(second part, 152)을 포함할 수 있다. 제1부분(151)은 제1폭(W1)을 갖고, 이웃하는 제1부분(151)들은 제1스페이스(S1)를 갖고 규칙적으로 배열될 수 있다. 제2부분(152)은 제2폭(W2)을 갖고, 이웃하는 제2부분(152)들은 서로 다른 제2스페이스(S2, S21)를 갖고 불규칙하게 배열될 수 있다. 제1폭(W1)과 제2폭(W2)은 다를 수 있다. 제1스페이스(S1)와 제2스페이스(S2, S21)는 다를 수 있다. 위와 같이, 제1영역(R1) 및 제2영역(R2)에 각각 형성되는 제1부분(151) 및 제2부분(152)은 서로 다른 폭 및 스페이스, 즉 서로 다른 피치를 갖고 형성될 수 있다. 제2영역(R2)에는 제2부분(152)보다 폭이 더 큰, 즉 광폭 제2부분(Wide-width second part, 153)을 더 포함할 수 있다. 광폭 제2부분(153)은 제1부분(151) 및 제2부분(152)보다 폭이 클 수 있다. 제2부분(152)과 광폭 제2부분(153)간의 스페이스(S22)는 제2스페이스(S2)와 동일하거나 다를 수 있다.
상술한 바와 같이, 제1마스크(15)는 레귤러부(regular part)와 랜덤부(ramdom part)를 포함할 수 있다. 레귤러부는 복수의 제1부분(151)을 포함하고, 랜덤부는 복수의 제2부분(152) 및 광폭 제2부분(153)을 포함할 수 있다. 레귤러부는 복수의 제1부분(15A)이 규칙적인 피치로 형성될 수 있고, 랜덤부는 복수의 제2부분(152) 및 광폭 제2부분(153)이 불규칙적인 피치로 형성될 수 있다. 제1부분(151), 제2부분(152) 및 광폭 제2부분(153)은 제1방향으로 연장되는 라인 형상(line shape)일 수 있다.
도 1b 및 2b에 도시된 바와 같이, 희생층(14)이 식각될 수 있다. 예컨대, 제1마스크(15)를 이용하여 희생층(14)을 식각할 수 있다. 이에 따라, 희생층패턴(140)이 형성될 수 있다. 평면적 관점으로 볼 때, 희생층패턴(140)은 제1마스크(15)와 그 형상이 동일할 수 있다. 따라서, 희생층패턴(140)은 레귤러부와 랜덤부를 포함할 수 있다. 예컨대, 희생층패턴(140)은 제1부분(141), 제2부분(142) 및 광폭 제2부분(143)을 포함할 수 있다. 희생층패턴(140)의 제1부분(141)은 제1마스크(15)의 제1부분(151)과 동일한 형상을 갖는다. 희생층패턴(140)의 제2부분(142)과 광폭 제2부분(143)은 각각 제1마스크(15)의 제2부분(152) 및 광폭 제2부분(153)과 동일한 형상을 갖는다.
다음으로, 제1마스크(15)가 제거될 수 있다.
도 1c 및 도 2c에 도시된 바와 같이, 희생층패턴(140)을 식각장벽으로 하여 제1라인층(13)이 식각될 수 있다. 이에 따라, 복수의 제1라인(130)이 형성될 수 있다. 제1라인(130)은 희생층패턴(140)과 그 형상이 동일할 수 있다. 따라서, 제1라인(130)은 레귤러부와 랜덤부를 포함할 수 있다. 예컨대, 제1라인(130)은 제1부분(131), 제2부분(132) 및 광폭 제2부분(133)을 포함할 수 있다. 제1라인(130)의 제1부분(131)은 희생층패턴(140)의 제1부분(141)과 동일한 형상을 갖는다. 제1라인(130)의 제2부분(132)과 광폭 제2부분(133)은 각각 희생층패턴(140)의 제2부분(142) 및 광폭 제2부분(143)과 동일한 형상을 갖는다.
위와 같이, 제1라인(130)은 제1영역(R1) 및 제2영역(R2)에서 동시에 형성될 수 있다. 평면적 관점으로 볼 때, 제2영역(R2)에는 제2부분(132) 및 광폭 제2부분(133)들이 불규칙한 피치로 형성될 수 있다. 제1영역(R1)에는 제1부분(131)들이 규칙적으로 형성될 수 있다.
이하, 제1영역(R1)에 형성되는 제1부분(131)들을 '레귤러 제1라인(Regular first line, 131)'이라고 지칭하고, 제2영역(R2)에 형성되는 제2부분(132)과 광폭 제2부분(133)을 각각 '랜덤 제1라인(random first line, 132) 및 '광폭 랜덤 제1라인(133)'이라고 지칭한다.
다음으로, 희생층패턴(140)이 제거될 수 있다. 제1라인(130) 아래에는 식각대상층(12)이 노출될 수 있다.
도 1d 및 도 2d에 도시된 바와 같이, 제1스페이서층(16)이 형성될 수 있다. 제1스페이서층(16)은 레귤러 제1라인(131), 랜덤 제1라인(132) 및 광폭 랜덤 제1라인(133)을 포함한 전면에 컨포멀하게 형성될 수 있다. 제1스페이서층(16)은 레귤러 제1라인(131), 랜덤 제1라인(132) 및 광폭 랜덤 제1라인(133)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제1스페이서층(16)은 실리콘산화물을 포함할 수 있다. 제1스페이서층(16)은 극저온산화물(ULTO)로 형성될 수 있다.
다음으로, 제1스페이서층(16) 상에 제2라인층(17)이 형성될 수 있다. 제2라인층(17)은 제1스페이서층(16) 사이의 갭, 즉 레귤러 제1라인(131) 사이의 공간을 채우면서 제1스페이서층(16) 상에 형성될 수 있다. 제2라인층(17)은 이웃하는 랜덤 제2라인(132) 사이 및 랜덤 제2라인(132)과 광폭 랜덤 제2라인(133) 사이에도 채워질 수 있다. 후속하여 제2라인층(17)의 상부 표면은 평탄화될 수 있다. 제2라인층(17)은 제1스페이서층(16)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제2라인층(17)은 폴리실리콘을 포함할 수 있다.
도 1e 및 2e에 도시된 바와 같이, 제2라인층(17)을 선택적으로 식각한다. 예컨대, 에치백공정에 의해 제2라인층(17)을 선택적으로 식각한다. 이에 따라, 복수의 제2라인(170)이 형성될 수 있고, 제2라인(170)에 의해 제1스페이서층(16)이 노출될 수 있다.
계속해서, 제1스페이서층(16)의 일부를 선택적으로 식각한다. 제1스페이서층(16)의 일부는 제1라인(130)의 상부 표면이 노출될 때까지 식각될 수 있다. 이에 따라, 제2라인(170)의 저부 및 측벽에만 선택적으로 제1스페이서층(16R)이 잔류할 수 있다.
제2라인(170)은 레귤러부와 랜덤부를 포함할 수 있다. 예컨대, 제2라인(170)은 제1부분(171), 제2부분(172) 및 광폭 제2부분(173)을 포함할 수 있다. 복수의 제1부분(171)은 제1영역(R1)에 규칙적으로 형성될 수 있고, 복수의 제2부분(172)과 광폭 제2부분(173)은 제2영역(R2)에 불규칙한 피치로 형성될 수 있다. 이하, 제1영역(R1)에 형성되는 제1부분(171)을 레귤러 제2라인(Regular second line, 171)이라고 지칭하고, 제2영역(R2)에 형성되는 제2부분(172)을 랜덤 제2라인(random second line, 172)이라고 지칭한다. 광폭 제2부분(173)을 광폭 랜덤 제2라인(173)이라고 지칭한다. 광폭 랜덤 제2라인(173)은 랜덤 제2라인(172)보다 폭이 더 클 수 있다.
레귤러 제2라인(171)들은 레귤러 제1라인(131)들 사이에 위치할 수 있고, 랜덤 제2라인(172)들과 광폭 랜덤 제2라인(173)은 랜덤 제1라인(132)들 및 광폭 랜덤 제1라인(131) 사이에 위치할 수 있다. 레귤러 제1라인(131)과 레귤러 제2라인(171)은 선폭이 동일할 수 있다. 랜덤 제1라인(132)과 랜덤 제2라인(172)은 선폭이 다를 수 있다. 제2라인(170)은 에지 제2라인(170E)을 포함할 수 있다. 에지 제2라인(170E)은 제1영역(R1)과 제2영역(R2)의 경계지역, 즉 제1영역(R1)의 에지에 위치할 수 있다.
레귤러 제2라인(171)과 레귤러 제1라인(131) 사이에 제1스페이서층(16R)이 위치할 수 있고, 랜덤 제2라인(172)과 랜덤 제1라인(131) 사이에 제1스페이서층(16R)이 위치할 수 있다. 광폭 랜덤 제2라인(173)과 랜덤 제1라인(133) 사이에도 제1스페이서층(16R)이 위치할 수 있다. 광폭 랜덤 제1라인(133)과 랜덤 제2라인(172) 사이에도 제1스페이서층(16R)이 잔류할 수 있다.
도 1f 및 도 2f에 도시된 바와 같이, 하드마스크층(12)의 표면을 노출시킨다. 예컨대, 레귤러 제2라인(171)과 레귤러 제1라인(131) 사이이 제1스페이서층(16R)을 식각할 수 있다. 이와 동시에, 광폭 랜덤 제2라인(173)과 랜덤 제1라인(133) 사이 및 광폭 랜덤 제1라인(133)과 랜덤 제2라인(172) 사이의 제1스페이서층(16R)도 식각될 수 있다.
위와 같이, 제1스페이서층(16R)을 식각하므로써, 레귤러 제2라인(171) 및 광폭 랜덤 제2라인(173) 아래에 제1스페이서층패턴(161, 163)이 형성될 수 있다. 도시하지 않았으나, 랜덤 제2라인(172) 아래에도 제1스페이서층패턴이 형성될 수 있다. 레귤러 제1라인(131)과 레귤러 제2라인(171) 사이에는 오프닝(18)이 형성될 수 있다. 평면적 관점으로 볼 때, 오프닝(18)은 레귤러 제1라인(131)의 측벽을 에워싸는 형상을 가질 수 있다. 오프닝(18)은 랜덤 제1라인(132)과 랜덤 제2라인(172) 사이에도 형성될 수 있고, 랜덤 제1라인(132)과 광폭 랜덤 제2라인(173) 사이 및 광폭 랜덤 제1라인(133)과 랜덤 제2라인(172) 사이에도 형성될 수 있다. 오프닝(18)의 폭이 제1스페이서층(16R)의 두께에 의해 결정될 수 있다. 따라서, 복수의 오프닝(18) 각각은 크기가 동일할 수 있다.
레귤러 제1라인(131)과 레귤러 제2라인(171)은 교번하여 형성될 수 있다. 제1영역(R1)에서 레귤러 제1라인(131)과 레귤러 제2라인(171)은 규칙적인 피치로 교번할 수 있다. 제2영역(R2)에서 랜덤 제1라인(132), 랜덤 제2라인(172), 광폭 랜덤 제1라인(133) 및 광폭 랜덤 제2라인(173)은 불규칙적인 피치로 배열될 수 있다.
상술한 바와 같은, 레귤러 제1라인(131)와 레귤러 제2라인(171)은 제1영역(R1) 상부에 위치하는 제1레귤러피처(First regular features; RF1)가 될 수 있다. 랜덤 제1라인(132), 랜덤 제2라인(172), 광폭 랜덤 제1라인(133) 및 광폭 랜덤 제2라인(173)은 제2영역(R2) 상부에 위치하는 랜덤피처(random features; rf)가 될 수 있다. 레귤러 제1라인(131), 랜덤 제1라인(132), 레귤러 제2라인(171), 랜덤 제2라인(172), 광폭 랜덤 제1라인(133) 및 광폭 랜덤 제2라인(173)은 제1파티션(first partition; P1)이라고 지칭될 수 있다. 제1파티션(P1)은 제1레벨에 위치할 수 있다. 여기서, 제1레벨이란 높이 레벨을 지칭할 수 있다. 제1파티션(P1)은 하드마스크층(12) 상에 형성될 수 있고, 복수의 오프닝(18)에 의해 하드마스크층(12)의 표면들이 국부적으로 노출될 수 있다. 제1파티션(P1)을 형성하기 위한 일련의 공정을 NSPT(Negative Spacer Patterning Technology) 공정이라고 한다.
도 1g 및 도 2g에 도시된 바와 같이, 제1파티션(P1) 상에 평탄화층(19)이 형성될 수 있다. 평탄화층(19)은 스핀온도포법에 의해 형성될 수 있다. 평탄화층(19)에 의해 제1파티션(P1)에 의한 토폴로지를 개선할 수 있다. 평탄화층(19)은 제1파티션(P1)에 대해 식각선택비를 갖는 물질로 형성성될 수 있다. 평탄화층(19)은 스핀온카본층과 실리콘산화질화물의 적층을 포함할 수 있다.
평탄화층(19) 상에 제3라인층(20)이 형성될 수 있다. 제3라인층(20)은 평탄화층(19)과 동일한 물질로 형성될 수 있다. 제3라인층(20)은 스핀온카본층과 실리콘산화질화물의 적층을 포함할 수 있다.
제3라인층(20) 상에 제2마스크(21)가 형성될 수 있다. 제2마스크(21)는 리소그래피 공정에 의해 형성될 수 있다. 예컨대, 제2마스크(21)는 이머전 리소그래피(immersion lithography) 공정에 의해 형성될 수 있다. 제2마스크(21)는 감광막패턴을 포함할 수 있다. 제2마스크(21)의 일부는 라인/스페이스 형태의 패턴일 수 있다. 제2마스크(21)는 제1영역(R1)에 위치하는 복수의 제1부분(211)과 제2영역(R2)에 위치하는 제2부분(212)을 포함할 수 있다. 제1부분(211)은 제3폭(W1)을 갖고, 이웃하는 제1부분(211)들은 제3스페이스(S3)를 갖고 규칙적으로 배열될 수 있다. 하나의 제2부분(212)은 제2영역(R2) 상부에 독립적으로 형성될 수 있다. 이하, 제2부분(212)을 섬형상부(island shape part, 212)라고 지칭한다. 섬형상부(212)는 광폭 랜덤 제2라인(173)과 부분적으로 오버랩될 수 있다.
상술한 바와 같이, 제2마스크(21)는 레귤러부(regular part)와 섬형상부(island shape part, 212)를 포함할 수 있다. 레귤러부는 복수의 제1부분(211)을 포함할 수 있다. 레귤러부는 복수의 제1부분(211)이 규칙적인 피치로 형성될 수 있다. 제1부분(211)은 어느 한 방향으로 연장되는 라인 형상(line shape)일 수 있다.
제2마스크(21)의 제1부분(211)은 제1파티션(P1)과 교차할 수 있다. 평면점 관점으로 볼 때, 제2마스크(21)의 제1부분(211)은 레귤러 제1라인(131) 및 레귤러 제2라인(171)과 약 45°의 각도로 교차할 수 있다. 제2마스크(21)는 제1영역(R1)과 제2영역(R2) 사이의 경계지역에 위치하는 에지부(21E)를 더 포함할 수 있다. 제1부분(211)의 일단은 에지부(21E)에 연결될 수 있다.
도 1h 및 도 2h에 도시된 바와 같이, 제3라인층(20)이 선택적으로 식각될 수 있다. 예컨대, 제2마스크(21)를 이용하여 제3라인층(20)을 식각한다. 이에 따라, 제3라인(200)이 형성될 수 있다. 제3라인(200)은 제1영역(R1)에 형성되는 레귤러 제3라인(201)을 포함할 수 있다. 레귤러 제3라인(201)과 동시에 제1컷팅배리어(202)가 형성될 수 있다. 제1컷팅배리어(202)는 제2영역(R2)에 형성될 수 있다. 제1컷팅배리어(202)는 광폭 랜덤 제2라인(173)과 부분적으로 오버랩되는 형상을 갖는다. 제3라인(200)은 복수의 레귤러 제3라인(201)을 포함할 수 있다. 제3라인(200)은 제1영역(R1)과 제2영역(R2) 사이의 경계지역에 위치하는 에지 제3라인(200E)을 더 포함할 수 있다. 레귤러 제3라인(201)의 일단은 에지 제3라인(200E)에 연결될 수 있다.
제3라인(200)은 제1영역(R1)에 형성될 수 있다. 평면적 관점으로 볼 때, 레귤러 제3라인(201)은 제2마스크(21)의 제1부분(211)과 동일한 형상을 가질 수 있다. 따라서, 제1영역(R1)에는 레귤러 제3라인(201)들이 규칙적으로 형성될 수 있다.
위와 같이 제3라인(200)을 형성한 후에, 제2마스크(21)가 제거될 수 있다.
도 1i 및 도 2i에 도시된 바와 같이, 제2스페이서층(22)이 형성될 수 있다. 제2스페이서층(22)은 레귤러 제3라인(201) 및 제1컷팅배리어(202)를 포함한 전면에 컨포멀하게 형성될 수 있다. 제2스페이서층(22)은 레귤러 제3라인(201) 및 제1컷팅배리어(202)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제2스페이서층(22)은 실리콘산화물을 포함할 수 있다.
다음으로, 제2스페이서층(22) 상에 제4라인층(23)이 형성될 수 있다. 제4라인층(23)은 제2스페이서층(22) 사이의 갭, 즉 레귤러 제3라인(201) 사이의 공간을 채우면서 제2스페이서층(22) 상에 형성될 수 있다. 후속하여 제4라인층(23)의 표면은 평탄화될 수 있다. 제4라인층(23)은 제1영역(R1) 및 제2영역(R2)을 모두 커버링할 수 있다. 제4라인층(23)은 제2스페이서층(22)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제4라인층(23)은 폴리실리콘을 포함할 수 있다. 제4라인층(23)은 폴리실리콘 외에 스핀온카본을 사용할 수 있다.
도 1j 및 도 2j에 도시된 바와 같이, 제4라인층(23)을 선택적으로 식각한다. 예컨대, 에치백공정에 의해 제4라인층(23)을 선택적으로 식각한다. 이에 따라, 복수의 제4라인(230)이 형성될 수 있고, 제4라인(230)에 의해 제2스페이서층(22)이 노출될 수 있다. 제4라인(230)과 동시에 제2컷팅배리어(232)가 형성될 수 있다. 제2컷팅배리어(232)는 제2영역(R2)에 형성되며, 제1컷팅배리어(202)를 에워싸면서 제2영역(R2)을 덮을 수 있다.
계속해서, 제2스페이서층(22)의 일부를 선택적으로 식각한다. 제2스페이서층(22)의 일부는 레귤러 제3라인(201)의 상부 표면이 노출될 때까지 식각될 수 있다. 이에 따라, 제4라인(230)의 저부 및 측벽에만 선택적으로 제2스페이서층(22R)이 잔류할 수 있다.
제4라인(230)은 복수의 레귤러 제4라인(231)을 포함할 수 있고, 레귤러 제4라인(231)은 제1영역(R1)에 규칙적으로 형성될 수 있다. 제2컷팅배리어(232)는 제2영역(R2)에 형성될 수 있다.
레귤러 제4라인(231)들은 레귤러 제3라인(201)들 사이에 위치할 수 있다. 레귤러 제3라인(201)과 레귤러 제4라인(231)은 선폭이 동일할 수 있다. 레귤러 제3라인(201)과 레귤러 제4라인(231) 사이에 제2스페이서층(22R)이 위치할 수 있고, 제1컷팅배리어(202)와 제2컷팅배리어(232) 사이에도 제2스페이서층(22R)이 위치할 수 있다.
상술한 바와 같은, 레귤러 제3라인(201) 및 레귤러 제4라인(231)은 제1영역(R1) 상부에 위치하는 제2레귤러피처(Second regular features; RF2)가 될 수 있다. 제2레귤러피처(RF2)는 제1레귤러피처(RF1) 상부에 위치하며, 제1레귤러피처(RF1)와 제2레귤러피처(RF2)는 교차할 수 있다. 레귤러 제3라인(201) 및 레귤러 제4라인(231)은 제2파티션(second partition; P2)이라고 지칭될 수 있다. 제2파티션(P2)은 제2레벨에 위치할 수 있다. 제2레벨은 높이 레벨로서, 제1파티션(P1)의 제1레벨보다 높을 수 있다. 제2파티션(P2)은 제1파티션(P1) 상에 형성될 수 있다. 제2파티션(P2)을 형성하기 위한 일련의 공정을 NSPT(Negative-SPT) 공정이라고 한다. 따라서, 제1파티션(P1)과 제2파티션(P2)을 형성하기 위해 NSPT 공정을 2회 적용한다.
후속하여, 컷팅 공정을 수행할 수 있다. 컷팅 공정에 의해 제1레귤러부(RF1)와 랜덤 피처(rf)를 컷팅될 수 있다.
먼저, 도 1k 및 도 2k에 도시된 바와 같이, 제1레귤러피처(RF2), 제1컷팅배리어(202) 및 제2컷팅배리어(232)를 식각마스크로 이용하여 제2스페이서층(22R)을 식각한다. 이에 따라, 평탄화층(19)의 표면이 노출될 수 있고, 제2스페이서층패턴(22)이 레귤러 제4라인(231) 및 제2컷팅배리어(232) 아래에 위치할 수 있다.
계속해서, 평탄화층(19)의 일부를 식각하여 예비 컷팅부(241)를 형성한다. 예비 컷팅부(241)에 의해 광폭 랜덤 제2라인(173), 랜덤 제2라인(172) 및 레귤러 제2라인(171)의 상부 표면이 노출될 수 있다.
다음으로, 도 1l 및 도 2l에 도시된 바와 같이, 예비 컷팅부(241) 아래의 평탄화층(19), 광폭 랜덤 제2라인(173), 랜덤 제2라인(172) 및 레귤러 제2라인(171)의 나머지를 식각한다. 이에 따라, 레귤러 제1라인(131)의 상부 표면이 노출될 수 있다.
계속해서, 제1레귤러피처(RF2), 제1컷팅배리어(202) 및 제2컷팅배리어(232)를 식각마스크로 이용하여, 하드마스크층(12)의 표면이 노출되도록 평탄화층(19)을 식각한다. 평탄화층(19)을 식각하는 동안에, 레귤러 제1라인(131), 레귤러 제2라인(171), 랜덤 제2라인(172) 및 광폭 랜덤 제2라인(173)이 컷팅(24)될 수 있다. 즉, 제1레귤러피처(RF2), 제1컷팅배리어(202) 및 제2컷팅배리어(232)를 식각마스크로 이용하여, 레귤러 제1라인(131), 레귤러 제2라인(171), 랜덤 제2라인(172) 및 광폭 랜덤 제2라인(173)을 식각할 수 있다.
광폭 랜덤 제2라인(173)은 제1컷팅배리어(202) 및 제2컷팅배리어(232)를 이용하여 컷팅(24)될 수 있다. 이에 따라, 컷트 광폭 랜덤 제2라인(Cutted wide-width random second line, 174r)이 형성될 수 있다. 제2영역(R2)에는 컷트 광폭 랜덤 제2라인(174r)을 포함하는 랜덤 어레이 피처가 형성될 수 있다.
위와 같이, 광폭 랜덤 제2라인(173)을 컷팅(24)할 때, 제1영역(R1)에서도 레귤러 제2라인(171)이 식각될 수 있다. 레귤러 제2라인(171)과 레귤러 제1라인(131)이 동일 물질인 경우, 레귤러 제1라인(131)도 식각될 수 있다. 부연 설명하면, 레귤러 제3라인(201)과 레귤러 제4라인(231)을 식각장벽으로 하여 제2스페이서층(22R) 및 평탄화층(19)을 순차적으로 식각한다. 이로써 레귤러 제1라인(131)과 레귤러 제2라인(171)을 노출시킨다. 연속해서, 레귤러 제1라인(131)과 레귤러 제2라인(171)을 커팅(24)한다. 레귤러 제2라인(171)의 컷팅에 의해 제1영역(R1)에 제2레귤러부(171R)가 형성될 수 있다. 레귤러 제1라인(131)의 컷팅(24)에 의해 제1레귤러부(도 1l의 131R)가 형성될 수 있다. 컷트 광폭 랜덤 제2라인(174r) 아래에는 제1스페이서층패턴(163r)이 형성될 수 있다. 제2레귤러부(171R) 아래에는 제1스페이서층패턴(161R)이 형성될 수 있다.
도 1m 및 도 2m에 도시된 바와 같이, 세정 공정이 진행될 수 있다. 이에 따라, 레귤러 어레이 피처 상부의 물질들이 모두 제거될 수 있다.
세정 공정을 진행하므로써, 제1영역(R1)에는 레귤러 어레이 피처(100R)가 형성될 수 있다. 레귤러 어레이 피처(100R)는 레귤러 제1라인(131)의 커팅에 의해 형성되는 제1레귤러부(131R)와 레귤러 제2라인(171)의 컷팅에 의해 형성되는 제2레귤러부(171R)를 포함할 수 있다. 제2영역(R2)에는 랜덤 어레이 피처(100r)가 형성될 수 있다. 랜덤 어레이 피처(100r)는 컷트 광폭 랜덤 제2라인(174r), 랜덤 제2라인(172), 랜덤 제1라인(132), 광폭 랜덤 제1라인(133)을 포함할 수 있다. 컷트 광폭 랜덤 제2라인(174r) 아래에는 제1스페이서층패턴(163r)이 잔류할 수 있다. 제2레귤러부(171R) 아래에는 제1스페이서층패턴(161R)이 잔류할 수 있다. 제1영역(R1)과 제2영역(R2)의 경계영역에는 에지 피처(100E)가 형성될 수 있다. 에지 피처(100E)는 제2라인(170)의 에지부(170E)를 식각하므로써 형성될 수 있다.
도 1n 및 도 2n에 도시된 바와 같이, 레귤러 어레이 피처(100R), 랜덤 어레이 피처(100r) 및 에지 피처(100E)를 식각장벽으로 하여 하드마스크층(12)을 식각한다. 이에 따라, 레귤러 어레이 하드마스크패턴(121), 랜덤 어레이 하드마스크패턴(122) 및 에지 하드마스크패턴(123)이 형성될 수 있다. 레귤러 어레이 하드마스크패턴(121)은 제1영역(R1)에 형성될 수 있다. 제2영역(R2)에는 랜덤 어레이 하드마스크패턴(122)이 형성될 수 있다.
레귤러 어레이 피처(100R), 랜덤 어레이 피처(100r) 및 에지 피처(100E)를 제거할 수 있다.
도 1o 및 도 2o에 도시된 바와 같이, 레귤러 어레이 하드마스크패턴(121), 랜덤 어레이 하드마스크패턴(122) 및 에지 하드마스크패턴(123)을 식각장벽으로 하여 식각대상층(11)을 식각한다. 이에 따라, 레귤러 어레이 패턴(101R), 랜덤 어레이 패턴(101r) 및 에지패턴(101E)이 동시에 형성될 수 있다. 레귤러 어레이 패턴(101R)은 복수의 레귤러 패턴(11R)을 포함할 수 있다. 랜덤 어레이 패턴(101r)은 복수의 랜덤 패턴(r1, r2, r3, r4)을 포함할 수 있다.
다음으로, 레귤러 어레이 하드마스크패턴(121), 랜덤 어레이 하드마스크패턴(122) 및 에지 하드마스크패턴(123)이 제거될 수 있다.
다른 실시예에서, 하드마스크층(12)이 생략될 수 있다. 이 경우, 레귤러 어레이 패턴(101R) 및 랜덤 어레이 패턴(101r)을 형성하기 위해, 레귤러 어레이 피처(100R) 및 랜덤 어레이 피처(100r)를 식각장벽으로 하여 식각대상층(11)을 직접 식각할 수 있다.
상술한 바와 같이, 제1실시예는 SPT 공정을 2회 적용하는 방법으로 레귤러 어레이 패턴(101R)과 랜덤 어레이 패턴(101r)을 동시에 형성할 수 있다.
도 3a 및 도 3b는 제1실시예의 변형예를 도시한 도면이다. 제1실시예의 변형예는, 랜덤어레이패턴의 라인임계치수(Line CD)를 줄이고 스페이서임계치수(Space CD)를 증가시키는 방법이다. 도 1a 내지 1m에 도시된 바와 같이, 레귤러 어레이 피처(100R)와 랜덤 어레이 피처(100r)를 형성한다.
다음으로, 도 3a에 도시된 바와 같이, 제2영역(R2)을 선택적으로 오픈시키는 오픈마스크(25)를 형성한다. 오픈마스크(25)에 의해 랜덤 어레이 피처(100r)가 노출될 수 있고, 레귤러 어레이 피처(100R)는 비노출될 수 있다. 예컨대, 컷트 광폭 랜덤 제2라인(174r), 랜덤 제2라인(172), 랜덤 제1라인(132), 광폭 랜덤 제1라인(133)이 노출 될 수 있다.
다음으로, 트리밍 공정(26)을 진행할 수 있다. 랜덤 어레이 피처(100r)가 트리밍 공정(26)에 노출될 수 있다. 이에 따라, 랜덤 어레이 피처(100r)가 트리밍될 수 있다. 예컨대, 컷트 광폭 랜덤 제2라인(174r), 랜덤 제2라인(172), 랜덤 제1라인(132), 광폭 랜덤 제1라인(133)이 트리밍될 수 있다.
도 3b에 도시된 바와 같이, 오픈마스크(25)를 제거한다.
후속하여, 도 1n 내지 도 1o에 도시된 바와 같은 일련의 식각 공정에 의해, 식각대상층(11)을 식각한다. 이에 따라, 레귤러 어레이 패턴(101R) 및 랜덤 어레이 패턴(101rt)이 동시에 형성될 수 있다. 레귤러 어레이 패턴(101R)은 복수의 레귤러 패턴(11R)을 포함할 수 있다. 랜덤 어레이 패턴(101rt)은 복수의 랜덤 패턴(rt1, rt2, rt3, rt4)을 포함할 수 있다. 랜덤 패턴(rt1, rt2, rt3, rt4)은 트리밍된 패턴들일 수 있다.
상술한 바와 같이 변형예는, 트리밍 공정(26)을 포함하므로써, 감소된 라인임계치수(LCD) 및 증가된 스페이스임계치수(SCD)를 갖는 랜덤 어레이 패턴(101rt)을 형성할 수 있다.
도 4a 내지 도 4p은 제2실시예에 따른 반도체장치의 패턴 형성 방법을 도시한 평면도이다. 도 5a 내지 도 5p은 도 4a 내지 도 4p의 A-A'선, B-B' 및 C-C'선에 따른 형성 방법을 도시한 단면도이다.
도 4a 및 도 5a에 도시된 바와 같이, 식각대상층(31)이 준비될 수 있다. 식각대상층(31)은 반도체프로세싱을 위한 적절한 물질을 포함할 수 있다. 식각대상층(31)은 반도체기판을 포함할 수 있다. 예컨대, 반도체기판은 실리콘기판, 실리콘저마늄 기판 또는 SOI 기판을 포함할 수 있다. 또한, 식각대상층(31)은 절연물질 또는 도전물질을 포함할 수 있다. 예컨대, 식각대상층(31)은 실리콘산화물, 실리콘질화물, 폴리실리콘, 금속물질 또는 이들의 조합을 포함할 수 있다.
식각대상층(31)은 제1영역(R1), 제2영역(R2) 및 제3영역(R3)이 정의되어 있을 수 있다. 제1영역(R1)은 레귤러 어레이 패턴이 형성될 영역일 수 있다. 제2영역(R2)은 랜덤 어레이 패턴이 형성될 영역일 수 있다. 제3영역(R3)은 라지 피치 패턴(large pitch pattern)이 형성될 영역일 수 있다. 제1영역(R1)에 형성되는 패턴들의 밀도가 가장 높고, 제2영역(R2)에 형성되는 패턴들의 밀도가 가장 낮다. 제2영역(R2)에 형성되는 패턴들은 제1영역(R1)보다는 낮고 제3영역(R3)보다는 높은 패턴밀도를 가질 수 있다. 예컨대, 본 실시예가 DRAM에 적용되는 경우, 제1영역(R1)은 셀어레이영역을 포함할 수 있고, 제2영역(R2)은 코어영역을 포함할 수 있으며, 제3영역(R3)은 주변회로영역(Peripheral circuit region)을 포함할 수 있다. 라지 피치 패턴은 레귤러 어레이 패턴 및 랜덤 어레이 패턴보다 폭 및 피치가 더 큰 패턴일 수 있다. 레귤러 어레이 패턴과 랜덤 어레이 패턴은 스페이서패터닝(SPT)에 의해 형성될 수 있다. 라지 피치 패턴은 싱글마스크 및 식각에 의해 형성될 수 있다.
후술하겠지만, 레귤러 어레이 패턴, 랜덤 어레이 패턴 및 라지 피치 패턴을 형성하기 위한 프로세스는 집적화될 수 있다. 레귤러 어레이 패턴은, 동일한 형상을 갖는 복수의 패턴(이하, '레귤러 패턴'이라고 약칭함)이 레귤러 피치로 배열될 수 있다. 피치란, 패턴들 각각의 폭과 패턴들 사이의 간격의 합을 일컫는다. 랜덤 어레이 패턴은, 서로 다른 형상 즉, 랜덤 형상을 갖는 복수의 패턴(이하, '랜덤 패턴'이라고 약칭함)이 랜덤 피치로 배열될 수 있다. 라지 피치 패턴은, 동일한 형상을 갖는 복수의 라지 패턴(large pattern)이 레귤러 피치 또는 랜덤 피치로 배열될 수 있다.
식각대상층(31) 상에 하드마스크층(32)이 형성될 수 있다. 하드마스크층(32)은 식각대상층(31)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 하드마스크층(32)은 실리콘산화물, 실리콘산화질화물, 폴리실리콘, 비정질카본 또는 이들의 조합을 포함할 수 있다. 하드마스크층(32)은 식각대상층(31)을 식각하기 위한 식각마스크로 사용될 수 있다. 하드마스크층(32)은 다층 구조일 수 있다. 예컨대, 하드마스크층(32)은 비정질카본층(amorphous carbon layer) 및 실리콘산화질화물층(first SiON layer)을 적층하여 형성할 수 있다.
하드마스크층(32) 상에 제1라인층(33)이 형성될 수 있다. 제1라인층(33)은 하드마스크층(32)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제1라인층(33)은 실리콘산화물, 실리콘산화질화물, 폴리실리콘, 비정질카본 또는 이들의 조합을 포함할 수 있다. 제1라인층(33)은 하드마스크층(32)을 식각하기 위한 식각마스크로 사용될 수 있다. 제1라인층(33)은 폴리실리콘을 포함할 수 있다.
제1라인층(33) 상에 희생층(34)이 형성될 수 있다. 희생층(34)은 제1라인층(33)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 희생층(34)은 복수의 층이 적층되어 형성될 수 있다. 희생층(34)은 비정질카본층 및 실리콘산화질화물층을 적층하여 형성할 수 있다.
희생층(34) 상에 제1마스크(35)가 형성될 수 있다. 제1마스크(35)는 리소그래피 공정에 의해 형성될 수 있다. 예컨대, 제1마스크(35)는 이머전 리소그래피 공정에 의해 형성될 수 있다. 제1마스크(35)는 감광막패턴을 포함할 수 있다. 제1마스크(35)는 라인/스페이스 형태의 패턴일 수 있다. 제1마스크(35)는 제1영역(R1)에 위치하는 복수의 제1부분(351), 제2영역(R2)에 위치하는 복수의 제2부분(352), 제3영역(R3)에 위치하는 복수의 제3부분(353)을 포함할 수 있다. 제1부분(351)은 제1폭(W1)을 갖고, 이웃하는 제1부분(351)들은 제1스페이스(S1)를 갖고 규칙적으로 배열될 수 있다. 제2부분(352)은 제2폭(W2)을 갖고, 이웃하는 제2부분(352)들은 서로 다른 제2스페이스(S2, S21)를 갖고 불규칙하게 배열될 수 있다. 제3분분(353)은 제3폭(W3)을 갖고, 이웃하는 제3부분(353)들은 제3스페이스(S3)를 갖고 규칙적으로 배열될 수 있다. 제1폭(W1), 제2폭(W2) 및 제3폭(W3)은 서로 다를 수 있다. 제1스페이스(S1), 제2스페이스(S2, S21) 및 제3스페이스(S3)는 서로 다를 수 있다. 위와 같이, 제1영역(R1), 제2영역(R2) 및 제3영역(R3)에 각각 형성되는 제1부분(351), 제2부분(352) 및 제3분(353)은 서로 다른 폭 및 스페이스, 즉, 서로 다른 피치를 갖고 형성될 수 있다. 제2영역(R2)에는 제2부분(352)보다 폭이 더 큰, 즉 광폭 제2부분(354)을 더 포함할 수 있다. 광폭 제2부분(354)은 제2부분(352)보다 폭이 크고 제3부분(353)보다 폭이 작을 수 있다. 제2부분(352)과 광폭 제2부분(354)간의 스페이스(S22)는 제2스페이스(S2)와 동일하거나 다를 수 있다.
상술한 바와 같이, 제1마스크(35)는 레귤러부, 랜덤부 및 라지피치부를 포함할 수 있다. 레귤러부는 복수의 제1부분(351)을 포함하고, 랜덤부는 복수의 제2부분(352) 및 광폭 제2부분(354)을 포함할 수 있다. 라지 피치부는 제3부분(353)을 포함할 수 있다. 레귤러부는 복수의 제1부분(351)이 규칙적인 피치로 형성될 수 있고, 랜덤부는 복수의 제2부분(352) 및 광폭 제2부분(354)이 불규칙적인 피치로 형성될 수 있다. 제1부분(351), 제2부분(352), 광폭 제2부분(354) 및 제3부분(353)은 제1방향으로 연장되는 라인 형상일 수 있다.
도 4b 및 도 5b에 도시된 바와 같이, 희생층(34)이 식각될 수 있다. 제1마스크(35)를 이용하여 희생층(34)을 식각할 수 있다. 이에 따라, 희생층패턴(340)이 형성될 수 있다. 평면점 관점으로 볼 때, 희생층패턴(340)은 제1마스크(35)와 그 형상이 동일할 수 있다. 따라서, 희생층패턴(340)은 레귤러부, 랜덤부 및 라지 피치부를 포함할 수 있다. 희생층패턴(340)은 제1부분(341), 제2부분(342), 광폭 제2부분(344) 및 제3부분(343)을 포함할 수 있다. 희생층패턴(340)의 제1부분(341)은 제1마스크(35)의 제1부분(351)과 동일한 형상을 갖는다. 희생층패턴(340)의 제2부분(342)과 광폭 제2부분(344)은 각각 제1마스크(35)의 제2부분(352) 및 광폭 제2부분(354)과 동일한 형상을 갖는다. 희생층패턴(340)의 제3부분(343)은 제1마스크(35)의 제3부분(353)과 동일한 형상을 갖는다.
희생패턴(340)을 형성하기 위해, 예컨대, 제1마스크(39)를 식각장벽으로 하여 희생층(34)을 식각한다. 이에 따라, 희생패턴(340)이 형성될 수 있다.
다음으로, 제1마스크(35)가 제거될 수 있다.
도 4c 및 도 5c에 도시된 바와 같이, 제1라인층(33)이 식각될 수 있다. 이에 따라, 복수의 제1라인(330)이 형성될 수 있다. 제1라인(330)은 희생층패턴(340)과 그 형상이 동일할 수 있다. 따라서, 제1라인(330)은 레귤러부, 랜덤부 및 라지피치부를 포함할 수 있다. 예컨대, 제1라인(330)은 제1부분(331), 제2부분(332), 제3부분(333) 및 광폭 제2부분(334)을 포함할 수 있다. 제1라인(330)의 제1부분(331)은 희생층패턴(340)의 제1부분(341)과 동일한 형상을 갖는다. 제1라인(330)의 제2부분(332)과 광폭 제2부분(334)은 각각 희생층패턴(340)의 제2부분(342) 및 광폭 제2부분(344)과 동일한 형상을 갖는다. 제1라인(330)의 제3부분(333)은 희생층패턴(340)의 제3부분(343)과 동일한 형상을 갖는다.
제1라인(330)을 형성하기 위해, 예컨대, 희생층패턴(340)을 식각장벽으로 하여 제1라인층(33)이 식각될 수 있다.
위와 같이, 제1라인(330)은 제1영역(R1), 제2영역(R2) 및 제3영역(R3)에서 동시에 형성될 수 있다. 평면적 관점으로 볼 때, 제2영역(R2)에는 제2부분(332) 및 광폭 제2부분(334)들이 불규칙한 스페이스를 갖고 형성될 수 있다. 제1영역(R1)에는 제1부분(331)들이 규칙적으로 형성되며, 제3영역(R3)에는 제3부분(333)이 규칙적으로 형성된다.
이하, 제1영역(R1)에 형성되는 제1부분(331)들을 레귤러 제1라인(331)이라고 지칭하고, 제2영역(R2)에 형성되는 제2부분(332) 및 광폭 제2부분(334)들을 각각 랜덤 제1라인(332) 및 광폭 랜덤 제1라인(334)라고 지칭한다. 제3영역(R3)에 형성되는 제3부분(333)들을 라지 피치 제1라인(large pitch first line, 333)이라고 지칭하기로 한다.
도 4d 및 도 5d에 도시된 바와 같이, 제1스페이서층(36)이 형성될 수 있다. 제1스페이서층(36)은 레귤러 제1라인(331), 랜덤 제1라인(332), 광폭 랜덤 제1라인(334) 및 라지 피치 제1라인(333)을 포함한 전면에 컨포멀하게 형성될 수 있다. 제1스페이서층(36)은 레귤러 제1라인(331), 랜덤 제1라인(332), 광폭 랜덤 제1라인(334) 및 라지 피치 제1라인(333)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제1스페이서층(36)은 실리콘산화물을 포함할 수 있다. 제1스페이서층(36)은 극저온산화물(ULTO)로 형성될 수 있다.
다음으로, 제1스페이서층(36) 상에 제2라인층(37)이 형성될 수 있다. 제2라인층(37)은 제1스페이서층(36) 사이의 갭, 즉 레귤러 제1라인(331) 사이의 공간을 채우면서 제1스페이서층(36) 상에 형성될 수 있다. 제2라인층(37)은 이웃하는 랜덤 제1라인(332) 사이 및 랜덤 제2라인(332)과 광폭 랜덤 제2라인(334) 사이에도 채워질 수 있다. 제2라인층(37)은 레귤러 제1라인(331), 랜덤 제1라인(332), 광폭 랜덤 제1라인(334) 및 라지 피치 제1라인(333)의 상부를 모두 덮을 수 있다. 후속하여 제2라인층(37)의 표면은 평탄화될 수 있다. 제2라인층(37)은 제1스페이서층(36)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제2라인층(37)은 폴리실리콘을 포함할 수 있다.
도 4e 및 도 5e에 도시된 바와 같이, 제2마스크(38)가 형성될 수 있다. 제2마스크(38)는 포토리소그래피 공정에 의해 형성될 수 있다. 제2마스크(38)는 KrF 감광막에 의해 형성될 수 있다. 제2마스크(38)에 의해 제3영역(R3)이 선택적으로 오픈될 수 있다. 즉, 제2마스크(38)는 제1영역(R1) 및 제2영역(R2)을 커버링할 수 있다. 따라서, 제2마스크(38)에 의해 제2라인층(37)의 일부분, 즉 제3영역(R3)에 형성된 제2라인층(37)이 노출될 수 있다.
도 4f 및 도 5f에 도시된 바와 같이, 제2라인층(37)이 선택적으로 식각될 수 있다. 즉, 제3영역(R3)에서 제2라인층(37)이 제거될 수 있다. 따라서, 제1영역(R1)과 제2영역(R2)에 제2라인층(37R)이 잔류할 수 있다.
제2마스크(38)가 제거될 수 있다. 제3영역(R3)에서는, 라지 피치 제1라인(333) 및 제1스페이서층(36)이 노출될 수 있다.
도 4g 및 도 5g에 도시된 바와 같이, 제2라인층(37R)을 선택적으로 식각한다. 예컨대, 에치백공정에 의해 제2라인층(37R)을 선택적으로 식각한다. 이에 따라, 복수의 제2라인(370)이 형성될 수 있고, 제2라인(370)에 의해 제1스페이서층(36)이 노출될 수 있다.
계속해서, 제1스페이서층(36)의 일부를 선택적으로 식각한다. 제1스페이서층(36)의 일부는 제1라인(330)의 상부 표면이 노출될 때까지 식각될 수 있다. 이에 따라, 제2라인(370)의 저부 및 측벽에만 선택적으로 제1스페이서층(36R)이 잔류할 수 있다.
복수의 제2라인(370)은 레귤러부와 랜덤부를 포함할 수 있다. 예컨대, 제2라인(370)은 제1부분(371), 제2부분(372) 및 광폭 제2부분(374)을 포함할 수 있다. 복수의 제1부분(371)은 제1영역(R1)에 규칙적으로 형성될 수 있고, 복수의 제2부분(372)과 광폭 제2부분(374)은 제2영역(R2)에 불규칙한 피치로 형성될 수 있다. 이하, 제1영역(R1)에 형성되는 제1부분(371)을 레귤러 제2라인(371)이라고 지칭하고, 제2영역(R2)에 형성되는 제2부분(372)을 랜덤 제2라인(372)이라고 지칭한다. 광폭 제2부분(374)을 광폭 랜덤 제2라인(374)이라고 지칭한다. 광폭 랜덤 제2라인(374)은 랜덤 제2라인(372)보다 폭이 더 클 수 있다. 제1영역(R1)과 제2영역(R2)의 경계영역에도 제2라인(370)이 형성될 수 있다. 제1영역(R1)과 제2영역(R2)의 경계영역에 형성되는 제2라인(370)을 에지 제2라인(37OE)이라고 지칭하기로 한다.
레귤러 제2라인(371)들은 레귤러 제1라인(331)들 사이에 위치할 수 있고, 랜덤 제2라인(372)들과 광폭 랜덤 제2라인(374)은 랜덤 제1라인(332)들 및 광폭 랜덤 제1라인(334) 사이에 위치할 수 있다. 레귤러 제1라인(331)과 레귤러 제2라인(371)은 선폭이 동일할 수 있다. 랜덤 제1라인(332)과 랜덤 제2라인(372)은 선폭이 다를 수 있다.
레귤러 제2라인(371)과 레귤러 제1라인(331) 사이에 제1스페이서층(36R)이 위치할 수 있고, 랜덤 제2라인(372)과 랜덤 제1라인(332) 사이에 제1스페이서층(36R)이 위치할 수 있다. 광폭 랜덤 제2라인(374)과 랜덤 제1라인(332) 사이에도 제1스페이서층(36R)이 위치할 수 있다. 광폭 랜덤 제1라인(334)과 랜덤 제2라인(372) 사이에도 제1스페이서층(36R)이 잔류할 수 있다.
도 4h 및 도 5h에 도시된 바와 같이, 하드마스크층(32)의 표면을 노출시킨다. 예컨대, 레귤러 제1라인(331)과 레귤러 제2라인(371) 사이의 제1스페이서층(36R)을 선택적으로 식각한다. 이와 동시에, 광폭 랜덤 제2라인(374)과 랜덤 제1라인(332) 사이 및 광폭 랜덤 제1라인(334)과 랜덤 제2라인(372) 사이의 제1스페이서층(36R)도 식각될 수 있다.
위와 같이, 제1스페이서층(36R)을 식각하므로써, 레귤러 제2라인(371) 및 광폭 랜덤 제2라인(374) 아래에 제1스페이서층패턴(361, 364)이 형성될 수 있다. 도시하지 않았으나, 랜덤 제2라인(372) 아래에도 제1스페이서층패턴이 형성될 수 있다. 레귤러 제1라인(331)과 레귤러 제2라인(371) 사이에는 오프닝(39)이 형성될 수 있다. 평면적 관점으로 볼 때, 오프닝(39)은 레귤러 제1라인(331)의 측벽을 에워싸는 형상을 가질 수 있다. 오프닝(39)은 랜덤 제1라인(332)과 랜덤 제2라인(372) 사이에도 형성될 수 있고, 랜덤 제1라인(332)과 광폭 랜덤 제2라인(374) 사이 및 광폭 랜덤 제1라인(334)과 랜덤 제2라인(372) 사이에도 형성될 수 있다. 오프닝(39)의 폭이 제1스페이서층(36R)의 두께에 의해 결정될 수 있다. 따라서, 복수의 오프닝(39) 각각은 크기가 동일할 수 있다.
레귤러 제1라인(331)과 레귤러 제2라인(371)은 교번하여 형성될 수 있다. 제1영역(R1)에서 레귤러 제1라인(331)과 레귤러 제2라인(371)은 규칙적인 피치로 교번할 수 있다. 제2영역(R2)에서 랜덤 제1라인(332), 랜덤 제2라인(372), 광폭 랜덤 제1라인(334) 및 광폭 랜덤 제2라인(374)은 불규칙적인 피치로 배열될 수 있다.
상술한 바와 같은, 레귤러 제1라인(331)와 레귤러 제2라인(371)은 제1영역(R1) 상부에 위치하는 제1레귤러피처(First regular features; RF1)가 될 수 있다. 랜덤 제1라인(332), 랜덤 제2라인(372), 광폭 랜덤 제1라인(334) 및 광폭 랜덤 제2라인(374)은 제2영역(R2) 상부에 위치하는 랜덤피처(random features; rF)가 될 수 있다. 레귤러 제1라인(331), 랜덤 제1라인(332), 레귤러 제2라인(371), 랜덤 제2라인(372), 광폭 랜덤 제1라인(334) 및 광폭 랜덤 제2라인(374)은 제1파티션(first partition; P1)이라고 지칭될 수 있다. 제1파티션(P1)은 제1레벨에 위치할 수 있다. 여기서, 제1레벨이란 높이 레벨을 지칭할 수 있다. 제1파티션(P1)은 하드마스크층(32) 상에 형성될 수 있고, 복수의 오프닝(39)에 의해 하드마스크층(32)의 표면들이 국부적으로 노출될 수 있다. 제1파티션(P1)을 형성하기 위한 일련의 공정을 NSPT(Negative Spacer Patterning Technology) 공정이라고 한다.
한편, 제3영역(R3)에는 제2라인이 형성되지 않고, 라지 피치 제1라인(333)만 형성될 수 있다.
도 4i 및 도 5i에 도시된 바와 같이, 제1파티션(P1) 상에 평탄화층(40)이 형성될 수 있다. 평탄화층(40)은 스핀온도포법에 의해 형성될 수 있다. 평탄화층(40)은 스핀온카본층을 포함할 수 있다. 평탄화층(40)에 의해 제1파티션에 의한 토폴로지를 개선할 수 있다. 평탄화층(40)은 스핀온카본층(SOC)과 실리콘산화질화물층(SiON)의 적층을 포함할 수 있다.
평탄화층(40) 상에 제3라인층(41)이 형성될 수 있다. 제3라인층(41)은 평탄화층(40)과 동일한 물질로 형성될 수 있다. 제3라인층(41)은 스핀온카본층(SOC)과 실리콘산화질화물층(SiON)의 적층을 포함할 수 있다.
제3라인층(41) 상에 제3마스크(42)가 형성될 수 있다. 제3마스크(42)는 리소그래피 공정에 의해 형성될 수 있다. 예컨대, 제3마스크(42)는 이머전 리소그래피 공정에 의해 형성될 수 있다. 제3마스크(42)는 감광막패턴을 포함할 수 있다. 제3마스크(42)의 일부는 라인/스페이스 형태의 패턴일 수 있다. 제3마스크(42)는 제1영역(R1)에 위치하는 복수의 제1부분(421), 제2영역(R2)에 위치하는 제2부분(422) 및 제3영역(R3)에 위치하는 제3부분(423)을 포함할 수 있다. 제1부분(421)은 제4폭(W4)을 갖고, 이웃하는 제1부분(421)들은 제4스페이스(S4)를 갖고 규칙적으로 배열될 수 있다. 이하, 제1부분(421)을 레귤러부(511)라고 지칭한다. 하나의 제2부분(422)은 제2영역(R2) 상부에 독립적으로 형성될 수 있다. 이하, 제2부분(422)을 섬형상부(island shape part, 422)라고 지칭한다. 섬형상부(422)는 광폭 랜덤 제2라인(374)과 부분적으로 오버랩될 수 있다. 제3부분(423)은 제3영역(R3)의 전체영역을 커버링할 수 있다. 이하, 제3부분(423)을 블록킹부(Blocking part, 423)라고 지칭한다. 제3마스크(42)는 제1영역(R1)과 제2영역(R2) 사이의 경계영역에 형성된 에지부(42E)를 더 포함할 수 있다.
상술한 바와 같이, 제3마스크(42)는 레귤러부(421), 섬형상부(422) 및 블록킹부(423)를 포함할 수 있다. 레귤러부(421)는 규칙적인 피치로 형성될 수 있다. 레귤러부(421)는 어느 한 방향으로 연장되는 라인 형상일 수 있다. 레귤러부(421)는 제1파티션(P1)과 교차할 수 있다. 평면점 관점으로 볼 때, 제3마스크(42)의 레귤러부(421)는 레귤러 제1라인(331) 및 레귤러 제2라인(371)과 약 45°의 각도로 교차할 수 있다.
도 4j 및 도 5j에 도시된 바와 같이, 제3라인층(41)이 선택적으로 식각될 수 있다. 예컨대, 제3마스크(42)를 이용하여 제3라인층(41)을 식각한다. 이에 따라, 제3라인(410)이 형성될 수 있다. 제3라인(410)과 동시에 제1컷팅배리어(414) 및 블록킹배리어(413)가 형성될 수 있다. 제1컷팅배리어(414)는 제2영역(R2)에 형성될 수 있다. 블록킹배리어(413)는 제3영역(R3)에 형성될 수 있다. 제1컷팅배리어(414)는 광폭 랜덤 제2라인(374)과 부분적으로 오버랩되는 형상을 갖는다. 블록킹배리어(413)는 제3영역(R3)의 전체 영역을 커버링할 수 있다. 제3라인(410)은 복수의 레귤러 제3라인(411)을 포함할 수 있다. 도면부호 '411E'는 제1영역(R1)과 제2영역(R2)에 형성된 제3라인(410)의 일부, 즉 에지 제3라인일 수 있다.
위와 같이, 제3라인(410)은 제1영역(R1)에 형성될 수 있다. 평면적 관점으로 볼 때, 제3라인(410)은 제3마스크(42)의 레귤러부(421)와 동일한 형상을 가질 수 있다. 따라서, 제1영역(R1)에는 레귤러 제3라인(411)들이 규칙적으로 형성될 수 있다. 레귤러 제3라인(411)은 제1파티션과 교차할 수 있다. 즉, 레귤러 제3라인(471)은 레귤러 제1라인(331) 및 레귤러 제2라인(371)과 약 45°의 각도로 교차할 수 있다.
제3라인(410)을 형성하기 위해, 예컨대, 제3마스크(42)를 이용하여 제3라인층(41)을 식각한다.
다음으로, 제3마스크(42)가 제거될 수 있다.
도 4k 및 도 5k에 도시된 바와 같이, 제2스페이서층(43)이 형성될 수 있다. 제2스페이서층(43)은 레귤러 제3라인(411), 제1컷팅배리어(414) 및 블록킹배리어(413)를 포함한 전면에 컨포멀하게 형성될 수 있다. 제2스페이서층(43)은 레귤러 제3라인(411), 제1컷팅배리어(414) 및 블록킹배리어(413)에 대해 식각선택비를 갖는 물질을 포함할 수 있다. 제2스페이서층(43)은 실리콘산화물을 포함할 수 있다.
다음으로, 제2스페이서층(43) 상에 제4라인층(44)이 형성될 수 있다. 제4라인층(44)은 제2스페이서층(43) 사이의 갭, 즉 레귤러 제3라인(411) 사이의 공간을 채우면서 제2스페이서층(43) 상에 형성될 수 있다. 후속하여 제4라인층(44)의 표면은 평탄화될 수 있다. 제4라인층(44)은 제1영역(R1), 제2영역(R2) 및 제3영역(R3)을 모두 커버링할 수 있다. 제4라인층(44)은 제2스페이서층(43)에 대해 식각선택비를 갖는 물질로 형성될 수 있다. 제4라인층(44)은 폴리실리콘을 포함할 수 있다. 제4라인층(44)은 폴리실리콘 외에 스핀온카본을 사용할 수 있다.
도 4l 및 도 5l에 도시된 바와 같이, 제4라인층(44)을 선택적으로 식각한다. 예컨대, 에치백공정에 의해 제4라인층(44)을 선택적으로 식각한다. 이에 따라, 복수의 제4라인(440)이 형성될 수 있고, 제4라인(440)에 의해 제2스페이서층(43)이 노출될 수 있다. 제4라인(440)과 동시에 제2컷팅배리어(444)가 형성될 수 있다. 제2컷팅배리어(444)은 제2영역(R2)에 형성되며, 제1컷팅배리어(414)를 에워싸면서 제2영역(R2)을 덮을 수 있다. 제4라인층(44)은 제3영역(R3)으로부터 모두 제거될 수 있다.
계속해서, 제2스페이서층(43)의 일부를 선택적으로 식각한다. 제2스페이서층(43)의 일부는 레귤러 제3라인(411)의 상부 표면이 노출될 때까지 식각될 수 있다. 이에 따라, 제4라인(440)의 저부 및 측벽에만 선택적으로 제2스페이서층(43R)이 잔류할 수 있다.
제4라인(440)은 복수의 레귤러 제4라인(441)을 포함할 수 있고, 레귤러 제4라인(441)은 제1영역(R1)에 규칙적으로 형성될 수 있다. 제2컷팅배리어(444)는 제2영역(R2)에 형성될 수 있다.
레귤러 제4라인(441)들은 레귤러 제3라인(411)들 사이에 위치할 수 있다. 레귤러 제3라인(411)과 레귤러 제4라인(441)은 선폭이 동일할 수 있다. 레귤러 제3라인(411)과 레귤러 제4라인(441) 사이에 제2스페이서층(43R)이 위치할 수 있고, 제1컷팅배리어(414)와 제2컷팅배리어(444) 사이에도 제2스페이서층(43R)이 위치할 수 있다.
상술한 바와 같은, 레귤러 제3라인(411) 및 레귤러 제4라인(441)은 제1영역(R1) 상부에 위치하는 제2레귤러피처(Second regular features; RF2)가 될 수 있다. 제2레귤러피처(RF2)는 제1레귤러피처(RF1) 상부에 위치하며, 제1레귤러피처(RF1)와 제2레귤러피처(RF2)는 교차할 수 있다. 레귤러 제3라인(411) 및 레귤러 제4라인(441)은 제2파티션(second partition; P2)이라고 지칭될 수 있다. 제2파티션은 제2레벨에 위치할 수 있다. 제2레벨은 높이 레벨로서, 제1파티션(P1)의 제1레벨보다 높을 수 있다. 제2파티션(P2)은 제1파티션(P1) 상에 형성될 수 있다. 제2파티션(P2)을 형성하기 위한 일련의 공정을 NSPT(Negative-SPT) 공정이라고 한다. 따라서, 제1파티션(P1)과 제2파티션(P2)을 형성하기 위해 NSPT 공정을 2회 적용한다.
도 4m 및 도 5m에 도시된 바와 같이, 랜덤 피처의 일부를 커팅할 수 있다. 본 실시예에서, 광폭 랜덤 제2라인(374)을 컷팅할 수 있다. 예컨대, 제1컷팅배리어(414) 및 제2컷팅배리어(444)를 식각장벽으로 하여 광폭 랜덤 제2라인(374)을 컷팅한다. 먼저, 제1컷팅배리어(414) 및 제2컷팅배리어(444) 사이의 제2스페이서층(43R)을 식각한다. 이에 따라, 평탄화층(40)의 표면이 노출될 수 있다. 계속해서, 평탄화층(40)을 식각하여, 광폭 랜덤 제2라인(374)의 상부 표면을 노출시킨다. 이어서, 노출된 광폭 랜덤 제2라인(374)을 식각한다. 이에 따라, 광폭 랜덤 제2라인(374)은 컷트 광폭 랜덤 제2라인(Cutted wide-width random second line, 375)으로 분할될 수 있다. 컷트 광폭 랜덤 제2라인(Cutted wide-width random second line, 375) 사이는 커팅부(45)가 형성될 수 있다. 제2영역(R2)에는 컷트 광폭 랜덤 제2라인(375)을 포함하는 랜덤 어레이 피처(300r)가 형성될 수 있다.
위와 같이, 광폭 랜덤 제2라인(374)을 컷팅할 때, 제1영역(R1)에서도 레귤러 제2라인(371)이 식각될 수 있다. 레귤러 제2라인(371)과 레귤러 제1라인(331)이 동일 물질인 경우, 레귤러 제1라인(331)도 식각될 수 있다. 부연 설명하면, 레귤러 제3라인(411)과 레귤러 제4라인(441)을 식각장벽으로 하여 제2스페이서층(43R) 및 평탄화층(40)을 순차적으로 식각한다. 이로써 레귤러 제1라인(331)과 레귤러 제2라인(371)을 노출시킨다. 연속해서, 레귤러 제1라인(331)과 레귤러 제2라인(371)을 식각하여 커팅부(45)를 형성한다. 이에 따라, 제1영역(R1)에는 레귤러 어레이 피처(도 4n의 300R 참조)가 형성될 수 있다. 레귤러 어레이 피처(300R)는 레귤러 제1라인(331)의 커팅에 의해 형성되는 제1레귤러부(331R)와 레귤러 제2라인(371)의 컷팅에 의해 형성되는 제2레귤러부(371R)를 포함할 수 있다.
제1컷팅배리어(414) 및 제2컷팅배리어(444) 아래에는 각각 제2스페이서층패턴(431, 434)이 형성될 수 있다.
도 4n 및 도 5n에 도시된 바와 같이, 세정 공정이 진행될 수 있다. 이에 따라, 레귤러 어레이 피처(300R) 상부의 물질들이 모두 제거될 수 있다.
세정 공정을 진행하므로써, 제1영역(R1)에는 레귤러 어레이 피처(300R)가 형성될 수 있다. 레귤러 어레이 피처(300R)는 제1레귤러부(331R)와 제2레귤러부(371R)을 포함할 수 있다. 제2영역(R2)에는 랜덤 어레이 피처(300r)가 잔류할 수 있다. 랜덤 어레이 피처(300r)는 컷트 광폭 랜덤 제2라인(375r), 랜덤 제2라인(372), 랜덤 제1라인(332), 광폭 랜덤 제1라인(334)을 포함할 수 있다. 제3영역(R3)에는 라지 피치 제1라인이 잔류할 수 있다. 이를 '라지 피치 피처(300p)'라고 지칭한다. 제1영역(R1)과 제2영역(R2)의 경계지역에는 에지 피처(300E)가 형성될 수 있다. 에지 피처(300E)는 레귤러 어레이 피처(300R)와 랜덤 어레이 피처(300r) 사이에 위치할 수 있다.
상술한 바와 같이, 제2실시예는 레귤러 어레이 피처(300R), 랜덤 어레이 피처(300r) 및 라지 피치 피처(300p)를 형성하기 위한 프로세스를 집적화할 수 있다.
도 4o 및 도 5o에 도시된 바와 같이, 레귤러 어레이 피처(300R), 랜덤 어레이 피처(300r) 및 라지 피치 피처(300p)를 식각장벽으로 하여 하드마스크층(32)을 식각한다. 이에 따라, 레귤러 어레이 하드마스크패턴(321), 랜덤 어레이 하드마스크패턴(322) 및 라지 피치 하드마스크패턴(323)이 형성될 수 있다. 레귤러 어레이 하드마스크패턴(321)은 제1영역(R1)에 형성될 수 있다. 제2영역(R2)에는 랜덤 어레이 하드마스크패턴(322)이 형성될 수 있다. 라지 피치 하드마스크패턴(323)은 제3영역(R3)에 형성될 수 있다. 레귤러 어레이 하드마스크패턴(321)과 랜덤 어레이 하드마스크패턴(322) 사이에 에지 하드마스크패턴(320E)이 형성될 수 있다.
다음으로, 레귤러 어레이 피처(300R), 랜덤 어레이 피처(300r) 및 라지 피치 피처(300p)를 제거할 수 있다.
도 4p 및 도 5p에 도시된 바와 같이, 레귤러 어레이 하드마스크패턴(321), 랜덤 어레이 하드마스크패턴(322) 및 라지 피치 하드마스크패턴(323)을 식각장벽으로 하여 식각대상층(31)을 식각한다. 이에 따라, 레귤러 어레이 패턴(301R), 랜덤 어레이 패턴(301r) 및 라지 피치 패턴(301p)이 동시에 형성될 수 있다. 레귤러 어레이 패턴(301R)은 복수의 레귤러 패턴(31R)을 포함할 수 있다. 랜덤 어레이 패턴(301r)은 복수의 랜덤 패턴(31r1, 31r2, 31r3, 31r4)을 포함할 수 있다. 레귤러 어레이 패턴(301R)와 랜덤 어레이 패턴(301r) 사이에 에지 패턴(301E)이 형성될 수 있다. 에지 패턴(301E)은 에지 하드마스크패턴(320E)를 식각장벽으로 이용한 식각대상층(31)의 식각에 의해 형성될 수 있다.
다른 실시예에서, 하드마스크층(32)이 생략될 수 있다. 이 경우, 레귤러 어레이 패턴(301R), 랜덤 어레이 패턴(301r) 및 라지 피치 패턴(301p)을 형성하기 위해, 레귤러 어레이 피처(300R), 랜덤 어레이 피처(300r) 및 라지 피치 피처(300p)를 식각장벽으로 하여 식각대상층(31)을 직접 식각할 수 있다.
상술한 바와 같이, 제2실시예는 SPT 공정을 2회 적용하는 방법으로 레귤러 어레이 패턴(301R), 랜덤 어레이 패턴(301r) 및 라지 피치 패턴(301p)을 동시에 형성할 수 있다.
도 6a 및 도 6b는 제2실시예의 변형예를 도시한 도면이다. 제2실시예의 변형예는, 랜덤어레이패턴의 라인임계치수(Line CD)를 줄이고 스페이서임계치수(Space CD)를 증가시키는 방법이다. 도 4a 내지 4n에 도시된 바와 같이, 레귤러 어레이 피처(300R), 랜덤 어레이 피처(300r) 및 라지 피치 피처(300p)를 형성한다.
다음으로, 도 6a에 도시된 바와 같이, 제2영역(R2)을 선택적으로 오픈시키는 오픈마스크(46)를 형성한다. 오픈마스크(46)에 의해 랜덤 어레이 피처(300r)가 노출될 수 있고, 레귤러 어레이 피처(300R) 및 라지 피치 피처(300p)는 비노출될 수 있다.
트리밍 공정(47)을 진행할 수 있다. 랜덤 어레이 피처(300r)가 트리밍 공정(47)에 노출될 수 있다. 이에 따라, 랜덤 어레이 피처(300r)가 트리밍될 수 있다.
위와 같은 트리밍 공정(47)에 의해, 감소된 라인임계치수 및 증가된 스페이스임계치수를 갖는 랜덤 어레이 피처(300rt)가 형성될 수 있다.
후속하여, 도 4o 및 도 4p에 도시된 바와 같은 일련의 식각 공정에 의해, 식각대상층(31)을 식각한다. 이에 따라, 레귤러 어레이 패턴(301R) 및 랜덤 어레이 패턴(301rt)이 동시에 형성될 수 있다. 레귤러 어레이 패턴(301R)은 복수의 레귤러 패턴(31R)을 포함할 수 있다. 랜덤 어레이 패턴(301rt)은 복수의 랜덤 패턴(31rt1, 31rt2, 31rt3, 31rt4)을 포함할 수 있다. 랜덤 패턴(31rt1, 31rt2, 31rt3, 31rt4)은 트리밍된 패턴들일 수 있다.
상술한 바와 같이 변형예는, 트리밍 공정(47)을 포함하므로써, 감소된 라인임계치수(LCD) 및 증가된 스페이스임계치수(SCD)를 갖는 랜덤 어레이 패턴(301rt)을 형성할 수 있다.
제1실시예 및 그 변형예, 제2실시예 및 그 변형예에 따른 패턴 형성 방법은 메모리장치에 적용될 수 있다. 예를 들어, DRAM에 적용될 수 있다. 예를 들어, 서브워드라인드라이버, 센스앰프에 적용될 수 있다. 또한, 복잡한 배선 패턴에 적용된 경우이다. 예컨대, 배선과 패드를 포함하는 금속배선의 형성 방법에 적용될 수 있다.
전술한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
31 : 식각대상층 32 : 하드마스크층
331 : 레귤러 제1라인 332 : 랜덤 제1라인
371 : 레귤러 제2라인 372 : 랜덤 제2라인
411 : 레귤러 제3라인 412 : 레귤러 제3라인
441 : 레귤러 제4라인 442 : 랜덤 제4라인
RF1 : 제1레귤러피처 RF2 : 제2레귤러피처
rF : 랜덤 피처 LPP : 라지 피치 피처
301R : 레귤러 어레이 패턴 301r : 랜덤 어레이 패턴
301p : 라지 피치 패턴

Claims (23)

  1. 제1영역과 제2영역이 정의된 식각대상층을 준비하는 단계;
    상기 제1영역의 식각대상층 상부에 위치하는 레귤러 제1피처와 상기 제2영역의 식각대상층 상부에 위치하는 랜덤 피처를 형성하는 단계;
    상기 레귤러 제1피처 상부에 레귤러 제2피처를 형성하는 단계;
    상기 랜덤 피처 상부에 상기 랜덤 피처의 일부를 노출시키는 제1컷팅배리어 및 제2컷팅배리어를 형성하는 단계;
    레귤러 어레이 피처를 형성하기 위해, 상기 레귤러 제2피처를 이용하여 상기 레귤러 제1피처를 컷팅하는 단계;
    랜덤 어레이 피처를 형성하기 위해, 상기 제1컷팅배리어 및 제2컷팅배리어를 이용하여 상기 랜덤 피처를 컷팅하는 단계; 및
    레귤러 어레이 패턴과 랜덤 어레이 패턴을 형성하기 위해, 상기 레귤러 어레이 피처와 랜덤 어레이 피처를 이용하여 상기 식각대상층을 식각하는 단계를 포함하되,
    상기 레귤러 제1피처와 랜덤 피처를 형성하는 단계는,
    상기 식각대상층 상에 제1라인층을 형성하는 단계;
    상기 제1라인층 상에 제1마스크를 형성하는 단계;
    상기 제1영역에 위치하는 레귤러 제1라인과 상기 제2영역에 위치하는 랜덤 제1라인을 형성하기 위해 상기 제1마스크를 이용하여 상기 제1라인층을 식각하는 단계;
    상기 레귤러 제1라인 및 랜덤 제1라인 상에 제1스페이서층을 형성하는 단계;
    상기 제1스페이서층 상에 제2라인층을 형성하는 단계;
    상기 레귤러 제1라인 사이에 위치하는 레귤러 제2라인과 상기 랜덤 제1라인 사이에 위치하는 랜덤 제2라인을 형성하기 위해, 상기 제2라인층을 식각하는 단계; 및
    상기 레귤러 제1라인과 레귤러 제2라인 사이 및 상기 랜덤 제1라인과 랜덤 제2라인 사이의 제1스페이서층을 제거하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 레귤러 제1피처와 레귤러 제2피처는 교차하는 방향으로 오버랩되는 반도체장치의 패턴 형성 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 레귤러 제1피처와 레귤러 제2피처는 각각 복수의 라인이 규칙적인 피치로 배열되는 반도체장치의 패턴 형성 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 랜덤 피처는 복수의 라인이 불규칙하게 배열되는 반도체장치의 패턴 형성 방법.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 레귤러 제2피처를 형성하는 단계는,
    상기 레귤러 제1피처를 포함한 전면에 제3라인층을 형성하는 단계;
    상기 제3라인층 상에 제2마스크를 형성하는 단계;
    레귤러 제3라인을 형성하기 위해, 상기 제2마스크를 이용하여 상기 제3라인층을 식각하는 단계;
    상기 레귤러 제3라인 상에 제2스페이서층을 형성하는 단계;
    상기 제2스페이서층 상에 제4라인층을 형성하는 단계;
    상기 레귤러 제3라인 사이에 위치하는 레귤러 제4라인을 형성하기 위해, 상기 제4라인층을 식각하는 단계; 및
    상기 레귤러 제3라인과 레귤러 제4라인 사이의 제2스페이서층을 제거하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 레귤러 제3라인과 상기 제1컷팅배리어가 동시에 형성되고, 상기 레귤러 제4라인과 상기 제2컷팅배리어가 동시에 형성되는 반도체장치의 패턴 형성 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 제2스페이서층은 상기 제1컷팅배리어과 제2컷팅배리어 사이에 위치하도록 형성하며,
    상기 랜덤 어레이 피처를 형성하기 위해 상기 제1컷팅배리어와 제2컷팅배리어 사이의 제2스페이서층 및 상기 제2스페이서층 아래의 랜덤 피처를 순차적으로 식각하는 반도체장치의 패턴 형성 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 레귤러 제1피처와 랜덤 피처를 형성하는 단계 이전에,
    상기 식각대상층 상에 하드마스크층을 형성하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 레귤러 제2피처를 형성하는 단계 이전에,
    상기 레귤러 제1피처 및 랜덤 피처 상부에 평탄화층을 형성하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 식각대상층을 식각하는 단계 이전에,
    상기 랜덤 어레이 피처를 선택적으로 트리밍하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  12. 제1영역, 제2영역 및 제3영역이 정의된 식각대상층을 준비하는 단계;
    상기 제1영역의 식각대상층 상부에 위치하는 레귤러 제1피처, 상기 제2영역의 식각대상층 상부에 위치하는 랜덤 피처 및 상기 제3영역의 식각대상층 상부에 위치하는 라지 피치 피처를 형성하는 단계;
    상기 레귤러 제1피처 상부에 레귤러 제2피처를 형성하는 단계;
    상기 랜덤 피처 상부에 상기 랜덤 피처의 일부를 노출시키는 제1컷팅배리어 및 제2컷팅배리어를 형성하는 단계;
    레귤러 어레이 피처를 형성하기 위해, 상기 레귤러 제2피처를 이용하여 상기 레귤러 제1피처를 컷팅하는 단계;
    랜덤 어레이 피처를 형성하기 위해, 상기 제1컷팅배리어 및 제2컷팅배리어를 이용하여 상기 랜덤 피처를 컷팅하는 단계; 및
    레귤러 어레이 패턴, 랜덤 어레이 패턴 및 라지 피처 패턴을 형성하기 위해, 상기 레귤러 어레이 피처, 랜덤 어레이 피처 및 라지 피치 피처를 이용하여 상기 식각대상층을 식각하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제1피처와 레귤러 제2피처는 교차하는 방향으로 오버랩되는 반도체장치의 패턴 형성 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제1피처와 레귤러 제2피처는 각각 복수의 라인이 규칙적인 피치로 배열되는 반도체장치의 패턴 형성 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 랜덤 피처는 복수의 라인이 불규칙하게 배열되는 반도체장치의 패턴 형성 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제1피처, 랜덤 피처 및 라지 피치 피처를 형성하는 단계는,
    상기 식각대상층 상에 제1라인층을 형성하는 단계;
    상기 제1라인층 상에 제1마스크를 형성하는 단계;
    상기 제1영역에 위치하는 레귤러 제1라인, 상기 제2영역에 위치하는 랜덤 제1라인 및 상기 제3영역에 위치하는 상기 라지 피치 피처를 형성하기 위해 상기 제1마스크를 이용하여 상기 제1라인층을 식각하는 단계;
    상기 레귤러 제1라인, 랜덤 제1라인 및 라지 피치 피처 상에 제1스페이서층을 형성하는 단계;
    상기 제1스페이서층 상에 제2라인층을 형성하는 단계;
    상기 제3영역으로부터 상기 제2라인층을 제거하여 상기 제1영역과 제2영역에 상기 제2라인층을 잔류시키는 단계;
    상기 레귤러 제1라인 사이에 위치하는 레귤러 제2라인과 상기 랜덤 제1라인 사이에 위치하는 랜덤 제2라인을 형성하기 위해, 상기 잔류 제2라인층을 식각하는 단계; 및
    상기 레귤러 제1라인과 레귤러 제2라인 사이 및 상기 랜덤 제1라인과 랜덤 제2라인 사이의 제1스페이서층을 제거하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제2피처를 형성하는 단계는,
    상기 레귤러 제1피처를 포함한 전면에 제3라인층을 형성하는 단계;
    상기 제3라인층 상에 제2마스크를 형성하는 단계;
    레귤러 제3라인을 형성하기 위해, 상기 제2마스크를 이용하여 상기 제3라인층을 식각하는 단계;
    상기 레귤러 제3라인 상에 제2스페이서층을 형성하는 단계;
    상기 제2스페이서층 상에 제4라인층을 형성하는 단계;
    상기 레귤러 제3라인 사이에 위치하는 레귤러 제4라인을 형성하기 위해, 상기 제4라인층을 식각하는 단계; 및
    상기 레귤러 제3라인과 레귤러 제4라인 사이의 제2스페이서층을 제거하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 레귤러 제3라인과 상기 제1컷팅배리어가 동시에 형성되고, 상기 레귤러 제4라인과 상기 제2컷팅배리어가 동시에 형성되며,
    상기 레귤러 제3라인과 제1컷팅배리어를 형성하면서 상기 제3영역을 블록킹하는 블록킹패턴을 형성하는 반도체장치의 패턴 형성 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 제2스페이서층은 상기 제1컷팅배리어과 제2컷팅배리어 사이에 위치하도록 형성하며,
    상기 랜덤 어레이 피처를 형성하기 위해 상기 제1컷팅배리어와 제2컷팅배리어 사이의 제2스페이서층 및 상기 제2스페이서층 아래의 랜덤 피처를 순차적으로 식각하는 반도체장치의 패턴 형성 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제1피처와 랜덤 피처를 형성하는 단계 이전에,
    상기 식각대상층 상에 하드마스크층을 형성하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 레귤러 제2피처를 형성하는 단계 이전에,
    상기 레귤러 제1피처 및 랜덤 피처 상부에 평탄화층을 형성하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 식각대상층을 식각하는 단계 이전에,
    상기 랜덤 어레이 피처를 선택적으로 트리밍하는 단계를 더 포함하는 반도체장치의 패턴 형성 방법.
  23. 식각대상층 상에 복수의 랜덤 제1라인을 형성하는 단계;
    상기 랜덤 제1라인 상에 제1스페이서층을 형성하는 단계;
    상기 제1스페이서층 상에 상기 랜덤 제1라인 사이를 채우는 복수의 랜덤 제2라인을 형성하는 단계;
    상기 제1스페이서층을 제거하여 상기 랜덤 제1라인과 랜덤 제2라인을 포함하는 랜덤 피처를 형성하는 단계;
    상기 랜덤 피처의 일부와 오버랩되는 제1컷팅배리어를 형성하는 단계;
    상기 제1컷팅배리어 상에 제2스페이서층을 형성하는 단계;
    상기 제2스페이서층 상에 상기 제1컷팅배리어에 의해 비오버랩된 랜덤 피처를 커버링하는 제2컷팅배리어를 형성하는 단계; 및
    상기 제1컷팅배리어와 제2컷팅배리어를 이용하여 상기 제2스페이서층 및 그아래의 랜덤피처를 식각하는 단계
    를 포함하는 반도체장치의 패턴 형성 방법.
KR1020150105235A 2015-07-24 2015-07-24 반도체장치의 패턴 형성 방법 KR102370284B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150105235A KR102370284B1 (ko) 2015-07-24 2015-07-24 반도체장치의 패턴 형성 방법
US14/940,221 US9847227B2 (en) 2015-07-24 2015-11-13 Method for forming patterns of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150105235A KR102370284B1 (ko) 2015-07-24 2015-07-24 반도체장치의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20170011849A KR20170011849A (ko) 2017-02-02
KR102370284B1 true KR102370284B1 (ko) 2022-03-07

Family

ID=57837813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150105235A KR102370284B1 (ko) 2015-07-24 2015-07-24 반도체장치의 패턴 형성 방법

Country Status (2)

Country Link
US (1) US9847227B2 (ko)
KR (1) KR102370284B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190027364A1 (en) * 2017-07-21 2019-01-24 Nanya Technology Corporation Semiconductor structure and method for preparing the same
US20190139766A1 (en) * 2017-11-09 2019-05-09 Nanya Technology Corporation Semiconductor structure and method for preparing the same
KR102617139B1 (ko) 2018-04-09 2023-12-26 삼성전자주식회사 반도체 소자 및 그 제조방법
TWI697972B (zh) * 2018-04-18 2020-07-01 聯華電子股份有限公司 檢測鰭片移除之方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110124198A1 (en) * 2009-11-26 2011-05-26 Hynix Semiconductor Inc. Method of manufacturing fine patterns of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822622B1 (ko) 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100942074B1 (ko) 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8173549B2 (en) 2008-06-03 2012-05-08 Samsung Electronics Co., Ltd. Methods of forming semiconductor device patterns
JP2011129762A (ja) 2009-12-18 2011-06-30 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
KR20130049510A (ko) * 2011-11-04 2013-05-14 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
KR102113802B1 (ko) * 2013-03-14 2020-05-21 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110124198A1 (en) * 2009-11-26 2011-05-26 Hynix Semiconductor Inc. Method of manufacturing fine patterns of semiconductor device

Also Published As

Publication number Publication date
KR20170011849A (ko) 2017-02-02
US20170025284A1 (en) 2017-01-26
US9847227B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
KR100790998B1 (ko) 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
US9524870B2 (en) Method of fabricating semiconductor device
US7297998B2 (en) Semiconductor devices having a buried and enlarged contact hole and methods of fabricating the same
US10923402B2 (en) Semiconductor device and method of manufacturing the same
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
KR101132803B1 (ko) 미세 패턴 형성 방법
KR102370284B1 (ko) 반도체장치의 패턴 형성 방법
KR20200073817A (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
KR102471620B1 (ko) 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
KR20170023252A (ko) 반도체 소자의 제조 방법
CN109148269B (zh) 半导体装置的形成方法
US20150371895A1 (en) Method for manufacturing smeiconductor device
KR20160122695A (ko) 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리
WO2021258561A1 (zh) 存储器的形成方法及存储器
US10410886B2 (en) Methods of fabricating a semiconductor device
US11545547B2 (en) Method of forming semiconductor device
US20170200616A1 (en) Methods of fabricating semiconductor devices
KR20220032271A (ko) 반도체 장치
KR20150049506A (ko) 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
KR20140028906A (ko) 반도체 소자 및 그 제조방법
US10522366B2 (en) Method of fabricating semiconductor device
US10562762B2 (en) Method of forming semiconductor device
TW202220171A (zh) 半導體裝置
US10950443B2 (en) Method for forming patterns
KR20170030293A (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant