KR20170030293A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20170030293A
KR20170030293A KR1020150127677A KR20150127677A KR20170030293A KR 20170030293 A KR20170030293 A KR 20170030293A KR 1020150127677 A KR1020150127677 A KR 1020150127677A KR 20150127677 A KR20150127677 A KR 20150127677A KR 20170030293 A KR20170030293 A KR 20170030293A
Authority
KR
South Korea
Prior art keywords
partition
partitions
forming
cut mask
patterns
Prior art date
Application number
KR1020150127677A
Other languages
English (en)
Inventor
이병훈
임창문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150127677A priority Critical patent/KR20170030293A/ko
Publication of KR20170030293A publication Critical patent/KR20170030293A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

하지막 상에 제1파티션(partition)들을 형성하고, 스페이서(spacer)들을 형성한 후, 스페이서들 사이의 이격 부분을 채우는 제2파티션들을 형성한다. 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하고, 제1오프닝부에 중첩되는 제2파티션 부분을 선택적으로 제거하여 제2파티션으로부터 제2파티션 패턴들을 분리시킨다. 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하고, 제2오프닝부에 중첩되는 제1파티션 부분을 선택적으로 제거하여 제1파티션으로부터 제1파티션 패턴들을 분리시키는 미세 패턴 형성 방법을 제시한다.

Description

미세 패턴 형성 방법{Method for forming fine patterns}
본 출원은 패터닝 기술(patterning technology)에 관한 것으로, 특히 미세 크기의 패턴들을 형성하는 방법에 관한 것이다.
반도체 산업이 급속히 성장되며, 보다 높은 소자 밀도를 갖는 집적 회로를 구현하고자 노력하고 있다. 평면적으로 단위 셀(cell)이 차지는 면적을 감소시켜, 보다 많은 수의 소자들을 제한된 면적 내에 집적시키기 위해서, 수 내지 수십 ㎚의 수준의 나노 스케일(nano-scale)의 선폭(CD: Critical Dimension)을 가지는 패턴 구조를 구현하기 위한 다양한 기술들이 시도되고 있다.
반도체 소자의 미세 패턴을 단순히 포토리소그래피(photo lithography) 기술에만 의존하여 형성할 때, 포토리소그래피 장비의 이미지(image) 분해능에 대한 한계로 보다 구현될 수 있는 패턴 크기에 제약이 대두되고 있다. 포토리소그래피 기술에 사용되는 광원의 파장 및 광학 시스템(system)의 해상도 한계로 인해 이미지 분해능 개선이 제약되는 문제되고 있다. 포토리소그래피 장비의 분해능 제약을 극복하여 보다 미세한 크기의 패턴을 형성하기 위해서 더블 패터닝 기술(DPT: Double Patterning Technology)이나 제1스페이서 패터닝 기술(SPT: Spacer Patterning Technology)이 시도되고 있다.
본 출원은 포토리소그래피 과정에서의 이미지 해상도 한계를 극복하여 미세한 크기의 선폭을 가지는 미세 패턴들을 규칙적인 배열을 가지도록 형성하는 방법을 제시하고자 한다.
본 출원의 일 관점은, 하지막 상에 제1파티션(partition)들을 형성하는 단계; 상기 제1파티션들 각각의 측면들에 부착되고 상호 간에 이격되어 마주보는 스페이서(spacer)들을 형성하는 단계; 상기 스페이서들 사이의 이격 부분을 채우는 제2파티션들을 형성하는 단계; 상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계; 상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계; 상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계; 및 상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계;를 포함하는 미세 패턴 형성 방법을 제시한다.
본 출원의 다른 일 관점은, 제1파티션(partition)들 및 상기 제1파티션들 사이에 위치하는 제2파티션들의 배열을 형성하는 단계; 상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계; 상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계; 상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계; 및 상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계;를 포함하는 미세 패턴 형성 방법을 제시한다.
본 출원의 다른 일 관점은, 반도체 기판 상에 제1파티션(partition)들을 형성하는 단계; 상기 제1파티션들 각각의 측면들에 부착되고 상호 간에 이격되어 마주보는 스페이서(spacer)들을 형성하는 단계; 상기 스페이서들 사이의 이격 부분을 채우는 제2파티션들을 형성하는 단계; 상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계; 상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계; 상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계; 상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계; 및 상기 제1 및 제2파티션 패턴들에 노출되는 상기 반도체 기판 부분을 선택적으로 식각하여 소자분리 트렌치(isolation trench)를 형성하는 단계를 포함하는 미세 패턴 형성 방법을 제시한다.
본 출원의 실시예들은 포토리소그래피 과정에서의 이미지 해상도 한계를 극복하여 미세한 크기의 선폭을 가지는 미세 패턴들을 규칙적인 배열을 가지도록 형성하는 방법을 제시할 수 있다.
도 1 내지 도 22는 일 예에 따른 미세 패턴을 형성하는 방법을 보여주는 도면들이다.
도 23은 일 예에 따른 미세 패턴을 형성하는 방법에 사용되는 커팅 마스크(cutting mask)들을 보여주는 평면도이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "외측"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다.
본 출원의 예에서 기재되는 패턴은 반도체 소자를 구현하는 전자회로 또는 집접회로를 형성하는 패턴들을 지칭할 수 있다. 반도체 소자는 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 메모리 소자나, 또는 논리 회로가 집적된 로직(logic) 소자를 의미할 수 있다. 이러한 반도체 소자는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들을 구성하는 부품으로 사용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1 및 도 2는 제1파티션 마스크(partition mask: 600)를 형성하는 단계를 보여주고, 도 2는 도 1의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 1 및 도 2를 참조하면, 제1파티션 마스크(600)를 나란히 배치되어 실질적으로 동일한 방향으로 연장되는 라인(line) 또는 밴드(band) 형상을 가지도록 형성한다. 제1파티션 마스크(600)는 선폭(W1)에 대략 3배 정도의 크기로 상호 간에 이격 간격(S1)을 가지도록 배치될 수 있다. 제1파티션 마스크(600)는 스페이서 패터닝 기술(SPT)에서 스페이서들이 양 측면에 부착될 제1파티션(partition)을 패터닝하기 위한 식각 마스크(etch mask)로 도입될 수 있다.
반도체 기판(100)이 집적회로가 집적될 실리콘(Si) 기판으로 도입될 수 있다. 반도체 기판(100)은 집적회로가 집적될 수 있는 반도체층을 포함하는 한 여러 형태의 기판 또는 웨이퍼 형태로 도입될 수 있다. 반도체 기판(100)은 디램(DRAM)과 같은 메모리 소자가 집적될 실리콘 기판으로 도입될 수 있다.
반도체 기판(100) 상에 제1하드 마스크층(hard mask layer: 200)을 유전 물질 또는 절연 물질을 포함하는 층으로 도입될 수 있다. 제1하드 마스크층(200)은 하부의 반도체 기판(100)에 패턴을 형성하는 식각 과정에서 식각 마스크(etch mask)로 사용될 하드 마스크가 패터닝될 층으로 도입될 수 있다. 하드 마스크는 포토레지스트(photoresist) 물질을 포함하는 포토레지스트 패턴에 비해 하지막과의 식각 선택비를 더 크게 유도할 수 있는 물질을 포함하는 식각 마스크일 수 있다. 하드 마스크는 포토레지스트 물질 이외에 실리콘 원소를 포함하거나 또는 실리콘 원소에 질소 원소와 같은 다른 원소를 더 포함하는 유전 물질을 포함할 수 있다. 예컨대 제1하드 마스크층(200)은 실리콘 산화물(SiO2)와 같이 실리콘 원소를 포함하는 유전층을 포함할 수 있다. 제1하드 마스크층(200)을 하드 마스크가 패터닝될 층으로 기술하지만, 제1하드 마스크층(200)은 층간 절연층이나 또는 도전층과 같이 다른 형태로 패터닝될 층으로 도입될 수도 있다.
제1하드 마스크층(200) 상에 제1파티션을 제공할 층(300)을 형성한다. 제1파티션층(300)은 하부의 제1하드 마스크층(200)과 식각 선택비를 가질 수 있는 물질을 포함할 수 있다. 제1파티션층(300)은 제1하드 마스크층(200)과 다른 유전 물질을 포함할 수 있다. 제1파티션층(300)은 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 제1파티션층(300)은 실리콘 질화물층을 포함할 수 있다. 제1하드 마스크층(200)은 이러한 제1파티션층(300)의 하지막으로 도입될 수 있다.
제1파티션층(300) 상에 제2하드 마스크층(400)을 형성한다. 제2하드 마스크층(400)은 제2하드 마스크를 위한 층으로 형성될 수 있다. 제2하드 마스크는 제1파티션층(300)을 패터닝할 때 식각 마스크로 사용될 수 있다. 제2하드 마스크층(400)은 제1파티션층(300)을 이루는 물질과 식각 선택비를 가지는 물질의 층으로 형성될 수 있다. 제2하드 마스크층(400)은 제1파티션층(300)과 다른 물질의 층을 포함할 수 있다. 제2하드 마스크층(400)은 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 또는 제2하드 마스크층(400)은 비정질 카본(amorphous carbon)을 포함하는 층으로 형성될 수 있다. 또는 폴리실리콘(polysilicon)과 같은 실리콘을 포함하는 층으로 형성될 수도 있다. 제1파티션층(300)이 실리콘질화물을 포함하고 있을 경우, 제2하드 마스크층(400)은 비정질 카본층을 포함하여 형성되는 것이 유효할 수 있다.
제2하드 마스크층(400) 상에 제1파티션 마스크(600)를 형성한다. 제1파티션 마스크(600)는 포토리소그래피 과정을 이용하여 포토레지스트 패턴으로 형성될 수 있다. 포토리소그래피 과정에서 노광 광에 대한 난반사 등을 억제하여 보다 작은 크기의 패턴을 보다 정교하게 포토레지스트 패턴에 패턴 전사하기 위해서 제1반사방지층(antireflective layer: 500)을 더 형성할 수 있다. 제1반사방지층(500)은 실리콘산질화물(SiON)과 같은 실리콘을 함유하는 층으로 형성될 수 있다. 실리콘산질화물의 층은 제2하드마스크층(400)인 비정질카본층의 표면을 덮는 캐핑층(capping layer)로 도입될 수도 있다. 포토레지스트 패턴의 제1파티션 마스크(600)는 제1파티션층(300)에 제1파티션의 패턴 형상을 전사하기 위한 식각 마스크로 형성될 수 있다. 제1파티션 마스크(600)의 패턴 형상이 제2하드 마스크층(400)에 패턴 전사되고, 이후 제2하드 마스크층(400)의 제2하드 마스크에 의해 하부의 제1파티션층(300)에 패턴이 전사될 수 있다. 경우에 따라 제2하드 마스크층(400)이 생략될 수도 있다.
도 3 및 도 4는 제1파티션(partition: 300)를 형성하는 단계를 보여주고, 도 4는 도 3의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 3 및 도 4를 참조하면, 제1파티션 마스크(600)을 식각 마스크로 이용하는 선택적 식각 과정을 수행하여, 제1파티션 마스크(600)에 의해 노출되는 제1반사방지층(500) 부분을 선택적으로 제거한다. 제1반사방지층(500) 부분의 선택적 식각에 의해서 노출되는 제2하드 마스크층(400) 부분을, 제1파티션 마스크(600)를 식각 마스크로 이용하여 선택적으로 제거하여 제2하드 마스크를 패터닝한다. 제2하드 마스크를 식각 마스크로 이용하는 선택적 식각 과정을 수행하여, 제2하드 마스크에 의해 노출되는 제1파티션층(300) 부분을 선택적으로 제거하여 제1파티션(310)을 패터닝한다. 제1파티션(310)은 제1파티션 마스크(600)의 형상이 패턴 전사된 형상을 가지도록 패터닝될 수 있다. 제1파티션(310)의 선폭(W2)는 제1파티션 마스크(600)의 선폭(W1)에 의존하는 크기로 형성될 수 있다. 제1파티션(310)의 선폭(W2)는 제1파티션 마스크(600)의 선폭(W1)과 실질적으로 동일한 선폭을 가지도록 패터닝될 수 있다. 제1파티션(310)은 제1파티션 마스크(600)와 같이 상호 간에 나란히 배치되어 실질적으로 동일한 방향으로 연장되는 라인(line) 또는 밴드(band) 형상을 가지도록 형성될 수 있다.
도 5 및 도 6은 스페이서(spacer: 700)를 형성하는 단계를 보여주고, 도 6은 도 5의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 5 및 도 6을 참조하면, 제1파티션(310)의 양측 측면들에 부착되는 형상으로 스페이서(700)들을 형성한다. 제1파티션(310)가 형성된 토폴로지(topology)를 따르는 스페이서를 위한 층을 증착하고, 스페이서층을 스페이서 식각(spacer etch)하여 스페이서(700)를 형성한다. 스페이서층을 실질적으로 이방성 식각하여 스페이서(700)가 제1파티션(310)의 측벽에 위치하고, 제1파티션(310)의 상측 표면이 실질적으로 노출되도록 스페이서 식각을 수행할 수 있다. 스페이서층을 실질적으로 이방성 식각하는 과정은 스페이서(700)가 제1파티션(310) 하부의 제1하드 마스크층(200)의 상측 표면을 실질적으로 노출하도록 수행될 수 있다.
스페이서(700)의 선폭(W3)이 제1파티션(310)의 선폭(W2)과 실질적으로 동일한 선폭을 가지도록 스페이서(700)가 패터닝될 수 있다. 어느 하나의 스페이서(700)와 이에 이격되어 마주보도록 위치하는 다른 스페이서(700)는 상호 이격되고 이격되는 이격 간격(S2)은 실질적으로 제1파티션(310)의 선폭(W2) 크기와 동일한 크기를 가지도록 스페이서(700)들이 형성될 수 있다. 경우에 따라 스페이서(700)의 선폭(W3)이 제1파티션(310)의 선폭(W2)에 비해 크거나 또는 작은 크기를 가질 수 있지만, 스페이서(700)들 간의 이격 간격(S2)은 실질적으로 제1파티션(310)의 선폭(W2) 크기와 동일한 크기를 가지도록 하는 것이 보다 유효하다.
스페이서(700)는 제1파티션(310)을 이루는 물질과 식각 선택비를 가지는 물질의 층으로 형성될 수 있다. 스페이서(700)는 제1파티션(310)과 다른 물질의 층을 포함할 수 있다. 스페이서(700)는 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 또는 스페이서(700)는 비정질 카본(amorphous carbon)을 포함하는 층으로 형성될 수 있다. 또는 폴리실리콘(polysilicon)과 같은 실리콘을 포함하는 층으로 형성될 수도 있다. 제1파티션(310)이 실리콘질화물을 포함하고 있을 경우, 스페이서(700)는 이와 식각 선택비를 가질 수 있는 실리콘 산화물을 포함하여 형성되는 것이 유효할 수 있다.
도 7 및 도 8은 제2파티션(350)를 형성하는 단계를 보여주고, 도 8은 도 7의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 7 및 도 8을 참조하면, 스페이서(700)들 사이의 이격 간격 부분을 채우 차폐하는 제2파티션층을 형성하고, 제2파티션층을 리세스(recess)하여 스페이서(700)들 사이를 채우는 형상을 가지는 제2파티션(350)들을 형성한다. 제2파태선층은 스페이서(700)들 사이의 이격 간격 부분의 갭(gap)을 채우는 층으로 형성될 수 있다. 제2파티션층은 스페이서(700)를 덮도록 형성될 수 있고, 제2파티션층을 일부 두께 리세스(recess)하여 스페이서(700)의 상측 단부 표면 및 제1파티션(310)의 상측 표면을 실질적으로 노출하도록 할 수 있다. 이러한 제2파티션층을 리세스하는 과정은 이방성 식각이나 에치백(etch back)과 같은 식각 과정이나, 화학기계적연마(CMP: Chemical Mechanical Polishing)과 같은 평탄화 과정으로 수행될 수 있다.
제2파티션층 또는 제2파티션(350)은 제1파티션(310) 및 스페이서(700)를 이루는 물질들과 식각 선택비를 가지는 물질의 층으로 형성될 수 있다. 제2파티션(350)은 제1파티션(310) 및 스페이서(700)와 다른 물질의 층을 포함할 수 있다. 제2파티션(350)은 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 또는 제2파티션(350)은 비정질 카본(amorphous carbon)을 포함하는 층으로 형성될 수 있다. 또는 폴리실리콘(polysilicon)과 같은 실리콘을 포함하는 층으로 형성될 수도 있다. 제1파티션(310)이 실리콘질화물을 포함하고, 스페이서(700)는 실리콘 산화물을 포함할 경우, 제2파티션(350)은 이들 모두와 식각 선택비를 가질 수 있는 폴리실리콘과 같은 실리콘을 포함하는 층을 포함하여 형성되는 것이 유효할 수 있다.
스페이서(700)들이 제1파티션(310)의 측벽을 따라 부착된 형상을 가지므로, 스페이서(700)들 사이 이격 부분을 채우도록 형성된 제2파티션(350) 또한 제1파티션(310)이 연장되는 방향을 따라 길게 연장되는 라인 형상을 가질 수 있다. 제2파티션(350)의 상측 어깨부분(355)은 스페이서(700)의 상단 단부의 표면 형상에 따라 제2파티션(350)의 바디(body) 부분 외측으로 돌출된 형상을 가질 수 있지만, 후속되는 스페이서(700)를 선택적으로 제거하는 과정에서 트리밍(trimming)되어 식각될 수 있다.
도 9 및 도 10은 스페이서(700)를 제거하는 단계를 보여주고, 도 10은 도 9의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 9 및 도 10을 참조하면, 제1파티션(310)과 제2파티션(350) 사이에 위치하고 있는 스페이서(700)들을 선택적으로 제거한다. 이에 따라, 각각의 제1파티션(310)과 제2파티션(350)이 라인 형태로 길게 연장되고, 제1파티션(310)과 제2파티션(350)이 교대로 배치된 라인 패턴들의 배열 구조를 얻을 수 있다. 제2파티션(350)의 선폭(W4)는 스페이서(700)와 스페이서(700)의 이격 간격(S2)에 의존할 수 있으며, 실질적으로 제1파티션(310)의 선폭(W2)와 동일하도록 제2파티션(350)이 형성될 수 있다. 스페이서(700)가 제거되며 형성되는 이격 간격(S3)는 스페이서(700)의 선폭(W3)에 의존하여 결정될 수 있다.
도 11 및 도 12는 제1커팅 마스크(cutting mask: 800)를 형성하는 단계를 보여주고, 도 12은 도 11의 평면도의 B-B' 절단선을 따르는 단면 형상을 보여준다.
도 11 및 도 12를 참조하면, 제1파티션(310) 및 제2파티션(350)들이 반복된 배열을 형성한 후, 제1파티션(310) 및 제2파티션(350)의 일 부분들을 제1노출 부분들(319, 359)로 노출시키는 제1오프닝부(opening portion: 801)들을 가지는 제1커팅 마스크(800)을 형성한다. 제1커팅 마스크(800)는 제1오프닝부(801)들이 상호 간에 일정 간격으로 이격되도록 배치되도록 형성될 수 있다. 제1오프닝부(801)는 제1파티션(310) 및 제2파티션(350)들이 연장되는 제1방향(P)에 대해 일정 각도(D)를 가지며 교차되는 제2방향(C)으로 연장되는 라인 형상 또는 밴드 형상을 가지도록 설정될 수 있다. 제1방향(P)에 대해 제2방향(C)은 90ㅀ나 180ㅀ 또는 이에 대등한 각도가 아닌 각도를 가지는 방향일 수 있다. 예컨대 제1방향(P)에 대해 제2방향(C)은 0ㅀ 보다 크고 90ㅀ 보다 작은 각도로 교차되거나 또는 90ㅀ 보다 크고 180ㅀ 보다 작은 각도로 교차될 수 있다.
제1오프닝부(801)와 이에 이웃하는 다른 제1오프닝부(801) 사이의 피치(pitch) 간격(S4) 및 선폭(W5)는, 제2파티션(350)이 보다 짧은 장축 길이를 가지도록 다수의 파티션 패턴(partition pattern)들로 분리되어 나뉘어질 때 개개의 파티션 패턴의 장축 길이에 의존하는 크기로 설정될 수 있다. 제1오프닝부(801)와 이에 이웃하는 다른 제1오프닝부(801) 사이의 피치 간격(S4) 및 선폭(W5)에 의해서 파티션 패턴의 장축 길이가 설정될 수 있다.
제1오프닝부(801)는 길게 연장되는 라인 형상 또는 밴드 형상의 영역으로 설정될 수 있으며, 이러한 제1오프닝부(801) 하나는 다수의 제1파티션(310) 및 제2파티션(350)들을 교차하여 연장되는 형상으로 설정될 수 있다. 이에 따라, 하나의 제1오프닝부(801)에 이웃하여 반복 배치된 다수의 제1파티션(310) 및 제2파티션(350)들의 제1노출 부분들(319, 359)이 함께 노출될 수 있다. 제1오프닝부(801)에 노출된 제1파티션(310)의 제1노출 부분(319)에 이웃하여 제2파티션(350)의 제1노출 부분(359)이 배치되도록 제1오프닝부(801)가 위치할 수 있다.
제1커팅 마스크(800)는 제1 및 제2파티션들(310, 350)들 상에 형성될 수 있다. 제1커팅 마스크(800)는 포토리소그래피 과정을 이용하여 포토레지스트 패턴으로 형성될 수 있다. 포토리소그래피 과정에서 노광 광에 대한 난반사 등을 억제하여 보다 작은 크기의 패턴을 보다 정교하게 포토레지스트 패턴에 패턴 전사하기 위해서 제2반사방지층(830)을 더 형성할 수 있다. 제2반사방지층(830)은 실리콘산질화물(SiON)과 같은 실리콘을 함유하는 층으로 형성될 수 있다.
제1커팅 마스크(800)를 형성하기 이전에 제1커팅 마스크(800)를 사용하는 선택적 식각 과정이 이후에 수행될 때, 제1 및 제2파티션들(310, 350) 사이에 노출되는 하부의 제1하드 마스크층(200) 등을 보호하는 제1희생층(sacrificing layer: 810)을 더 형성할 수 있다. 제1희생층(810)은 제1 및 제2파티션들(310, 350)를 덮고 제1 및 제2파티션들(310, 350)들 사이의 갭(gap) 부분을 채우도록 형성될 수 있다.
제1희생층(810)은 제1 및 제2파티션들(310, 350)들 및 하부의 제1하드 마스크층(200)과 식각 선택비를 가지는 물질의 층으로 형성될 수 있다. 제1희생층(810)은 제1 및 제2파티션들(310, 350)들 및 하부의 제1하드 마스크층(200)과 다른 물질의 층을 포함할 수 있다. 제1희생층(810)은 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 또는 제1희생층(810)은 비정질 카본(amorphous carbon)을 포함하는 층으로 형성될 수 있다. 또는 폴리실리콘(polysilicon)과 같은 실리콘을 포함하는 층으로 형성될 수도 있다. 제1파티션(310)이 실리콘질화물을 포함하고 제2파티션(350)이 폴리실리콘을 포함하고 제1하드 마스크층(200)이 실리콘 산화물을 포함하여 서로 다른 물질의 층을 포함하고 있을 경우, 제1희생층(810)은 이들과 식각 선택비를 가질 수 있는 비정질 카본층을 포함하여 형성될 수 있다. 제2반사방지층(830)의 실리콘산질화물층은 비정질카본층의 표면을 덮는 캐핑층으로 도입될 수도 있다.
도 13 및 도 14는 제2파티션 패턴(351)들로 분리하는 단계를 보여주고, 도 14는 도 13의 평면도의 B-B' 절단선을 따르는 단면 형상을 보여준다.
도 13 및 도 14를 참조하면, 제1커팅 마스크(800)의 제1오프닝부(801)에 의해 노출된 제2반사방지층(830) 부분을 선택적으로 식각하여 제거한다. 제2반사방지층(830)의 제거에 의해 노출되는 제1희생층(810) 부분을 선택적으로 식각하여 제거한다. 제1희생층(810)의 노출된 부분이 선택적으로 제거되며 노출되는 제1 및 제2파티션들(310, 350)의 제1노출 부분들(319, 359)에 대해서 선택적 식각 과정을 수행한다. 제1 및 제2파티션들(310, 350)의 제1노출 부분들(319, 359)은 실질적으로 제1커팅 마스크(800)의 제1오프닝부(801)에 의해 노출될 수 있다. 따라서, 제1 및 제2파티션들(310, 350)의 제1노출 부분들(319, 359)에 대해서, 제1커팅 마스크(800)를 식각 마스크로 사용하는 선택적 식각 과정이 수행될 수 있다.
제1파티션(310)은 제2파티션(350)에 대해서 식각 선택비를 가지는 다른 물질로 형성되어 있으므로, 식각 과정에서 식각 배리어로 작용하여 제1파티션(310)의 제1노출 부분(319)들은 제1오프닝부(801)에 노출됨에도 불구하고 실질적으로 식각되지 않거나 제거되지 않을 수 있다. 따라서, 식각 과정은 실질적으로 제1커팅 마스크(800)의 제1오프닝부(801)에 의해 노출된 제2파티션(350)의 제2노출 부분(319)들에 대해 선택적으로 수행될 수 있다.
제1커팅 마스크(800)의 제1오프닝부(801)에 의해 노출된 제2파티션(350)의 제2노출 부분(319)이 선택적으로 식각 제거되며, 하나의 제2파티션(350)은 다수의 제2파티션 패턴(351)들로 분리될 수 있다. 제1방향(P)를 따라 제2파티션 패턴(351)의 장축 방향이 설정되도록 제2파티션 패턴(351)은 길게 연장된 패턴 형상을 가질 수 있다. 장축 방향으로 끝단 단부들이 상호 마주보도록 배치된 두 개의 제2파티션 패턴(351)들은 상호 간에 이격 간격 부분(353)에 의해서 상호 분리된 상태로 패터닝될 수 있다. 제2파티션 패턴(351)들을 분리하는 이격 간격 부분(353)은 제1커팅 마스크(800)의 제1오프닝부(801)에 의해 노출된 제2파티션(350)의 제2노출 부분(319)들이 제거되며 형성되는 공간에 위치할 수 있다.
제2파티션 패턴(351)들을 분리하는 이격 간격 부분(353)들은 제1커팅 마스크(800)의 제1오프닝부(801)가 연장되는 방향, 예컨대, 제1방향(C)을 따르는 직선 선상에 위치할 수 있다. 제1커팅 마스크(800)가 라인 및 스페이스(line & space)의 형태로 포토리소그래피에 의해 형성되거나 패터닝되므로, 제1오프닝부(801)와 이웃하는 다른 제1오프닝부(801) 사이의 피치 간격(S4)를 보다 정밀하게 제어할 수 있다.
이격 간격 부분(353)들의 위치를 노출하는 홀들의 배열을 가지도록 커팅 마스크를 도입할 경우, 오버레이(overlay) 에러(error)에 의해서 홀과 홀 사이의 간격을 정밀하게 제어하기 어려울 수 있으며, 홀들의 크기가 달라질 가능성이 높아 패터닝되는 파티션 패턴들의 장축 길이가 변동될 가능성이 높을 수 있다. 이에 비해, 제1커팅 마스크(800)가 라인 및 스페이스의 형태로 포토리소그래피에 의해 형성되거나 패터닝되므로 제1오프닝부(801)와 이웃하는 다른 제1오프닝부(801) 사이의 피치 간격(S4)은 홀들이 배치되는 경우에 비해 더 정밀하게 제어될 수 있다. 이에 따라, 패터닝된 제2파티션 패턴(351)들의 장축 길이는 보다 균일한 분포(uniformity)를 가지고 형성될 수 있다.
제2파티션 패턴(351)들을 선택적으로 패터닝하는 과정을 수행한 후, 제1커팅 마스크(800), 제1희생층(810) 및 제2반사방지층(830)의 잔류 부분들을 선택적으로 제거하는 과정을 더 수행할 수 있다.
도 15 및 도 16은 제2커팅 마스크(900)를 형성하는 단계를 보여주고, 도 16은 도 15의 평면도의 C-C' 절단선을 따르는 단면 형상을 보여준다.
도 15 및 도 16을 참조하면, 제1파티션(310) 및 제2파티션 패턴(351)들이 반복된 배열에서, 제1파티션(310) 및 제2파티션 패턴(351)의 일 부분들을 제2노출 부분들(317, 357)로 노출시키는 제2오프닝부(901)들을 가지는 제2커팅 마스크(900)을 형성한다. 제2커팅 마스크(900)는 제2오프닝부(901)들이 상호 간에 일정 간격으로 이격되도록 배치되도록 형성될 수 있다. 제2오프닝부(901)는 제1파티션(310)들이 연장되는 방향이고 제2파티션 패턴(351)들의 장착 방향인 제1방향(P)에 대해 일정 각도(D)를 가지며 교차되는 제2방향(C)으로 연장되는 라인 형상 또는 밴드 형상을 가지도록 설정될 수 있다. 제1방향(P)에 대해 제2방향(C)은 90ㅀ나 180ㅀ 또는 이에 대등한 각도가 아닌 각도를 가지는 방향일 수 있다. 예컨대 제1방향(P)에 대해 제2방향(C)은 0ㅀ 보다 크고 90ㅀ 보다 작은 각도로 교차되거나 또는 90ㅀ 보다 크고 180ㅀ 보다 작은 각도로 교차될 수 있다. 제2커팅 마스크(900)의 제2오프닝부(901)들이 각각 제1커팅 마스크(도 11의 800)의 제1오프닝부(801)들 사이에 위치하도록, 제2커팅 마스크(900)가 설정될 수 있다. 제2커팅 마스크(900)의 제2오프닝부(901)들은 각각 제1커팅 마스크(800)의 제1오프닝부(801)들과 나란하도록 배치될 수 있다.
제2오프닝부(901)와 이에 이웃하는 다른 제2오프닝부(901) 사이의 피치 간격(S5) 및 선폭(W6)은, 제1파티션(310)이 보다 짧은 장축 길이를 가지도록 다수의 파티션 패턴들로 분리되어 나뉘어질 때 개개의 파티션 패턴의 장축 길이에 의존하는 크기로 설정될 수 있다. 제2오프닝부(901)와 이에 이웃하는 다른 제2오프닝부(901) 사이의 피치 간격(S5) 및 선폭(W6)에 의해서 파티션 패턴의 장축 길이가 설정될 수 있다. 제2오프닝부(901)와 이에 이웃하는 다른 제2오프닝부(901) 사이의 피치 간격(S5) 및 선폭(W6)은 제1오프닝부(도 11의 801)와 이에 이웃하는 다른 제1오프닝부(801) 사이의 피치 간격(S4) 및 선폭(W5)와 각각 실질적으로 동일하도록 제2커팅 마스크(900)가 형성될 수 있다.
제2오프닝부(901)는 길게 연장되는 라인 형상 또는 밴드 형상의 영역으로 설정될 수 있으며, 이러한 제2오프닝부(901) 하나는 다수의 제1파티션(310) 및 제2파티션 패턴(351)들을 교차하여 연장되는 형상으로 설정될 수 있다. 이에 따라, 하나의 제2오프닝부(901)에 이웃하여 반복 배치된 다수의 제1파티션(310) 및 제2파티션 패턴 (351)들의 제2노출 부분들(317, 357)이 함께 노출될 수 있다. 제2오프닝부(901)에 노출된 제1파티션(310)의 제2노출 부분(317)에 이웃하여 제2파티션 패턴(351)의 제2노출 부분(357)이 배치되도록 제2오프닝부(901)가 위치할 수 있다.
제2커팅 마스크(900)는 제1파티션(310) 및 제2파티션 패턴(351)들 상에 형성될 수 있다. 제2커팅 마스크(900)는 포토리소그래피 과정을 이용하여 포토레지스트 패턴으로 형성될 수 있다. 포토리소그래피 과정에서 노광 광에 대한 난반사 등을 억제하여 보다 작은 크기의 패턴을 보다 정교하게 포토레지스트 패턴에 패턴 전사하기 위해서 제3반사방지층(930)을 더 형성할 수 있다. 제3반사방지층(930)은 실리콘산질화물(SiON)과 같은 실리콘을 함유하는 층으로 형성될 수 있다.
제2커팅 마스크(900)를 형성하기 이전에 제2커팅 마스크(900)를 사용하는 선택적 식각 과정이 이후에 수행될 때, 제1파티션(310)들 및 제2파티션 패턴(351)들 사이에 노출되는 하부의 제1하드 마스크층(200) 등을 보호하는 제2희생층(910)을 더 형성할 수 있다. 제2희생층(910)은 제1파티션(310)들 및 제2파티션 패턴(351)들을 덮고 제1파티션(310)들 및 제2파티션 패턴(351)들 사이의 갭(gap) 부분을 채우도록 형성될 수 있다.
제2희생층(910)은 제1파티션(310)들 및 제2파티션 패턴(351)들 및 하부의 제1하드 마스크층(200)과 식각 선택비를 가지는 물질의 층으로 형성될 수 있다. 제2희생층(910)은 제1파티션(310)들 및 제2파티션 패턴(351)들 및 하부의 제1하드 마스크층(200)과 다른 물질의 층을 포함할 수 있다. 제2희생층(910)은 실리콘 산화물이나 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4)과 같은 실리콘 원소를 포함하는 유전 물질의 층으로 형성될 수 있다. 또는 제2희생층(910)은 비정질 카본을 포함하는 층으로 형성될 수 있다. 또는 폴리실리콘과 같은 실리콘을 포함하는 층으로 형성될 수도 있다. 제1파티션(310)이 실리콘질화물을 포함하고 제2파티션 패턴(351)이 폴리실리콘을 포함하고 제1하드 마스크층(200)이 실리콘 산화물을 포함하여 서로 다른 물질의 층을 포함하고 있을 경우, 제2희생층(910)은 이들과 식각 선택비를 가질 수 있는 비정질 카본층을 포함하여 형성될 수 있다. 제3반사방지층(930)의 실리콘산질화물층은 비정질카본층의 표면을 덮는 캐핑층으로 도입될 수도 있다.
도 17 및 도 18은 제1파티션 패턴(311)들로 분리하는 단계를 보여주고, 도 18는 도 17의 평면도의 C-C' 절단선을 따르는 단면 형상을 보여준다.
도 17 및 도 18을 참조하면, 제2커팅 마스크(900)의 제2오프닝부(901)에 의해 노출된 제3반사방지층(930) 부분을 선택적으로 식각하여 제거한다. 제3반사방지층(930)의 제거에 의해 노출되는 제2희생층(910) 부분을 선택적으로 식각하여 제거한다. 제2희생층(910)의 노출된 부분이 선택적으로 제거되며 노출되는 제1파티션(310)들 및 제2파티션 패턴(351)들의 제2노출 부분들(317, 357)에 대해서 선택적 식각 과정을 수행한다. 제1파티션(310)들 및 제2파티션 패턴(351)들의 제2노출 부분들(317, 357)은 실질적으로 제2커팅 마스크(900)의 제2오프닝부(901)에 의해 노출될 수 있다. 따라서, 제1파티션(310)들 및 제2파티션 패턴(351)들의 제2노출 부분들(317, 357)에 대해서, 제2커팅 마스크(900)를 식각 마스크로 사용하는 선택적 식각 과정이 수행될 수 있다.
제2파티션 패턴(351)은 제1파티션(310)에 대해서 식각 선택비를 가지는 다른 물질로 형성되어 있으므로, 식각 과정에서 식각 배리어로 작용하여 제2파티션 패턴(351)의 제2노출 부분(357)들은 제2오프닝부(901)에 노출됨에도 불구하고 실질적으로 식각되지 않거나 제거되지 않을 수 있다. 따라서, 식각 과정은 실질적으로 제2커팅 마스크(900)의 제2오프닝부(901)에 의해 노출된 제1파티션(310)의 제2노출 부분(317)들에 대해 선택적으로 수행될 수 있다.
제2커팅 마스크(900)의 제2오프닝부(901)에 의해 노출된 제1파티션(310)의 제2노출 부분(317)이 선택적으로 식각 제거되며, 하나의 제1파티션(310)은 다수의 제1파티션 패턴(311)들로 분리될 수 있다. 제1방향(P)를 따라 제1파티션 패턴(311)의 장축 방향이 설정되도록 제1파티션 패턴(311)은 길게 연장된 패턴 형상을 가질 수 있다. 장축 방향으로 끝단 단부들이 상호 마주보도록 배치된 두 개의 제1파티션 패턴(311)들은 상호 간에 이격 간격 부분(313)에 의해서 상호 분리된 상태로 패터닝될 수 있다. 제1파티션 패턴(311)들을 분리하는 이격 간격 부분(313)은 제2커팅 마스크(900)의 제2오프닝부(901)에 의해 노출된 제1파티션(310)의 제2노출 부분(317)들이 제거되며 형성되는 공간에 위치할 수 있다.
제1파티션 패턴(311)들을 분리하는 이격 간격 부분(313)들은 제2커팅 마스크(900)의 제2오프닝부(901)가 연장되는 방향, 예컨대, 제1방향(C)을 따르는 직선 선상에 위치할 수 있다. 제2커팅 마스크(900)가 라인 및 스페이스의 형태로 포토리소그래피에 의해 형성되거나 패터닝되므로, 제2오프닝부(901)와 이웃하는 다른 제2오프닝부(901) 사이의 피치 간격(S5)를 보다 정밀하게 제어할 수 있다.
이격 간격 부분(313)들의 위치를 노출하는 홀들의 배열을 가지도록 커팅 마스크를 도입할 경우, 오버레이(overlay) 에러(error)에 의해서 홀과 홀 사이의 간격을 정밀하게 제어하기 어려울 수 있으며, 홀들의 크기가 달라질 가능성이 높아 패터닝되는 파티션 패턴들의 장축 길이가 변동될 가능성이 높을 수 있다. 이에 비해, 제2커팅 마스크(900)가 라인 및 스페이스의 형태로 포토리소그래피에 의해 형성되거나 패터닝되므로 제2오프닝부(901)와 이웃하는 다른 제2오프닝부(901) 사이의 피치 간격(S5)은 홀들이 배치되는 경우에 비해 더 정밀하게 제어될 수 있다. 이에 따라, 패터닝된 제1파티션 패턴(311)들의 장축 길이는 보다 균일한 분포(uniformity)를 가지고 형성될 수 있다.
제1파티션 패턴(311)들을 선택적으로 패터닝하는 과정을 수행한 후, 제2커팅 마스크(900), 제2희생층(910) 및 제3반사방지층(930)의 잔류 부분들을 선택적으로 제거하는 과정을 더 수행할 수 있다. 이에 따라, 제1하드 마스크층(200) 상에 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들이 제1방향(P)을 장축 방향으로 하여 이를 따라 상대적으로 길게 연장된 형상으로 배열될 수 있다.
도 19 및 도 20은 제1하드 마스크 패턴(201)들을 패터닝하는 단계를 보여주고, 도 20은 도 19의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 19 및 도 20을 참조하면, 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들을 식각 마스크로 이용하여, 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들에 노출된 제1하드 마스크층(200) 부분들을 선택적으로 식각 제거하여 제1하드 마스크 패턴(201)들을 형성한다. 제1하드 마스크 패턴(201)들은 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들의 형상을 따르는 패턴들로 패터닝될 수 있다.
도 21 및 도 22는 액티브 패턴(active pattern: 110)들을 패터닝하는 단계를 보여주고, 도 22는 도 21의 평면도의 A-A' 절단선을 따르는 단면 형상을 보여준다.
도 21 및 도 22를 참조하면, 제1하드 마스크 패턴(201)들을 식각 마스크로 이용하여, 제1하드 마스크 패턴(201)들에 노출된 반도체 기판(100) 부분들을 선택적으로 식각 제거하여, 액티브 패턴(110)들을 설정하는 소자분리 트렌치(isolation trench: 130)들을 형성한다. 액티브 패턴(110)들은 디램 소자의 셀(cell) 영역에 적용될 수 있는 4F2 액티브 배열을 따르는 배열 형태로 배치될 수 있다. 소자분리 트렌치(130)들에 유전 물질 또는 절연 물질이 채워져 소자분리 구조(isolation structure)가 이루어질 수 있다.
도 23은 일 예에 따른 미세 패턴을 형성하는 방법에 사용되는 커팅 마스크(cutting mask)들을 보여주는 평면도이다.
도 23을 참조하면, 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들은 제1오프닝부(801)를 가지는 제1커팅 마스크(800) 및 제2오프닝부(901)를 가지는 제2커팅 마스크(900)를 사용하는 선택적 식각 과정에 의해서, 제1파티션(310) 및 제2파티션(350)들로부터 분리될 수 있다. 제1커팅 마스크(800)의 제1오프닝부(801)는 제2커팅 마스크(900)의 제2오프닝부(901)들 사이에 해당되는 영역에 배치될 수 있다. 제2커팅 마스크(900)는 제1커팅 마스크(800)가 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들의 장축 방향으로 이동(shift) 이동한 형태로 도입될 수 있다. 제1커팅 마스크(800)의 제1오프닝부(801)와 제2커팅 마스크(900)의 제2오프닝부(901)는 라인 형상을 가지며, 제1커팅 마스크(800) 및 제2커팅 마스크(900)는 실질적으로 라인 및 스페이스 패턴 형상으로 형성될 수 있다. 이에 따라, 제1커팅 마스크(800) 및 제2커팅 마스크(900)의 오버레이 마진(overlay margin)을 개선할 수 있어, 제1커팅 마스크(800) 및 제2커팅 마스크(900)를 적용하는 공정 간에 오버레이 에러가 유발되는 것을 유효하게 억제시킬 수 있다. 따라서, 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들의 장축 길이가 실질적으로 동일하게 유도할 수 있어, 제1파티션 패턴(311)들 및 제2파티션 패턴(351)들의 균일도를 개선할 수 있다.
상술한 본 출원에 따른 방법 및 구조체들은 집적 회로 칩(integrated circuit chip) 제조에 사용될 수 있다. 결과의 집적 회로 칩은 웨이퍼 형태(raw wafer form)나 베어 다이(bare die) 또는 패키지 형태(package form)으로 제조자에 의해 배포될 수 있다. 칩은 단일 칩 패키지(single chip package)나 멀티칩 패키지 chip package) 형태로 제공될 수 있다. 또한, 하나의 칩은 다른 집적 회로 칩에 집적되거나 별도의 회로 요소(discrete circuit element)에 집적될 수 있다. 하나의 칩은 마더보드(mother board)와 같은 중간 제품(intermediate product)이나 최종 제제품(end product) 형태의 한 부품으로 다른 신호 프로세싱 소자(signal processing device)를 이루도록 집적될 수 있다. 최종 제품은 집적 회로 칩을 포함하는 어떠한 제품일 수 있으며, 장난감이나 저성능 적용 제품(application)으로부터 고성능 컴퓨터 제품일 수 있으며, 표시장치(display)나 키보드(keyboard) 또는 다른 입력 수단(input device) 및 중앙연산장치(central processor)를 포함하는 제품일 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
310, 350: 파티션,
311, 351: 파티션 패턴,
800, 900: 커팅 마스크.

Claims (20)

  1. 하지막 상에 제1파티션(partition)들을 형성하는 단계;
    상기 제1파티션들 각각의 측면들에 부착되고 상호 간에 이격되어 마주보는 스페이서(spacer)들을 형성하는 단계;
    상기 스페이서들 사이의 이격 부분을 채우는 제2파티션들을 형성하는 단계;
    상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계;
    상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계;
    상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계; 및
    상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계;를 포함하는 미세 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제1파티션과 상기 제2파티션은
    서로 다른 물질들을 각각 포함하여 형성되는 미세 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 제1파티션은
    실리콘질화물(silicon nitride)을 포함하여 형성되고
    상기 제2파티션은
    폴리실리콘(polysilicon)을 포함하여 형성되는 미세 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 제1파티션들 중 어느 하나의 상기 제1파티선은
    이웃하는 다른 하나의 상기 제1파티션과 상기 제1파티션의 선폭에 비해 실질적으로 3배 크기의 이격 간격을 가지며 이격되어 배치되는 미세 패턴 형성 방법.
  5. 제4항에 있어서,
    상기 스페이서들은
    상기 제1파티션의 선폭과 실질적으로 동일한 선폭을 가지며 형성되는 미세 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 제1파티션들은
    동일한 방향으로 나란히 연장되는 라인 형상들을 각각 가지며 상호 이격되도록 배치되는 미세 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 제1커트 마스크를 형성하기 이전에
    상기 스페이서들을 선택적으로 제거하는 단계; 및
    상기 제1 및 제2파티션들을 덮는 제1희생층을 형성하는 단계를 더 포함하는 미세 패턴 형성 방법.
  8. 제1항에 있어서,
    상기 제2커트 마스크를 형성하기 이전에
    상기 제1파티션들 및 상기 제2파티션 패턴들을 덮는 제2희생층을 형성하는 단계를 더 포함하는 미세 패턴 형성 방법.
  9. 제1항에 있어서,
    상기 제1커트 마스크는
    상기 제1오프닝부가 상호 간에 나란히 배치된 상기 제1 및 제2파티션들의 일부 부분들을 직선 선상에 노출하도록 길게 연장되는 라인(line)형상을 가지도록 형성되는 미세 패턴 형성 방법.
  10. 제1항에 있어서,
    상기 제1커트 마스크는
    상기 제1파티션들이 연장되는 방향과 0ㅀ 보다 크고 90ㅀ 보다 작은 각도로 교차되거나 또는 90ㅀ 보다 크고 180ㅀ 보다 작은 각도 교차되는 상기 제1오프닝부를 가지도록 형성되는 미세 패턴 형성 방법.
  11. 제1항에 있어서,
    상기 제2커트 마스크는
    상기 제1커트 마스크의 상기 제1오프닝부와 나란히 연장되는 상기 제2오프닝부를 가지도록 형성되는 미세 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 제2커트 마스크는
    상기 제1커트 마스크의 상기 제1오프닝부들 사이 부분에 해당되는 영역 상에 상기 제2오프닝부가 위치하도록 형성되는 미세 패턴 형성 방법.
  13. 제1항에 있어서,
    상기 제1커트 마스크는
    상기 제1오프닝부들을 스페이스(space) 영역으로 제공하는 라인 및 스페이스(line & space) 형상의 패턴으로 형성되는 미세 패턴 형성 방법.
  14. 제1파티션(partition)들 및 상기 제1파티션들 사이에 위치하는 제2파티션들의 배열을 형성하는 단계;
    상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계;
    상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계;
    상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계; 및
    상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계;를 포함하는 미세 패턴 형성 방법.
  15. 제14항에 있어서,
    상기 제1파티션과 상기 제2파티션은
    서로 다른 물질들을 각각 포함하여 형성되는 미세 패턴 형성 방법.
  16. 반도체 기판 상에 제1파티션(partition)들을 형성하는 단계;
    상기 제1파티션들 각각의 측면들에 부착되고 상호 간에 이격되어 마주보는 스페이서(spacer)들을 형성하는 단계;
    상기 스페이서들 사이의 이격 부분을 채우는 제2파티션들을 형성하는 단계;
    상기 제1 및 제2파티션들에 교차되도록 연장되는 형상의 제1오프닝부(opening)를 가지는 제1커트 마스크(cut mask)를 형성하는 단계;
    상기 제1커트 마스크의 상기 제1오프닝부에 중첩되는 상기 제2파티션 부분을 선택적으로 제거하여 상기 제2파티션으로부터 제2파티션 패턴들을 분리시키는 단계;
    상기 제1파티션들 및 제2파티션 패턴들에 교차되도록 연장되는 형상의 제2오프닝부(opening)를 가지는 제2커트 마스크(cut mask)를 형성하는 단계;
    상기 제2커트 마스크의 상기 제2오프닝부에 중첩되는 상기 제1파티션 부분을 선택적으로 제거하여 상기 제1파티션으로부터 제1파티션 패턴들을 분리시키는 단계; 및
    상기 제1 및 제2파티션 패턴들에 노출되는 상기 반도체 기판 부분을 선택적으로 식각하여 소자분리 트렌치(isolation trench)를 형성하는 단계를 포함하는 미세 패턴 형성 방법.
  17. 제16항에 있어서,
    상기 제1파티션과 상기 제2파티션은
    서로 다른 물질들을 각각 포함하여 형성되는 미세 패턴 형성 방법.
  18. 제16항에 있어서,
    상기 제2커트 마스크는
    상기 제1커트 마스크의 상기 제1오프닝부들 사이 부분에 해당되는 영역 상에 상기 제2오프닝부가 위치하도록 형성되는 미세 패턴 형성 방법.
  19. 제16항에 있어서,
    상기 제1커트 마스크는
    상기 제1오프닝부들을 스페이스(space) 영역으로 제공하는 라인 및 스페이스(line & space) 형상의 패턴으로 형성되는 미세 패턴 형성 방법.
  20. 제16항에 있어서,
    상기 소자분리 트렌치는
    상기 제1 및 제2파티션 패턴들에 중첩되는 상기 반도체 기판 부분들을 액티브(active pattern)들로 분리시키도록 형성되는 미세 패턴 형성 방법.
KR1020150127677A 2015-09-09 2015-09-09 미세 패턴 형성 방법 KR20170030293A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150127677A KR20170030293A (ko) 2015-09-09 2015-09-09 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127677A KR20170030293A (ko) 2015-09-09 2015-09-09 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20170030293A true KR20170030293A (ko) 2017-03-17

Family

ID=58502037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127677A KR20170030293A (ko) 2015-09-09 2015-09-09 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20170030293A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628957A (zh) * 2021-08-05 2021-11-09 长鑫存储技术有限公司 图案化方法及半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628957A (zh) * 2021-08-05 2021-11-09 长鑫存储技术有限公司 图案化方法及半导体结构
CN113628957B (zh) * 2021-08-05 2023-10-10 长鑫存储技术有限公司 图案化方法及半导体结构

Similar Documents

Publication Publication Date Title
KR102628726B1 (ko) 반도체 디바이스의 패터닝 방법 및 그 결과의 구조물
KR100790998B1 (ko) 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
KR20150137025A (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
KR102377568B1 (ko) 패드부 및 라인부를 가진 미세 패턴을 형성하는 방법
KR20120000804A (ko) 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR102166353B1 (ko) 전도성 라인들을 포함하는 반도체 디바이스들 및 반도체 디바이스들을 형성하는 방법
US10366917B2 (en) Methods of patterning variable width metallization lines
CN108447777B (zh) 自对准双重图型化用的可变空间心轴切割
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
CN109148269B (zh) 半导体装置的形成方法
KR20160026456A (ko) 연결 배선 구조체 형성 방법
US7666800B2 (en) Feature patterning methods
KR102370284B1 (ko) 반도체장치의 패턴 형성 방법
CN109755107B (zh) 自对准双重图案方法
KR20170030293A (ko) 미세 패턴 형성 방법
US8420453B2 (en) Method of forming active region structure
KR102410139B1 (ko) 반도체 장치 제조 방법
KR20080081653A (ko) 반도체 소자의 미세 패턴 형성 방법
US10586762B2 (en) Interrupted small block shape
KR20210041683A (ko) 이중 스페이서를 이용한 패턴 형성 방법
KR102140952B1 (ko) 반도체 소자의 패턴 형성 방법
CN110875313B (zh) 有源区阵列及其形成方法、半导体器件及其形成方法
KR20170049707A (ko) 미세 패턴들의 배열을 형성하는 방법