CN106159081A - 形成图案的方法、磁性存储器装置及其制造方法 - Google Patents

形成图案的方法、磁性存储器装置及其制造方法 Download PDF

Info

Publication number
CN106159081A
CN106159081A CN201610318799.8A CN201610318799A CN106159081A CN 106159081 A CN106159081 A CN 106159081A CN 201610318799 A CN201610318799 A CN 201610318799A CN 106159081 A CN106159081 A CN 106159081A
Authority
CN
China
Prior art keywords
insulating barrier
pattern
source
ion beam
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610318799.8A
Other languages
English (en)
Inventor
郑大恩
宋胤宗
申贤哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106159081A publication Critical patent/CN106159081A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种形成图案的方法、磁性存储器装置及其制造方法。所述形成图案的方法包括步骤：在衬底上形成蚀刻目标层；将蚀刻目标层图案化以形成图案；利用从第一离子源产生的第一离子束在图案的侧壁上形成绝缘层；以及利用从第二离子源产生的第二离子束去除绝缘层，其中第一离子源和第二离子源中的每一个包括绝缘源，并且其中绝缘源包括氧或氮中的至少一个。

Description

形成图案的方法、磁性存储器装置及其制造方法
相关申请的交叉引用
于2015年5月15日在韩国知识产权局提交的标题为“形成图案的方法、利用形成图案的方法制造磁性存储器装置的方法和利用所述方法制造的磁性存储器装置”的韩国专利申请No.10-2015-0067948以引用方式全文并入本文中。
技术领域
实施例涉及利用离子束形成图案的方法。实施例还涉及利用形成图案的方法来制造磁性存储器装置的方法以及利用所述方法制造的磁性存储器装置。
背景技术
随着在电子工业中需要高速和/或低功耗电子装置，越来越需要包括在电子装置中的高速和/或低电压半导体存储器装置。为了满足这些需要，已开发磁性存储器装置作为半导体存储器装置。磁性存储器装置由于其高速性能和非易失性特性而作为下一代半导体存储器装置受到关注。
通常，磁性存储器装置可包括磁性隧道结(MTJ)图案。MTJ图案可包括两个磁性体和布置在这两个磁性体之间的绝缘层。MTJ图案的电阻值可根据所述两个磁性体的磁化方向而改变。例如，如果所述两个磁性体的磁化方向彼此平行反向，则MTJ图案可具有高电阻值。如果所述两个磁性体的磁化方向彼此平行，则MTJ图案可具有低电阻值。可通过电阻值之间的差异在MTJ图案中表示数据。
电子工业越来越需要更加高度集成和更低功耗的磁性存储器装置。因此，在各种途径上执行研究以满足这些需求。
发明内容
实施例可提供容易地去除残留物的形成图案的方法。
实施例还可提供能够提高可靠性的磁性存储器装置及其制造方法。
在一个方面，一种形成图案的方法可包括步骤：在衬底上形成蚀刻目标层；将蚀刻目标层图案化以形成图案；利用从第一离子源产生的第一离子束在各图案的侧壁上形成绝缘层；以及利用从第二离子源产生的第二离子束去除绝缘层。第一离子源和第二离子源中的每一个可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。
在一个实施例中，第一离子源中的绝缘源的浓度可与第二离子源中的绝缘源的浓度不同。
在一个实施例中，第一离子源中的绝缘源的浓度可高于第二离子源中的绝缘源的浓度。
在一个实施例中，第一离子源中的绝缘源的浓度的范围可为从约30at％至约50at％。
在一个实施例中，第二离子源中的绝缘源的浓度的范围可为从约0at％至约10at％。
在一个实施例中，第一离子源和第二离子源还中的每一个可包括非挥发性元素。
在一个实施例中，形成绝缘层的步骤可包括将第一离子束相对于衬底的顶表面以第一角辐射。去除绝缘层的步骤可包括将第二离子束相对于衬底的顶表面以第二角辐射。第一角可与第二角不同。
在一个实施例中，第一角可大于第二角。
在一个实施例中，第一角的范围可为从约80度至约90度。
在一个实施例中，第二角的范围可为从约0度至约45度。
在一个实施例中，形成绝缘层的步骤可包括：形成按次序堆叠在各图案的侧壁上的第一绝缘层和第二绝缘层。第一绝缘层可布置在第二绝缘层与各图案的侧壁之间。当形成第一绝缘层时，第一离子源的绝缘源可为氧，并且当形成第二绝缘层时，第一离子源的绝缘源可包括氧和氮。
在一个实施例中，第二绝缘层的氮浓度可高于第一绝缘层的氮浓度。
在一个实施例中，形成绝缘层的步骤可包括：相对于衬底的顶表面以第一角辐射第一离子束，以形成第一绝缘层；相对于衬底的顶表面以第二角辐射第一离子束，以形成第二绝缘层；以及相对于衬底的顶表面以第三角辐射第一离子束，以形成第三绝缘层。第二角可小于第一角和第三角。
在一个实施例中，第一离子源中的绝缘源的浓度可高于第二离子源中的绝缘源的浓度。
在一个实施例中，当形成第一绝缘层时，第一离子束可具有第一入射能量，并且当形成第三绝缘层时，第一离子束可具有大于第一入射能量的第二入射能量。
在一个实施例中，去除绝缘层的步骤可包括：相对于衬底的顶表面以第四角辐射第二离子束。第四角可小于第一角和第三角。
在一个实施例中，第一角和第三角中的每一个的范围可为从约80度至约90度，并且第二角和第四角中的每一个的范围可为从约0度至约45度。
在一个实施例中，形成绝缘层的步骤可包括：形成按次序堆叠在各图案的侧壁上的第一绝缘层和第二绝缘层。第一绝缘层可布置在第二绝缘层与各图案的侧壁之间。当形成第一绝缘层时，第一离子束可具有第一入射能量，并且当形成第二绝缘层时，第一离子束可具有大于第一入射能量的第二入射能量。
在一个实施例中，第一离子源中的绝缘源的浓度可高于第二离子源中的绝缘源的浓度。
在一个实施例中，当形成第一绝缘层时，可相对于衬底的顶表面以第一角辐射第一离子束，并且当形成第二绝缘层时，可相对于衬底的顶表面以第二角辐射第一离子束。去除绝缘层的步骤可包括：相对于衬底的顶表面以第三角辐射第二离子束，并且第三角可小于第一角和第二角。
在一个实施例中，蚀刻目标层可包括导电材料。
在另一方面，一种制造磁性存储器装置的方法可包括步骤：在衬底上形成磁性隧道结层；将磁性隧道结层图案化，以形成磁性隧道结图案；利用从第一离子源产生的第一离子束在磁性隧道结图案的侧壁上形成绝缘层；以及利用从第二离子源产生的第二离子束去除绝缘层。第一离子源和第二离子源中的每一个可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。
在一个实施例中，第一离子源中的绝缘源的浓度可高于第二离子源中的绝缘源的浓度。
在一个实施例中，第一离子源和第二离子源中的每一个还可包括非挥发性元素。
在一个实施例中，形成绝缘层的步骤可包括：相对于衬底的顶表面以第一角辐射第一离子束。去除绝缘层的步骤可包括：相对于衬底的顶表面以第二角辐射第二离子束。第一角可大于第二角。
在一个实施例中，所述方法还可包括：在形成绝缘层之前在磁性隧道结图案上形成顶部电极。顶部电极中的每一个可与衬底间隔开，磁性隧道结图案中的每一个介于它们之间，并且在形成绝缘层的过程中，每个顶部电极的至少一部分可被氧化或硝化。
在一个实施例中，磁性隧道结图案中的每一个可包括自由层、参考层和布置在自由层与参考层之间的隧道势垒，并且自由层与参考层中的每一个的磁化方向可基本垂直于衬底的顶表面。
在一个实施例中，磁性隧道结图案中的每一个可包括自由层、参考层和布置在自由层与参考层之间的隧道势垒，并且自由层和参考层中的每一个的磁化方向可基本平行于衬底的顶表面。
在又一方面，一种形成图案的方法可包括步骤：在衬底上形成蚀刻目标层；将蚀刻目标层图案化以形成图案；从第一离子源将第一离子束朝着所述图案辐射，以使得第一离子源中的第一绝缘源与图案上的残留物相互作用，从而在图案的侧壁上形成绝缘层；以及从图案的侧壁去除绝缘层，其中，第一绝缘源包括氧或氮中的至少一个。
在一个实施例中，可利用从第二离子源产生的第二离子束执行从图案的侧壁去除绝缘层的步骤，第二离子源包括第二绝缘源，并且第二绝缘源包括氧或氮中的至少一个。
在一个实施例中，第一离子源中的第一绝缘源的浓度可高于第二离子源中的第二绝缘源的浓度。
在一个实施例中，从第一离子源辐射第一离子束的步骤可包括：使第一离子束中的第一绝缘源与图案的侧壁上的残留物中的金属元素相互作用以形成绝缘层，在将蚀刻目标层图案化之后，包括蚀刻目标层的金属元素的残留物再沉积在图案的侧壁上。
在一个实施例中，从图案的侧壁去除绝缘层的步骤可包括从图案的侧壁去除残留物。
在另一方面，一种磁性存储器装置可包括：衬底上的顶部电极；衬底与顶部电极之间的磁性隧道结图案；以及顶部电极的侧壁上的绝缘层。绝缘层可包括氧或氮中的至少一个。
在一个实施例中，绝缘层还可与顶部电极包括相同的金属元素。
附图说明
通过参照附图详细描述示例性实施例，特征将对于本领域普通技术人员变得清楚，其中：
图1示出了根据实施例的形成图案的方法的流程图；
图2至图5示出了图1的方法中的各阶段的剖视图；
图6示出了图4的部分‘A’的放大图，以说明绝缘源根据第一离子束的辐射角在图案的表面部分的穿入深度；
图7示出了蚀刻目标材料根据第二离子束的辐射角和第二离子束的离子源的蚀刻速率的曲线图；
图8示出了图1的操作S300的详细流程图；
图9和图10示出了图1的操作S300的各阶段的剖视图；
图11示出了图1的操作S300的详细流程图；
图12至图14示出了图1的操作S300的各阶段的剖视图；
图15示出了图1的操作S300的详细流程图；
图16和图17示出了图1的操作S300中的各阶段的剖视图；
图18示出了图1的操作S300的详细流程图；
图19至图21示出了图1的操作S300中的各阶段的剖视图；
图22示出了根据实施例的制造磁性存储器装置的方法的流程图；
图23至图27示出了根据实施例的制造磁性存储器装置的方法中的各阶段的剖视图；
图28A示出了根据实施例的磁性隧道结(MTJ)图案的剖视图；
图28B示出了根据实施例的MTJ图案的剖视图；
图29示出了包括根据实施例的半导体装置的电子系统的示意性框图；以及
图30示出了包括根据实施例的半导体装置的存储卡的示意性框图。
具体实施方式
现在，将在下文中参照附图更加完全地描述示例实施例；然而，它们可按照不同形式实现，并且不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把示例性实施方式完全传递给本领域技术人员。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。
在附图中，为了清楚地示出，可夸大层和区的尺寸。还应该理解，当层或元件被称作“位于”另一层或衬底“上”时，其可直接位于该另一层或衬底上，或者也可存在中间层。另外，还应该理解，当一层被称作“在”两层“之间”时，其可为所述两层之间的唯一层，或者也可存在一个或多个中间。相同的附图标记始终指代相同的元件。
将参照作为理想示例性示图的剖视图、透视图和平面图来描述具体实施方式中的实施例。因此，根据制造技术和/或可允许的误差，可修改示例性示图的形状。因此，实施例不限于示例性示图中示出的具体形状，而是可包括根据制造工艺产生的其它形状。附图中例示的区域具有一般特性，并用于示出元件的特定形状。因此，这不应理解为限制。
还应该理解，虽然本文中可使用术语第一、第二、第三等来描述多个元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。本文说明和示出的示例性实施例包括它们的互补对应部分。
本文所用的术语仅是为了描述特定实施例，并且不旨在限制。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“所述”也旨在包括复数形式。还应该理解，术语“包括”、“包括……的”、“包含”和/或“包含……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
下文中，将参照附图完全地描述实施例。
图1是示出根据实施例形成图案的方法的流程图，并且图2至图5是示出图1的形成图案的方法中的各阶段的剖视图。图6是图4的部分‘A’的放大图，以说明绝缘源根据第一离子束的辐射角在图案的表面部分的穿入深度，并且图7是示出蚀刻目标材料根据第二离子束的辐射角和第二离子束的离子源的蚀刻速率的曲线图。
参照图1和图2，蚀刻目标层20可形成在衬底10上(S100)。衬底10可包括例如晶体管或二极管的选择组件。蚀刻目标层20可包括导电材料。在实施例中，蚀刻目标层20可包括金属元素。掩模图案30可形成在蚀刻目标层20上。
参照图1和图3，可利用掩模图案30作为蚀刻掩模对蚀刻目标层20进行蚀刻以在衬底10上形成彼此间隔开的图案24(S200)。可利用溅射法执行目标层20的蚀刻处理。
详细地说，参照图3，可朝着其上具有掩模图案30的衬底10提供离子束IB。例如，离子束IB可包括氩离子(Ar+)。离子束IB可相对于与衬底10的顶表面平行的参考线S以预定角θ辐射至蚀刻目标层20的表面。蚀刻目标层20可通过离子束IB蚀刻，以划分为图案24。在蚀刻处理过程中，衬底10可随着与衬底10的顶表面垂直的旋转轴线旋转，因此，可对称地蚀刻掩模图案30之间的蚀刻目标层20。
在蚀刻处理过程中从掩模图案30和蚀刻目标层20产生的蚀刻残留物28可能再沉积在图案24的侧壁上和衬底10的在图案24之间暴露的部分上。蚀刻残留物28可能包括导电材料。例如，蚀刻残留物28可能包括金属元素。
参照图1、图4和图6，绝缘层40可通过第一离子束IB1形成在图案24的侧壁上(S300)。绝缘层40可例如保形地在掩模图案30的表面、图案24的侧壁表面和衬底10在图案24之间暴露的那些部分上延伸。形成绝缘层40的步骤可包括将蚀刻残留物28氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成绝缘层40。详细地说，可朝着其上具有图案24的衬底10提供(例如，辐射)第一离子束IB1。第一离子束IB1可从第一离子源IS1产生。第一离子源IS1可包括绝缘源，例如，第一离子源IS1可包括绝缘成分的源。绝缘源可包括氧或者氮中的至少一个。蚀刻残留物28可通过包括绝缘源的第一离子束IB1氧化或者硝化，并且每个掩模图案30的一部分也可通过包括绝缘源的第一离子束IB1氧化或者硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从30at％至约50at％，例如，第一离子源IS1可包括约30at％至约50at％的氧或氮，并且其余为氩。
第一离子束IB1可相对于参考线S以第一角θ1从第一离子源IS1向衬底10、图案24和掩模图案30的表面辐射。例如，第一离子束IB1可在图案24和掩模图案30中穿入预定深度，以使得第一离子束IB1中的例如氧或氮的绝缘源与图案24的一部分(即，其侧壁上的蚀刻残留物28)和掩模图案30相互作用，以在图案24和掩模图案30上保形地形成绝缘层40。例如，第一离子束IB1中的绝缘源可与图案24上的基本上整个蚀刻残留物28相互作用，从而所得绝缘层40可包括(例如，包围)图案24上的基本上整个蚀刻残留物28。
如图6所示，绝缘源从图案24的表面至图案24内部的穿入深度会随着第一角θ1减小(即，θ1(a)→θ1(b))而增大。换句话说，以作为相对高的角度的第一角θ1(即，θ1＝θ1(a))辐射的第一离子束IB1(a)的绝缘源的穿入深度PD(a)会小于以作为相对低的角度的第一角θ1(即，θ1＝θ1(b))辐射的第一离子束IB1(b)的绝缘源的穿入深度PD(b)。绝缘层40可形成为随着绝缘源的穿入深度减小(即，PD(b)→PD(a))而具有更加均匀的厚度t。因此，可在形成绝缘层40的处理过程中相对于参考线S以相对高的角度(例如，以图6的角θ1＝θ1(a))辐射第一离子束IB1。在实施例中，相对于参考线S，第一角θ1的范围可从约80度至约90度。
参照图1、图5和图7，可利用第二离子束IB2去除绝缘层40(S400)。由于去除了绝缘层40，因此图案24的侧壁和图案24之间的衬底10可暴露出来。根据一个实施例，可不从掩模图案30的表面去除绝缘层40的残留部分40r。
可利用溅射法去除绝缘层40。详细地说，可朝着其上具有绝缘层40的衬底10提供(例如，辐射)第二离子束IB2。可从第二离子源IS2产生第二离子束IB2。第二离子源IS2可包括绝缘源，例如，氧或氮中的至少一个。第二离子源IS2还可包括非挥发性元素(例如，氩)。第二离子源IS2中的绝缘源的浓度可与第一离子源IS1中的绝缘源的浓度不同。在一个实施例中，第二离子源IS2中的绝缘源的浓度可低于第一离子源IS1中的绝缘源的浓度。例如，第二离子源IS2中的绝缘源的浓度范围可为从0at％至约10at％，例如，第二离子源IS2可包括约0at％至约10at％的氧或氮，并且其余为氩。
第二离子束IB2可相对于参考线S以第二角θ2辐射至绝缘层40的表面。第二角θ2可与第一角θ1不同。在一个实施例中，第二角θ2可小于第一角θ1。
根据一个实施例，图案24可包括金属，并且绝缘层40可包括金属氧化物和/或金属氮化物。在这种情况下，如图7所示，如果第二离子束IB2仅包括非挥发性元素(例如，氩离子)，则绝缘层40通过第二离子束IB2的蚀刻速率ER1可与图案24通过第二离子束IB2的蚀刻速率ER2不同。绝缘层40的蚀刻速率ER1与图案24的蚀刻速率ER2之间的差会根据第二角θ2而变化。换句话说，当第二角θ2是相对低的角度时绝缘层40的蚀刻速率ER1与图案24的蚀刻速率ER2之间的差D1可大于当第二角θ2是相对高的角度时绝缘层40的蚀刻速率ER1与图案24的蚀刻速率ER2之间的差D2(即，D1＞D2)。因此，随着绝缘层40的蚀刻速率ER1与图案24的蚀刻速率ER2之间的差增大(即，当差是D1而非D2时)，绝缘层40的选择性去除会更容易。因此，可在去除绝缘层40的处理中相对于参考线S以相对低的角度辐射第二离子束IB2。在实施例中，第二角θ2的范围可为从约0度至约45度，例如，约30度至约40度。
如果第二离子束IB2包括非挥发性元素(例如，氩离子)和绝缘源(例如，氧离子和/或氮离子)，则图案24通过第二离子束IB2的蚀刻速率可通过绝缘源而降低，即，从速率ER2降低至速率ER2'。换句话说，当第二离子束IB2包括非挥发性元素和绝缘源时通过第二离子束IB2的绝缘层40的蚀刻速率ER1'与图案24的蚀刻速率ER2'之间的差可大于当第二离子束IB2仅包括非挥发性元素时通过第二离子束IB2的绝缘层40的蚀刻速率ER1与图案24的蚀刻速率ER2之间的差(即，D1'＞D1，D2'＞D2)。也就是说，由于绝缘源加至第二离子源IS2，因此绝缘层40的选择性去除会变得更容易。
根据实施例，可利用第一离子束IB1将蚀刻图案24的蚀刻残留物28氧化或硝化以在图案24的侧壁上形成绝缘层40，并且随后可利用第二离子束IB2去除绝缘层40。例如，由于绝缘层40可包括图案24上的基本整个蚀刻残留物28，因此绝缘层40的去除可包括从图案24去除基本整个蚀刻残留物28。在这种情况下，可从包括具有相对高浓度的绝缘源的第一离子源IS1中产生第一离子束IB1，并且可从包括具有相对低浓度的绝缘源的第二离子源IS2中产生第二离子束IB2。因此，可容易地形成绝缘层40，并且可容易地执行绝缘层40的选择性去除。另外，可将第一离子束IB1以相对高的角度辐射至衬底10，从而绝缘层40可形成为具有均匀的厚度。此外，可将第二离子束IB2以相对低的角度辐射至衬底，从而可容易地执行绝缘层40的选择性去除。
图8是示出图1的操作S300的实施例的流程图，并且图9和图10是示出图1的操作S300中的各阶段的剖视图。
参照图8和图9，可利用氧作为绝缘源形成第一绝缘层42(S301)。第一绝缘层42可形成在图案24的侧壁上。第一绝缘层42可延伸至掩模图案30的表面上以及图案24之间的衬底10的表面上。根据当前实施例，形成第一绝缘层42的步骤可包括氧化蚀刻残留物28的至少一部分。在蚀刻残留物28的氧化过程中，还可以氧化每个掩模图案30的一部分。
可利用溅射法形成第一绝缘层42。详细地说，可向其上具有图案24的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。根据当前实施例，在形成第一绝缘层42的过程中，第一离子源IS1可包括绝缘源，并且绝缘源可为氧。蚀刻残留物28的至少一部分可通过包括绝缘源的第一离子束IB1氧化，并且每个掩模图案30的一部分也可通过第一离子束IB1氧化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度的范围可为从约30at％至约50at％。
第一离子束IB1可相对于参考线S以第三角θ3辐射至衬底10、图案24和掩模图案30的表面。如参照图6的描述，可相对于参考线S以相对高的角度辐射第一离子束IB1，因此，第一绝缘层42可形成为具有均匀的厚度t1。在一个实施例中，第三角θ3可在约80度至约90度的范围内。
参照图8和图10，可利用氧和氮作为绝缘源形成第二绝缘层44(S303)。第二绝缘层44可形成在第一绝缘层42上。根据当前实施例，形成第二绝缘层44的步骤可包括将蚀刻残留物28的剩余部分氧化或硝化，例如，第二绝缘层44可包括将在操作S301中未氧化的图案24上的蚀刻残留物28氧化或硝化。在操作S303中，在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第二绝缘层44。详细地说，可向其上形成有第一绝缘层42的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。根据当前实施例，在第二绝缘层44的形成过程中，第一离子源IS1可包括绝缘源，并且绝缘源可为氧和氮。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28在图案24的侧壁上的剩余部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第四角θ4辐射至第一绝缘层42的表面。如参照图6的描述，可相对于参考线S以相对高的角度辐射第一离子束IB1，因此，第二绝缘层44可形成为具有均匀的厚度t2。在实施例中，第四角θ4的范围可为从约80度至约90度。
根据当前实施例，在图1的处理S300中利用第一离子束IB1形成的绝缘层40可包括按次序堆叠在图案24的侧壁上的第一绝缘层42和第二绝缘层44。第二绝缘层44中的氮浓度可高于第一绝缘层42中的氮浓度。
根据当前实施例，由于利用氧和氮二者作为绝缘源形成第二绝缘层44，因此蚀刻残留物28可容易地转换为绝缘材料。另外，由于利用氧作为绝缘源形成第一绝缘层42，因此在第二绝缘层44的形成过程中可抑制氮扩散至图案24中。
图11是示出图1的操作S300的实施例的流程图，并且图12至图14是示出图1的操作S300中的各阶段的剖视图。
参照图11和图12，可相对于衬底10的顶表面(即，相对于参考线S)以第五角θ5辐射第一离子束IB1，以在图案24的侧壁上形成第一绝缘层42(S311)。第一绝缘层42可延伸至掩模图案30的表面上以及图案24之间的衬底10的表面上。形成第一绝缘层42的步骤可包括将蚀刻残留物28的至少一部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第一绝缘层42。详细地说，可向其上具有图案24的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的至少一部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第五角θ5辐射至衬底10、图案24和掩模图案30的表面。如参照图6的描述，可相对于参考线S以相对高的角度辐射第一离子束IB1，因此，第一绝缘层42可形成为具有均匀的厚度t1。在一个实施例中，第五角θ5的范围可为从约80度至约90度。
参照图11和图13，可相对于衬底10的顶表面(即，参考线S)以第六角θ6辐射第一离子束IB1，以在第一绝缘层42上形成第二绝缘层44(S313)。形成第二绝缘层44的步骤可包括将蚀刻残留物28的至少一部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第二绝缘层44。详细地说，可向其上形成有第一绝缘层42的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的至少一部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第六角θ6辐射至第一绝缘层42的表面。第六角θ6可小于第五角θ5。如参照图6的描述，当相对于参考线S以相对低的角度辐射第一离子束IB1时，第一离子束IB1的绝缘源相对于第一绝缘层42的外表面会更深地穿入第一绝缘层42的内部。因此，如果蚀刻残留物28的一部分没有被氧化或硝化(即，在操作S311中)，并且在形成第一绝缘层42之后该部分剩余在图案24的侧壁上，则可通过更深的离子束在形成第二绝缘层44的过程中将蚀刻残留物28的该剩余部分容易地氧化或硝化。换句话说，可在形成第二绝缘层44的过程中相对于参考线S以相对低的角度辐射第一离子束IB1，因此可以容易地氧化或硝化蚀刻残留物28的剩余部分。在一个实施例中，第六角θ6的范围可为从约0度至约45度。
参照图11和图14，可相对于衬底10的顶表面(即，参考线S)以第七角θ7辐射第一离子束IB1以在第二绝缘层44上形成第三绝缘层46(S316)。形成第三绝缘层46的步骤可包括将蚀刻残留物28的剩余部分(即，在操作S311和S313中蚀刻残留物28未被氧化或硝化的部分)氧化或硝化。在操作S316中，在蚀刻残留物28的氧化或硝化过程中也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第三绝缘层46。详细地说，可向其上具有第二绝缘层44的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的剩余部分氧化或硝化，并且还可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第七角θ7辐射至第二绝缘层44的表面。第七角θ7可大于第六角θ6。第七角θ7可基本等于第五角θ5。在形成第三绝缘层46的过程中，可相对于参考线S以相对高的角度辐射第一离子束IB1，如参照图6的描述，从而第三绝缘层46可具有均匀的厚度t3。在实施例中，第七角θ7的范围可为从约80度至约90度。
根据当前实施例，在图1的操作S300中利用第一离子束IB1形成的绝缘层40可包括按次序堆叠在图案24的侧壁上的第一绝缘层42、第二绝缘层44和第三绝缘层46。根据当前实施例，由于通过将第一离子束IB1以相对低的角度辐射至衬底10来形成第二绝缘层44，因此蚀刻残留物28可容易地转换为绝缘材料。另外，可将第一离子束IB1以相对高的角度辐射至衬底10，以在形成第二绝缘层44之前形成第一绝缘层42，从而可抑制在形成第二绝缘层44的过程中第一离子束IB1的绝缘源扩散至图案24中。此外，当去除包括多个堆叠绝缘层的绝缘层40时，可将第二离子束以相对低的角度(例如，以小于以上第五角和第七角的角度)朝着衬底辐射，从而绝缘层的选择性去除可更容易。
图15是示出图1的操作S300的实施例的流程图，并且图16和图17是示出图1的操作S300中的各阶段的剖视图。
参照图15和图16，可将第一离子束IB1以第一入射能量辐射至衬底10，以在图案24的侧壁上形成第一绝缘层42(S321)。第一绝缘层42可延伸至掩模图案30的表面上以及图案24之间的衬底10的表面上。根据当前实施例，形成第一绝缘层42的步骤可包括将蚀刻残留物28的至少一部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第一绝缘层42。详细地说，可向其上具有图案24的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的至少一部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第八角θ8辐射至衬底10、图案24和掩模图案30的表面。如参照图6的描述，可将第一离子束IB1相对于参考线S以相对高的角度辐射，从而第一绝缘层42可形成为具有均匀的厚度t1。在一个实施例中，第八角θ8的范围可为从约80度至约90度。
参照图15和图17，可将第一离子束IB1以第二入射能量辐射至衬底10，以在第一绝缘层42上形成第二绝缘层44(S323)。形成第二绝缘层44的步骤可包括将蚀刻残留物28的剩余部分氧化或硝化。在将蚀刻残留物28的剩余部分的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第二绝缘层44。详细地说，可向其上形成有第一绝缘层42的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的剩余部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第九角θ9辐射至第一绝缘层42的表面。如参照图6的描述，可将第一离子束IB1相对于参考线S以相对高的角度辐射，从而第二绝缘层44可形成为具有均匀的厚度t2。在一个实施例中，第九角θ9的范围可为从约80度至约90度。
根据当前实施例，第二入射能量可大于第一入射能量。当将第一离子束IB1以相对低的第一入射能量辐射至图案24的表面时，第一离子束IB1的绝缘源会从图案24的表面较浅地穿入图案24的内部。因此，第一绝缘层42可形成为具有均匀的厚度t1。当将第一离子束IB1以高于第一入射能量的第二入射能量辐射至第一绝缘层42时，第一离子束IB1的绝缘源会从第一绝缘层42的表面较深地穿入第一绝缘层42内部，例如，第一离子束IB1会穿透第一绝缘层42。因此，在形成第一绝缘层42之后，如果一部分蚀刻残留物28未被氧化或硝化而是剩余在图案24的侧壁上，则在形成第二绝缘层44的过程中，可以容易地氧化或硝化蚀刻残留物28的剩余部分。例如，第一入射能量可为100eV或更小，并且第二入射能量可为400eV或更大。
根据当前实施例，在图1的操作S300中利用第一离子束IB1形成的绝缘层40可包括按次序堆叠在图案24的侧壁上的第一绝缘层42和第二绝缘层44。根据当前实施例，可将第一离子束IB1以高于第一入射能量的第二入射能量辐射至衬底10，以形成第二绝缘层44，从而蚀刻残留物28的剩余部分可容易地转换为绝缘材料。另外，可将第一离子束IB1以相对低的第一入射能量辐射至衬底10，以在形成第二绝缘层44之前形成第一绝缘层42，从而可抑制第一离子束IB1的绝缘源扩散至图案24中。
图18是示出图1的操作S300的实施例的流程图，并且图19至图21是示出图1的操作S300中的各阶段的剖视图。
参照图18和图19，可将第一离子束IB1以第一入射能量相对于衬底10的顶表面(例如，参考线S)以第五角θ5辐射，以在图案24的侧壁上形成第一绝缘层42(S331)。第一绝缘层42可在掩模图案30的表面上以及布置在图案24之间的衬底10的表面上延伸。形成第一绝缘层42的步骤可包括将蚀刻残留物28的至少一部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第一绝缘层42。详细地说，可向其上具有图案24的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的至少一部分氧化或硝化，并且也可通过第一离子束IB1将每个图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度的范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第五角θ5辐射至衬底10、图案24和掩模图案30的表面。如参照图6的描述，可将第一离子束IB1相对于参考线S以相对高的角度辐射，从而第一绝缘层42可形成为具有均匀的厚度t1。在一个实施例中，第五角θ5的范围可为从约80度至约90度。
另外，可将第一离子束IB1以相对低的第一入射能量辐射至图案24的表面，从而第一离子束IB1的绝缘源可从图案24的表面较浅地穿入图案24的内部。结果，第一绝缘层42可形成为具有均匀的厚度t1。
参照图18和图20，可将第一离子束IB1相对于衬底10的顶表面(即，参考线S)以第六角θ6辐射，以在第一绝缘层42上形成第二绝缘层44(S333)。形成第二绝缘层44的步骤可包括将蚀刻残留物28的至少一部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第二绝缘层44。详细地说，可向其上形成有第一绝缘层42的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的至少一部分氧化或硝化，并且也可通过第一离子束IB1将每个图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度的范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第六角θ6辐射至第一绝缘层42的表面。第六角θ6可小于第五角θ5。如参照图6的描述，当将第一离子束IB1相对于参考线S以相对低的角度辐射时，第一离子束IB1的绝缘源可从第一绝缘层42的表面较深地穿入第一绝缘层42的内部。因此，如果在形成第一绝缘层42之后一部分蚀刻残留物28未被氧化或硝化而是剩余在图案24的侧壁上，则在形成第二绝缘层44的过程中，可容易地氧化或硝化蚀刻残留物28的剩余部分。换句话说，在形成第二绝缘层44的过程中，第一离子束IB1可相对于参考线S以相对低的角度辐射，从而可容易地氧化或硝化蚀刻残留物28的剩余部分。在一个实施例中，第六角θ6的范围可为从约0度至约45度。
参照图18和图21，可将第一离子束IB1以第二入射能量相对于衬底10的顶表面(即，参考线S)以第七角θ7辐射，以在第二绝缘层44上形成第三绝缘层46(S336)。形成第三绝缘层46的步骤可包括将蚀刻残留物28的剩余部分氧化或硝化。在蚀刻残留物28的氧化或硝化过程中，也可将每个掩模图案30的一部分氧化或硝化。
可利用溅射法形成第三绝缘层46。详细地说，可向其上具有第二绝缘层44的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧和氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物28的剩余部分氧化或硝化，并且也可通过第一离子束IB1将每个掩模图案30的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第七角θ7辐射至第二绝缘层44的表面。第七角θ7可大于第六角θ6。第七角θ7可基本等于第五角θ5。在形成第三绝缘层46的过程中，可将第一离子束IB1相对于参考线S以相对高的角度辐射，如参照图6的描述，从而第三绝缘层46可具有均匀的厚度t3。在一个实施例中，第七角θ7的范围可为从约80度至约90度。
另外，当将第一离子束IB1以相对高的第二入射能量辐射至第二绝缘层44时，第一离子束IB1的绝缘源可从第二绝缘层44的表面较深地穿入第二绝缘层44的内部。因此，如果在形成第二绝缘层44之后一部分蚀刻残留物28未被氧化或硝化而是剩余在图案24的侧壁上，则在形成第三绝缘层46的过程中，可以容易地氧化或硝化蚀刻残留物28的该剩余部分。
在当前实施例中，在图1的操作S300中利用第一离子束IB1形成的绝缘层40可包括按次序堆叠在图案24的侧壁上的第一绝缘层42、第二绝缘层44和第三绝缘层46。根据当前实施例，可将第一离子束IB1以相对低的角度辐射至衬底10，以形成第二绝缘层44，并且可将第一离子束IB1以相对高的第二入射能量辐射至衬底10，以形成第三绝缘层46。因此，蚀刻残留物28可容易地转换为绝缘材料。另外，在形成第二绝缘层44之前，可将第一离子束IB1以相对高的角度并且以相对低的第一入射能量辐射至衬底10，以形成第一绝缘层42。因此，在形成第二绝缘层44和第三绝缘层46的过程中，可抑制第一离子束IB1的绝缘源扩散至图案24中。
图22是示出根据实施例的制造磁性存储器装置的方法的流程图。图23至图27是示出根据实施例的制造磁性存储器装置的方法中的各阶段的剖视图。图28A是示出根据实施例的磁性隧道结(MTJ)图案的剖视图。图28B是示出根据实施例的MTJ图案的剖视图。
参照图22和图23，可在衬底100上形成下层间绝缘层102。衬底100可包括半导体衬底。例如，衬底100可包括硅衬底、锗衬底或者硅-锗衬底。根据一个实施例，可在衬底100上形成选择组件(未示出)，并且可形成下层间绝缘层102以覆盖选择组件。例如，选择组件可为场效应晶体管。在另一示例中，选择组件可为二极管。下层间绝缘层102可由包括氧化物(例如，二氧化硅)、氮化物(例如，氮化硅)和/或氧氮化物(例如，氧氮化硅)的单层或多层形成。
可在下层间绝缘层102中形成下接触插塞104。下接触插塞104中的每一个可穿透下层间绝缘层102，以电连接至对应的一个选择组件的一个端子。下接触插塞104可包括掺杂的半导体材料(例如，掺杂的硅)、金属(例如，钨、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)或者金属-半导体化合物(例如，金属硅化物)中的至少一个。
可在下层间绝缘层102上形成磁性隧道结层120(S150)。底部电极层110可形成在下层间绝缘层102与磁性隧道结层120之间。底部电极层110可包括导电金属氮化物，例如，氮化钛和/或氮化钽。底部电极层110可包括对构成磁性隧道结层120的各磁性层的晶体生长有帮助的材料(例如，钌(Ru))。例如，底部电极层110可由溅射工艺、化学气相沉积(CVD)工艺或者原子层沉积(ALD)工艺形成。
磁性隧道结层120可包括按次序堆叠在底部电极层110上的第一磁性层112、隧道势垒层114和第二磁性层116。第一磁性层112和第二磁性层116之一可对应于具有固定在一个方向上的磁化方向的参考层，并且第一磁性层112和第二磁性层116中的另一个可对应于自由层，自由层的磁化方向可改变以与参考层的固定磁化方向平行或者平行反向。
在一个实施例中，参考层和自由层的磁化方向可基本垂直于隧道势垒层114与第二磁性层116之间的界面。在这种情况下，参考层和自由层中的每一个可包括垂直磁性材料(例如，CoFeTb、CoFeGd或者CoFeDy)、具有L10结构的垂直磁性材料、具有六角密积(HCP)晶体结构或者垂直磁性结构的CoPt中的至少一个。例如，具有L10结构的垂直磁性材料可包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd或者具有L10结构的CoPt中的至少一个。垂直磁性结构可包括以交替和重复方式堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括例如(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或者(CoCr/Pd)n中的至少一个，其中“n”表示双层的数量。这里，参考层可比自由层更厚，和/或参考层的抗磁力可大于自由层的抗磁力。
在一个实施例中，参考层和自由层的磁化方向可基本平行于隧道势垒层114与第二磁性层116之间的界面。在这种情况下，参考层和自由层中的每一个可包括铁磁材料。参考层还可包括用于对包括在参考层中的铁磁材料的磁化方向进行固定的反铁磁材料。
例如，隧道势垒层114可包括氧化镁(MgO)层、氧化钛(TiO)层、氧化铝(AlO)层、镁锌氧化物(MgZnO)层或者镁硼氧化物(MgBO)层中的至少一个。
第一磁性层112、隧道势垒层114和第二磁性层116中的每一个可通过物理气相沉积(PVD)工艺或者CVD工艺形成。
导电掩模图案130可形成在磁性隧道结层120上。例如，导电掩模图案130可包括钨、钛、钽、铝或者金属氮化物(例如，氮化钛和氮化钽)中的至少一个。导电掩模图案130可限定将在其中形成磁性隧道结图案(稍后描述)的区。
参照图22和图24，可利用导电掩模图案130作为蚀刻掩模来蚀刻磁性隧道结层120以形成磁性隧道结图案124(S250)。可利用溅射法执行蚀刻处理。更详细地说，在蚀刻处理过程中，可向其上具有导电掩模图案130的衬底100提供离子束IB。例如，离子束IB可包括氩离子(Ar+)。可将离子束IB相对于与衬底100的顶表面平行的参考线S以预定角θ辐射至磁性隧道结层120的表面。
可通过蚀刻处理来蚀刻磁性隧道结层120，以在衬底100上形成彼此间隔开的磁性隧道结图案124。另外，也可通过蚀刻处理蚀刻底部电极层110，从而可在衬底100上形成彼此间隔开的底部电极BE。底部电极BE可分别电连接至形成在层间绝缘层102中的下接触插塞104。根据一个实施例，底部电极BE中的每一个的底表面可与对应的一个下接触插塞104的顶表面接触。磁性隧道结图案124可分别形成在底部电极BE上。磁性隧道结图案124中的每一个可包括按次序堆叠在底部电极BE中的每一个上的第一磁性图案112P、隧道势垒114P和第二磁性图案116P。
在一个实施例中，如图28A所示，第一磁性图案112P的磁化方向112a和第二磁性图案116P的磁化方向116a可基本平行于隧道势垒114P与第二磁性图案116P的接触表面。在图28A中，第一磁性图案112P是参考图案，并且第二磁性图案116P是自由图案。然而，实施例不限于此。与图28A不同，第一磁性图案112P可为自由图案，并且第二磁性图案116P可为参考图案。参考图案可比自由图案更厚，或者参考图案的抗磁力可大于自由图案的抗磁力。
具有平行的磁化方向112a和116a的第一磁性图案112P和第二磁性图案116P中的每一个可包括铁磁材料。对应于参考图案的第一磁性图案112P还可包括用于对包括在第一磁性图案112P中的铁磁材料的磁化方向进行固定的反铁磁材料。
在一个实施例中，如图28B所示，第一磁性图案112P和第二磁性图案116P的磁化方向112a和116a可基本垂直于隧道势垒114P与第二磁性图案116P的接触表面。在图28B中，第一磁性图案112P是参考图案，并且第二磁性图案116P是自由图案。然而，实施例不限于此。与图28B不同，第一磁性图案112P可为自由图案，并且第二磁性图案116P可为参考图案。
具有垂直磁化方向112a和116a的第一磁性图案112P和第二磁性图案116P中的每一个可包括垂直磁性材料(例如，CoFeTb、CoFeGd或者CoFeDy)、具有L10结构的垂直磁性材料、具有HCP晶体结构或者垂直磁性结构的CoPt中的至少一个。例如，具有L10结构的垂直磁性材料可包括具有L10结构的FePt、具有L10结构的FePd、具有L10结构的CoPd或者具有L10结构的CoPt中的至少一个。垂直磁性结构可包括以交替和重复方式堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括例如(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或者(CoCr/Pd)n中的至少一个，其中“n”表示双层的数量。
在蚀刻处理过程中，从导电掩模图案130和磁性隧道结层120产生的蚀刻残留物128可能再沉积在磁性隧道结图案124的侧壁和布置在磁性隧道结图案124之间的衬底100(例如，下层间绝缘层102)上。蚀刻残留物128可包括导电材料。例如，蚀刻残留物128可包括金属元素。如果蚀刻残留物128残留在磁性隧道结图案124的侧壁上，则会在每个磁性隧道结图案124的第一磁性图案112P与第二磁性图案116P之间导致电短路。
参照图22和图25，可利用第一离子束IB1将绝缘层140形成在磁性隧道结图案124的侧壁上(S350)。绝缘层140可延伸至导电掩模图案130的表面上以及磁性隧道结图案124之间的衬底100(例如，下层间绝缘层102)的表面上。形成绝缘层140的步骤可包括将蚀刻残留物128氧化或硝化。在蚀刻残留物128的氧化或硝化过程中，也可将每个导电掩模图案130的一部分氧化或硝化。
可利用溅射法形成绝缘层140。详细地说，可向其上具有磁性隧道结图案124的衬底10提供第一离子束IB1。可从第一离子源IS1产生第一离子束IB1。第一离子源IS1可包括绝缘源，并且绝缘源可包括氧或氮中的至少一个。可通过包括绝缘源的第一离子束IB1将蚀刻残留物128氧化或硝化，并且也可通过包括绝缘源的第一离子束IB1将每个导电掩模图案130的一部分氧化或硝化。第一离子源IS1还可包括非挥发性元素(例如，氩)。例如，第一离子源IS1中的绝缘源的浓度范围可为从约30at％至约50at％。
可将第一离子束IB1相对于参考线S以第一角θ1辐射至导电掩模图案130的表面、磁性隧道结图案124的表面和衬底100的表面(例如，层间绝缘层102的表面)。如参照图6的描述，可将第一离子束IB1相对于参考线S以相对高的角度辐射，从而绝缘层140可形成为具有均匀的厚度T。在一个实施例中，第一角θ1的范围可为从80度至约90度。然而，实施例不限于以上情况，例如，可根据上述图1-图21的实施例中的任一个形成图25中的绝缘层140。
参照图22和图26，可利用第二离子束IB2去除绝缘层140(S450)。可去除绝缘层140以暴露出磁性隧道结图案124的侧壁和磁性隧道结图案124之间的衬底100(例如，下层间绝缘层102)。根据一个实施例，可不将绝缘层140的残留部分140r去除，而是将其保留在导电掩模图案130上。
可利用溅射法去除绝缘层140。详细地说，可向其上具有绝缘层140的衬底10提供第二离子束IB2。可从第二离子源IS2产生第二离子束IB2。第二离子源IS2可包括绝缘源，并且第二离子源IS2的绝缘源可包括氧或氮中的至少一个。第二离子源IS2还可包括非挥发性元素(例如，氩)。第二离子源IS2中的绝缘源的浓度可与第一离子源IS1中的绝缘源的浓度不同。在一个实施例中，第二离子源IS2中的绝缘源的浓度可低于第一离子源IS1中的绝缘源的浓度。如参照图7的描述，由于将绝缘源加至第二离子源IS2中，因此可容易地执行绝缘层140的选择性去除。例如，第二离子源IS2中的绝缘源的浓度范围可为从约0at％至约10at％。
可将第二离子束IB2相对于参考线S以第二角θ2辐射至绝缘层140的表面上。第二角θ2可与第一角θ1不同。在一个实施例中，第二角θ2可小于第一角θ1。如参照图7的描述，可将第二离子束IB2相对于参考线S以相对低的角度辐射，从而可容易地执行绝缘层140的选择性去除。例如，第二角θ2的范围可为从约0度至约45度。
参照图22和图27，可在下层间绝缘层102上形成上层间绝缘层150以覆盖底部电极BE、磁性隧道结图案124和导电掩模图案130(S550)。上层间绝缘层150可为单层或者多层。例如，上层间绝缘层150可包括氧化物层(例如，二氧化硅层)、氮化物层(例如，氮化硅层)和/或氧氮化物层(例如，氧氮化硅层)。
导电掩模图案130可用作分别设置在磁性隧道结图案124上的顶部电极TE。上接触插塞160可形成在上层间绝缘层150中，以分别连接至顶部电极TE。在一个实施例中，形成上接触插塞160的步骤可包括：在上层间绝缘层150中形成分别暴露出各顶部电极TE的接触孔；以及分别在各接触孔中形成上接触插塞160。在这种情况下，可通过用于形成接触孔的蚀刻处理来去除分别保留在顶部电极TE的顶表面上的绝缘层140的残留部分140r的上部。在形成接触孔之后，绝缘层140的残留部分140r可仅部分地保留在例如顶部电极TE的侧壁上。
互连部分170可形成在上层间绝缘层150上。互连部分170可沿着一个方向延伸，并且可电连接至沿着所述一个方向排列的磁性隧道结图案124。磁性隧道结图案124中的每一个可通过布置在磁性隧道结图案124中的每一个上的顶部电极TE和上接触插塞160电连接至互连部分170。在一个实施例中，互连部分170可用作位线。
下文中，将参照图27描述根据实施例制造的磁性存储器装置的结构性特征。
再参照图27，下层间绝缘层102可设置在衬底100上。选择组件可设置在衬底100上，并且下层间绝缘层102可覆盖选择组件。例如，选择组件可为场效应晶体管或者二极管。下接触插塞104可设置在下层间绝缘层102中。下接触插塞104中的每一个可穿透下层间绝缘层102，以电连接至对应的一个选择组件的一个端子。
底部电极BE可设置在下层间绝缘层102上，以分别连接至下接触插塞104。磁性隧道结图案124可设置在底部电极BE上。磁性隧道结图案124可分别连接至底部电极BE。顶部电极TE可设置在磁性隧道结图案124上，以分别连接至磁性隧道结图案124。
绝缘层140r可设置在每个顶部电极TE的侧壁上。绝缘层140r可包括氧或氮中的至少一个，并且可包括与顶部电极TE相同的金属元素。
上层间绝缘层150可设置在下层间绝缘层102上，并且覆盖底部电极BE、磁性隧道结图案124和顶部电极TE的侧壁(例如，与底部电极BE、磁性隧道结图案124和顶部电极TE的侧壁重叠)。绝缘层140r可位于(例如，直接位于)每个顶部电极TE的侧壁与对应的上层间绝缘层150之间。
上接触插塞160可设置在上层间绝缘层150中，以连接至顶部电极TE，并且互连部分170可设置在上层间绝缘层150上。互连部分170可沿着一个方向延伸，并且可电连接至沿着所述一个方向排列的所述多个磁性隧道结图案124。磁性隧道结图案124中的每一个可通过对应的一个顶部电极TE和连接至对应的顶部电极TE的上接触插塞160电连接至互连部分170。互连部分170可执行位线的功能。
根据实施例，当蚀刻残留物128再沉积在磁性隧道结图案124的侧壁上时，可利用第一离子束IB1将蚀刻残留物128氧化或硝化，以形成绝缘层140。由于利用第二离子束IB2去除了绝缘层140，因此在蚀刻过程中可容易地并且例如完全地去除再沉积在磁性隧道结图案124的侧壁上的蚀刻残留物128。这里，可从包括相对高的浓度的绝缘源的第一离子源IS1产生第一离子束IB1，并且可从包括相对低的浓度的绝缘源的第二离子源IS2产生第二离子束IB2。因此，可容易地形成绝缘层140，并且可容易地执行绝缘层140的选择性去除。另外，可将第一离子束IB1以相对高的角度朝着衬底100辐射，从而绝缘层140可形成为具有均匀的厚度。可将第二离子束IB2以相对低的角度朝着衬底100辐射，从而可容易地执行绝缘层140的选择性去除。
换句话说，可容易地去除磁性隧道结图案124的侧壁上的蚀刻残留物128以防止每个磁性隧道结图案124的第一磁性图案112P与第二磁性图案116P之间的电短路。结果，可制造具有优秀的可靠性的磁性存储器装置。
图29是示出包括根据实施例的半导体装置的电子系统的示意性框图。
参照图29，根据实施例的电子系统1100可包括控制器1110、输入/输出(I/O)单元1120、存储器装置1130、接口单元1140和数据总线1150。控制器1110、I/O单元1120、存储器装置1130和接口单元1140中的至少两个可经数据总线1150彼此通信。数据总线1150可对应于发送电信号的路径。
控制器1110可包括例如微处理器、数字信号处理器、微控制器或者具有与它们中的任一个的功能相似的功能的其它逻辑装置中的至少一个。I/O单元1120可包括例如键区、键盘和/或显示装置。存储器装置1130可存储数据和/或命令。如果将根据上述实施例的半导体装置实现为半导体存储器装置，则存储器装置1130可包括根据上述实施例的半导体存储器装置中的至少一个。接口单元1140可将电数据发送至通信网络，或者可从通信网络接收电数据。接口单元1140可无线地操作或者通过线缆操作。例如，接口单元1140可包括天线或者线缆/无线收发器。虽然附图中未示出，但是电子系统1100还可包括用作工作存储器的快速动态随机存取存储器(DRAM)装置和/或快速静态随机存取存储器(SRAM)装置，以改进控制器1110的操作。
例如，电子系统1100可应用于个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡或者无线地接收和/或发送信息数据的其它电子产品。
图30是示出包括根据实施例的半导体装置的存储卡的示意性框图。
参照图30，根据实施例的存储卡1200可包括存储器装置1210。如果根据上述实施例的半导体装置实现为半导体存储器装置，则存储器装置1210可包括根据上述实施例的半导体存储器装置中的至少一个。存储卡1200可包括控制主机与存储器装置1210之间的数据通信的存储器控制器1220。
存储器控制器1220可包括控制存储卡1200的整体操作的中央处理单元(CPU)1222。另外，存储器控制器1220可包括用作CPU 1222的工作存储器的SRAM装置1221。此外，存储器控制器1220还可包括主机接口单元1223和存储器接口单元1225。主机接口单元1223可被构造为包括存储卡1200与主机之间的数据通信协议。存储器接口单元1225可将存储器控制器1220连接至存储器装置1210。存储器控制器1220还可包括错误检查和纠正(ECC)块1224。ECC块1224可检测和纠正从存储器装置1210读出的数据的错误。虽然附图中未示出，但是存储卡1200还可包括存储用于与主机交互的代码数据的只读存储器(ROM)装置。存储卡1200可用作便携式数据贮存卡。可替换地，可将存储卡1200实现为用作计算机系统的硬盘的固态盘(SSD)。
作为概括和回顾，根据实施例，当蚀刻残留物在蚀刻过程中再沉积在磁性隧道结图案的侧壁上时，可利用第一离子束将蚀刻残留物氧化或硝化以形成绝缘层。可利用第二离子束去除绝缘层，从而通过去除绝缘层可容易地去除再沉积在磁性隧道结图案的侧壁上的蚀刻残留物，从而改进磁性隧道结图案的磁性隧道结特性。可从包括相对高的浓度的绝缘源的第一离子源中产生第一离子束，并且可从包括相对低的浓度的绝缘源的第二离子源中产生第二离子束。因此，可容易地形成绝缘层，并且可容易地执行绝缘层的选择性去除。另外，可将第一离子束以相对高的角度辐射至衬底，从而可将绝缘层形成为具有均匀的厚度。此外，可将第二离子束以相对低的角度辐射至衬底，从而绝缘层的选择性去除可更容易。
换句话说，再沉积在磁性隧道结图案的侧壁上的蚀刻残留物可转换为可容易地去除的绝缘材料，以防止每个磁性隧道结图案的第一磁性图案与第二磁性图案之间的电短路，同时改进磁性隧道结特性。结果，可制造具有优秀可靠性的磁性存储器装置。
本文已公开了示例实施例，并且尽管采用了特定术语，但是仅按照一般和说明性含义使用和解释它们，而非为了限制的目的。在一些情况下，所提交的本申请的领域内的普通技术人员之一应该清楚，除非明确地另有说明，否则结合特定实施例描述的特征、特性和/或元件可单独使用或者与结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域普通技术人员应该理解，在不脱离由所附权利要求阐述的本发明的精神和范围的情况下，可作出形式和细节上的各种改变。

Claims (25)

1.一种形成图案的方法，该方法包括步骤：
在衬底上形成蚀刻目标层；
将所述蚀刻目标层图案化以形成图案；
利用从第一离子源产生的第一离子束在各图案的侧壁上形成绝缘层；以及
利用从第二离子源产生的第二离子束去除所述绝缘层，
其中，所述第一离子源和所述第二离子源中的每一个包括绝缘源，并且
其中，所述绝缘源包括氧或氮中的至少一个。
2.根据权利要求1所述的方法，其中，所述第一离子源中的绝缘源的浓度与所述第二离子源中的绝缘源的浓度不同。
3.根据权利要求2所述的方法，其中，所述第一离子源中的绝缘源的浓度高于所述第二离子源中的绝缘源的浓度。
4.根据权利要求2所述的方法，其中，所述第一离子源中的绝缘源的浓度的范围为从30at％至50at％。
5.根据权利要求2所述的方法，其中，所述第二离子源中的绝缘源的浓度的范围为从0at％至10at％。
6.根据权利要求1所述的方法，其中：
形成所述绝缘层的步骤包括将所述第一离子束相对于所述衬底的顶表面以第一角辐射，并且
去除所述绝缘层的步骤包括将所述第二离子束相对于所述衬底的顶表面以第二角辐射，所述第一角与所述第二角不同。
7.根据权利要求6所述的方法，其中，所述第一角大于所述第二角。
8.根据权利要求6所述的方法，其中，所述第一角的范围为从80度至90度。
9.根据权利要求6所述的方法，其中，第二角的范围为从0度至45度。
10.根据权利要求1所述的方法，其中，形成所述绝缘层的步骤包括：形成按次序堆叠在各图案的侧壁上的第一绝缘层和第二绝缘层，
其中，所述第一绝缘层布置在所述第二绝缘层与各图案的侧壁之间，
其中，当形成所述第一绝缘层时，所述第一离子源的绝缘源是氧，并且
其中，当形成所述第二绝缘层时，所述第一离子源的绝缘源是氧和氮。
11.根据权利要求10所述的方法，其中，所述第二绝缘层的氮浓度高于所述第一绝缘层的氮浓度。
12.根据权利要求1所述的方法，其中，形成所述绝缘层的步骤包括：
相对于所述衬底的顶表面以第一角辐射所述第一离子束，以形成第一绝缘层；
相对于所述衬底的顶表面以第二角辐射所述第一离子束，以形成第二绝缘层；以及
相对于所述衬底的顶表面以第三角辐射所述第一离子束，以形成第三绝缘层，所述第二角小于所述第一角和所述第三角。
13.根据权利要求12所述的方法，其中，所述第一离子源中的绝缘源的浓度高于所述第二离子源中的绝缘源的浓度。
14.根据权利要求13所述的方法，其中，当形成所述第一绝缘层时，所述第一离子束具有第一入射能量，并且当形成所述第三绝缘层时，所述第一离子束具有大于所述第一入射能量的第二入射能量。
15.根据权利要求12所述的方法，其中，去除所述绝缘层的步骤包括：相对于所述衬底的顶表面以第四角辐射所述第二离子束，所述第四角小于所述第一角和所述第三角。
16.根据权利要求1所述的方法，其中，形成所述绝缘层的步骤包括：形成按次序堆叠在各图案的侧壁上的第一绝缘层和第二绝缘层，
其中，所述第一绝缘层布置在所述第二绝缘层与各图案的侧壁之间，
其中，当形成所述第一绝缘层时，所述第一离子束具有第一入射能量，并且
其中，当形成所述第二绝缘层时，所述第一离子束具有大于所述第一入射能量的第二入射能量。
17.根据权利要求16所述的方法，其中：
当形成所述第一绝缘层时，相对于所述衬底的顶表面以第一角辐射所述第一离子束，
当形成所述第二绝缘层时，相对于所述衬底的顶表面以第二角辐射所述第一离子束，并且
去除所述绝缘层的步骤包括：相对于所述衬底的顶表面以第三角辐射所述第二离子束，所述第三角小于所述第一角和所述第二角。
18.一种制造磁性存储器装置的方法，所述方法包括步骤：
在衬底上形成磁性隧道结层；
将所述磁性隧道结层图案化，以形成磁性隧道结图案；
利用从第一离子源产生的第一离子束在所述磁性隧道结图案的侧壁上形成绝缘层；以及
利用从第二离子源产生的第二离子束去除所述绝缘层，
其中，所述第一离子源和所述第二离子源中的每一个包括绝缘源，并且
其中，所述绝缘源包括氧或氮中的至少一个。
19.根据权利要求18所述的方法，其中，所述第一离子源中的绝缘源的浓度高于所述第二离子源中的绝缘源的浓度。
20.根据权利要求18所述的方法，其中：
形成所述绝缘层的步骤包括：相对于所述衬底的顶表面以第一角辐射所述第一离子束，并且
去除所述绝缘层的步骤包括：相对于所述衬底的顶表面以第二角辐射所述第二离子束，所述第一角大于所述第二角。
21.根据权利要求18所述的方法，还包括：在形成所述绝缘层之前在所述磁性隧道结图案上形成顶部电极，
其中，所述顶部电极中的每一个与所述衬底间隔开，所述磁性隧道结图案中的每一个介于它们之间，并且
其中，在形成所述绝缘层的过程中，每个顶部电极的至少一部分被氧化或硝化。
22.一种形成图案的方法，所述方法包括步骤：
在衬底上形成蚀刻目标层；
将所述蚀刻目标层图案化以形成图案；
从第一离子源将第一离子束朝着所述图案辐射，以使得所述第一离子源中的第一绝缘源与所述图案上的残留物相互作用，从而在所述图案的侧壁上形成绝缘层；以及
从所述图案的侧壁去除所述绝缘层，
其中，所述第一绝缘源包括氧或氮中的至少一个。
23.根据权利要求22所述的方法，其中，利用从第二离子源产生的第二离子束执行从所述图案的侧壁去除所述绝缘层的步骤，所述第二离子源包括第二绝缘源，并且所述第二绝缘源包括氧或氮中的至少一个。
24.根据权利要求22所述的方法，其中，从所述第一离子源辐射所述第一离子束的步骤包括：使所述第一离子束中的第一绝缘源与所述图案的侧壁上的所述残留物中的金属元素相互作用以形成所述绝缘层，在将所述蚀刻目标层图案化之后，包括所述蚀刻目标层的金属元素的残留物再沉积在所述图案的侧壁上。
25.根据权利要求24所述的方法，其中，从所述图案的侧壁去除所述绝缘层的步骤包括从所述图案的侧壁去除所述残留物。
CN201610318799.8A 2015-05-15 2016-05-13 形成图案的方法、磁性存储器装置及其制造方法 Pending CN106159081A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150067948A KR20160135044A (ko) 2015-05-15 2015-05-15 패턴 형성 방법, 이를 이용한 자기기억소자의 제조방법, 및 이를 이용하여 제조된 자기기억소자
KR10-2015-0067948 2015-05-15

Publications (1)

Publication Number Publication Date
CN106159081A true CN106159081A (zh) 2016-11-23

Family

ID=57276827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610318799.8A Pending CN106159081A (zh) 2015-05-15 2016-05-13 形成图案的方法、磁性存储器装置及其制造方法

Country Status (3)

Country Link
US (1) US20160336509A1 (zh)
KR (1) KR20160135044A (zh)
CN (1) CN106159081A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231821A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种氧气气体团簇离子束制备磁性隧道结阵列的方法
CN108242503A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种优化磁性隧道结的方法
CN108242504A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种磁性隧道结的修剪方法及其制备方法
CN110246963A (zh) * 2018-03-09 2019-09-17 东芝存储器株式会社 半导体存储装置及其制造方法
CN110277491A (zh) * 2018-03-15 2019-09-24 东芝存储器株式会社 制造半导体存储器设备的方法
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法
WO2022021619A1 (zh) * 2020-07-29 2022-02-03 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
KR102338319B1 (ko) 2015-09-25 2021-12-13 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
US10297746B2 (en) * 2017-04-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Post treatment to reduce shunting devices for physical etching process
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10446742B2 (en) * 2018-01-09 2019-10-15 Spin Memory, Inc. Method for manufacturing a magnetic memory element array using high angle side etch to open top electrical contact
CN113519071A (zh) * 2019-02-28 2021-10-19 朗姆研究公司 利用侧壁清洁的离子束蚀刻
JP2020167210A (ja) 2019-03-28 2020-10-08 キオクシア株式会社 記憶装置および記憶装置の製造方法
US10833258B1 (en) 2019-05-02 2020-11-10 International Business Machines Corporation MRAM device formation with in-situ encapsulation
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
US11984318B2 (en) * 2020-12-15 2024-05-14 Applied Materials, Inc. Directional modification of patterning structure to enhance pattern elongation process margin
US20220336732A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating magneto-resistive random access memory (mram)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US9502218B2 (en) * 2014-01-31 2016-11-22 Applied Materials, Inc. RPS assisted RF plasma source for semiconductor processing

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231821A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种氧气气体团簇离子束制备磁性隧道结阵列的方法
CN108242503A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种优化磁性隧道结的方法
CN108242504A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种磁性隧道结的修剪方法及其制备方法
CN108242503B (zh) * 2016-12-27 2021-04-27 上海磁宇信息科技有限公司 一种优化磁性隧道结的方法
CN110246963A (zh) * 2018-03-09 2019-09-17 东芝存储器株式会社 半导体存储装置及其制造方法
CN110246963B (zh) * 2018-03-09 2023-08-08 铠侠股份有限公司 半导体存储装置及其制造方法
CN110277491A (zh) * 2018-03-15 2019-09-24 东芝存储器株式会社 制造半导体存储器设备的方法
CN110277491B (zh) * 2018-03-15 2023-08-01 铠侠股份有限公司 制造半导体存储器设备的方法
WO2022021619A1 (zh) * 2020-07-29 2022-02-03 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法

Also Published As

Publication number Publication date
KR20160135044A (ko) 2016-11-24
US20160336509A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
CN106159081A (zh) 形成图案的方法、磁性存储器装置及其制造方法
US9859488B2 (en) Magnetic memory device and method of manufacturing the same
US10128433B2 (en) Magnetic memory device
US11683989B2 (en) Data storage devices and methods for manufacturing the same
US8692342B2 (en) Magnetic memory devices having a uniform perpendicular nonmagnetic metal rich anisotropy enhanced pattern
CN105374933B (zh) 磁存储器件及其形成方法
US9246082B2 (en) Method of forming magnetic memory devices
JP6434719B2 (ja) 半導体素子の製造方法
TWI629809B (zh) 半導體裝置和磁性記憶體裝置的製造方法
US10164173B2 (en) Magnetic random access memory devices and methods of manufacturing the same
KR20160031614A (ko) 자기 기억 소자 및 이의 제조 방법
CN102272927A (zh) 半导体存储器的制造方法
US11031549B2 (en) Magnetoresistive random access memory (MRAM) device
KR20150081634A (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
US7473641B2 (en) Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof
CN109841728B (zh) 磁存储器件
US20210408368A1 (en) Magnetic tunnel junction (mtj) device and manufacturing method thereof
TW202025526A (zh) 形成磁性穿隧接合面之頂部接觸之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123