CN110277491B - 制造半导体存储器设备的方法 - Google Patents

制造半导体存储器设备的方法 Download PDF

Info

Publication number
CN110277491B
CN110277491B CN201811030495.7A CN201811030495A CN110277491B CN 110277491 B CN110277491 B CN 110277491B CN 201811030495 A CN201811030495 A CN 201811030495A CN 110277491 B CN110277491 B CN 110277491B
Authority
CN
China
Prior art keywords
layer
insulating layer
metal layer
ion beam
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811030495.7A
Other languages
English (en)
Other versions
CN110277491A (zh
Inventor
园田康幸
丁潽敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
SK Hynix Inc
Original Assignee
Kioxia Corp
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp, SK Hynix Inc filed Critical Kioxia Corp
Publication of CN110277491A publication Critical patent/CN110277491A/zh
Application granted granted Critical
Publication of CN110277491B publication Critical patent/CN110277491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开提出制造半导体存储器设备的方法。根据一个实施例，在基板上形成绝缘层。在绝缘层中形成孔。在孔中形成金属层以填充孔。通过采用具有第一角度的离子束进行蚀刻来移除绝缘层的表面和金属层的表面，该离子束以第一蚀刻速率蚀刻绝缘层和金属层二者。在金属层上形成电阻变化元件。

Description

制造半导体存储器设备的方法
技术领域
在此描述的实施例一般涉及制造半导体存储器设备的方法。
背景技术
磁随机存取存储器(MRAM)是包括具有磁阻效应的存储器元件作为用于存储信息的存储器单元的存储器设备。MRAM作为下一代存储器设备受到关注，其特征在于高速操作、大容量和非易失性。
附图说明
图1是根据实施例的半导体存储器设备的整体配置的框图；
图2是根据实施例的半导体存储器设备的存储器单元阵列的视图；
图3是根据实施例的半导体存储器设备的存储器单元的横截面视图；
图4A是根据实施例的半导体存储器设备中的电阻变化元件的横截面视图；
图4B是用于说明根据实施例的半导体存储器设备中的电阻变化元件的写入的横截面视图，其中电阻变化元件处于平行状态(P状态)；
图4C是用于说明根据实施例的半导体存储器设备中的电阻变化元件的写入的横截面视图，其中电阻变化元件处于反平行状态(AP状态)；
图5是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图6是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图7是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图8是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图9是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图10是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图11是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图12是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图13是示出根据实施例的半导体存储器设备的存储器单元的制造过程的横截面视图；
图14是示出IBE中的离子束的角度与蚀刻速度之间的关系的视图；
图15是示出根据实施例的半导体存储器设备的存储器单元的制造过程的比较例的横截面视图；以及
图16是示出图3中所示的存储器单元的修改的横截面视图。
具体实施方式
根据一个实施例，在基板上形成绝缘层。在绝缘层中形成孔。在孔中形成金属层以填充孔。通过采用具有第一角度的离子束进行蚀刻来移除绝缘层的表面和金属层的表面，该离子束以第一蚀刻速率蚀刻绝缘层和金属层。在金属层上形成电阻变化元件。
以下将参考附图描述实施例。在附图中，相同的部件由相同的附图标记表示。
<实施例>
在下文中，将参考图1至图15描述根据实施例的半导体存储器设备。将在此示出采用作为电阻变化元件的磁阻效应元件(磁隧道结(MTJ)元件)存储数据的MRAM，但是本实施例不限于此。该实施例通常可适用于易失性存储器和非易失性存储器两者的存储器，其被配置为将电阻变化元件的电阻差转换为电流差或电压差，以便感测该差。该实施例也适用于如下的半导体存储器设备，其包括利用如在与MRAM类似的电阻变化存储器(诸如ReRAM和PCRAM)中的电阻变化存储数据的元件。
在以下描述中，除非另有说明，否则术语“耦合”不仅包括“直接耦合”而且还包括“通过任何元件耦合”。此外，晶体管的第一端子表示源极或漏极中的一个，并且晶体管的第二端子表示源极或漏极中的另一个。晶体管的控制端子表示栅极。
[根据实施例的示例性配置]
图1是根据实施例的半导体存储器设备的整体配置的框图。
如图1中所示，半导体存储器设备包括控制器11、命令/地址电路12、数据电路13、存储器单元阵列14、行解码器15、读取/写入电路16和列解码器17。
控制器11接收时钟信号CLK和CLKb以及来自外部(主机设备)的外部控制信号。控制器11包括诸如电压生成电路的组件，并被配置为基于外部控制信号控制命令/地址电路12和数据电路13。
命令/地址电路12从外部接收命令/地址信号CA，并且被配置为基于命令/地址信号CA将信号提供给行解码器15、读取/写入电路16和列解码器17。
数据电路13向外部和读取/写入电路16发送数据DQ以及从外部和读取/写入电路16接收数据DQ。更具体地，数据电路13将写入数据从外部传送到读取/写入电路16。此外，数据电路13将读取数据从读取/写入电路16传送到外部。
行解码器15根据来自命令/地址电路12的行地址选择字线WL。
列解码器17根据来自命令/地址电路12的列地址选择位线BL和源极线SL。
读取/写入电路16包括读出放大器等，并被配置为控制关于存储器单元阵列14的写入和读取。
图2是根据实施例的半导体存储器设备的存储器单元阵列14的视图。
如图2中所示，位线BL(BL0至BL7)、源极线SL(SL0至SL7)和字线WL(WL0至WL3)被提供在存储器单元阵列14中。位线BL和源极线SL在第一方向中延伸，在与第一方向垂直的第二方向中交替设置。字线WL在第二方向中延伸。存储器单元阵列14包括存储器单元MC(MC00至MC07、MC10至MC17、MC20至MC27，以及MC30至MC37)。每个存储器单元MC设置在位线BL与源极线SL和字线WL之间的交叉处。因此，存储器单元MC在第一方向和第二方向中以矩阵布置。
更具体地，存储器单元MC00至MC07设置在位线BL0至BL7与源极线SL0至SL7和字线WL0之间的交叉点处。存储器单元MC10至MC17设置在位线BL0至BL7与源极线SL0至SL7和字线WL1之间的交叉点处。存储器单元MC20至MC27设置在位线BL0至BL7与源极线SL0至SL7和字线WL2之间的交叉点处。存储器单元MC30至MC37设置在位线BL0至BL7与源极线SL0至SL7和字线WL3之间的交叉点处。存储器单元MC在交叉点处电耦合到位线BL、源极线SL和字线WL。
应当注意，在此的存储器单元阵列14的位线BL、源极线SL和字线WL的数量是出于说明而非限制的目的。
每个存储器单元MC包括例如电阻变化元件RC和选择晶体管ST。电阻变化元件RC的第一端子电耦合到位线BL，并且其第二端子电耦合到选择晶体管ST的第一端子。选择晶体管ST的第二端子电耦合到源极线SL，并且选择晶体管ST的控制端子电耦合到字线WL。
电阻变化元件RC通过施加电流(或电压)来改变电阻。每个电阻变化元件RC包括例如MTJ元件、相变元件或铁电元件。当选择晶体管ST由字线WL导通时，选择每个存储器单元MC。在此描述的是MRAM即电阻变化元件RC用作MTJ元件的情况。
图3是根据实施例的半导体存储器设备的存储器单元MC的横截面视图。
在下文中，为了方便起见，从半导体基板21到电阻变化元件RC的堆叠方向(图3中的垂直方向)的方向被称为“上侧”，并且从电阻变化元件RC到半导体基板21的方向被称为“下侧”，但是该符号是为了方便而与重力方向无关。
如图3中所示，半导体存储器设备的存储器单元MC包括选择晶体管ST、下电极32、电阻变化元件RC、上电极42等。
选择晶体管ST设置在半导体基板(硅基板)21的表面上。选择晶体管ST例如是金属氧化物半导体场效应晶体管(MOSFET)。选择晶体管ST在半导体基板21的表面区域中具有掩埋栅极结构。
更具体地，选择晶体管ST包括栅极绝缘层22、栅电极23和两个扩散层25(漏极扩散层和源极扩散层)。
栅极绝缘层22设置在设置在半导体基板21的表面区域中设置的凹部的下部的内表面上。栅电极23设置在栅极绝缘层22的内表面上以填充凹部的下部。该栅电极23对应于字线WL。绝缘层24设置在栅极绝缘层22和栅电极23上，以便填充凹部的上部。绝缘层24例如是包含氮化硅(SiN)的氮化硅层。绝缘层24的上表面与半导体基板21的上表面的高度大致相同。两个扩散层25设置在半导体基板21的表面区域中，以便夹着栅极绝缘层22、栅电极23和绝缘层24。
应注意，选择晶体管ST的配置不限于具有掩埋栅极结构的配置。例如，可以在半导体基板21的表面上形成栅电极，其中栅极绝缘膜介于其间。选择晶体管ST可以具有任何配置，只要其用作开关元件即可。
绝缘层31设置在半导体基板21(绝缘层24和扩散层25)上。绝缘层31例如是包含氮化硅的氮化硅层或包含氧化硅(SiO2)的氧化硅层。
下电极32设置在绝缘层31的接触孔中。下电极32在堆叠方向(图3中的垂直方向)中在绝缘层31内部延伸。下电极32的下端连接到扩散层25(漏极)。下电极32是包括金属的金属层，并且包括例如W、Ta、Ru、Ti、TaN和TiN中的至少一种。
缓冲层33设置在下电极32的一部分上。缓冲层33是金属层，并且包括例如Al、Be、Mg、Ca、Hf、Sr、Ba、Sc、Y、La和Zr中的至少一种。缓冲层33还可以包括诸如HfB、MgAlB、HfAlB、ScAlB、ScHfB和HfMgB的化合物中的至少一种。
电阻变化元件RC设置在缓冲层33上。电阻变化元件RC从缓冲层33起依次包括存储层34、隧道势垒层35和基准层36。存储层34是铁磁磁化自由层，并且包括例如CoFeB、FeB或MgFeO。隧道势垒层35是非磁性层，并且包括例如MgO或AlO。隧道势垒层35还可以包括诸如Al、Si、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr或Hf的元素的氮化物。基准层36是铁磁磁化固定层，并且包括例如CoFeB、FeB或MgFeO。换句话说，电阻变化元件RC具有其中非磁性层(隧道势垒层35)夹在两个铁磁层(存储层34和基准层36)之间的配置。
移位抵消层37设置在电阻变化元件RC上。移位抵消层37包括例如Co和选自Pt、Ni和Pd中的至少一种元素。盖层38设置在移位抵消层37上。盖层38是金属层，并且包括例如Ta、Ru、Pt和W中的至少一种。硬掩模39金属层设置在盖层38上。
绝缘层40设置在MTJ元件的侧壁(侧表面)上，该MTJ元件包括缓冲层33、电阻变化元件RC、移位抵消层37、盖层38和硬掩模39。
应注意，缓冲层33用于加速在其上形成的层的结晶。当在没有缓冲层33的情况下获得良好的晶体时，可以省略缓冲层33。此外，绝缘层40是由包含MTJ元件和下电极32的材料的蚀刻材料形成的再沉积层。
绝缘层41被配置为覆盖绝缘层31和MTJ元件。绝缘层41例如是氮化硅层或氧化硅层。
上电极42设置在绝缘层41的接触孔中。上电极42在堆叠方向中在绝缘层41内部延伸。上电极42的下端连接到硬掩模39。上电极42是包括金属的金属层，并且包括例如W、Ta、Ru、Ti、TaN和TiN中的至少一种。
金属层43设置在上电极42上。金属层43对应于位线BL并且连接到上电极42的上端。
此外，接触插塞44设置在绝缘层31和41的接触孔中。接触插塞44在堆叠方向中在绝缘层31和41内部延伸。接触插塞44的下端连接到扩散层25(源极)。接触插塞44的上端连接到未示出的金属层(源极线SL)。
图4A是根据实施例的半导体存储器设备中的电阻变化元件RC的横截面视图。
如上所述，电阻变化元件RC包括层堆叠，该层堆叠包括作为铁磁层的存储层34，作为铁磁层的基准层36，以及形成在其间的非磁性层的隧道势垒层35。
如图4A中所示，存储层34是铁磁层，其磁化方向是可变的并且具有垂直或基本垂直于膜表面(上表面/下表面)的垂直磁各向异性。在此，表述“磁化方向是可变的”指示磁化方向随预定的写入电流而改变。另外，术语“基本上垂直”指示残余磁化方向相对于膜表面在45°<θ≤90°的范围内。
基准层36是铁磁层，其磁化方向是不变的并且具有垂直或基本垂直于膜表面的垂直磁各向异性。在此，表述“磁化方向是不变的”指示磁化方向不随预定的写入电流而改变。换句话说，在磁化方向中的切换能量势垒在基准层36中比存储层34更大。
图4B是用于说明根据实施例的半导体存储器设备中的电阻变化元件RC的写入的横截面视图，其中电阻变化元件RC处于平行状态(P状态)。图4C是用于说明根据实施例的半导体存储器设备中的电阻变化元件RC的写入的横截面视图，其中电阻变化元件RC处于反平行状态(AP状态)。
在该示例中，电阻变化元件RC例如是自旋注入型电阻变化元件。因此，当数据被写入电阻变化元件RC时或者当从电阻变化元件RC读出数据时，电流在垂直于膜表面的两个方向中的一个方向中在电阻变化元件RC中流动。
更具体地，通过以下方式将数据写入电阻变化元件RC。
如图4B中所示，当电流从存储层34流到基准层36时，即，当电子从基准层36供应到存储层34时，在与基准层36的磁化方向相同的方向中自旋极化的电子注入到存储层34中。在该情况下，存储层34的磁化方向在与基准层36的磁化方向相同的方向中对准。因此，基准层36的磁化方向和存储层34的磁化方向平行布置。在该平行状态下，电阻变化元件RC的电阻最小。例如，该状态被定义为“0”数据。
另一方面，如图4C中所示，当电流从基准层36流到存储层34时，即，当电子从存储层34供应到基准层36时，随着电子被基准层36反射，与基准层36的磁化方向相反的方向中自旋极化的电子被注入到存储层34中。在该情况下，存储层34的磁化方向在与基准层36的磁化方向相反的方向中对准。因此，基准层36的磁化方向和存储层34的磁化方向反平行布置。在该反平行状态下，电阻变化元件RC的电阻最大。例如，该状态被定义为“1”数据。
来自电阻变化元件RC的数据通过以下方式读出。
将读取电流提供给电阻变化元件RC。该读取电流被设置为不切换存储层34的磁化方向的值(小于写入电流的值)。通过检测此时电阻变化元件RC的电阻差，读出“0”数据和“1”数据。
[根据实施例的制造方法]
图5至图13是示出根据实施例的半导体存储器设备的存储器单元MC的制造过程的横截面视图。
首先，如图5中所示，具有掩埋栅极结构的选择晶体管ST形成在半导体基板21的表面区域中。选择晶体管ST以如下方式形成。
例如，在半导体基板21中形成凹部之后，栅极绝缘层22形成在凹部的侧表面和底部上。栅极绝缘层22例如是通过热氧化形成的氧化硅层。接下来，形成包括多晶硅的栅电极23以便填充凹部的下部。然后，形成作为氮化硅层的绝缘层24以填充凹部的上部，并且使表面平坦化。此外，半导体基板21的表面进行杂质的离子种植，以便形成扩散层25。以该方式，形成选择晶体管ST。
接下来，例如通过化学气相沉积(CVD)在半导体基板21上形成绝缘层31。绝缘层31例如是氮化硅层或氧化硅层。在绝缘层31中形成在堆叠方向中延伸的接触孔CH。接触孔CH穿过绝缘层31并到达半导体基板21(扩散层25)。因此，半导体基板21(扩散层25)暴露在接触孔CH的底部。
接下来，如图6中所示，下电极32例如通过CVD形成在接触孔CH中。因此，填充接触孔CH的内部。下电极32的下端连接到扩散层25。下电极32也形成在接触孔CH外部的绝缘层31上。下电极32是包括金属的金属层，并且包括例如W、Ta、Ru、Ti、TaN和TiN中的至少一种。
接下来，如图7中所示，例如通过化学机械抛光(CMP)移除形成在接触孔CH外部的下电极32。因此，下电极32的表面和绝缘层31的表面被平坦化。此时，下电极32的表面通过暴露于大气而被氧化，并且氧化物层51形成在下电极32的表面上。例如在制造设备之间的运输期间发生下电极32的表面的氧化。
接下来，如图8中所示，例如通过离子束蚀刻(IBE)蚀刻下电极32(氧化物层51)的表面和绝缘层31的表面。因此，移除下电极32的氧化物层51。
在此，随着离子束的角度被调节为θ时执行IBE。在角度θ下，下电极32(氧化物层51)的蚀刻速率和绝缘层31的蚀刻速率在IBE中变得相等。因此，在表面保持平坦的同时蚀刻下电极32的表面和绝缘层31的表面。在此，θ是垂直于基板(半导体基板21)的表面的方向(即，在堆叠方向中)被设定为基准(0度)时的角度。IBE中使用的惰性气体的示例包括Ar、Xe、Kr和Ne。稍后将参考图14描述通过IBE的蚀刻的细节。
接下来，如图9中所示，缓冲层33例如通过溅射形成在下电极32和绝缘层31上。缓冲层33包括例如Al、Be、Mg、Ca、Hf、Sr、Ba、Sc、Y、La和Zr中的至少一种。缓冲层33还可以包括诸如HfB、MgAlB、HfAlB、ScAlB、ScHfB和HfMgB的化合物中的至少一种。
接下来，在缓冲层33上，例如通过溅射依次形成存储层34、隧道势垒层35和基准层36。存储层34和基准层36包括例如CoFeB、FeB或MgFeO。隧道势垒层35包含例如MgO或AlO。隧道势垒层35还可以包括诸如Al、Si、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr或Hf的元素的氮化物。
接下来，移位抵消层37例如通过溅射形成在基准层36上。移位抵消层37包括例如Co和选自Pt、Ni和Pd中的至少一种元素。盖层38例如通过溅射形成在移位抵消层37上。盖层38包括例如Ta、Ru、Pt和W中的至少一种。
接下来，如图10中所示，硬掩模39形成在盖层38上。硬掩模39被图案化以对应于MTJ元件的图案。换句话说，形成硬掩模39以便对应于下电极32上方的区域。硬掩模39是金属层。
接下来，如图11中所示，通过例如使用硬掩模39的IBE蚀刻从盖层38到缓冲层33的范围。该蚀刻到达下电极32和绝缘层31。因此，形成MTJ元件。在此，硬掩模39部分地保留，但可以彻底地去除。
在蚀刻MTJ元件的同时，在MTJ元件的侧壁上形成侧壁层52，该侧壁层52是来自MTJ元件的层的再沉积层。此时，为了完全形成MTJ元件，对于比缓冲层33更深的层执行过蚀刻。换句话说，还蚀刻下电极32的一部分。因此，侧壁层52是由包含MTJ元件和下电极32的材料的蚀刻材料形成的重新定位层。
接下来，如图12中所示，侧壁层52被氧化，变成绝缘层40。绝缘层40是氧化物。这防止了由于侧壁层52导致的存储层34和基准层36之间的电短路。
接下来，如图13中所示，形成保护绝缘层53以便覆盖MTJ元件。保护绝缘层53是氮化物层，诸如氮化硅层、氮化铝层或氮化铪层。可以不形成保护绝缘层53。图3示出了没有保护绝缘层53的示例。
然后，如图3中所示，绝缘层41例如通过CVD形成在整个表面上。绝缘层41例如是氮化硅层或氧化硅层。在绝缘层41中形成穿透到硬掩模39中的接触孔和穿透到扩散层25中的接触孔。在这些接触孔中形成金属层，使得形成上电极42和接触插塞44。此外，在上电极42上形成将成为位线BL的金属层43。另外，在接触插塞44上形成源极线SL。
以该方式，形成根据实施例的半导体存储器设备。
[IBE蚀刻]
图14是示出IBE中离子束的角度与蚀刻速率之间的关系的视图。在此，实线A指示诸如氮化硅和氧化硅的绝缘体，并且实线B指示诸如W、Ta、Ru、Ti、TaN和TiN的金属。换句话说，实线A表示绝缘层31，并且实线B表示下电极32。因此，图14示出通过IBE蚀刻绝缘层31和下电极32的数据。
如图14中所示，在IBE中，可以通过调节离子束的角度来控制被蚀刻材料的蚀刻速率。例如，随着离子束的角度增加，绝缘层31的蚀刻速率和下电极32的蚀刻速率二者都增加(单调增加)。在此，实线A的梯度大于实线B的梯度。换句话说，当离子束的角度增加时，绝缘层31的蚀刻速率的增长率大于下电极32的蚀刻速率的增长率。
如附图中所示，当离子束的角度小(<θ)时，绝缘层31的蚀刻速率小于下电极32的蚀刻速率。当离子束的角度变大并且达到θ时，绝缘层31的蚀刻速率变得等于下电极32的蚀刻速率。此外，随着离子束的角度增加(>θ)，绝缘层31的蚀刻速率高于下电极32的蚀刻速率。
以该方式，相对于IBE中的离子束的角度，绝缘层31的蚀刻速率的变化率和下电极32的蚀刻速率的变化率是不同的。在离子束的角度θ下，绝缘层31的蚀刻速率和下电极32的蚀刻速率变得相等。在该实施例中，如图8中所示，在离子束的该角度θ下执行IBE。
[实施例的效果]
图15是示出根据实施例的半导体存储器设备的存储器单元MC的制造过程的比较例的横截面视图。
如图15中所示，在比较例中，执行反应离子蚀刻(RIE)以移除下电极32的表面上的氧化物层51。因此，下电极32(氧化物层51)的表面和绝缘层31的表面被蚀刻。然而，在RIE中，下电极32的蚀刻速率与绝缘层31的蚀刻速率不同。在RIE中，不能以如在IBE中的方式调节离子束的角度，并且蚀刻速率不能通过调节离子束的角度来控制。换句话说，难以将下电极32的蚀刻速率调节为等于绝缘层31的蚀刻速率。因此，例如，下电极32的蚀刻速率大于绝缘层31的蚀刻速率，并且下电极32比绝缘层31蚀刻得更多。因此，在绝缘层31的表面和下电极32的表面上形成不规则度。因此，MTJ元件不稳定地形成在绝缘层31上和下电极32上，这可能导致存储器单元的特性劣化。
另一方面，根据上述实施例，执行IBE以移除下电极32的表面上的氧化物层51。在IBE中，通过调节离子束的角度来控制待蚀刻材料的蚀刻速率。在该示例中，IBE中的离子束的角度被设定为θ，使得下电极32的蚀刻速率和绝缘层31的蚀刻速率变得相等。因此，可以在保持绝缘层31的表面和下电极32的表面的平坦度的同时执行蚀刻，这抑制了表面上的不规则度。因此，可以在绝缘层31和下电极32上稳定地形成MTJ元件，这抑制了存储器单元的特性劣化。
在该实施例中，描述了图3中所示的存储器单元MC，但是以下修改也是适用的。
图16是示出图3中所示的存储器单元MC的修改的横截面视图。
在图3中，存储层34、隧道势垒层35和基准层36从下侧起依次设置在MTJ元件中。相反，如图16中所示，存储层34和基准层36可以相反地设置。在该情况下，移位抵消层37也可以设置在不同的层中。换句话说，在MTJ元件中，从下侧起依次设置移位抵消层37、基准层36、隧道势垒层35和存储层34。
虽然已经描述了某些实施例，但是这些实施例仅作为示例呈现，并且不旨在限制本发明的范围。实际上，在此描述的新颖实施例可以以各种其它形式体现；此外，在不脱离本发明的精神的情况下，可以对在此描述的实施例的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落入本发明的范围和精神内的这些形式或修改。

Claims (10)

1.一种用于制造半导体存储器设备的方法，所述方法包括：
在基板上形成绝缘层；
在所述绝缘层中形成孔；
在所述孔中形成金属层以填充所述孔，其中，在所述孔中形成所述金属层包括在所述孔中形成所述金属层以封闭所述孔的开口；
移除所述金属层的位于所述绝缘层上的部分；
在移除所述金属层的位于所述绝缘层上的所述部分以后，通过采用具有第一角度的离子束进行蚀刻来移除所述绝缘层的表面和所述金属层的表面，其中，所述绝缘层和所述金属层二者都以第一蚀刻速率采用具有所述第一角度的所述离子束进行蚀刻，并且其中，移除所述金属层的所述表面包括移除所述孔中的所述金属层的顶表面上的金属的氧化物，包括暴露所述金属层的第一表面，并且在所述孔中的所述金属层以及所述绝缘层之上形成连续表面；以及
在所述金属层上形成电阻变化元件，其中，在所述金属层上形成所述电阻变化元件包括：在所述金属层的所述第一表面上形成所述电阻变化元件。
2.根据权利要求1所述的方法，其中
在RIE中，所述金属层和所述绝缘层分别具有第二蚀刻速率和第三蚀刻速率，以及
所述第三蚀刻速率与所述第二蚀刻速率不同。
3.根据权利要求1所述的方法，其中
随着所述离子束的角度的增加，采用所述离子束的所述蚀刻中所述金属层的蚀刻速率以第一变化率变化，
随着所述角度的增加，采用所述离子束的所述蚀刻中的所述绝缘层的蚀刻速率以第二变化率变化，以及
所述第二变化率与所述第一变化率不同。
4.根据权利要求1所述的方法，其中
当所述离子束的角度是小于所述第一角度的第二角度时，采用所述离子束的所述蚀刻中的所述绝缘层的蚀刻速率小于所述第一蚀刻速率，以及
当所述离子束的所述角度是大于所述第一角度的第三角度时，采用所述离子束的所述蚀刻中的所述绝缘层的蚀刻速率大于所述第一蚀刻速率。
5.根据权利要求1所述的方法，其中
所述金属层包括W、Ta、Ru、Ti、TaN和TiN中的至少一种。
6.根据权利要求1所述的方法，其中
所述绝缘层包括SiN和SiO2中的至少一种。
7.根据权利要求1所述的方法，其中
在形成所述金属层之后，在所述金属层的所述表面上形成氧化物层；以及
当采用所述离子束移除所述绝缘层的所述表面和所述金属层的所述表面时，移除所述氧化物层。
8.根据权利要求1所述的方法，其中
所述金属层的所述形成包括：
在所述孔中和所述孔外的所述绝缘层上形成所述金属层；以及
移除所述孔外的所述绝缘层上的所述金属层。
9.根据权利要求8所述的方法，其中
通过化学机械抛光移除所述孔外的所述绝缘层上的所述金属层。
10.根据权利要求1所述的方法，其中
所述电阻变化元件包括第一磁性层、第二磁性层、以及所述第一磁性层与所述第二磁性层之间的非磁性层。
CN201811030495.7A 2018-03-15 2018-09-05 制造半导体存储器设备的方法 Active CN110277491B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-048215 2018-03-15
JP2018048215A JP2019161106A (ja) 2018-03-15 2018-03-15 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN110277491A CN110277491A (zh) 2019-09-24
CN110277491B true CN110277491B (zh) 2023-08-01

Family

ID=67906134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811030495.7A Active CN110277491B (zh) 2018-03-15 2018-09-05 制造半导体存储器设备的方法

Country Status (4)

Country Link
US (1) US10593872B2 (zh)
JP (1) JP2019161106A (zh)
CN (1) CN110277491B (zh)
TW (1) TWI700827B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672611B2 (en) * 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US11056643B2 (en) 2019-01-03 2021-07-06 International Business Machines Corporation Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
US10770652B2 (en) * 2019-01-03 2020-09-08 International Business Machines Corporation Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159081A (zh) * 2015-05-15 2016-11-23 三星电子株式会社 形成图案的方法、磁性存储器装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373127A (ja) 1991-06-21 1992-12-25 Casio Comput Co Ltd 絶縁膜の平坦化方法
US6602428B2 (en) 2000-12-13 2003-08-05 Denso Corporation Method of manufacturing sensor having membrane structure
JP2004014705A (ja) 2002-06-05 2004-01-15 Alps Electric Co Ltd 巨大磁気抵抗効果素子及びその製造方法
JP3895281B2 (ja) * 2003-02-18 2007-03-22 Ｔｄｋ株式会社 パターン形成方法、これを用いた磁気抵抗効果素子及び磁気ヘッドの製造方法、並びに、ヘッドサスペンションアセンブリ及び磁気ディスク装置
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
WO2009070201A1 (en) * 2007-11-27 2009-06-04 Micromem Technologies Inc. Sensor for a magnetic memory device and method of manufacturing the same
JP2010103224A (ja) * 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2011146690A (ja) * 2009-12-18 2011-07-28 Canon Anelva Corp イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイス製造方法
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
KR20120104031A (ko) * 2011-03-11 2012-09-20 삼성전자주식회사 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
TW201440271A (zh) 2013-03-07 2014-10-16 Tokyo Electron Ltd 平坦化方法、基板處理系統、ｍｒａｍ製造方法及ｍｒａｍ元件
WO2015136723A1 (en) 2014-03-11 2015-09-17 Yasuyuki Sonoda Magnetic memory and method of manufacturing magnetic memory
US20160087004A1 (en) * 2014-09-18 2016-03-24 Yasuyuki Sonoda Magnetic memory and method of manufacturing the same
KR102354468B1 (ko) * 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
US10181531B2 (en) * 2015-07-08 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor having low parasitic capacitance
US20170069835A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive memory device
US11031403B2 (en) * 2017-04-28 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159081A (zh) * 2015-05-15 2016-11-23 三星电子株式会社 形成图案的方法、磁性存储器装置及其制造方法

Also Published As

Publication number Publication date
JP2019161106A (ja) 2019-09-19
TWI700827B (zh) 2020-08-01
CN110277491A (zh) 2019-09-24
US20190288188A1 (en) 2019-09-19
US10593872B2 (en) 2020-03-17
TW201939738A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
US10777742B2 (en) Electronic device and method for fabricating the same
CN110246963B (zh) 半导体存储装置及其制造方法
CN110277491B (zh) 制造半导体存储器设备的方法
US6621730B1 (en) Magnetic random access memory having a vertical write line
CN105845821B (zh) 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构
JP5271488B2 (ja) 磁気メモリセルの製造方法
US20200091411A1 (en) Magnetoresistive memory device
CN102013454B (zh) 非易失性存储器件的制造方法
US9312476B2 (en) Magnetic memory
US7397099B2 (en) Method of forming nano-sized MTJ cell without contact hole
US10790442B2 (en) Magnetic memory device
US7041603B2 (en) Method for producing magnetic memory device
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
US10957370B1 (en) Integration of epitaxially grown channel selector with two terminal resistive switching memory element
JP2013065755A (ja) 半導体記憶装置およびその製造方法
US20170263860A1 (en) Method of manufacturing magnetoresistive memory device
US8741161B2 (en) Method of manufacturing semiconductor device
JP2013065756A (ja) 半導体記憶装置およびその製造方法
US20230180620A1 (en) Semiconductor device and method for fabricating the same
CN111755599B (zh) 存储装置以及存储装置的制造方法
US20210296569A1 (en) Magnetoresistance memory device and manufacturing method of magnetoresistance memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Applicant after: SK Hynix

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Applicant before: SK Hynix

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant