JPH04373127A - 絶縁膜の平坦化方法 - Google Patents
絶縁膜の平坦化方法Info
- Publication number
- JPH04373127A JPH04373127A JP17588191A JP17588191A JPH04373127A JP H04373127 A JPH04373127 A JP H04373127A JP 17588191 A JP17588191 A JP 17588191A JP 17588191 A JP17588191 A JP 17588191A JP H04373127 A JPH04373127 A JP H04373127A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- ion beam
- photoresist
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000000992 sputter etching Methods 0.000 claims abstract description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 238000004528 spin coating Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 45
- 239000007789 gas Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置における絶
縁膜の平坦化方法に関する。
縁膜の平坦化方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ等の半導体装置では、
ポリシリコン等からなる半導体層の表面をゲート絶縁膜
で覆い、ゲート絶縁膜の表面にゲート電極やソース・ド
レイン電極を形成したり、あるいは層間絶縁膜の表面に
ソース・ドレイン電極や配線を形成したりというように
、電極や配線の下地層として絶縁膜を形成することが多
い。この場合、絶縁膜の下方に半導体層やゲート電極等
の突起物が存在することにより、絶縁膜の表面が段差や
凹凸を有することとなり、この絶縁膜の表面に電極や配
線が形成されると、電極や配線に断線が生じたり絶縁不
良が生じたりすることがあり、歩留の低下の一要因とな
っている。
ポリシリコン等からなる半導体層の表面をゲート絶縁膜
で覆い、ゲート絶縁膜の表面にゲート電極やソース・ド
レイン電極を形成したり、あるいは層間絶縁膜の表面に
ソース・ドレイン電極や配線を形成したりというように
、電極や配線の下地層として絶縁膜を形成することが多
い。この場合、絶縁膜の下方に半導体層やゲート電極等
の突起物が存在することにより、絶縁膜の表面が段差や
凹凸を有することとなり、この絶縁膜の表面に電極や配
線が形成されると、電極や配線に断線が生じたり絶縁不
良が生じたりすることがあり、歩留の低下の一要因とな
っている。
【０００３】そこで、従来では、エッチバック法により
絶縁膜の表面を平坦化するようにしている。すなわち、
絶縁膜の表面にフォトレジストをその表面が平坦状とな
るように塗布し、絶縁膜のエッチング速度とフォトレジ
ストのエッチング速度とが同一となる条件下でプラズマ
エッチングすることにより、絶縁膜の表面の凸部を除去
し、絶縁膜の表面を平坦化するようにしている。
絶縁膜の表面を平坦化するようにしている。すなわち、
絶縁膜の表面にフォトレジストをその表面が平坦状とな
るように塗布し、絶縁膜のエッチング速度とフォトレジ
ストのエッチング速度とが同一となる条件下でプラズマ
エッチングすることにより、絶縁膜の表面の凸部を除去
し、絶縁膜の表面を平坦化するようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
このような絶縁膜の平坦化方法では、プラズマエッチン
グにおけるエッチング速度がエッチングガス種やエッチ
ングガス圧等に依存し、かつこの依存性が被エッチング
物質によって異なるので、絶縁膜のエッチング速度とフ
ォトレジストのエッチング速度とを同一にするには、エ
ッチングガス種やエッチングガス圧等を選定しなければ
ならず、したがって最適なエッチング条件を選定するこ
とが極めて困難であり、またエッチングガス種として堆
積性のエッチングガスを用いた場合には、不要な堆積膜
が生成されてしまうという問題があった。この発明の目
的は、最適なエッチング条件を容易に選定することがで
き、また不要な堆積膜が生成されないようにすることの
できる絶縁膜の平坦化方法を提供することにある。
このような絶縁膜の平坦化方法では、プラズマエッチン
グにおけるエッチング速度がエッチングガス種やエッチ
ングガス圧等に依存し、かつこの依存性が被エッチング
物質によって異なるので、絶縁膜のエッチング速度とフ
ォトレジストのエッチング速度とを同一にするには、エ
ッチングガス種やエッチングガス圧等を選定しなければ
ならず、したがって最適なエッチング条件を選定するこ
とが極めて困難であり、またエッチングガス種として堆
積性のエッチングガスを用いた場合には、不要な堆積膜
が生成されてしまうという問題があった。この発明の目
的は、最適なエッチング条件を容易に選定することがで
き、また不要な堆積膜が生成されないようにすることの
できる絶縁膜の平坦化方法を提供することにある。
【０００５】
【課題を解決するための手段】この発明は、段差を有す
る絶縁膜の表面にフォトレジストをその表面が平坦状と
なるように塗布し、不活性イオンビームの入射角を絶縁
膜のエッチング速度とフォトレジストのエッチング速度
とが略同一となる入射角とした条件下でスパッタエッチ
ングすることにより、絶縁膜の表面を平坦化するように
したものである。
る絶縁膜の表面にフォトレジストをその表面が平坦状と
なるように塗布し、不活性イオンビームの入射角を絶縁
膜のエッチング速度とフォトレジストのエッチング速度
とが略同一となる入射角とした条件下でスパッタエッチ
ングすることにより、絶縁膜の表面を平坦化するように
したものである。
【０００６】
【作用】この発明によれば、不活性イオンビームによる
スパッタエッチングにおけるエッチング速度が不活性イ
オンビームの入射角に依存し、かつこの依存性が被エッ
チング物質によって異なるので、絶縁膜のエッチング速
度とフォトレジストのエッチング速度とを同一にするに
は、不活性イオンビームの入射角のみを選定すればよく
、したがって最適なエッチング条件を容易に選定するこ
とができ、また不活性イオンビームによるスパッタエッ
チングであるので、不要な堆積膜が生成されないように
することができる。
スパッタエッチングにおけるエッチング速度が不活性イ
オンビームの入射角に依存し、かつこの依存性が被エッ
チング物質によって異なるので、絶縁膜のエッチング速
度とフォトレジストのエッチング速度とを同一にするに
は、不活性イオンビームの入射角のみを選定すればよく
、したがって最適なエッチング条件を容易に選定するこ
とができ、また不活性イオンビームによるスパッタエッ
チングであるので、不要な堆積膜が生成されないように
することができる。
【０００７】
【実施例】図１〜図４はそれぞれこの発明の一実施例に
おける絶縁膜の平坦化方法の各工程を示したものである
。そこで、これらの図を順に参照しながら、絶縁膜の平
坦化方法について説明する。
おける絶縁膜の平坦化方法の各工程を示したものである
。そこで、これらの図を順に参照しながら、絶縁膜の平
坦化方法について説明する。
【０００８】今、図１に示すように、基板１の上面に突
起物２が形成され、全表面に窒化シリコン等からなる絶
縁膜３が形成されているとする。この状態では、絶縁膜
３の表面は、突起物２の存在しない箇所に対して突起物
２の存在する箇所で突出し、段差を有している。
起物２が形成され、全表面に窒化シリコン等からなる絶
縁膜３が形成されているとする。この状態では、絶縁膜
３の表面は、突起物２の存在しない箇所に対して突起物
２の存在する箇所で突出し、段差を有している。
【０００９】このように段差を有する絶縁膜３の表面を
平坦化する場合には、まず図２に示すように、絶縁膜３
の表面にスピンコート法によりフォトレジスト４をその
表面が平坦状となるように塗布する。次に、図３に示す
ように、アルゴンイオンビーム等からなる不活性イオン
ビーム５の入射角を絶縁膜３のエッチング速度とフォト
レジスト４のエッチング速度とが同一となる入射角θｅ
とした条件下でスパッタエッチングする。
平坦化する場合には、まず図２に示すように、絶縁膜３
の表面にスピンコート法によりフォトレジスト４をその
表面が平坦状となるように塗布する。次に、図３に示す
ように、アルゴンイオンビーム等からなる不活性イオン
ビーム５の入射角を絶縁膜３のエッチング速度とフォト
レジスト４のエッチング速度とが同一となる入射角θｅ
とした条件下でスパッタエッチングする。
【００１０】ここで、不活性イオンビーム５によるスパ
ッタエッチングにおいては、エッチング速度が不活性イ
オンビームの入射角に依存し、かつこの依存性が被エッ
チング物質によって異なる。すなわち、エッチング速度
のイオンビーム入射角依存性は、被エッチング物質が窒
化シリコン等の絶縁膜３の場合には図５において実線で
示すようになり、被エッチング物質がフォトレジスト４
の場合には図５において点線で示すようになる。図５に
おいて、入射角９０°は基板１に対して垂直入射で、０
°は平行入射に相当する。したがって、不活性イオンビ
ーム５の入射角を制御すると、被エッチング物質のエッ
チング速度を制御することができる。しかも、図５に示
すように、絶縁膜３のエッチング速度曲線とフォトレジ
スト４のエッチング速度曲線とが入射角θｅのところで
交差している。これは、不活性イオンビーム５の入射角
がθｅのとき、絶縁膜３に対するエッチング速度とフォ
トレジスト４に対するエッチング速度とが同一となるこ
とを示している。
ッタエッチングにおいては、エッチング速度が不活性イ
オンビームの入射角に依存し、かつこの依存性が被エッ
チング物質によって異なる。すなわち、エッチング速度
のイオンビーム入射角依存性は、被エッチング物質が窒
化シリコン等の絶縁膜３の場合には図５において実線で
示すようになり、被エッチング物質がフォトレジスト４
の場合には図５において点線で示すようになる。図５に
おいて、入射角９０°は基板１に対して垂直入射で、０
°は平行入射に相当する。したがって、不活性イオンビ
ーム５の入射角を制御すると、被エッチング物質のエッ
チング速度を制御することができる。しかも、図５に示
すように、絶縁膜３のエッチング速度曲線とフォトレジ
スト４のエッチング速度曲線とが入射角θｅのところで
交差している。これは、不活性イオンビーム５の入射角
がθｅのとき、絶縁膜３に対するエッチング速度とフォ
トレジスト４に対するエッチング速度とが同一となるこ
とを示している。
【００１１】そこで、図３に戻って説明を続けると、不
活性イオンビーム５の入射角を絶縁膜３のエッチング速
度とフォトレジスト４のエッチング速度とが同一となる
入射角θｅおよびその付近の入射角でスパッタエッチン
グすると、図４に示すように、絶縁膜３の段差部の凸部
が除去され、絶縁膜３の表面が平坦化されることになる
。この場合、入射角θｅの付近の入射角とは、絶縁膜３
とフォトレジスト４の入射角がそれぞれ最大となるθｉ
とθｐとの間の範囲で、入射角θｅに略等しい範囲を言
う。
活性イオンビーム５の入射角を絶縁膜３のエッチング速
度とフォトレジスト４のエッチング速度とが同一となる
入射角θｅおよびその付近の入射角でスパッタエッチン
グすると、図４に示すように、絶縁膜３の段差部の凸部
が除去され、絶縁膜３の表面が平坦化されることになる
。この場合、入射角θｅの付近の入射角とは、絶縁膜３
とフォトレジスト４の入射角がそれぞれ最大となるθｉ
とθｐとの間の範囲で、入射角θｅに略等しい範囲を言
う。
【００１２】
【発明の効果】以上説明したように、この発明によれば
、不活性イオンビームによるスパッタエッチングにより
絶縁膜の表面を平坦化しているので、絶縁膜のエッチン
グ速度とフォトレジストのエッチング速度とが略同一と
なる不活性イオンビームの入射角のみを選定すればよく
、したがって最適なエッチング条件を容易に選定するこ
とができ、また不活性イオンビームによるスパッタエッ
チングであるので、不要な堆積膜が生成されないように
することができる。
、不活性イオンビームによるスパッタエッチングにより
絶縁膜の表面を平坦化しているので、絶縁膜のエッチン
グ速度とフォトレジストのエッチング速度とが略同一と
なる不活性イオンビームの入射角のみを選定すればよく
、したがって最適なエッチング条件を容易に選定するこ
とができ、また不活性イオンビームによるスパッタエッ
チングであるので、不要な堆積膜が生成されないように
することができる。
【図１】この発明の一実施例における絶縁膜の平坦化方
法において基板上に突起物を形成した後全表面に絶縁膜
を形成した状態の断面図。
法において基板上に突起物を形成した後全表面に絶縁膜
を形成した状態の断面図。
【図２】この絶縁膜の平坦化方法において絶縁膜の表面
にフォトレジストをその表面が平坦となるように塗布し
た状態の断面図。
にフォトレジストをその表面が平坦となるように塗布し
た状態の断面図。
【図３】この絶縁膜の平坦化方法において不活性イオン
ビームによるスパッタエッチングを説明するために示す
断面図。
ビームによるスパッタエッチングを説明するために示す
断面図。
【図４】この絶縁膜の平坦化方法において絶縁膜の表面
を平坦化した状態の断面図。
を平坦化した状態の断面図。
【図５】不活性イオンビームによるスパッタエッチング
においてエッチング速度のイオンビーム入射角依存性を
示す図。
においてエッチング速度のイオンビーム入射角依存性を
示す図。
１ 基板
２ 突起物
３ 絶縁膜
４ フォトレジスト
５ 不活性イオンビーム
Claims (1)
- 【請求項１】 段差を有する絶縁膜の表面にフォトレ
ジストをその表面が平坦状となるように塗布し、不活性
イオンビームの入射角を前記絶縁膜のエッチング速度と
前記フォトレジストのエッチング速度とが略同一となる
入射角とした条件下でスパッタエッチングすることによ
り、前記絶縁膜の表面を平坦化することを特徴とする絶
縁膜の平坦化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588191A JPH04373127A (ja) | 1991-06-21 | 1991-06-21 | 絶縁膜の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588191A JPH04373127A (ja) | 1991-06-21 | 1991-06-21 | 絶縁膜の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373127A true JPH04373127A (ja) | 1992-12-25 |
Family
ID=16003845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17588191A Pending JPH04373127A (ja) | 1991-06-21 | 1991-06-21 | 絶縁膜の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373127A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003035581A (ja) * | 2001-07-23 | 2003-02-07 | Denso Corp | 薄膜部を有するセンサの製造方法 |
| JP2007511918A (ja) * | 2003-11-18 | 2007-05-10 | エフ イー アイ カンパニ | 構造部のミル処理断面の局部的変化を制御する方法および装置 |
| US10593872B2 (en) | 2018-03-15 | 2020-03-17 | Toshiba Memory Corporation | Method of manufacturing semiconductor memory device |
-
1991
- 1991-06-21 JP JP17588191A patent/JPH04373127A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003035581A (ja) * | 2001-07-23 | 2003-02-07 | Denso Corp | 薄膜部を有するセンサの製造方法 |
| JP2007511918A (ja) * | 2003-11-18 | 2007-05-10 | エフ イー アイ カンパニ | 構造部のミル処理断面の局部的変化を制御する方法および装置 |
| US8163145B2 (en) | 2003-11-18 | 2012-04-24 | Fei Company | Method and apparatus for controlling topographical variation on a milled cross-section of a structure |
| US9852750B2 (en) | 2003-11-18 | 2017-12-26 | Fei Company | Method and apparatus for controlling topographical variation on a milled cross-section of a structure |
| US10593872B2 (en) | 2018-03-15 | 2020-03-17 | Toshiba Memory Corporation | Method of manufacturing semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| JP3019021B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11330046A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20040127037A1 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| US20220020642A1 (en) | Ald (atomic layer deposition) liner for via profile control and related applications | |
| US6323122B2 (en) | Structure for a multi-layered dielectric layer and manufacturing method thereof | |
| JPH04373127A (ja) | 絶縁膜の平坦化方法 | |
| JPH06267912A (ja) | 薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS63133550A (ja) | 半導体装置の製造方法 | |
| KR100505602B1 (ko) | 반도체소자 제조에 사용되는 반사방지막 및 이를 포함한 다층막전면식각방법 | |
| KR20000026975A (ko) | 반도체 장치의 제조 방법 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| KR0174984B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR20040006459A (ko) | 하드 마스크 식각 향상 방법 | |
| KR100479231B1 (ko) | 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법 | |
| KR100607820B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100571674B1 (ko) | 반도체 소자의 층간 절연막을 형성하는 방법 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR100435898B1 (ko) | 트랜지스터의 샐리사이드 영역 형성방법 | |
| KR100231101B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100720262B1 (ko) | 반도체 소자의 제조 방법 |