JP2020043233A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2020043233A
JP2020043233A JP2018169747A JP2018169747A JP2020043233A JP 2020043233 A JP2020043233 A JP 2020043233A JP 2018169747 A JP2018169747 A JP 2018169747A JP 2018169747 A JP2018169747 A JP 2018169747A JP 2020043233 A JP2020043233 A JP 2020043233A
Authority
JP
Japan
Prior art keywords
insulating layer
hole
layer
laminated structure
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018169747A
Other languages
English (en)
Inventor
修一 津端
Shuichi Tsubata
修一 津端
康幸 園田
Yasuyuki Sonoda
康幸 園田
和広 冨岡
Kazuhiro Tomioka
和広 冨岡
隆夫 落合
Takao Ochiai
隆夫 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018169747A priority Critical patent/JP2020043233A/ja
Priority to US16/353,327 priority patent/US10847576B2/en
Publication of JP2020043233A publication Critical patent/JP2020043233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 磁気抵抗効果素子に対して適切な位置に上部電極を配置することが可能な磁気記憶装置及び磁気記憶装置の製造方法を提供する。【解決手段】 実施形態に係る磁気記憶装置は、積層構造20と、第1の絶縁層42と、第2の絶縁層43と、上部電極50とを備える。積層構造20は、磁性層を含む。第1の絶縁層42は、積層構造20を覆い、積層構造20に基づく突出部42bを含み、第1の絶縁層42を貫通する第1の穴42aを有する。第2の絶縁層43は、第1の絶縁層42上に設けられ、第1の絶縁層42とは異なる材料で形成され、内側に上部電極50の一部と突出部42bとが設けられた第2の穴43aを有する。第2の穴43aは、積層構造20に近くなるにしたがって面積が大きくなっている部分を含む。上部電極50は、少なくとも第1の穴42aを通して積層構造20に接続されている。【選択図】 図1

Description

本発明の実施形態は、磁気記憶装置(magnetic memory device)に関する。
半導体基板上に磁気抵抗効果素子(magnetoresistive element)及びMOSトランジスタが集積化された磁気記憶装置(半導体集積回路装置)が提案されている。
上述した磁気抵抗効果素子上にはビット線と磁気抵抗効果素子とを電気的に接続するための上部電極(top electrode)が形成されている。
しかしながら、磁気抵抗効果素子に対して適切な位置に上部電極を形成することは難しかった。
特開2002−111096号公報
磁気抵抗効果素子に対して適切な位置に上部電極を形成することが可能な磁気記憶装置及び磁気記憶装置の製造方法を提供する。
実施形態に係る磁気記憶装置は、積層構造と、第1の絶縁層と、第2の絶縁層と、電極とを備える。前記積層構造は、磁性層を含む。前記第1の絶縁層は、前記積層構造を覆い、前記積層構造に基づく突出部を含み、前記第1の絶縁層を貫通する第1の穴を有する。前記第2の絶縁層は、前記第1の絶縁層上に設けられ、前記第1の絶縁層とは異なる材料で形成され、内側に前記電極の一部と前記突出部とが設けられた第2の穴を有する。前記第2の穴は、前記積層構造に近くなるにしたがって面積が大きくなっている部分を含む。前記電極は、少なくとも前記第1の穴を通して前記積層構造に接続されている。
実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置の積層構造を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 図11に示す磁気記憶装置の上部電極及び積層構造の位置関係を説明する図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 図14に示す磁気記憶装置の上部電極及び積層構造の位置関係を説明する図である。 比較例の磁気記憶装置において、上部電極が磁気抵抗効果素子に対して適切ではない位置に形成された状態を示した断面図である。 比較例の磁気記憶装置において、上部電極が磁気抵抗効果素子に対して適切ではない位置に形成される状態を示した断面図である。
以下、図面を参照して実施形態を説明する。
図1は、実施形態に係る磁気記憶装置(半導体集積回路装置)の構成を模式的に示した断面図である。
下部構造10は、半導体基板(図示せず)、MOSトランジスタ(図示せず)、層間絶縁膜11及び下部電極(bottom electrode)12等を含んでいる。MOSトランジスタは、半導体基板の表面領域に設けられている。層間絶縁膜11は、例えば、シリコン酸化物(SiO)で形成されている。
下部電極12は、層間絶縁膜11内に設けられ、MOSトランジスタと後述する磁気抵抗効果素子(magnetoresistive element)とを電気的に接続している。
下部構造10上には、磁気抵抗効果素子用の積層構造(stacked structure)20が設けられている。なお、磁気抵抗効果素子は、MTJ(magnetic tunnel junction)素子とも呼ばれる。
積層構造20は、第1の絶縁層42と、第3の絶縁層41とにより覆われている。
第1の絶縁層42は層間絶縁膜であり、シリコン酸化物(SiO)で形成されている。また、第1の絶縁層42は、積層構造20に基づく突出部42bを含んでいる。後述するが、実施形態に係る磁気記憶装置の製造段階では、図5(a)及び図5(b)に示すように、突出部42bは上側部分42cと下側部分42dとを有しており、製造段階で上側部分42cが研磨された結果、下側部分42dが残っている。下側部分42dは、円錐の頂点側の部分を当該円錐の底面に平行に切った形状をしている。
突出部42b(下側部分42d)は、積層構造20に対応する位置、即ち積層構造20の上方に位置している。具体的には、突出部42b(下側部分42d)は積層構造20の真上に位置している。また、図1の状態において、突出部42bの下側部分42dは、積層構造20に近い程、積層方向に対して垂直な方向における断面積が大きく、積層構造20に遠い程、積層方向に対して垂直な方向における断面積が小さい。ここで、積層方向は、積層構造20の構成要素が積層された方向を意味する。別の観点から言うと、積層方向は、第3の絶縁層41、第1の絶縁層42、第2の絶縁層43及び第4の絶縁層44が積層された方向を意味する。
第1の絶縁層42には、第1の絶縁層42を貫通する第1の穴42aが形成されている。即ち、第1の穴42aは、突出部42bの上面から第1の絶縁層42を貫通するように形成されている。
第3の絶縁層41は、積層構造20と第1の絶縁層42との間に設けられている。第3の絶縁層41は、積層構造20を保護するための膜である。第3の絶縁層41には、上部電極50が貫通可能な第3の穴41aが形成されている。第3の絶縁層41は、第1の絶縁層42とは異なる材料で形成されている。具体的には、第3の絶縁層41の材料は、第1の絶縁層42に対してエッチングの選択性が高い材料である。
第2の絶縁層43は、第1の絶縁層42上に設けられている。第2の絶縁層43には、第2の穴43aが形成されている。第2の穴43aは、第1の穴部と第2の穴部とを含んでいる。第1の穴部の内側には、上部電極50の第1の電極部50aの下側部分が設けられている。第2の穴部の内側には、上部電極50の第2の電極部50bの一部と上述した突出部42bの下側部分42dとが設けられている。上部電極50についての詳細は後述する。
第2の穴43aの第1の穴部の面積LS1は、積層構造20からの距離に関係なく変わらない。一方、第2の穴43aの第2の穴部の面積LS2は、積層構造20に近くなるにしたがって大きくなっている。なお、第2の穴43aは、必ずしも第1の穴部と第2の穴部の両方を含まなくてもよく、第2の穴部のみを含む形状であってもよい。
また、第2の絶縁層43は、第1の絶縁層42とは異なる材料で形成されている。具体的には、第2の絶縁層43の材料は、第1の絶縁層42に対してエッチングの選択性が高い材料である。具体的な第2の絶縁層43の主成分は、シリコン窒化物(SiN)、シリコンホウ素窒化物(SiBN)、シリコン炭素窒化物(SiCN)、ホウ素窒化物(BN)、金属酸化物、金属窒化物等の絶縁体の材料から選択される。
第4の絶縁層44は、第2の絶縁層43上に設けられている。第4の絶縁層44には、上部電極50が貫通可能な第4の穴44aが形成されている。第4の絶縁層44は、シリコン酸化物(SiO)で形成されている。第4の絶縁層44の材料には、第3の絶縁層41及び第2の絶縁層43とエッチングの選択性が高く、第1の絶縁層42とエッチングの選択性が低い材料が用いられる。
上部電極50は、各穴42a、43a、41a、44aを通して積層構造20に接続している。即ち、各穴42a、43a、41a、44aによって貫通穴70が構成されている。図1では、各穴42a、43a、41a、44aは、積層構造20の真上に位置しており、各穴42a、43a、穴41a、穴44aの中心は略一致している。しかしながら、第4の絶縁層44の第4の穴44aの中心については、他の穴41a、42a、43aの中心からずれている場合もある。
上部電極50は、上部電極50の中の第1の絶縁層42よりも上側の部分である第1の電極部50aと、第1の電極部50aよりも下側の部分である第2の電極部50bとを有する。第1の電極部50aは、第4の絶縁層44の第4の穴44a内及び第2の絶縁層43の第2の穴43aの上側の部分(上述した第1の穴部)内に設けられている。第1の電極部50a及び第2の電極部50bは、上から見て略円形である。積層方向に垂直な方向における第1の電極部50aの断面積ES1は、積層方向に垂直な方向における第2の電極部50bの断面積ES2よりも大きい。上部電極50の具体的な材料は、タングステン(W)、タンタル(Ta)、窒化タンタル(TaN)、チタン(Ti)、窒化チタン(TiN)等から選択される。
図2は、実施形態に係る磁気記憶装置(半導体集積回路装置)の積層構造20を模式的に示した断面図である。
積層構造20は、磁性層を有しており、磁性層には、第1の磁性層としての記憶層(storage layer)24と、第2の磁性層としての参照層(reference layer)22とが含まれる。また、積層構造20は、記憶層24及び参照層22の他に、下地層(under layer)25と、非磁性層(nonmagnetic layer)としてのトンネルバリア層(非磁性層)23と、キャップ層21とを含んでいる。
下地層25は、下部電極12上に設けられており、記憶層24の下地となる層である。
記憶層(第1の磁性層)24は、垂直磁化(perpendicular magnetization)を有する(主面に対して垂直な磁化方向を有する)強磁性層(ferromagnetic layer)であり、可変の磁化方向(variable magnetization direction)を有し、少なくとも鉄(Fe)及びボロン(B)を含有している。また、記憶層24は、鉄(Fe)及びボロン(B)に加えて、さらにコバルト(Co)を含有していてもよい。なお、「磁化方向が可変」とは、所定の書き込み電流に対して磁化方向が変わることを示す。
参照層(第2の磁性層)22は、垂直磁化を有する強磁性層であり、固定された磁化方向(fixed magnetization direction)を有している。図示していないが、参照層22は、第1層の部分と第2の層部分とを含んでおり、参照層22に含まれる第1の層部分は、少なくとも鉄(Fe)及びボロン(B)を含有している。また、参照層22に含まれる第1の層部分は、鉄(Fe)及びボロン(B)に加えて、さらにコバルト(Co)を含有していてもよい。参照層22に含まれる第2の層部分は、コバルト(Co)と、プラチナ(Pt)、ニッケル(Ni)及びパラジウム(Pd)から選択された少なくとも1つの元素とを含有している。なお、「磁化方向が固定」とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。
トンネルバリア層(非磁性層)23は、記憶層24と参照層22との間に設けられた絶縁層であり、マグネシウム(Mg)及び酸素(O)を含有している。
キャップ層21は、参照層22と上部電極50との間に設けられ、所定の金属材料を用いて形成されている。
上述したことからわかるように、本実施形態では、参照層22が記憶層24よりも上層側に設けられている。なお、記憶層24が参照層22よりも上層側に設けられていてもよい。
次に実施形態に係る磁気記憶装置(半導体集積回路装置)の製造方法を、図3〜図15を参照して説明する。
まず、半導体基板(図示せず)、MOSトランジスタ(図示せず)、層間絶縁膜11及び下部電極12等を含む下部構造10を形成する。次に、下部構造10上に上述した磁性層(参照層22、記憶層24)及び非磁性層23等を含む積層構造20を形成して、積層構造20を覆う第3の絶縁層41を形成する。その結果、図3に示すような状態になる。
次に、図4に示すように、積層構造20に基づく突出部42bを有し、積層構造20を覆う第1の絶縁層42をHDPCVD(High Density Plasma chemical vapor deposition)法により第3の絶縁層41上に形成する。HDPCVD法は、プラズマCVDの一種であり、バイアス電圧を印加しながらプラズマ成膜していく方法である。第1の絶縁層42はエッチングされながら成膜されていく。HDPCVD法で成膜することで、積層構造20のパターンに対応する位置に突出部42bが形成される。積層構造20のパターンに対応する位置とは、積層構造20の真上(直上)のことである。ここで、突出部42bは円錐の形状をしている。
次に、図5(a)に示すように、第1の絶縁層42上に第1の絶縁層42とは異なる材料で第2の絶縁層43を形成する。図5(a)では、第2の絶縁層43は第1の絶縁層42の突出部42bの頂点を覆わない程度の厚さで形成されている。このとき、第2の絶縁層43には突出部42bに対応して第2の穴43aが形成される。なお、第2の絶縁層43は、第1の絶縁層42の突出部42bの頂点を覆う程度の厚さで形成されてもよい。この場合、図5(b)に示すように、第2の絶縁層43の一部として、第1の絶縁層42の突出部42bの形状に対応した形状の突出部43eが形成されてもよい。
次に、CMP(chemical Mechanical Polishing)により、第1の絶縁層42(突出部42b)と第2の絶縁層43とを研磨することで、第1の絶縁層42(突出部42b)と第2の絶縁層43とを平坦化する。具体的には、第1の絶縁層42の突出部42bの上側部分42cと、第2の絶縁層43の上側部分43bとを除去する。この平坦化の結果、図6に示すように、突出部42bの中の上側部分42cを除いた残りの部分である下側部分42dと、第2の絶縁層43の中の上側部分43bを除いた残りの部分であって、突出部42bの下側部分42dを囲む下側部分43cとが残る。
この平坦化する工程は、第2の絶縁層43を貫通した突出部42bの下側部分42dの上面の面積US1が適切な大きさになるまで第1の絶縁層42と第2の絶縁層43とを研磨する。適切な大きさとは、積層構造20の上面と接する上部電極50の第2の電極部50bの断面積ES2として必要な大きさのことである。突出部42bの下側部分42dの上面の面積US1が、積層構造20の上面の面積SS1未満となるように平坦化が行われる。
なお、この平坦化する工程は、CMPを実行する時間を制御することで、第1の絶縁層42(突出部42b)と第2の絶縁層43とをどれだけ削るかを制御してもよい。これにより、突出部42bの下側部分42dの上面の面積US1を適切な大きさに調整できる。
図5(b)に示すように第2の絶縁層43が第1の絶縁層42の突出部42bの頂点を覆うように形成された場合、第1の絶縁層42及び第2の絶縁層43が平坦化された結果、第1の絶縁層42の突出部42bの上側部分42c、第2の絶縁層43の上側部分43b、及び第2の絶縁層43の突出部43eが除去される。
次に、図7に示すように、平坦化された突出部42b(下側部分42d)及び第2の絶縁層43(下側部分43c)上に第4の絶縁層44を形成する。
次に、図8に示すようにマスク層60を第4の絶縁層44上に形成する。
次に、積層構造20に達する貫通穴70を形成するための工程として、エッチングを行う。本実施形態では、エッチングは、第1のエッチングと第2のエッチングの2段階に分けて行われる。
まず、第1のエッチングを行う。ここでいう第1のエッチングとは、マスク層60をマスクとして用いて第4の絶縁層44をエッチングすることと、第2の絶縁層43の下側部分43c(図5〜図6におけるCMPを利用した平坦化の工程で残った部分)をマスクとして用いて第1の絶縁層42をエッチングすることを含む。第1のエッチングは、第3の絶縁層41に達するまで実行される。
第1のエッチングを実行した結果、図9に示すように、第1の絶縁層42には第1の穴42aが形成され、第4の絶縁層44には第4の穴44aが形成される。なお、第2の穴43aは、第2の絶縁層43を形成する工程において、すでに形成されている(図5(a)及び図5(b)参照)。
次に、第2のエッチングを実行する。ここでいう第2のエッチングとは、第1のエッチングを実行する工程においてエッチングされた第1の絶縁層42をマスクとして用いて第3の絶縁層41をエッチングすることを含む。ここで、第3の絶縁層41は第1の絶縁層42に対してエッチング選択性が高い材料で形成されているため、第3の絶縁層41をエッチングする際に第1の絶縁層42がマスクとして機能する。第2のエッチングは、積層構造20に達するまで実行される。
第2のエッチングを実行した結果、図10に示すように第3の絶縁層41に第3の穴41aが形成される。この結果、積層構造20に達する貫通穴70が形成される。ここで、第1の穴42a及び第3の穴41aの面積は、平坦化する工程において形成された突出部42bの下側部分42dの上面の面積US1と同じである。
なお、図10では、第2のエッチングにおいて第2の絶縁層43もエッチングされているが、第2のエッチングは主に第3の絶縁層41をエッチングすることを目的としているため、第2の絶縁層43はエッチングされなくてもよい。
次に、マスク層60を除去した後、図11に示すように、第1及び第2のエッチングにより形成された貫通穴70内に積層構造20に接続される上部電極50を形成する。第1の電極部50aの直径Aと第2の電極部50bの直径Bとは、A>Bの関係にある。
図11に示す磁気記憶装置(半導体集積回路装置)の上部電極50及び積層構造20の位置関係は、図12に示されている。図12には、図11に示す磁気記憶装置(半導体集積回路装置)は、上部電極50の第1の電極部50aの中心A1の位置と上部電極50の第2の電極部50bの中心B1の位置とが略一致していることが示されている。また、図12には、上部電極50の第1の電極部50aの中心A1の位置と、積層構造20の上面の中心C1の位置が略一致していることが示されている。しかしながら、上部電極50の第1の電極部50aの中心A1の位置と、積層構造20の上面の中心C1の位置とが必ずしも図12で示すように一致するとは限らない。マスク層60を形成する工程において、必ずしもマスク層60の開口の中心の位置が積層構造20の上面の中心C1の位置に一致するように形成されるとは限らないからである。
例えば、図13に示す位置にマスク層60が形成された場合、第1及び第2のエッチングを実行することで形成される貫通穴の形状は、図10に示す貫通穴70の形状とは異なる。図10に示す貫通穴70とは異なる形状の貫通穴内に上部電極50を形成した場合、上部電極50の形状は図14に示すようになる。図14に示す磁気記憶装置(半導体集積回路装置)の上部電極50及び積層構造20の位置関係は、図15に示されている。図15には、上部電極50の第1の電極部50aの中心A1の位置と、第2の電極部50bの中心B1の位置とがずれていることが示されている。また、図15には、上部電極50の第1の電極部50aの中心A1の位置と、積層構造20の上面の中心C1の位置とがずれていることが示されている。
しかしながら、このような場合であっても第2の絶縁層43の下側部分43cをマスクとして第1の絶縁層42及び第3の絶縁層41をエッチングすることで、第1の穴42a及び第3の穴41aは、積層構造20の真上に形成される。また、第1の穴42a及び第3の穴41aの面積は、突出部42bの下側部分42dの上面の面積US1と同じ大きさで形成される。突出部42bの下側部分42dの上面の面積US1が、積層構造20の上面の面積SS1未満になるように平坦化する工程が実行されているため、第1の穴42a及び第3の穴41aの面積は、積層構造20の上面の面積SS1未満になるように形成される。これにより、上部電極50の第2の電極部50bは、積層構造20の上面の範囲内に接するように形成することができる。
したがって、上部電極50を積層構造20の適切な位置に適切な大きさで形成することができる。
本実施形態における磁気記憶装置(半導体集積回路装置)の製造方法の効果について、図16及び図17に示す比較例を用いて説明する。
比較例の磁気記憶装置(半導体集積回路装置)の製造方法では、第2の絶縁層43を形成しない。下部構造10上に積層構造20を形成し、その積層構造20を覆うように第3の絶縁層41と第1の絶縁層42とを形成する。そして、第1の絶縁層42の上にマスク層を形成し、そのマスク層をマスクとして第1の絶縁層42と第3の絶縁層41とをエッチングする。そして、そのエッチングにより形成された貫通穴70内に上部電極50を形成する。
比較例の方法において、マスク層の開口の中心の位置と積層構造20の上面の中心の位置とがずれた状態で第1の絶縁層42と第3の絶縁層41とをエッチングすると、貫通穴70を積層構造20の上面の範囲内に形成できない場合がある。
このため、マスク層の形成位置が積層構造20に対してずれると、図16で示すように貫通穴70が積層構造20の上面だけでなく側面にも達する場合がある。この場合、上部電極50を形成する前段階における貫通穴70を洗浄する工程において、積層構造20に含まれる磁性層の一部が酸化されて高抵抗層に変化する等、磁気記憶装置(半導体集積回路装置)の特性上望ましくないことが生じる。そして、貫通穴70内に上部電極50を形成した場合、図16に示すように、上部電極50が積層構造20の上面だけでなく積層構造20の側面にも接するように形成される。
また、マスク層を積層構造20に対応する位置に形成できなかった場合に、第1の絶縁層42と第3の絶縁層41とをエッチングすることで、貫通穴70が下部電極12にまで達することがある。この場合、その貫通穴70内に上部電極50を形成すると、図17に示すように上部電極50が積層構造20の側面及び下部電極12にも接するように形成されてしまう。このため、上部電極50と下部電極12が導通すること、トンネルバリア層23の上下に形成された参照層22と記憶層24とが導通すること等の不都合が生じる。
しかしながら、本実施形態によれば、突出部42bを利用して貫通穴70を形成することにより、貫通穴70の中で第2の電極部50bを通す部分である第1の穴42a及び第3の穴41aの中心の位置と、積層構造20の上面の中心の位置とを略一致させることができる。また、突出部42bの下側部分42dの上面の面積US1を積層構造20の上面の面積SS1未満になるように平坦化する工程が実行されるため、第1の穴42a及び第3の穴41aの面積を、積層構造20の上面の面積SS1よりも小さくすることができる。
このため、本実施形態における製造方法を利用して形成された貫通穴70内に上部電極50を形成すれば、上部電極50の第2の電極部50bは積層構造20の上面の範囲内に接するように形成できるので、上部電極50が積層構造20の側面や下部電極12に接するように形成されることを防ぐことができる。即ち、上部電極50を積層構造20に対して適切な位置に形成することができる。
したがって、上述した比較例における問題点を解消することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…下部構造 11…層間絶縁膜 12…下部電極
20…積層構造 21…キャップ層 22…参照層
23…トンネルバリア層(非磁性層) 24…記憶層 25…下地層
41…第3の絶縁層 41a…第3の穴
42…第1の絶縁層 42a…第1の穴 42b…突出部
42c…上側部分 42d…下側部分
43…第2の絶縁層 43a…第2の穴
43b…上側部分 43c…下側部分 43e…突出部
44…第4の磁性層 44a…第4の穴
50…上部電極 50a…第1の電極部 50b…第2の電極部
60…マスク層 70…貫通穴

Claims (10)

  1. 磁性層を含む積層構造と、
    前記積層構造を覆い、前記積層構造に基づく突出部を含む第1の絶縁層と、
    前記第1の絶縁層上に設けられ、前記第1の絶縁層とは異なる材料で形成された第2の絶縁層と、
    前記積層構造に接続された電極とを備え、
    前記第1の絶縁層は、前記第1の絶縁層を貫通する第1の穴を有し、
    前記電極は、少なくとも前記第1の穴を通して前記積層構造に接続され、
    前記第2の絶縁層は、内側に前記電極の一部と前記突出部とが設けられた第2の穴を有し、
    前記第2の穴は、前記積層構造に近くなるにしたがって面積が大きくなっている部分を含むことを特徴とする磁気記憶装置。
  2. 前記積層構造と前記第1の絶縁層との間に設けられ、第3の穴を有し、前記第1の絶縁層とは異なる材料で形成された第3の絶縁層をさらに備え、
    前記電極は、前記第3の穴をさらに通して前記積層構造に接続されていることを特徴とする請求項1記載の磁気記憶装置。
  3. 前記第2の絶縁層上に設けられ、第4の穴を有する第4の絶縁層をさらに備え、
    前記電極は、前記第4の穴をさらに通して前記積層構造に接続されていることを特徴とする請求項2記載の磁気記憶装置。
  4. 前記第1の穴及び前記第2の穴は、前記積層構造の真上に位置することを特徴とする請求項1記載の磁気記憶装置。
  5. 前記電極は、前記第1の絶縁層の前記突出部よりも上側の部分である第1の電極部と、前記第1の電極部よりも下側の部分である第2の電極部とを備え、
    前記積層構造の積層方向に垂直な方向における前記第1の電極部の断面積は、前記積層方向に垂直な方向における前記第2の電極部の断面積よりも大きいことを特徴とする請求項1記載の磁気記憶装置。
  6. 前記第2の絶縁層の主成分は、シリコン窒化物、シリコンホウ素窒化物、シリコン炭素窒化物、ホウ素窒化物、金属酸化物、金属窒化物から選択されることを特徴とする請求項1記載の磁気記憶装置。
  7. 前記積層構造は、可変の磁化方向を有する第1の磁性層と、固定された磁化方向を有する第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層とを含むことを特徴とする請求項1記載の磁気記憶装置。
  8. 下部構造上に、磁性層を含む積層構造を形成する工程と、
    前記積層構造を覆い、前記積層構造に基づく突出部を有する第1の絶縁層を形成する工程と、
    前記第1の絶縁層上に第1の絶縁層とは異なる材料で第2の絶縁層を形成する工程と、
    前記第2の絶縁層の上側部分及び前記突出部の上側部分を除去して、前記突出部の下側部分と前記突出部の下側部分を囲む前記第2の絶縁層の下側部分とを残す工程と、
    前記積層構造に達する貫通穴を形成する工程と、
    前記貫通穴内に前記積層構造に接続される電極を形成する工程とを備え、
    前記積層構造に達する貫通穴を形成する工程は、前記第2の絶縁層の前記下側部分をマスクとして用いて前記第1の絶縁層をエッチングする工程を少なくとも含むことを特徴とする磁気記憶装置の製造方法。
  9. 前記第1の絶縁層を形成する前に、前記積層構造を覆う第3の絶縁層を形成する工程をさらに備え、
    前記積層構造に達する貫通穴を形成する工程は、前記エッチングされた第1の絶縁層をマスクとして用いて前記第3の絶縁層をエッチングする工程をさらに含むことを特徴とする請求項8記載の磁気記憶装置の製造方法。
  10. 前記突出部の前記下側部分上及び前記第2の絶縁層の前記下側部分上に第4の絶縁層を形成する工程と、
    前記第4の絶縁層上にマスク層を形成する工程と、
    をさらに備え、
    前記積層構造に達する貫通穴を形成する工程は、前記マスク層をマスクとして用いて前記第4の絶縁層をエッチングする工程をさらに含むことを特徴とする請求項8記載の磁気記憶装置の製造方法。
JP2018169747A 2018-09-11 2018-09-11 磁気記憶装置 Pending JP2020043233A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018169747A JP2020043233A (ja) 2018-09-11 2018-09-11 磁気記憶装置
US16/353,327 US10847576B2 (en) 2018-09-11 2019-03-14 Magnetic memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018169747A JP2020043233A (ja) 2018-09-11 2018-09-11 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2020043233A true JP2020043233A (ja) 2020-03-19

Family

ID=69718844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169747A Pending JP2020043233A (ja) 2018-09-11 2018-09-11 磁気記憶装置

Country Status (2)

Country Link
US (1) US10847576B2 (ja)
JP (1) JP2020043233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026481A1 (ja) * 2021-08-27 2023-03-02 Tdk株式会社 磁気抵抗効果素子及び磁気メモリ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150217A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
JP2021145075A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111096A (ja) 2000-09-29 2002-04-12 Toshiba Corp 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法
US8563225B2 (en) 2008-05-23 2013-10-22 International Business Machines Corporation Forming a self-aligned hard mask for contact to a tunnel junction
US20130075840A1 (en) 2011-02-09 2013-03-28 Avalanche Technology, Inc. Method for fabrication of a magnetic random access memory (mram) using a high selectivity hard mask
US8772888B2 (en) 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
US9691457B2 (en) * 2015-06-26 2017-06-27 Kabushiki Kaisha Toshiba Magnetic memory device
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023026481A1 (ja) * 2021-08-27 2023-03-02 Tdk株式会社 磁気抵抗効果素子及び磁気メモリ

Also Published As

Publication number Publication date
US10847576B2 (en) 2020-11-24
US20200083290A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
JP2020043233A (ja) 磁気記憶装置
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US10580966B1 (en) Faceted sidewall magnetic tunnel junction structure
US20200098982A1 (en) Techniques for mram mtj top electrode connection
US20160072045A1 (en) Magnetic memory and method for manufacturing the same
US20150263267A1 (en) Magnetic memory and method for manufacturing the same
JP2012099741A (ja) 磁気ランダムアクセスメモリ及びその製造方法
CN110246962B (zh) 磁存储装置及其制造方法
JP2006523963A (ja) 磁気抵抗ランダムアクセスメモリ装置及びその製造方法
US10770652B2 (en) Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
TW201503438A (zh) 磁性記憶體及其製造方法
US10388855B2 (en) Magnetic memory device
US10622406B2 (en) Dual metal nitride landing pad for MRAM devices
US20160072048A1 (en) Magnetic memory and method for manufacturing the same
US10177302B2 (en) Magnetic memory device including upper structure having first portion and second portion surrounding first portion and formed of material different from that of first portion, and method of manufacturing the same
JP2012204431A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2013012681A (ja) 磁気抵抗効果素子及びその製造方法
US10115891B2 (en) Magnetoresistive memory device and manufacturing method of the same
US10305025B2 (en) Magnetic memory device
JP2020155459A (ja) 磁気記憶装置及びその製造方法
CN117898042A (zh) 高度减小的mram堆叠
US20170069683A1 (en) Magnetoresistive memory device and manufacturing method of the same
US20150069544A1 (en) Magneto-resistive element
JP2019160972A (ja) 磁気メモリ
JP2005243764A (ja) 磁気記憶装置の製造方法