CN110867512A - 磁性穿隧接面结构及其制造方法 - Google Patents

磁性穿隧接面结构及其制造方法 Download PDF

Info

Publication number
CN110867512A
CN110867512A CN201910795362.7A CN201910795362A CN110867512A CN 110867512 A CN110867512 A CN 110867512A CN 201910795362 A CN201910795362 A CN 201910795362A CN 110867512 A CN110867512 A CN 110867512A
Authority
CN
China
Prior art keywords
layer
hard mask
etching
mtj stack
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910795362.7A
Other languages
English (en)
Other versions
CN110867512B (zh
Inventor
杨毅
沈冬娜
桑达维格纳许
王郁仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110867512A publication Critical patent/CN110867512A/zh
Application granted granted Critical
Publication of CN110867512B publication Critical patent/CN110867512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

描述蚀刻磁性穿隧接面结构的方法。磁性穿隧接面堆叠物沉积于底电极上，其中磁性穿隧接面堆叠物包括至少固定层、在固定层上的阻挡层及在阻挡层上的自由层。顶电极沉积于磁性穿隧接面堆叠物上，硬掩膜沉积于顶电极上，蚀刻顶电极和硬掩膜。之后，蚀刻未被硬掩膜覆盖的磁性穿隧接面堆叠物，此蚀刻停止于固定层上或固定层中。之后，封装层沉积于部分蚀刻的磁性穿隧接面堆叠物上方，且蚀刻封装层的水平表面，以在磁性穿隧接面堆叠物的侧壁上保留自对准硬掩膜。最后，蚀刻未被硬掩膜和自对准硬掩膜覆盖的磁性穿隧接面堆叠物，以完成磁性穿隧接面结构。

Description

磁性穿隧接面结构及其制造方法
技术领域
本公开实施例系有关于磁性穿隧接面(magnetic tunneling junctions，MTJ)的一般领域，且特别是有关于磁性穿隧接面的蚀刻方法。
背景技术
磁阻式随机存取记忆体(magnetoresistive random-access memory，MRAM)元件的制造通常与一连串的制程步骤相关，在这些步骤中首先沉积许多金属与介电层，之后经由图案化形成磁阻式堆叠物以及用以进行电性连接的电极。为了定义每个磁阻式随机存取记忆体元件中的磁性穿隧接面(MTJ)，通常会涉及精密的图案化步骤：包含光刻与反应性离子蚀刻(reactive ion etching，RIE)、离子束蚀刻(ion beam etching，IBE)或前述的组合。在反应性离子蚀刻期间，高能量离子垂直地移除不受光阻遮蔽的区域的材料，将磁性穿隧接面单元彼此分开。
然而，高能量离子可与未移除材料(氧、湿气和其他化学物)横向地反应，导致侧壁损坏并降低装置效能。为了解决此问题，已应用纯物理蚀刻技术(例如氩反应性离子蚀刻或离子束蚀刻(IBE))来蚀刻磁性穿隧接面堆叠物。然而，由于非挥发性的性质的缘故，因此磁性穿隧接面中的物理蚀刻导电材料和底电极可形成横跨穿隧阻挡层的连续导电路径，导致装置短路。因此，如果想要发挥物理性蚀刻完全的潜在优势来将未来小于60纳米(sub60nm)的磁阻式随机存取记忆体产品图案化，需要克服此困境的新方法。
许多参考文献教示了多步骤蚀刻方法来形成磁性穿隧接面，包含美国专利9,793,126(Dhindsa et al)、9,722,174(Nagel et al)和8,883,520(Satoh et al)。所有这些参考文献不同于本公开实施例。
发明内容
本公开实施例的目的在于提供形成磁性穿隧接面结构的改善方法。
本公开实施例的另一目的在于提供通过使用物理底蚀刻(underetch)形成磁性穿隧接面元件的方法，以避免化学损坏和物理短路。
本公开实施例的另一目的在于提供通过使用物理底蚀刻(underetch)形成磁性穿隧接面元件的方法，以避免化学损坏和物理短路，其中隔开且非相互作用的磁性穿隧接面单元通过使用封装材料作为自对准制程来制成。
依据本公开一些实施例，达成蚀刻磁性穿隧接面(MTJ)结构的方法，此方法包含在底电极上沉积磁性穿隧接面堆叠物，其中磁性穿隧接面堆叠物包含至少固定层、在固定层上的阻挡层及在阻挡层上的自由层；在磁性穿隧接面堆叠物上沉积顶电极；在顶电极上沉积硬掩膜；对顶电极和硬掩膜进行第一蚀刻制程；对未被硬掩膜覆盖的磁性穿隧接面堆叠物进行第二蚀刻制程，第二蚀刻制程停止于固定层上或固定层中；在磁性穿隧接面堆叠物上方沉积封装层，且蚀刻封装层的水平表面，以在磁性穿隧接面堆叠物的侧壁上保留自对准硬掩膜；以及对未被硬掩膜和自对准硬掩膜覆盖的磁性穿隧接面堆叠物进行第三蚀刻制程。
在一些其他实施例中，提供磁性穿隧接面结构的制造方法，此方法包含在底电极上沉积磁性穿隧接面堆叠物，其中磁性穿隧接面堆叠物包含至少晶种层、在晶种层上的固定层、在固定层上的阻挡层及在阻挡层上的自由层；在磁性穿隧接面堆叠物上沉积顶电极；在顶电极上沉积硬掩膜；对顶电极和硬掩膜进行第一蚀刻制程；对未被硬掩膜覆盖的磁性穿隧接面堆叠物进行第二蚀刻制程，第二蚀刻制程停止于固定层上或固定层或晶种层中；在磁性穿隧接面堆叠物上方沉积封装层，且蚀刻封装层的水平表面，以在磁性穿隧接面堆叠物的侧壁上保留自对准硬掩膜；以及对未被硬掩膜和自对准硬掩膜覆盖的磁性穿隧接面堆叠物进行第三蚀刻制程。
在另外一些实施例中，提供磁性穿隧接面结构，磁性穿隧接面结构包含复数个磁性穿隧接面堆叠物位于底电极上，磁性穿隧接面堆叠物彼此隔开且不相互作用，其中每个磁性穿隧接面堆叠物包含晶种层，位于底电极上；固定层，位于晶种层上；阻挡层，位于固定层上，自由层，位于阻挡层上；侧壁间隙壁，位于固定层的至少上部上；以及顶电极，位于自由层上。
附图说明
根据以下的详细说明并配合所附图式可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1-图6显示本公开较佳实施例的代表步骤的剖面示意图。
其中，附图标记说明如下：
10 底电极
12 晶种层
14 固定层
16 穿隧阻挡层
18 自由层
20 金属硬掩膜
22 介电硬掩膜材料
24 光阻柱状图案
26 封装材料
28 封装间隙壁
d1、d2、d3、d7 尺寸
d4、d5、d6、d8 厚度
具体实施方式
要了解的是以下的揭露内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化揭露内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的揭露内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，揭露内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字系为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述图式中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了图式所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
在一般制程中，整个磁性穿隧接面堆叠物通过化学反应性离子蚀刻或物理反应性离子蚀刻或离子束蚀刻的单一步骤蚀刻来图案化。因此，在磁性穿隧接面侧壁上形成化学损坏或物理短路。在本公开实施例的制程中，先部分蚀刻磁性穿隧接面堆叠物以将物理再沉积最小化。接着，使用封装材料作为自对准硬掩膜，蚀刻剩下的磁性穿隧接面。此新制程避免同时造成化学损坏和物理短路。再者，蚀刻的第二步骤为自对准制程，表示此蚀刻步骤不需要复杂的光刻步骤，其中特别对小于60纳米的磁阻式随机存取记忆体元件来说，重叠对位难以控制。
在本公开实施例的制程中，先以例如使用不同气体电浆(例如Ar和Xe)的反应性离子蚀刻或离子束蚀刻的物理性蚀刻部分蚀刻磁性穿隧接面堆叠物，使得在侧壁上没有化学损坏而只有导电再沉积。再沉积的量取决于蚀刻量。通过刻意蚀刻(例如蚀刻自由层、穿隧阻挡层及/或固定层或晶种层的一部分，可显著地减少或完全地移除在穿隧阻挡层侧壁上的再沉积。沉积封装材料以保护被蚀刻的磁性穿隧接面。反应性离子蚀刻或离子束蚀刻部分地清除在磁性穿隧接面图案的顶部和底部上的封装材料的一部分。接着，使用保留在磁性穿隧接面侧壁上的封装材料作为自对准硬掩膜来蚀刻剩下的磁性穿隧接面，形成隔开且非相互作用的磁性穿隧接面单元。无论使用哪种蚀刻，由于封装材料的保护，因此自由层和穿坠阻挡层不受蚀刻步骤影响，因此保持高装置效能。
请参照图1-图6，将详细描述本公开实施例的新颖方法。特别来说，请参照图1，底电极10形成于基底(未显示)上。此时，一些层沉积于底电极10上，以形成磁性穿隧接面。举例来说，沉积晶种层12、固定层14、穿隧阻挡层16和自由层18。
可能有一个或多个固定层、阻挡层及/或自由层。金属硬掩膜20(例如Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述的合金)(有时被称为顶电极)沉积于磁性穿隧接面堆叠物的顶部上至厚度10-100nm，且较佳为厚度≥50nm。最后，介电硬掩膜材料22(例如SiO2、SiN、SiON、SiC或SiCN)沉积于金属硬掩膜20上至厚度≥20nm。接着，通过248nm光刻将光阻图案化以形成有着尺寸d1为70-80nm及高度≥200nm的光阻柱状图案24。
接着，请参照图2，以氟碳基电浆(例如仅CF4或CHF3，或混杂Ar和N2)蚀刻介电硬掩膜材料22和金属硬掩膜20。可添加O2使柱状物尺寸d2从50-60nm缩减至30-40nm。也可通过物理反应性离子蚀刻或离子束蚀刻(纯Ar)来蚀刻介电硬掩膜材料22和金属硬掩膜20，接着通过大角度(相对于柱状物法线为70-90°)离子束蚀刻修整，形成柱状物尺寸d2为30-40nm。
请参照图3，磁性穿隧接面堆叠物通过物理反应性离子蚀刻(纯Ar或Xe)或离子束蚀刻部分地蚀刻为相似图案尺寸并停止于固定层或晶种层上。由于物理蚀刻的性质，没有化学损坏。部分蚀刻的磁性穿隧接面堆叠物的高度在约5nm与30nm之间。
接着，请参照图4，封装材料26由有着厚度d4为5-30nm(且在磁性穿隧接面图案的侧壁上为厚度d5)的介电材料制成，例如SiN、SiC、SiCN、碳或TaC或金属氧化物(例如Al2O3或MgO)，通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physicalvapor deposition，PVD)或原子层沉积(atomic layer deposition，ALD)原位或非原位沉积于部分蚀刻的磁性穿隧接面图案上。封装材料26在磁性穿隧接面图案的顶部和底部上的部分通过反应性离子蚀刻或离子束蚀刻蚀刻掉，保留封装间隙壁28在侧壁上，如图5所示，封装间隙壁28具有厚度d6为10-30nm。取决于间隙壁的材料，可在此蚀刻步骤使用不同的电浆。举例来说，氟碳基电浆(例如CF4或CHF3)可用于SiN、SiC和SiCN，O2可用于碳，氟碳(例如CF4或CHF3)或卤素(例如Cl2)或前述的组合可用于TaC，而例如仅Cl2的卤素或混杂Ar可用于Al2O3和MgO。
最后，使用留在磁性穿隧接面图案的侧壁上的封装间隙壁28作为自对准硬掩膜，如图6所示，可通过反应性离子蚀刻或离子束蚀刻来蚀刻剩下的磁性穿隧接面堆叠物(例如固定层14及/或晶种层12)。当使用反应性离子蚀刻时，由于通过此方法制造的固定层和晶种层大于自由层，因此对固定层和晶种层造成的化学损坏不会影响固定层和晶种层与自由层对准的中心部分。当使用物理反应性离子蚀刻或离子束蚀刻，由于封装材料的保护，因此固定层和晶种层的金属再沉积不会接触穿隧阻挡层。可以注意的是，固定层和晶种层蚀刻为自对准步骤，表示没有通常与小于60纳米的磁阻式随机存取记忆体元件制造有关的重叠控制的问题。
更重要的是，固定层和晶种层的尺寸很大部分地取决于作为硬掩膜的封装间隙壁的厚度，封装间隙壁的厚度取决于其初始沉积厚度及后续蚀刻条件。通过调整这些参数，可依据元件设计精准地控制固定层和晶种层的尺寸。举例来说，可在自由层的侧壁上形成具有厚度d8为10-20nm的厚间隙壁，使得后续定义的穿隧阻挡层和固定层的尺寸d7为50-60nm，大于自由层的尺寸d3为40-50nm。此尺寸大小对于小单元尺寸元件特别关键，因为其允许强化固定能力、增加能量阻挡并降低转换电流。
总而言之，本公开实施例的制程使用物理底蚀刻，以避免化学损坏和物理短路。再者，使用封装材料作为自对准制程制成隔开且非相互作用的磁性穿隧接面单元，表示没有通常与小于60纳米的磁阻式随机存取记忆体元件制造有关的重叠控制的问题。因此，此制程可能取代广泛使用的化学反应性离子蚀刻，化学反应性离子蚀刻不可避免地在磁性穿隧接面侧壁上带来化学损坏。随着较小尺寸的磁阻式随机存取记忆体芯片与磁性穿隧接面堆叠物及底电极的化学损坏侧壁及再沉积相关的问题变得严峻，此制程将用于尺寸小于60nm的磁阻式随机存取记忆体芯片。
一些实施例为有关于磁性穿隧接面结构的制造方法，此方法包含在底电极上沉积磁性穿隧接面堆叠物，其中磁性穿隧接面堆叠物包含至少固定层、在固定层上的阻挡层及在阻挡层上的自由层；在磁性穿隧接面堆叠物上沉积顶电极；在顶电极上沉积硬掩膜；对顶电极和硬掩膜进行第一蚀刻制程；对未被硬掩膜覆盖的磁性穿隧接面堆叠物进行第二蚀刻制程，第二蚀刻制程停止于固定层上或固定层中；在磁性穿隧接面堆叠物上方沉积封装层，且蚀刻封装层的水平表面，以在磁性穿隧接面堆叠物的侧壁上保留自对准硬掩膜；以及对未被硬掩膜和自对准硬掩膜覆盖的磁性穿隧接面堆叠物进行第三蚀刻制程。
在一些其他实施例中，其中顶电极包含Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述的合金，且硬掩膜包含SiO2、SiN、SiON、SiC或SiCN。
在一些其他实施例中，其中硬掩膜和顶电极通过以包含仅CF4或CHF3或混杂Ar和N2的氟碳基电浆蚀刻，其中选择性地添加O2以缩减硬掩膜的图案尺寸，或通过物理反应性离子蚀刻或离子束蚀刻来蚀刻，接着以大角度离子束蚀刻修整以缩减硬掩膜的图案尺寸。
在一些其他实施例中，其中第二蚀刻制程和第三蚀刻制程包含使用Ar或Xe气体电浆的物理反应性离子蚀刻或离子束蚀刻。
在一些其他实施例中，其中没有对磁性穿隧接面堆叠物的侧壁造成化学损坏，且其中在第二蚀刻制程之后的任何第一导电金属再沉积及在第三蚀刻制程之后的第二导电金属再沉积通过自对准硬掩膜彼此隔开。
在一些其他实施例中，其中沉积封装层的步骤包含原位或非原位以化学气相沉积、物理气相沉积或原子层沉积来沉积SiN、SiC、SiCN、碳或TaC或包括Al2O3或MgO的金属氧化物层的介电层至厚度5-30nm。
在一些其他实施例中，其中固定层的图案尺寸通过调整自对准硬掩膜的厚度控制。
在一些其他实施例中，其中固定层的图案尺寸大于自由层的图案尺寸。
一些实施例为有关于磁性穿隧接面结构的制造方法，此方法包含在底电极上沉积磁性穿隧接面堆叠物，其中磁性穿隧接面堆叠物包含至少晶种层、在晶种层上的固定层、在固定层上的阻挡层及在阻挡层上的自由层；在磁性穿隧接面堆叠物上沉积顶电极；在顶电极上沉积硬掩膜；对顶电极和硬掩膜进行第一蚀刻制程；对未被硬掩膜覆盖的磁性穿隧接面堆叠物进行第二蚀刻制程，第二蚀刻制程停止于固定层上或固定层或晶种层中；在磁性穿隧接面堆叠物上方沉积封装层，且蚀刻封装层的水平表面，以在磁性穿隧接面堆叠物的侧壁上保留自对准硬掩膜；以及对未被硬掩膜和自对准硬掩膜覆盖的磁性穿隧接面堆叠物进行第三蚀刻制程。
在一些其他实施例中，其中固定层的图案尺寸大于自由层的图案尺寸。
在一些其他实施例中，其中顶电极包含Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述的合金，且硬掩膜包含SiO2、SiN、SiON、SiC或SiCN。
在一些其他实施例中，其中硬掩膜和顶电极通过以包含仅CF4或CHF3或混杂Ar和N2的氟碳基电浆蚀刻，其中选择性地添加O2以缩减硬掩膜的图案尺寸，或通过物理反应性离子蚀刻或离子束蚀刻来蚀刻，接着以大角度离子束蚀刻修整以缩减硬掩膜的图案尺寸。
在一些其他实施例中，其中第二蚀刻制程和第三蚀刻制程包含使用Ar或Xe气体电浆的物理反应性离子蚀刻或离子束蚀刻。
在一些其他实施例中，其中没有对磁性穿隧接面堆叠物的侧壁造成化学损坏，且其中在第二蚀刻制程之后的任何第一导电金属再沉积及在第三蚀刻制程之后的第二导电金属再沉积通过自对准硬掩膜彼此隔开。
在一些其他实施例中，其中沉积封装层的步骤包含原位或非原位以化学气相沉积、物理气相沉积或原子层沉积来沉积SiN、SiC、SiCN、碳或TaC或包括Al2O3或MgO的金属氧化物层的介电层至厚度5-30nm。
在一些其他实施例中，其中固定层的图案尺寸通过调整自对准硬掩膜的厚度控制。
一些实施例为有关于磁性穿隧接面结构，磁性穿隧接面结构包含复数个磁性穿隧接面堆叠物位于底电极上，磁性穿隧接面堆叠物彼此隔开且不相互作用，其中每个磁性穿隧接面堆叠物包含晶种层，位于底电极上；固定层，位于晶种层上；阻挡层，位于固定层上，自由层，位于阻挡层上；侧壁间隙壁，位于固定层的至少上部上；以及顶电极，位于自由层上。
在一些其他实施例中，其中固定层的图案尺寸通过侧壁间隙壁的厚度控制。
在一些其他实施例中，其中侧壁间隙壁包含介电层，介电层包含SiN、SiC、SiCN、碳或TaC或包含Al2O3或MgO的金属氧化物层。
在一些其他实施例中，其中固定层或固定层和晶种层的图案尺寸大于自由层的图案尺寸。
前述内文概述了许多实施例的特征，使本领域普通技术人员可以从各个方面更加了解本公开实施例。本领域普通技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域普通技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开实施例进行各种改变、置换或修改。

Claims (10)

1.一种磁性穿隧接面结构的制造方法，包括:
在一底电极上沉积一磁性穿隧接面堆叠物，其中该磁性穿隧接面堆叠物包括至少一固定层、在该固定层上的一阻挡层及在该阻挡层上的一自由层；
在该磁性穿隧接面堆叠物上沉积一顶电极；
在该顶电极上沉积一硬掩膜；
对该顶电极和该硬掩膜进行一第一蚀刻制程；
对未被该硬掩膜覆盖的该磁性穿隧接面堆叠物进行一第二蚀刻制程，该第二蚀刻制程停止于该固定层上或该固定层中；
在该磁性穿隧接面堆叠物上方沉积一封装层，且蚀刻该封装层的水平表面，以在该磁性穿隧接面堆叠物的侧壁上保留一自对准硬掩膜；以及
对未被该硬掩膜和该自对准硬掩膜覆盖的该磁性穿隧接面堆叠物进行一第三蚀刻制程。
2.如权利要求1所述的磁性穿隧接面结构的制造方法，其中该硬掩膜和该顶电极通过以包括仅CF4或CHF3或混杂Ar和N2的一氟碳基电浆蚀刻，其中选择性地添加O2以缩减该硬掩膜的一图案尺寸，或通过物理反应性离子蚀刻或离子束蚀刻来蚀刻，接着以大角度离子束蚀刻修整以缩减该硬掩膜的一图案尺寸。
3.如权利要求1所述的磁性穿隧接面结构的制造方法，其中该第二蚀刻制程和该第三蚀刻制程包括使用Ar或Xe气体电浆的物理反应性离子蚀刻或离子束蚀刻。
4.如权利要求1所述的磁性穿隧接面结构的制造方法，其中没有对该磁性穿隧接面堆叠物的侧壁造成化学损坏，且其中在该第二蚀刻制程之后的任何第一导电金属再沉积及在该第三蚀刻制程之后的第二导电金属再沉积通过该自对准硬掩膜彼此隔开。
5.如权利要求1所述的磁性穿隧接面结构的制造方法，其中该固定层的一图案尺寸通过调整该自对准硬掩膜的厚度控制。
6.如权利要求1所述的磁性穿隧接面结构的制造方法，其中该固定层的一图案尺寸大于该自由层的一图案尺寸。
7.一种磁性穿隧接面结构的制造方法，包括:
在一底电极上沉积一磁性穿隧接面堆叠物，其中该磁性穿隧接面堆叠物包括至少一晶种层、在该晶种层上的一固定层、在该固定层上的一阻挡层及在该阻挡层上的一自由层；
在该磁性穿隧接面堆叠物上沉积一顶电极；
在该顶电极上沉积一硬掩膜；
对该顶电极和该硬掩膜进行一第一蚀刻制程；
对未被该硬掩膜覆盖的该磁性穿隧接面堆叠物进行一第二蚀刻制程，该第二蚀刻制程停止于该固定层上或该固定层或该晶种层中；
在该磁性穿隧接面堆叠物上方沉积一封装层，且蚀刻该封装层的水平表面，以在该磁性穿隧接面堆叠物的侧壁上保留一自对准硬掩膜；以及
对未被该硬掩膜和该自对准硬掩膜覆盖的该磁性穿隧接面堆叠物进行一第三蚀刻制程。
8.一种磁性穿隧接面结构，包括:
复数个磁性穿隧接面堆叠物，位于一底电极上，该复数个磁性穿隧接面堆叠物彼此隔开且不相互作用，其中每个该复数个磁性穿隧接面堆叠物包括:
一晶种层，位于该底电极上；
一固定层，位于该晶种层上；
一阻挡层，位于该固定层上；
一自由层，位于该阻挡层上；
一侧壁间隙壁，位于该固定层的至少一上部上；以及
一顶电极，位于该自由层上。
9.如权利要求8所述的磁性穿隧接面结构，其中该固定层的一图案尺寸通过该侧壁间隙壁的厚度控制。
10.如权利要求8所述的磁性穿隧接面结构，其中该固定层或该固定层和该晶种层的一图案尺寸大于该自由层的一图案尺寸。
CN201910795362.7A 2018-08-27 2019-08-27 磁性穿隧接面结构及其制造方法 Active CN110867512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/113,079 2018-08-27
US16/113,079 US10868237B2 (en) 2018-08-27 2018-08-27 Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition

Publications (2)

Publication Number Publication Date
CN110867512A true CN110867512A (zh) 2020-03-06
CN110867512B CN110867512B (zh) 2023-05-23

Family

ID=69412820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910795362.7A Active CN110867512B (zh) 2018-08-27 2019-08-27 磁性穿隧接面结构及其制造方法

Country Status (5)

Country Link
US (4) US10868237B2 (zh)
KR (1) KR102353069B1 (zh)
CN (1) CN110867512B (zh)
DE (1) DE102019122404A1 (zh)
TW (1) TWI724513B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868237B2 (en) * 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11495743B2 (en) * 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US11765980B2 (en) 2020-08-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a hard mask with a tapered profile
US12010924B2 (en) * 2021-03-18 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with memory device
US12029144B2 (en) * 2021-03-24 2024-07-02 Eugenus, Inc. Encapsulation layer for chalcogenide material

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element
US20150061052A1 (en) * 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed Stack MTJ
CN105591025A (zh) * 2014-11-11 2016-05-18 格罗方德半导体公司 无掩模建立自对准磁性穿隧接面的拓朴方法
US20160225981A1 (en) * 2015-02-04 2016-08-04 Everspin Technologies, Inc. Magnetoresistive Stack/Structure and Method of Manufacturing Same
CN108140728A (zh) * 2015-07-30 2018-06-08 海德威科技公司 用于自旋式组件的物理性去除和封装层原位沉积方法
KR20180063183A (ko) * 2015-10-30 2018-06-11 비코 인스트루먼츠 인코포레이티드 Stt-ram 구조들의 이온 빔 식각

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US8804413B2 (en) 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
US8883520B2 (en) 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9722174B1 (en) 2014-10-01 2017-08-01 Everspin Technologies, Inc. Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
US9502466B1 (en) 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US9705071B2 (en) * 2015-11-24 2017-07-11 International Business Machines Corporation Structure and method to reduce shorting and process degradation in STT-MRAM devices
US20200066967A1 (en) 2016-03-31 2020-02-27 Intel Corporation Damascene-based approaches for fabricating a pedestal for a magnetic tunnel junction (mtj) device and the resulting structures
US9972777B1 (en) 2017-04-05 2018-05-15 Headway Technologies, Inc. MTJ device process/integration method with pre-patterned seed layer
US10177308B2 (en) * 2017-06-09 2019-01-08 Avalanche Technology, Inc. Method for manufacturing magnetic memory cells
US10446743B2 (en) * 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
US10868237B2 (en) * 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US20060261425A1 (en) * 2002-10-02 2006-11-23 Nec Corporation Magnetic memory and method of manufacturing the memory
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element
US20150061052A1 (en) * 2013-09-03 2015-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed Stack MTJ
CN105591025A (zh) * 2014-11-11 2016-05-18 格罗方德半导体公司 无掩模建立自对准磁性穿隧接面的拓朴方法
US20160225981A1 (en) * 2015-02-04 2016-08-04 Everspin Technologies, Inc. Magnetoresistive Stack/Structure and Method of Manufacturing Same
CN108140728A (zh) * 2015-07-30 2018-06-08 海德威科技公司 用于自旋式组件的物理性去除和封装层原位沉积方法
KR20180063183A (ko) * 2015-10-30 2018-06-11 비코 인스트루먼츠 인코포레이티드 Stt-ram 구조들의 이온 빔 식각

Also Published As

Publication number Publication date
CN110867512B (zh) 2023-05-23
US20220367793A1 (en) 2022-11-17
TWI724513B (zh) 2021-04-11
US11444241B2 (en) 2022-09-13
US20230389435A1 (en) 2023-11-30
US10868237B2 (en) 2020-12-15
KR102353069B1 (ko) 2022-01-19
DE102019122404A1 (de) 2020-02-27
KR20200024112A (ko) 2020-03-06
US20200066972A1 (en) 2020-02-27
US11818961B2 (en) 2023-11-14
TW202013709A (zh) 2020-04-01
US20210098696A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110867512B (zh) 磁性穿隧接面结构及其制造方法
KR102299219B1 (ko) 스핀 토크 자기 랜덤 액세스 메모리의 스페이서 보조 이온 빔 에칭
CN111063797B (zh) 磁通道接面结构与其制造方法
US10388862B1 (en) Highly selective ion beam etch hard mask for sub 60nm MRAM devices
KR20130015564A (ko) 반도체 소자의 제조방법
US11217746B2 (en) Ion beam etching fabricated sub 30nm Vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11856864B2 (en) Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode
US11121314B2 (en) Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11985905B2 (en) Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant