TWI724513B - 磁性穿隧接面結構及其製造方法 - Google Patents

磁性穿隧接面結構及其製造方法 Download PDF

Info

Publication number
TWI724513B
TWI724513B TW108130550A TW108130550A TWI724513B TW I724513 B TWI724513 B TW I724513B TW 108130550 A TW108130550 A TW 108130550A TW 108130550 A TW108130550 A TW 108130550A TW I724513 B TWI724513 B TW I724513B
Authority
TW
Taiwan
Prior art keywords
layer
tunnel junction
magnetic tunnel
hard mask
etching
Prior art date
Application number
TW108130550A
Other languages
English (en)
Other versions
TW202013709A (zh
Inventor
楊毅
沈冬娜
維格納許 桑德爾
郁仁 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013709A publication Critical patent/TW202013709A/zh
Application granted granted Critical
Publication of TWI724513B publication Critical patent/TWI724513B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

描述蝕刻磁性穿隧接面結構的方法。磁性穿隧接面堆疊物沉積於底電極上，其中磁性穿隧接面堆疊物包括至少固定層、在固定層上的阻障層及在阻障層上的自由層。頂電極沉積於磁性穿隧接面堆疊物上，硬遮罩沉積於頂電極上，蝕刻頂電極和硬遮罩。之後，蝕刻未被硬遮罩覆蓋的磁性穿隧接面堆疊物，此蝕刻停止於固定層上或固定層中。之後，封裝層沉積於部分蝕刻的磁性穿隧接面堆疊物上方，且蝕刻封裝層的水平表面，以在磁性穿隧接面堆疊物的側壁上保留自對準硬遮罩。最後，蝕刻未被硬遮罩和自對準硬遮罩覆蓋的磁性穿隧接面堆疊物，以完成磁性穿隧接面結構。

Description

磁性穿隧接面結構及其製造方法
本發明實施例係有關於磁性穿隧接面(magnetic tunneling junctions，MTJ)的一般領域，且特別是有關於磁性穿隧接面的蝕刻方法。
磁阻式隨機存取記憶體(magnetoresistive random-access memory， MRAM)元件的製造通常與一連串的製程步驟相關，在這些步驟中首先沉積許多金屬與介電層，之後經由圖案化形成磁阻式堆疊物以及用以進行電性連接的電極。為了定義每個磁阻式隨機存取記憶體元件中的磁性穿隧接面(MTJ)，通常會涉及精密的圖案化步驟：包含光微影與反應性離子蝕刻(reactive ion etching，RIE)、離子束蝕刻(ion beam etching，IBE)或前述之組合。在反應性離子蝕刻期間，高能量離子垂直地移除不受光阻遮蔽的區域的材料，將磁性穿隧接面單元彼此分開。
然而，高能量離子可與未移除材料(氧、濕氣和其他化學物)橫向地反應，導致側壁損壞並降低裝置效能。為了解決此問題，已應用純物理蝕刻技術(例如氬反應性離子蝕刻或離子束蝕刻(IBE))來蝕刻磁性穿隧接面堆疊物。然而，由於非揮發性的性質的緣故，因此磁性穿隧接面中的物理蝕刻導電材料和底電極可形成橫跨穿隧阻障層的連續導電路徑，導致裝置短路。因此，如果想要發揮物理性蝕刻完全的潛在優勢來將未來小於60奈米(sub 60nm)的磁阻式隨機存取記憶體產品圖案化，需要克服此困境的新方法。
許多參考文獻教示了多步驟蝕刻方法來形成磁性穿隧接面，包含美國專利9,793,126(Dhindsa et al)、9,722,174(Nagel et al)和8,883,520(Satoh et al)。所有這些參考文獻不同於本發明實施例。
本發明實施例的目的在於提供形成磁性穿隧接面結構的改善方法。
本發明實施例的另一目的在於提供透過使用物理底蝕刻(underetch)形成磁性穿隧接面元件的方法，以避免化學損壞和物理短路。
本發明實施例的另一目的在於提供透過使用物理底蝕刻(underetch)形成磁性穿隧接面元件的方法，以避免化學損壞和物理短路，其中隔開且非相互作用的磁性穿隧接面單元透過使用封裝材料作為自對準製程來製成。
依據本發明一些實施例，達成蝕刻磁性穿隧接面(MTJ)結構的方法，此方法包含在底電極上沉積磁性穿隧接面堆疊物，其中磁性穿隧接面堆疊物包含至少固定層、在固定層上的阻障層及在阻障層上的自由層；在磁性穿隧接面堆疊物上沉積頂電極；在頂電極上沉積硬遮罩；對頂電極和硬遮罩進行第一蝕刻製程；對未被硬遮罩覆蓋的磁性穿隧接面堆疊物進行第二蝕刻製程，第二蝕刻製程停止於固定層上或固定層中；在磁性穿隧接面堆疊物上方沉積封裝層，且蝕刻封裝層的水平表面，以在磁性穿隧接面堆疊物的側壁上保留自對準硬遮罩；以及對未被硬遮罩和自對準硬遮罩覆蓋的磁性穿隧接面堆疊物進行第三蝕刻製程。
在一些其他實施例中，提供磁性穿隧接面結構的製造方法，此方法包含在底電極上沉積磁性穿隧接面堆疊物，其中磁性穿隧接面堆疊物包含至少晶種層、在晶種層上的固定層、在固定層上的阻障層及在阻障層上的自由層；在磁性穿隧接面堆疊物上沉積頂電極；在頂電極上沉積硬遮罩；對頂電極和硬遮罩進行第一蝕刻製程；對未被硬遮罩覆蓋的磁性穿隧接面堆疊物進行第二蝕刻製程，第二蝕刻製程停止於固定層上或固定層或晶種層中；在磁性穿隧接面堆疊物上方沉積封裝層，且蝕刻封裝層的水平表面，以在磁性穿隧接面堆疊物的側壁上保留自對準硬遮罩；以及對未被硬遮罩和自對準硬遮罩覆蓋的磁性穿隧接面堆疊物進行第三蝕刻製程。
在另外一些實施例中，提供磁性穿隧接面結構，磁性穿隧接面結構包含複數個磁性穿隧接面堆疊物位於底電極上，磁性穿隧接面堆疊物彼此隔開且不相互作用，其中每個磁性穿隧接面堆疊物包含晶種層，位於底電極上；固定層，位於晶種層上；阻障層，位於固定層上，自由層，位於阻障層上；側壁間隙壁，位於固定層的至少上部上；以及頂電極，位於自由層上。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
在一般製程中，整個磁性穿隧接面堆疊物透過化學反應性離子蝕刻或物理反應性離子蝕刻或離子束蝕刻的單一步驟蝕刻來圖案化。因此，在磁性穿隧接面側壁上形成化學損壞或物理短路。在本發明實施例的製程中，先部分蝕刻磁性穿隧接面堆疊物以將物理再沉積最小化。接著，使用封裝材料作為自對準硬遮罩，蝕刻剩下的磁性穿隧接面。此新製程避免同時造成化學損壞和物理短路。再者，蝕刻的第二步驟為自對準製程，表示此蝕刻步驟不需要複雜的光微影步驟，其中特別對小於60奈米的磁阻式隨機存取記憶體元件來說，重疊對位難以控制。
在本發明實施例的製程中，先以例如使用不同氣體電漿(例如Ar和Xe)的反應性離子蝕刻或離子束蝕刻之物理性蝕刻部分蝕刻磁性穿隧接面堆疊物，使得在側壁上沒有化學損壞而只有導電再沉積。再沉積的量取決於蝕刻量。透過刻意蝕刻(例如蝕刻自由層、穿隧阻障層及/或固定層或晶種層的一部分，可顯著地減少或完全地移除在穿隧阻障層側壁上的再沉積。沉積封裝材料以保護被蝕刻的磁性穿隧接面。反應性離子蝕刻或離子束蝕刻部分地清除在磁性穿隧接面圖案的頂部和底部上的封裝材料的一部分。接著，使用保留在磁性穿隧接面側壁上的封裝材料作為自對準硬遮罩來蝕刻剩下的磁性穿隧接面，形成隔開且非相互作用的磁性穿隧接面單元。無論使用哪種蝕刻，由於封裝材料的保護，因此自由層和穿墜阻障層不受蝕刻步驟影響，因此保持高裝置效能。
請參照第1-6圖，將詳細描述本發明實施例的新穎方法。特別來說，請參照第1圖，底電極10形成於基底(未顯示)上。此時，一些層沉積於底電極10上，以形成磁性穿隧接面。舉例來說，沉積晶種層12、固定層14、穿隧阻障層16和自由層18。
可能有一個或多個固定層、阻障層及/或自由層。金屬硬遮罩20(例如Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述之合金)(有時被稱為頂電極)沉積於磁性穿隧接面堆疊物的頂部上至厚度10-100nm，且較佳為厚度≥50nm。最後，介電硬遮罩材料22(例如SiO2 、SiN、SiON、SiC或SiCN)沉積於金屬硬遮罩20上至厚度≥20nm。接著，透過248nm光微影將光阻圖案化以形成有著尺寸d1為70-80nm及高度≥200nm的光阻柱狀圖案24。
接著，請參照第2圖，以氟碳基電漿(例如僅CF4 或CHF3 ，或混雜Ar和N2 )蝕刻介電硬遮罩材料22和金屬硬遮罩20。可添加O2 使柱狀物尺寸d2 從50-60nm縮減至30-40nm。也可透過物理反應性離子蝕刻或離子束蝕刻(純Ar)來蝕刻介電硬遮罩材料22和金屬硬遮罩20，接著透過大角度(相對於柱狀物法線為70-90o )離子束蝕刻修整，形成柱狀物尺寸d2為30-40nm。
請參照第3圖，磁性穿隧接面堆疊物透過物理反應性離子蝕刻(純Ar或Xe)或離子束蝕刻部分地蝕刻為相似圖案尺寸並停止於固定層或晶種層上。由於物理蝕刻的性質，沒有化學損壞。部分蝕刻的磁性穿隧接面堆疊物的高度在約5nm與30nm之間。
接著，請參照第4圖，封裝材料26由有著厚度d4為5-30nm(且在磁性穿隧接面圖案的側壁上為厚度d5)的介電材料製成，例如SiN、SiC、SiCN、碳或TaC或金屬氧化物(例如Al2 O3 或MgO)，透過化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)或原子層沉積(atomic layer deposition，ALD)原位或非原位沉積於部分蝕刻的磁性穿隧接面圖案上。封裝材料26在磁性穿隧接面圖案的頂部和底部上的部分透過反應性離子蝕刻或離子束蝕刻蝕刻掉，保留封裝間隙壁28在側壁上，如第5圖所示，封裝間隙壁28具有厚度d6為10-30nm。取決於間隙壁的材料，可在此蝕刻步驟使用不同的電漿。舉例來說，氟碳基電漿(例如CF4 或CHF3 )可用於SiN、SiC和SiCN，O2 可用於碳，氟碳(例如CF4 或CHF3 )或鹵素(例如Cl2 )或前述之組合可用於TaC，而例如僅Cl2 的鹵素或混雜Ar可用於Al2 O3 和MgO。
最後，使用留在磁性穿隧接面圖案的側壁上的封裝間隙壁28作為自對準硬遮罩，如第6圖所示，可透過反應性離子蝕刻或離子束蝕刻來蝕刻剩下的磁性穿隧接面堆疊物(例如固定層14及/或晶種層12)。當使用反應性離子蝕刻時，由於透過此方法製造的固定層和晶種層大於自由層，因此對固定層和晶種層造成的化學損壞不會影響固定層和晶種層與自由層對準的中心部分。當使用物理反應性離子蝕刻或離子束蝕刻，由於封裝材料的保護，因此固定層和晶種層的金屬再沉積不會接觸穿隧阻障層。可以注意的是，固定層和晶種層蝕刻為自對準步驟，表示沒有通常與小於60奈米的磁阻式隨機存取記憶體元件製造有關之重疊控制的問題。
更重要的是，固定層和晶種層的尺寸很大部分地取決於作為硬遮罩之封裝間隙壁的厚度，封裝間隙壁的厚度取決於其初始沉積厚度及後續蝕刻條件。透過調整這些參數，可依據元件設計精準地控制固定層和晶種層的尺寸。舉例來說，可在自由層的側壁上形成具有厚度d8為10-20nm的厚間隙壁，使得後續定義的穿隧阻障層和固定層的尺寸d7為50-60nm，大於自由層的尺寸d3為40-50nm。此尺寸大小對於小單元尺寸元件特別關鍵，因為其允許強化固定能力、增加能量阻障並降低轉換電流。
總而言之，本發明實施例的製程使用物理底蝕刻，以避免化學損壞和物理短路。再者，使用封裝材料作為自對準製程製成隔開且非相互作用的磁性穿隧接面單元，表示沒有通常與小於60奈米的磁阻式隨機存取記憶體元件製造有關之重疊控制的問題。因此，此製成可能取代廣泛使用的化學反應性離子蝕刻，化學反應性離子蝕刻不可避免地在磁性穿隧接面側壁上帶來化學損壞。隨著較小尺寸的磁阻式隨機存取記憶體晶片與磁性穿隧接面堆疊物及底電極的化學損壞側壁及再沉積相關的問題變得嚴峻，此製程將用於尺寸小於60nm的磁阻式隨機存取記憶體晶片。
一些實施例為有關於磁性穿隧接面結構的製造方法，此方法包含在底電極上沉積磁性穿隧接面堆疊物，其中磁性穿隧接面堆疊物包含至少固定層、在固定層上的阻障層及在阻障層上的自由層；在磁性穿隧接面堆疊物上沉積頂電極；在頂電極上沉積硬遮罩；對頂電極和硬遮罩進行第一蝕刻製程；對未被硬遮罩覆蓋的磁性穿隧接面堆疊物進行第二蝕刻製程，第二蝕刻製程停止於固定層上或固定層中；在磁性穿隧接面堆疊物上方沉積封裝層，且蝕刻封裝層的水平表面，以在磁性穿隧接面堆疊物的側壁上保留自對準硬遮罩；以及對未被硬遮罩和自對準硬遮罩覆蓋的磁性穿隧接面堆疊物進行第三蝕刻製程。
在一些其他實施例中，其中頂電極包含Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述之合金，且硬遮罩包含SiO2 、SiN、SiON、SiC或SiCN。
在一些其他實施例中，其中硬遮罩和頂電極透過以包含僅CF4 或CHF3 或混雜Ar和N2 的氟碳基電漿蝕刻，其中選擇性地添加O2 以縮減硬遮罩的圖案尺寸，或透過物理反應性離子蝕刻或離子束蝕刻來蝕刻，接著以大角度離子束蝕刻修整以縮減硬遮罩的圖案尺寸。
在一些其他實施例中，其中第二蝕刻製程和第三蝕刻製程包含使用Ar或Xe氣體電漿的物理反應性離子蝕刻或離子束蝕刻。
在一些其他實施例中，其中沒有對磁性穿隧接面堆疊物的側壁造成化學損壞，且其中在第二蝕刻製程之後的任何第一導電金屬再沉積及在第三蝕刻製程之後的第二導電金屬再沉積透過自對準硬遮罩彼此隔開。
在一些其他實施例中，其中沉積封裝層的步驟包含原位或非原位以化學氣相沉積、物理氣相沉積或原子層沉積來沉積SiN、SiC、SiCN、碳或TaC或包括Al2 O3 或MgO的金屬氧化物層的介電層至厚度5-30nm。
在一些其他實施例中，其中固定層的圖案尺寸透過透過調整自對準硬遮罩的厚度控制。
在一些其他實施例中，其中固定層的圖案尺寸大於自由層的圖案尺寸。
一些實施例為有關於磁性穿隧接面結構的製造方法，此方法包含在底電極上沉積磁性穿隧接面堆疊物，其中磁性穿隧接面堆疊物包含至少晶種層、在晶種層上的固定層、在固定層上的阻障層及在阻障層上的自由層；在磁性穿隧接面堆疊物上沉積頂電極；在頂電極上沉積硬遮罩；對頂電極和硬遮罩進行第一蝕刻製程；對未被硬遮罩覆蓋的磁性穿隧接面堆疊物進行第二蝕刻製程，第二蝕刻製程停止於固定層上或固定層或晶種層中；在磁性穿隧接面堆疊物上方沉積封裝層，且蝕刻封裝層的水平表面，以在磁性穿隧接面堆疊物的側壁上保留自對準硬遮罩；以及對未被硬遮罩和自對準硬遮罩覆蓋的磁性穿隧接面堆疊物進行第三蝕刻製程。
在一些其他實施例中，其中固定層的圖案尺寸大於自由層的圖案尺寸。
在一些其他實施例中，其中頂電極包含Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或前述之合金，且硬遮罩包含SiO2 、SiN、SiON、SiC或SiCN。
在一些其他實施例中，其中硬遮罩和頂電極透過以包含僅CF4 或CHF3 或混雜Ar和N2 的氟碳基電漿蝕刻，其中選擇性地添加O2 以縮減硬遮罩的圖案尺寸，或透過物理反應性離子蝕刻或離子束蝕刻來蝕刻，接著以大角度離子束蝕刻修整以縮減硬遮罩的圖案尺寸。
在一些其他實施例中，其中第二蝕刻製程和第三蝕刻製程包含使用Ar或Xe氣體電漿的物理反應性離子蝕刻或離子束蝕刻。
在一些其他實施例中，其中沒有對磁性穿隧接面堆疊物的側壁造成化學損壞，且其中在第二蝕刻製程之後的任何第一導電金屬再沉積及在第三蝕刻製程之後的第二導電金屬再沉積透過自對準硬遮罩彼此隔開。
在一些其他實施例中，其中沉積封裝層的步驟包含原位或非原位以化學氣相沉積、物理氣相沉積或原子層沉積來沉積SiN、SiC、SiCN、碳或TaC或包括Al2 O3 或MgO的金屬氧化物層的介電層至厚度5-30nm。
在一些其他實施例中，其中固定層的圖案尺寸透過透過調整自對準硬遮罩的厚度控制。
一些實施例為有關於磁性穿隧接面結構，磁性穿隧接面結構包含複數個磁性穿隧接面堆疊物位於底電極上，磁性穿隧接面堆疊物彼此隔開且不相互作用，其中每個磁性穿隧接面堆疊物包含晶種層，位於底電極上；固定層，位於晶種層上；阻障層，位於固定層上，自由層，位於阻障層上；側壁間隙壁，位於固定層的至少上部上；以及頂電極，位於自由層上。
在一些其他實施例中，其中固定層的圖案尺寸透過側壁間隙壁的厚度控制。
在一些其他實施例中，其中側壁間隙壁包含介電層，介電層包含SiN、SiC、SiCN、碳或TaC或包含Al2 O3 或MgO的金屬氧化物層。
在一些其他實施例中，其中固定層或固定層和晶種層的圖案尺寸大於自由層的圖案尺寸。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10:底電極 12:晶種層 14:固定層 16:穿隧阻障層 18:自由層 20:金屬硬遮罩 22:介電硬遮罩材料 24:光阻柱狀圖案 26:封裝材料 28:封裝間隙壁 d1、d2、d3、d7:尺寸 d4、d5、d6、d8:厚度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1-6圖顯示本發明較佳實施例之代表步驟的剖面示意圖。
10:底電極
12:晶種層
14:固定層
16:穿隧阻障層
18:自由層
20:金屬硬遮罩
28:封裝間隙壁
d3、d7:尺寸
d8:厚度

Claims (10)

  1. 一種磁性穿隧接面結構的製造方法，包括：在一底電極上沉積一磁性穿隧接面堆疊物，其中該磁性穿隧接面堆疊物包括至少一固定層、在該固定層上的一阻障層及在該阻障層上的一自由層；在該磁性穿隧接面堆疊物上沉積一頂電極；在該頂電極上沉積一硬遮罩；對該頂電極和該硬遮罩進行一第一蝕刻製程；使用該硬遮罩作為一遮罩對該磁性穿隧接面堆疊物進行不同於該第一蝕刻製程的一第二蝕刻製程，該第二蝕刻製程停止於該固定層上或該固定層中；在該磁性穿隧接面堆疊物和該硬遮罩上方沉積一封裝層，且蝕刻該封裝層的水平表面，以在該磁性穿隧接面堆疊物的側壁上保留一自對準硬遮罩；以及對未被該硬遮罩和該自對準硬遮罩覆蓋的該磁性穿隧接面堆疊物進行一第三蝕刻製程。
  2. 如申請專利範圍第1項所述之磁性穿隧接面結構的製造方法，其中該硬遮罩和該頂電極透過以包括僅CF4或CHF3或混雜Ar和N2的一氟碳基電漿蝕刻，其中選擇性地添加O2以縮減該硬遮罩的一圖案尺寸，或透過物理反應性離子蝕刻或離子束蝕刻來蝕刻，接著以大角度離子束蝕刻修整以縮減該硬遮罩的一圖案尺寸。
  3. 如申請專利範圍第1或2項所述之磁性穿隧接面結構的製造方法，其中該第二蝕刻製程和該第三蝕刻製程包括使用Ar或Xe氣體電漿的物理反應性離子蝕刻或離子束蝕刻。
  4. 如申請專利範圍第1或2項所述之磁性穿隧接面結構的製造方法，其中沒有對該磁性穿隧接面堆疊物的側壁造成化學損壞，且其中在該第二蝕刻製程之後的任何第一導電金屬再沉積及在該第三蝕刻製程之後的第二導電 金屬再沉積透過該自對準硬遮罩彼此隔開。
  5. 如申請專利範圍第1或2項所述之磁性穿隧接面結構的製造方法，其中該固定層的一圖案尺寸透過透過調整該自對準硬遮罩的厚度控制。
  6. 如申請專利範圍第1或2項所述之磁性穿隧接面結構的製造方法，其中該固定層的一圖案尺寸大於該自由層的一圖案尺寸。
  7. 一種磁性穿隧接面結構的製造方法，包括：在一底電極上沉積一磁性穿隧接面堆疊物，其中該磁性穿隧接面堆疊物包括至少一晶種層、在該晶種層上的一固定層、在該固定層上的一阻障層及在該阻障層上的一自由層；在該磁性穿隧接面堆疊物上沉積一頂電極；在該頂電極上沉積一硬遮罩；對該頂電極和該硬遮罩進行一第一蝕刻製程；對未被該硬遮罩覆蓋的該磁性穿隧接面堆疊物進行一第二蝕刻製程，該第二蝕刻製程停止於該固定層上或該固定層或該晶種層中；在該磁性穿隧接面堆疊物上方沉積一封裝層，且蝕刻該封裝層的水平表面，以在該磁性穿隧接面堆疊物的側壁上保留一自對準硬遮罩；以及對未被該硬遮罩和該自對準硬遮罩覆蓋的該磁性穿隧接面堆疊物進行一第三蝕刻製程。
  8. 一種磁性穿隧接面結構，包括：複數個磁性穿隧接面堆疊物，位於一底電極上，該複數個磁性穿隧接面堆疊物彼此隔開且不相互作用，其中每個該複數個磁性穿隧接面堆疊物包括：一晶種層，位於該底電極上；一固定層，位於該晶種層上；一阻障層，位於該固定層上； 一自由層，位於該阻障層上；一側壁間隙壁，位於該固定層的至少一上部上；以及一頂電極，位於該自由層上。
  9. 如申請專利範圍第8項所述之磁性穿隧接面結構，其中該固定層的一圖案尺寸透過該側壁間隙壁的厚度控制。
  10. 如申請專利範圍第8或9項所述之磁性穿隧接面結構，其中該固定層或該固定層和該晶種層的一圖案尺寸大於該自由層的一圖案尺寸。
TW108130550A 2018-08-27 2019-08-27 磁性穿隧接面結構及其製造方法 TWI724513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/113,079 2018-08-27
US16/113,079 US10868237B2 (en) 2018-08-27 2018-08-27 Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition

Publications (2)

Publication Number Publication Date
TW202013709A TW202013709A (zh) 2020-04-01
TWI724513B true TWI724513B (zh) 2021-04-11

Family

ID=69412820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130550A TWI724513B (zh) 2018-08-27 2019-08-27 磁性穿隧接面結構及其製造方法

Country Status (5)

Country Link
US (4) US10868237B2 (zh)
KR (1) KR102353069B1 (zh)
CN (1) CN110867512B (zh)
DE (1) DE102019122404A1 (zh)
TW (1) TWI724513B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868237B2 (en) 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11495743B2 (en) * 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US11765980B2 (en) 2020-08-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a hard mask with a tapered profile
US12010924B2 (en) * 2021-03-18 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261425A1 (en) * 2002-10-02 2006-11-23 Nec Corporation Magnetic memory and method of manufacturing the memory
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US20170301857A1 (en) * 2013-10-15 2017-10-19 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
TW201742241A (zh) * 2016-03-31 2017-12-01 英特爾股份有限公司 製作用於磁性穿隧接面（ｍｔｊ）元件之支座的鑲嵌為基之方法及其結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US8804413B2 (en) 2012-02-07 2014-08-12 Qualcomm Incorporated Multi-free layer MTJ and multi-terminal read circuit with concurrent and differential sensing
US8883520B2 (en) 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
US9196825B2 (en) * 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
US9722174B1 (en) 2014-10-01 2017-08-01 Everspin Technologies, Inc. Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
US9190260B1 (en) * 2014-11-13 2015-11-17 Globalfoundries Inc. Topological method to build self-aligned MTJ without a mask
US9793470B2 (en) * 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
US10516101B2 (en) * 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
US9685604B2 (en) * 2015-08-31 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US9978934B2 (en) 2015-10-30 2018-05-22 Veeco Instruments Inc. Ion beam etching of STT-RAM structures
US9705071B2 (en) * 2015-11-24 2017-07-11 International Business Machines Corporation Structure and method to reduce shorting and process degradation in STT-MRAM devices
US9972777B1 (en) 2017-04-05 2018-05-15 Headway Technologies, Inc. MTJ device process/integration method with pre-patterned seed layer
US10177308B2 (en) * 2017-06-09 2019-01-08 Avalanche Technology, Inc. Method for manufacturing magnetic memory cells
US10446743B2 (en) * 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
US10868237B2 (en) * 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261425A1 (en) * 2002-10-02 2006-11-23 Nec Corporation Magnetic memory and method of manufacturing the memory
US20170301857A1 (en) * 2013-10-15 2017-10-19 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
TW201742241A (zh) * 2016-03-31 2017-12-01 英特爾股份有限公司 製作用於磁性穿隧接面（ｍｔｊ）元件之支座的鑲嵌為基之方法及其結構

Also Published As

Publication number Publication date
KR20200024112A (ko) 2020-03-06
US10868237B2 (en) 2020-12-15
TW202013709A (zh) 2020-04-01
US20210098696A1 (en) 2021-04-01
US11444241B2 (en) 2022-09-13
US11818961B2 (en) 2023-11-14
US20220367793A1 (en) 2022-11-17
CN110867512B (zh) 2023-05-23
DE102019122404A1 (de) 2020-02-27
US20200066972A1 (en) 2020-02-27
KR102353069B1 (ko) 2022-01-19
US20230389435A1 (en) 2023-11-30
CN110867512A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
TWI724513B (zh) 磁性穿隧接面結構及其製造方法
TWI722042B (zh) 磁阻隨機存取記憶體及其製造方法
KR102132215B1 (ko) 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
TWI699913B (zh) 磁通道接面結構與其製造方法
US11985905B2 (en) Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US11121314B2 (en) Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11217746B2 (en) Ion beam etching fabricated sub 30nm Vias to reduce conductive material re-deposition for sub 60nm MRAM devices
TWI720620B (zh) 磁性穿隧接面結構與其製造方法
US20200185454A1 (en) MTJ Patterning without Etch Induced Device Degradation Assisted by Hard Mask Trimming