CN108140728A - 用于自旋式组件的物理性去除和封装层原位沉积方法 - Google Patents

Abstract

一种用于蚀刻磁性隧道结结构(MTJ)的方法，包括以下步骤：在一半导体基板的下电极(14)上形成一磁性隧道结堆叠组件(18)；蚀刻此磁性隧道结堆叠组件，以形成一磁性隧道结结构，其中磁性隧道结结构的侧壁因蚀刻制造工艺而被破坏。之后，将磁性隧道结结构自蚀刻室移出，使得其侧壁进一步地被氧化。随后，利用一物理性去除步骤，以除去这些侧壁上被破坏以及被氧化的部分；最后，即可在不破坏真空环境的条件下，在此磁性隧道结结构与下电极上沉积一封装层。

Description

用于自旋式组件的物理性去除和封装层原位沉积方法

技术领域

本发明涉及一种磁性隧道结(Magnetic Tunneling junction，MTJ)，特别是一种磁性隧道结结构的改良制造方法。

背景技术

本发明有关于一种磁性组件(Magnetic device)，其包括：(1)各类的磁阻式随机存取存储器(Magnetic Random Access Memory，MRAM)，例如面内(in-plane)或面外(out-of-plane)模式的垂直磁各向异性(Perpendicular Magnetic Anistropy，PMA)的自旋传输式存储器(Spin-Torque-Transfer RAM，STT RAM)、(2)各类的自旋阀(Spin Valve)读取头(Read head)或传感器(sensor)、以及(3)其他自旋式组件(Spintronic device)，惟本发明并不以该些组件为限。

其中，就自旋式组件而言，影响其磁性隧道结的组件特性最关键的原因之一为其制造工艺中的干蚀刻(dry etching)步骤。目前已知由于进行干蚀刻制造工艺而引发的问题，包括有：(A)组件因干蚀刻的造成的侧壁破坏(sidewall damage)、以及(B)在干蚀刻制造工艺结束至离开真空环境接续进行封装层沉积步骤之间的侧壁氧化(oxidation ofsidewall)等问题，一般来说，当磁阻式随机存取存储器组件的尺寸微型化到45纳米或45纳米以下时，上述这些破坏问题皆会变得越趋严重。

同时，这些环绕在磁性隧道结结构周围的侧壁破坏层，其可视为一种化学性地不稳定结构，在组件必须历经接续后段制造工艺(back end of line，BEOL)的热处理等步骤时，基于侧壁间原子扩散的现象，其会加速侧壁破坏的问题，而更加严重地影响磁性隧道结结构的组件特性。

本发明揭露一种适于自旋传输式存储器(STT RAM)、或其他自旋式组件的磁性隧道结结构的改良制造方法，其在常见的反应式离子蚀刻(Reactive Ion Etching，RIE)制造工艺后执行一电浆处理程序(plasma treatment)与一封装层原位沉积步骤(in-situencapsulation layer)。

其中有关清除处理与原位沉积制造工艺的技术内容相关的专利，包括有：美国专利号US 7,993,535(Jiang等人发明)、US8,912,012(Li等人发明)、以及US 2014/0263668(Lee等人发明)等。

发明内容

本发明的一目的在于藉由结合一物理性去除步骤与一封装层原位沉积步骤，以有效地增益自旋传输式存储器或其他自旋式组件的自旋效率。

本发明的再一目的在于提供一种改良的磁性隧道结结构，其先透过一物理性去除步骤，以除去磁性隧道结结构的侧壁上被破坏及/或被氧化的部分。之后，即可在不破坏真空的条件下，成功地完成封装此未具有侧壁破坏及侧壁氧化的磁性隧道结结构。

鉴于以上，本发明揭露一种蚀刻磁性隧道结结构的方法。在一半导体基板的下电极上形成一磁性隧道结堆叠组件；针对此磁性隧道结堆叠组件进行一蚀刻制造工艺，以形成一磁性隧道结结构，其中该磁性隧道结结构的部分侧壁被破坏；之后，将此半导体基板自一蚀刻室移出，使得该磁性隧道结结构的侧壁被氧化。之后，再针对此磁性隧道结结构执行一物理性去除步骤，以除去侧壁上被破坏的部分以及被氧化的部分；最后，即可在在不破坏真空环境的条件下，在此磁性隧道结结构与下电极上完成沉积一封装层。

附图说明

说明书附图形成了说明书的材料部分。说明书附图如下所示：

图1A至1F为根据本发明一较佳实施例的剖视图。

图2A与图2B分别为以现有技术与以本发明一较佳实施例的电阻值和磁阻值的关系的特性图。

图3A为以现有技术与以本发明一较佳实施例分别制成的组件样本的自旋效率特性比较图。

图3B为以现有技术与以本发明一较佳实施例分别制成的组件样本的写入电压特性比较图。

图3C为以现有技术与以本发明一较佳实施例分别制成的组件样本的写入电流特性比较图。

具体实施方式

已知在现有技术中，磁性隧道结的蚀刻制造工艺藉由形成一金属或氧化物材质的硬掩模层(hard mask)以进行反应式离子蚀刻(RIE)，并且在蚀刻制造工艺完成后，将晶圆自蚀刻室中移出且曝露于空气中。在此情况下，不管是前述的蚀刻步骤或是晶圆因接触到空气而引发的氧化现象，都会在磁性隧道结的侧壁上形成一定的破坏，也就是我们所称的「侧壁破坏」。一般而言，侧壁破坏的部分常会对组件特性造成许多不良的影响，包括：较低的磁旋比(magnetic ratio，MR)与较差的磁特性，例如较低的保磁力(coercivity，Hc)、较低的能垒(energy barrier，Eb)、较高的写入电流(writing current，Ic)与写入电压(writing voltage，Vc)、以及电性与磁性效能的不平均。再者，当磁性隧道结组件的尺寸微型化到直径小于150纳米，此时这些因氧化现象所造成的侧壁破坏等问题，皆为越发严重。

在本发明所揭露的技术内容中，我们提出一种可保护磁性隧道结组件的创新方案，在未有侧壁破坏的条件下即形成电介质的封装层。通过一种物理性去除步骤(physicalcleaning)，并利用此物理性去除步骤可有效地将前述因蚀刻制作工艺或是磁性隧道结侧壁接触到空气而形成的各种侧壁破坏清除。根据本发明的实施例，此物理性去除步骤例如可透过电浆清除(plasma cleaning)或离子束蚀刻(Ion beam etching)来执行，以有效地去除这些侧壁氧化/侧壁破坏层。在此物理性去除步骤完成之后，本发明可在不破坏真空的环境下，在将晶圆从物理性去除模块移至封装沉积模块时，将一封装介电层(encapsulation dielectric layer)沉积于磁性隧道结结构上。于此，本发明通过结合了物理性去除步骤与封装层原位沉积步骤，可全面地消弭与减少现有的侧壁破坏层。

以下，为了能更佳地理解本发明所述的物理性去除步骤与封装层原位沉积步骤的技术内容，请一并参阅图1A至图1F所示结构的示意图。首先，请先参阅图1A所示，其中一半导体基板(substrate)10中形成有一金属接点(metal contact)12，该金属接点的材质例如可为铜。一下电极(bottom electrode)14设置于半导体基板10的上表面，并且一介电层(dielectric layer)16环绕于下电极14的周围。一磁性隧道结堆叠组件(MTJ stack)18形成于下电极之上，并且一硬掩模层(hard mask layer)22设置于该磁性隧道结堆叠组件上。举例而言，此硬掩模层22的材质例如可为金属或氧化物。并且，此硬掩模层之上更设置有一光致抗蚀剂掩模层(photoresist mask)25。

请参阅图1B所示，在硬掩模层中未被光致抗蚀剂掩模层25所覆盖的区域将被蚀刻掉，以形成硬掩模层(hard mask)23，此时磁性隧道结堆叠组件根据硬掩模层23所覆盖的范围进行蚀刻步骤，举例来说，此蚀刻步骤可包括：采用CH₃OH或CO/NH₃等反应气体以进行的反应式离子蚀刻(RIE)。在蚀刻步骤完成后，形成如图1C中所示的磁性隧道结结构20，磁性隧道结结构的侧壁上的标号28代表元件因进行上述蚀刻步骤而形成的侧壁破坏(sidewalldamage)。

此时晶圆将被移出蚀刻室。当晶圆曝露在空气中，于此上述的侧壁破坏开始氧化并形成如图1D中所示的标号29。若在磁性隧道结堆叠组件上方继续沉积一封装层，那么上述这些侧壁破坏的部分也都将被这封装层包覆。

本发明的关键在于不破坏真空或不曝露晶圆于其他气体污染的环境下依序的在磁性隧道结结构上执行一物理性去除步骤(physical cleaning process)与一封装层原位沉积步骤(in-situ encapsulation layer deposition)，其中所述的物理性去除步骤可藉由(A)电浆清除(plasma cleaning)或(B)以氮气(N₂)、氩气(Ar)或其他非反应性气体的离子束蚀刻(Ion beam etching)来执行。为了得到较佳的去除效果，半导体基板的基板平台相对于入射的离子束方向，根据不同的组件尺寸，可向上倾斜约25至85度角。甚而，基板平台亦可选择性地进行旋转，以达到较佳的均匀度。

一般而言，本发明所揭露的物理性去除步骤，其可用以有效地清除前述侧壁被破坏的部分，包括标号28/29，举例来说，在空白的SiO₂晶圆上可清除约5埃米(angstrom)至150埃米的SiO_x，在一较佳实施例中，则约可清除50埃米的SiO_x。

接着，图1E所示，为侧壁破坏的部分被清除後的磁性隧道结结构20。此时，本发明可在不破坏真空的条件下在上述的物理性去除步骤后，接续地执行一封装层原位沉积步骤。如图1F所示，本发明可利用溅镀(sputtering)或离子束沉积(ion beam deposition，IBD)的物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapordeposition，CVD)、或原子层沉积(atomic layer deposition，ALD)等方式形成封装层30。根据本发明的实施例，此封装层30例如可由氧化物与氮化物的合金等绝缘材质所制成，以可承受后续高达400℃的高温制造工艺，其材质例如可为Si₃N₄、SiON、SiO₂、AlN、AlON、SiC、SiCN、MgO_x、AlO_x或其中的至少一个所形成的介电层堆叠组合。在一较佳实施例中，封装层30的材质较佳地可选为Si₃N₄，并且其厚度介于30至5000埃米之间，较佳地可为500埃米。

以下，以图2所示之实验数据，可看出本发明所揭露的方法的功效。其中，横轴代表结电阻值(resistance of the junction，Rp)，当结电阻值越大时，代表磁性隧道结结构的尺寸越小；纵轴代表磁阻值(magnetoresistance，DRR％)。图2A为一以现有技术(不包含本发明所结合的物理性去除步骤以及封装层原位沉积步骤)所制成的磁性隧道结结构的结电阻值以及磁阻值的关系特性图，如图2A所见，当磁性隧道结结构的尺寸越小时，则其磁阻值亦将随之降低，这个原因在于当组件尺寸缩小时，则侧壁破坏的问题会越趋严重。另一方面而言，图2B为一以本发明所揭露的制造方法(包括前述的物理性去除步骤与封装层原位沉积步骤)所制成的磁性隧道结结构的组件特性图，如图所见，组件的磁阻值并不依组件尺寸的缩小而有明显改变，换言之，磁阻值与磁性隧道结结构的尺寸大小无关，这证实了本发明所揭露的制造方法可确实地清除或降低侧壁被破坏的问题。

接着，请再参阅图3所示，其进一步地证明本发明所揭露的制造方法不仅可在组件尺寸改变时仍有效地维持磁阻值，使其不随尺寸变动，更可进一步地增进组件的自旋效率(Spin transfer efficiency)。如图3A所示，组件样本数1至3的自旋效率特性分别以实线31代表本发明的组件数据以及虚线33代表现有的组件数据。在图3A中可以看出，相较于现有技术，利用本发明所揭露的制造方法所制成的磁性隧道结结构皆可具有较佳的自旋效率。如图3B所示，其以实线41代表本发明写入电压(writing voltage，Vc)的组件数据以及虚线43代表现有的组件数据。如图3C所示，其以实线51代表本发明写入电流(writingcurrent，Ic)的组件数据以及虚线53代表现有的组件数据。从这两张图可以看出，当磁性隧道结结构的自旋效率提升後，其写入电压与写入电流值皆会明显下降。由于已知侧壁破坏层多会引发组件漏电流或较短的自旋扩散长度等问题，因此自旋效率的提升可解释为由於侧壁被破坏的问题已被移除

综上所述，可以明显发现，当以现有技术(不包含本发明所结合的物理性去除步骤以及封装层原位沉积步骤)制成磁性隧道结结构时，则其磁阻值(DDR％)多会随着组件尺寸的改变而产生变动。也就是磁阻值多会随着组件尺寸的缩小化而随之降低。然而，对于自旋传输式存储器(STT-MRAM)而言，当其组件尺寸缩小至150纳米以下时，能维持一定的磁阻值为一相当重要的课题。因此，根据本发明所揭露的方法，其可有效地去除侧壁被破坏的部分，以达到藉此控制磁阻值使其不随组件尺寸变动的功效。除此之外，本发明更可达到较佳的自旋传输效率、以及较低的写入电压Vc、写入电流Ic等组件特性。

本发明揭露一种可改良磁性隧道结结构的自旋效率与磁阻值特性的制造方法，其结合了一物理性去除步骤与一封装层原位沉积步骤。根据本发明所揭露的制造方法，不仅可适用于面内或面外的磁性隧道结组件，亦可适用于部分面外的内嵌式存储器组件，包括内嵌式高密度的垂直磁各向异性自旋传输式存储器(PMA STT-MRAM，其中STT是Spin-Torque-Transfer)。

综上所述，虽然本发明之较佳实施例已如上述所陈，但是，在参阅以上本发明的详细说明后，本领域技术人员便于理解，可作出各种变化而不超过本公开的精神或所附权利要求书的范围。

Claims (20)

1.一种磁性隧道结结构的制造方法，其特征在于，包括以下步骤：

在一半导体基板的下电极上形成一磁性隧道结堆叠组件；

图案化该磁性隧道结堆叠组件，以形成一磁性隧道结结构；然后，

将该磁性隧道结结构自一蚀刻室移出，使该磁性隧道结结构的侧壁被破坏；然后，

针对该磁性隧道结结构执行一物理性去除步骤，以除去该侧壁上被破坏的部分；然后，

在不破坏真空环境的条件下，在该磁性隧道结结构与该下电极上沉积一封装层。

2.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该硬掩模层的材质为金属或氧化物或二者形成的组合。

3.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该磁性隧道结堆叠组件经由一反应式离子蚀刻进行蚀刻制造工艺，使得该磁性隧道结堆叠组件的侧壁因该蚀刻制造工艺被破坏并且在将该磁性隧道结结构从该蚀刻室移出后，该侧壁被氧化，进一步形成该侧壁上被破坏的部分。

4.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该物理性去除步骤可透过电浆清除或离子束蚀刻来执行。

5.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该物理性去除步骤包括以氮气、氩气或其他非反应性气体来进行的离子束蚀刻。

6.如权利要求4所述的磁性隧道结结构的制造方法，其特征在于，该半导体基板设置于一基板平台上，且该基板平台相对于入射的离子束方向可向上倾斜25至85度角。

7.如权利要求6所述的磁性隧道结结构的制造方法，其特征在于，更可旋转该基板平台，以达到较佳的均匀度。

8.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，在沉积该封装层的步骤中更可包括利用一物理气相沉积、化学气相沉积或原子层沉积来形成该封装层。

9.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，在沉积该封装层的步骤中更可包括利用一溅镀或离子束沉积制造工艺来形成该封装层。

10.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该封装层的材质可选自氧化物与氮化物的合金所制成，并可承受后续高达400℃的高温制造工艺。

11.如权利要求10所述的磁性隧道结结构的制造方法，其特征在于，该封装层的材质包括Si₃N₄、SiON、SiO₂、AlN、AlON、SiC、SiCN、MgO_x、AlO_x或其中的至少一个所形成的堆叠组合。

12.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该封装层的厚度介于30至5000埃米之间，较佳地介于50至500埃米之间。

13.如权利要求1所述的磁性隧道结结构的制造方法，其特征在于，该磁性隧道结结构可适于面内、面外或部分面外的各向异性内嵌式存储器组件。

14.一种磁性隧道结结构的制造方法，其特征在于，包括以下步骤：

在一半导体基板的下电极上形成一磁性隧道结堆叠组件；

在该磁性隧道结堆叠组件上形成一硬掩模层；

利用该硬掩模层作为蚀刻掩模，以蚀刻该磁性隧道结堆叠组件，并形成一磁性隧道结结构，其中因该蚀刻而破坏该磁性隧道结结构的侧壁的一部分；然后，

将该磁性隧道结结构自一蚀刻室移出，其中，因为氧化而进一步破坏该磁性隧道结结构的该侧壁；然后，

针对该磁性隧道结结构执行一物理性去除步骤，以除去该侧壁上被破坏的部分；然后，

在不破坏真空环境的条件下，在该磁性隧道结结构与该下电极上沉积一封装层。

15.如权利要求14所述的磁性隧道结结构的制造方法，其特征在于，该蚀刻制造工艺为一反应式离子蚀刻。

16.如权利要求14所述的磁性隧道结结构的制造方法，其特征在于，该物理性去除步骤可透过电浆清除或以氮气、氩气或其他非反应性气体来进行的离子束蚀刻。

17.如权利要求14所述的磁性隧道结结构的制造方法，其特征在于，该物理性去除步骤可透过一离子束蚀刻来执行，该半导体基板设置于一基板平台上，且该基板平台相对于入射的该离子束方向可向上倾斜25至85度角，且该基板平台更可旋转以达较佳的均匀度。

18.如权利要求14所述的磁性隧道结结构的制造方法，其特征在于，在沉积该封装层的步骤中更可包括利用一溅镀、离子束沉积、化学气相沉积或原子层沉积制造工艺来形成该封装层。

19.如权利要求14所述的磁性隧道结结构的制造方法，其特征在于，该封装层的材质可选自氧化物与氮化物的合金所制成，以可承受后续高达400℃的高温制造工艺，且该合金的材质可选自由Si₃N₄、SiON、SiO₂、AlN、AlON、SiC、SiCN、MgO_x、AlO_x或其中的至少一个所形成的堆叠组合，该封装层的厚度介于30至5000埃米之间，较佳地介于50至500埃米之间。

20.一种磁性隧道结结构的制造方法，其特征在于，包括以下步骤：

在一半导体基板的下电极上形成一磁性隧道结堆叠组件；

在该磁性隧道结堆叠组件上形成一硬掩模层；

利用该硬掩模层作为该磁性隧道结堆叠组件的蚀刻掩模以进行一反应式离子蚀刻制造工艺，并形成一磁性隧道结结构，其中该磁性隧道结结构的侧壁因该反应式离子蚀刻制造工艺而被破坏；然后，

将该磁性隧道结结构自一蚀刻室移出，其中，该侧壁被氧化；然后，

针对该磁性隧道结结构执行一物理性去除步骤，以除去该侧壁上被破坏与被氧化的部分；然后，

在不破坏真空环境的条件下，在该磁性隧道结结构与该下电极上沉积一封装层。