TWI383526B - 形成磁隧道接面結構之方法 - Google Patents

形成磁隧道接面結構之方法 Download PDF

Info

Publication number
TWI383526B
TWI383526B TW098107006A TW98107006A TWI383526B TW I383526 B TWI383526 B TW I383526B TW 098107006 A TW098107006 A TW 098107006A TW 98107006 A TW98107006 A TW 98107006A TW I383526 B TWI383526 B TW I383526B
Authority
TW
Taiwan
Prior art keywords
layer
mtj
trench
substrate
magnetic
Prior art date
Application number
TW098107006A
Other languages
English (en)
Other versions
TW201004006A (en
Inventor
Xia Li
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40640358&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI383526(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201004006A publication Critical patent/TW201004006A/zh
Application granted granted Critical
Publication of TWI383526B publication Critical patent/TWI383526B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Description

形成磁隧道接面結構之方法
本揭示案大體而言係關於一種形成一磁隧道接面(MTJ)結構之方法。
一般而言，攜帶型計算裝置及無線通信裝置之普遍採用增加了對高密度且低功率之非揮發性記憶體之需求。由於製程技術已得到改良，故有可能製造基於磁隧道接面(MTJ)裝置之磁阻式隨機存取記憶體(MRAM)。傳統的自旋轉矩隧道(STT)接面裝置通常形成為扁平堆疊結構。此等裝置通常具有具單一磁域之二維磁隧道接面(MTJ)單元。MTJ單元通常包括一底部電極、一反鐵磁性層、一固定層(亦即，由載運具有由反鐵磁性(AF)層固定或釘紮之取向的磁場之鐵磁性材料形成的參考層)、一隧道障壁層(亦即，一穿隧氧化物層)、一自由層(亦即，載運具有可變化取向之磁場之一第二鐵磁性層)及一頂部電極。MTJ單元用在自由層中誘發之磁場來表示位元值。自由層之磁場相對於固定層所載運之固定磁場之方向的方向確定位元值。
通常，磁隧道接面(MTJ)單元係藉由沈積多個材料層、藉由界定一圖案至該等層上及藉由根據該圖案選擇性地移除該等層之部分而形成。習知之MTJ單元經形成以維持長度(a)與寬度(b)之一大於1的縱橫比，以便維持磁性各向同性對準。習知地，藉由控制MTJ圖案之精確度及藉由執行MTJ光及蝕刻製程來維持MTJ單元之縱橫比。在一特定例子中，硬式遮罩可用以精確地轉移且界定MTJ圖案。不幸的是，MTJ堆疊可包括基本上為金屬薄膜且具有相對較低之蝕刻速率的磁性薄膜，因此硬式遮罩可能需要相對較厚。為了進行進階圖案關鍵尺寸(CD)控制，進階圖案化薄膜(APF)層及底部抗反射塗層(BARC)包括於MTJ光及蝕刻製程中。然而，在此等額外層增加製程複雜性(在額外沈積製程方面及在額外的層光/蝕刻及清洗製程方面)之同時，MTJ單元結構可能經歷侵蝕，此可導致一非所要斜坡(slope)、圓角及非所要的薄膜損失。此損傷可影響MTJ結構之接觸電阻且甚至可能曝露或損傷MTJ接面。
在一特定說明性實施例中，揭示一種形成一磁隧道接面(MTJ)裝置之方法，其包括在一基板中形成一渠溝。該方法進一步包括在該渠溝內沈積磁隧道接面(MTJ)薄膜。該等MTJ薄膜包括一底部電極、一固定層、一隧道障壁層、一自由層及一頂部電極。該方法亦包括平坦化該MTJ結構。在一特定實例中，使用一化學機械平坦化(CMP)製程來平坦化該MTJ結構。
在另一特定實施例中，揭示一種形成一磁隧道接面(MTJ)裝置之方法，其包括在一基板中界定一渠溝及在該渠溝內沈積磁隧道接面(MTJ)薄膜。該方法亦包括使用一低解析度光及蝕刻工具移除不直接在該渠溝上方之多餘材料，且平坦化該MTJ結構及該基板。
在又一特定實施例中，揭示一種形成一磁隧道接面(MTJ)裝置之方法，其包括在一基板中界定一渠溝。該基板包括一半導體材料且具有一層間介電層及一罩蓋薄膜層，其中該渠溝延伸穿過該罩蓋薄膜層且伸入該層間介電層中。該方法進一步包括在該渠溝內沈積一底部電極及在該底部電極上沈積MTJ薄膜。該等MTJ薄膜包括一第一鐵磁性層、一隧道障壁層及一第二鐵磁性層。該方法亦包括在該等MTJ薄膜上沈積一頂部電極且可包括對該MTJ結構及該基板執行一逆向渠溝光蝕刻製程及一化學機械平坦化(CMP)製程以產生一大體上平坦之表面。
由所揭示之形成一磁隧道接面(MTJ)結構之方法之實施例提供的一個特定優點為可藉由使用一渠溝界定該MTJ結構之尺寸而不光/蝕刻該MTJ結構來減少氧化、侵蝕及圓角。一般而言，渠溝係形成於氧化物基底基板中，其比MTJ金屬薄膜較容易光蝕刻。此外，精確地光蝕刻氧化物基底基板比精確地光蝕刻金屬層容易。實情為，可使用一逆向渠溝光蝕刻製程及一化學機械平坦化(CMP)製程來移除多餘材料，而不引入侵蝕、圓角或可能影響MTJ結構之效能的其他問題。
提供另一特定優點，其為用於形成MTJ結構之製程窗口得到改良(亦即，擴大)，且MTJ過程及所得MTJ結構之總可靠性亦得到改良。
本揭示案之其他態樣、優點及特徵將在查看包括以下部分的整個申請案之後變得顯而易見：[圖式簡單說明]、[實施方式]及[申請專利範圍]。
圖1為磁隧道接面(MTJ)單元100之一部分之一特定實施例的橫截面圖，該單元可根據關於圖3至圖24描述之方法及實施例而形成。MTJ單元100包括一MTJ堆疊102，其具有一自由層104、一隧道障壁層106、一固定(釘紮)層108及一反鐵磁性(AF)層126。MTJ堆疊102耦接至一位元線110。此外，MTJ堆疊102經由一底部電極116及一開關118耦接至一源極線114。一字線112耦接至開關118之一控制端以選擇性地啟動開關118以便允許一寫入電流124自位元線110流至源極線114。在所展示之實施例中，固定層108包括具有一固定取向之一磁域122。自由層104包括一可經由寫入電流124程式化之磁域120。如所示，寫入電流124經調適以將自由層104處之磁域120之取向程式化至零狀態(亦即，磁域120及122定向於相同方向上)。為了將1值寫入至MTJ單元100，將寫入電流124逆向，從而使自由層104處之磁域120之取向翻轉(flip)方向，以使得磁域120在一與磁域122之方向相反的方向上延伸。
圖2為MTJ單元200之另一特定實施例的橫截面圖，該單元包括一合成固定層結構且可根據關於圖3至圖24描述之方法及實施例而形成。詳言之，MTJ單元200包括一MTJ堆疊202，其包括自由層204、隧道障壁層206及固定層208。MTJ堆疊之自由層204經由一緩衝層230耦接至頂部電極210。在此實例中，MTJ堆疊202之固定層208經由一反鐵磁性層238耦接至底部電極216。另外，固定層208包括一第一釘紮(固定)層236、一緩衝層234及一第二釘紮(固定)層232。第一釘紮層236及第二釘紮層232具有在合成固定層結構中定向於相反方向上之各別磁域，藉此增加MTJ堆疊202之總電阻且平衡雜散磁場。在一特定實施例中，此雜散場減小可平衡MTJ堆疊202之磁場。在其他實施例中，可包括額外層，諸如一或多個晶種層、緩衝層；雜散場平衡層；連接層；效能增強層，諸如合成固定層、合成自由(SyF)層或雙旋轉過濾器(DSF)；或其任何組合。
圖3為一電路裝置300之一特定說明性實施例的俯視圖，該電路裝置包括具有一大體上矩形形狀之一磁隧道接面(MTJ)單元304。電路裝置300包括具有MTJ單元304之一基板302。MTJ單元304包括一底部電極306、一MTJ堆疊308、一中心電極310及一通孔312。MTJ單元304具有一第一側壁314、一第二側壁316、一第三側壁318及一第四側壁320。第二側壁316包括用以表示一第一資料值之一第二磁域322，且第四側壁320包括用以表示一第二資料值之一第四磁域324。一底壁(未圖示)可包括用以表示另一資料值之底部一磁域446(參見圖4)。視一特定實施而定，第一側壁314及第三側壁318亦可載運磁域。
MTJ單元304具有一長度(a)及一寬度(b)。長度(a)對應於第二側壁316及第四側壁320之長度。寬度(b)對應於第一側壁314及第三側壁318之長度。在此特定實例中，MTJ單元304之長度(a)大於寬度(b)。
圖4為沿圖3中之線4-4截取的圖3之電路裝置300的橫截面圖400。視圖400包括以橫截面展示之基板302，其包括MTJ單元304、通孔312、頂部電極310、MTJ堆疊308及底部電極306。基板302包括一第一層間介電層432、一第一罩蓋層434、一第二層間介電層436、一第二罩蓋層438、一第三罩蓋層440及一第三層間介電層442。
一渠溝係形成於第二罩蓋層438及第二層間介電層436中以收納底部電極306、MTJ堆疊308及頂部電極310。該渠溝具有一渠溝深度(d)，且MTJ堆疊308具有一近似等於該渠溝深度(d)減去底部電極306之一厚度的深度(c)。一底部通孔444延伸穿過第一罩蓋層434及第一層間介電層432且耦接至底部電極306。通孔312自基板302之一表面430延伸穿過第三層間介電層442及第三罩蓋層440且耦接至頂部電極310。表面430可為一大體上平坦之表面。
圖5為一電路裝置500之一第二特定說明性實施例的俯視圖，該電路裝置包括具有一大體上橢圓形狀之一磁隧道接面(MTJ)單元504。電路裝置500包括具有MTJ單元504之一基板502。MTJ單元504包括一底部電極506、一MTJ堆疊508、一頂部電極510及一自一表面(諸如，圖4中所說明之表面430)延伸至頂部電極510之通孔512。MTJ單元504包括經調適以分別載運獨立磁域522及524之第一側壁516及第二側壁518。獨立磁域522及524中之每一者之各別取向可表示一各別資料值。另外，MTJ單元504可包括經調適以載運另一獨立磁域之一底壁(諸如，圖4之底部磁域446)，該磁域可表示另一資料值。
MTJ單元504包括一長度(a)及一寬度(b)，其中長度(a)大於寬度(b)。在一特定實施例中，圖4之橫截面圖亦可表示一沿著圖5中之線4-4截取的橫截面。在此實例中，MTJ單元504可形成於具有一深度(d)之一渠溝內，以使得MTJ單元504具有一深度(c)，如圖4中所說明。在此特定實例中，可形成MTJ單元504以使得長度(a)大於寬度(b)，且寬度(b)比渠溝深度(d)或MTJ單元深度(c)大得多。或者，可形成MTJ單元504以使得MTJ單元504具有一比MTJ單元深度(c)大的渠溝深度(d)，MTJ單元深度(c)又大於長度(a)，如圖6及圖7中所說明。
圖6為包括磁隧道接面(MTJ)單元604之電路裝置600之第三特定說明性實施例的俯視圖。電路裝置600包括具有MTJ單元604之一基板602。MTJ單元604包括一底部電極606、一MTJ堆疊608、一中心電極610及一通孔612。MTJ單元604具有一第一側壁614、一第二側壁616、一第三側壁618及一第四側壁620。第二側壁616包括經調適以表示一第一資料值之一第二磁域622，且第四側壁620包括經調適以表示一第二資料值之一第四磁域624。如圖7中所描繪，底壁770可包括一底部磁域772。視特定實施而定，第一側壁614及第三側壁618亦可載運磁域。
MTJ單元604具有一長度(a)及一寬度(b)。長度(a)對應於第二側壁616及第四側壁620之長度。寬度(b)對應於第一側壁614及第三側壁618之長度。在此特定實例中，MTJ單元604之長度(a)大於寬度(b)。
圖7為沿圖6中之線7-7截取的圖6之電路裝置的橫截面圖。視圖700包括以橫截面展示之基板602，其包括MTJ單元604、通孔612、頂部電極610、MTJ堆疊608及底部電極606。基板602包括一第一層間介電層732、一第一罩蓋層734、一第二層間介電層736、一第二罩蓋層738、一第三罩蓋層740及一第三層間介電層742。
一渠溝形成於第二罩蓋層738及第二層間介電層736中以收納底部電極606、MTJ堆疊608及頂部電極610。該渠溝具有一渠溝深度(d)，且MTJ堆疊608具有一近似等於渠溝深度(d)減去底部電極606之厚度的深度(c)。一底部通孔744自一底部表面790延伸穿過第一罩蓋層734及第一層間介電層732且耦接至底部電極606。通孔612自基板602之一頂部表面780延伸穿過第三層間介電層742及第三罩蓋層740且耦接至頂部電極610。頂部表面780可為一大體上平坦之表面。
在一特定實施例中，渠溝深度(d)大於MTJ單元深度(c)，其皆大於MTJ單元604之長度(a)。在此特定實例中，磁域622及624垂直地定向(亦即，在側壁之深度(d)之方向上，與水平地在側壁之長度(a)之方向上相反)。
圖8為包括基板802之記憶體裝置800之特定說明性實施例的俯視圖，基板802具有經調適以儲存多個資料位元之一磁隧道接面(MTJ)單元804。磁隧道接面(MTJ)單元804包括一底部電極806、一MTJ堆疊808及一中心電極810。MTJ單元804具有一長度(a)及一寬度(b)，其中長度(a)大於寬度(b)。基板802包括耦接至中心電極810之一頂部通孔836且包括耦接至底部電極806之一底部通孔832。基板802亦包括耦接至頂部通孔836之一第一線迹834及耦接至底部通孔832之一第二線迹830。基板802包括一製程開口838。
MTJ堆疊808包括載運具有一固定取向之一固定磁域之一固定(釘紮)磁層、一隧道障壁層及具有可經由寫入電流而變化或程式化之一磁域之一自由磁層。MTJ堆疊808亦可包括一反鐵磁性層以釘紮固定磁層。在一特定實施例中，MTJ堆疊808之固定磁層可包括一或多個層。另外，MTJ堆疊808可包括其他層。MTJ單元804包括用以載運一第一磁域822之一第一側壁812、用以載運一第二磁域824之一第二側壁814及用以載運一第三磁域826之一第三側壁816。MTJ單元804亦包括用以載運第四磁域972之底壁970(參見圖9)。第一磁域822、第二磁域824、第三磁域826及第四磁域972係獨立的。在一特定實施例中，第一磁域822、第二磁域824、第三磁域826及第四磁域972經組態以表示各別資料值。一般而言，磁域822、824、826及972之取向由所儲存之資料值來確定。舉例而言，「0」值用第一取向來表示，而「1」值用第二取向來表示。
圖9為沿著圖8中之線9-9截取的圖8之電路裝置800的橫截面圖900。圖900包括基板802，其具有一第一層間介電層950、一第二層間介電層952、一第一罩蓋層954、一第三層間介電層956、一第二罩蓋層958、一第三罩蓋層960、一第四層間介電層962及一第五層間介電層964。基板802具有一第一表面980及一第二表面990。基板802亦包括包括MTJ堆疊808之MTJ結構804。底部電極806、MTJ堆疊808及頂部電極810係安置於基板802中之一渠溝內。該渠溝具有一深度(d)。
基板802包括安置於第二表面990處之第二線迹830。第二線迹830耦接至自第二線迹830延伸至底部電極806之一部分的底部通孔832。基板802亦包括安置於第一表面980處之第一線迹834。第一線迹834耦接至自第一線迹834延伸至中心電極810的頂部通孔836。中心電極810耦接至MTJ堆疊808。基板802亦包括製程開口838，其可藉由選擇性地移除MTJ結構804之一部分及將一層間介電材料沈積在製程開口838內、繼之以氧化物CMP而形成。
在一特定實施例中，MTJ堆疊808包括載運第二磁域824之第二側壁814。第二磁域824經調適以表示一第二資料值。MTJ堆疊808亦包括具有一底部磁域972之一底壁970，底部磁域972經調適以表示一第四資料值。在一特定實例中，可藉由施加一電壓至第一線迹834及藉由比較第二線迹830處之一電流與一參考電流而自MTJ堆疊808讀取一資料值。或者，可藉由施加一寫入電流至第一線迹834及第二線迹830中之一者而將一資料值寫入至MTJ堆疊808。在一特定實施例中，圖8中所說明的MTJ堆疊808之長度(a)及寬度(b)大於渠溝深度(d)，且第二側壁814所載運之磁域824在一大體上平行於基板802之第一表面980的方向上及在圖8中所說明的寬度(b)之方向上延伸。在此特定視圖中，磁域824在一與圖9之頁面視圖正交的方向上延伸(如藉由一箭頭頭部(「‧」)所指示的自頁面向外，或如藉由一箭頭尾部(「*」)所指示的進入頁面中)。
圖10為沿著圖8中之線10-10截取的圖8之電路裝置800的橫截面圖1000。圖1000包括基板802，其具有一第一層間介電層950、一第二層間介電層952、一第一罩蓋層954、一第三層間介電層956、一第二罩蓋層958、一第三罩蓋層960、一第四層間介電層962及一第五層間介電層964。基板802具有一第一表面980及一第二表面990。基板802包括具有底部電極806、MTJ堆疊808及中心電極810之MTJ結構804。基板802包括安置於第一表面980處且於此圖案化之第一線迹834。第一線迹834耦接至自第一線迹834延伸至中心電極810之頂部通孔836。基板802亦包括位於第二表面990處之第二線迹830。第二線迹830耦接至自第二線迹830延伸至底部電極806之一部分的底部通孔832。MTJ堆疊808包括用以載運第一磁域826之第一側壁816、用以載運第三磁域822之第三側壁812及用以載運底部磁域972之底壁970。在此特定視圖中，磁域826、822及972在一與圖10之頁面視圖正交的方向上延伸(如藉由一箭頭頭部(「‧」)所指示的自頁面向外，或如藉由一箭頭尾部(「*」)所指示的進入頁面中)。
在一特定實施例中，MTJ堆疊808經調適以儲存至多四個唯一資料值。第一資料值可用第一磁域822來表示，第二資料值可用第二磁域824來表示，第三資料值可用第三磁域826來表示，且第四資料值可用底部磁域972來表示。在另一特定實施例中，可包括一第四側壁以載運一可表示第五資料值之第四磁域。
圖11為包括基板1102之記憶體裝置1100之特定說明性實施例的俯視圖，基板1102具有在一深渠溝中之經調適以儲存多個資料值(諸如，多個位元)之一磁隧道接面(MTJ)單元1104。磁隧道接面(MTJ)單元1104包括一底部電極1106、一MTJ堆疊1108及一中心電極1110。MTJ單元1104具有一長度(a)及一寬度(b)，其中長度(a)大於寬度(b)。基板1102包括耦接至中心電極1110之一頂部通孔1136且包括耦接至底部電極1106之一底部通孔1132。基板1102亦包括耦接至底部通孔1132之一第一線迹1134及耦接至頂部通孔1136之一第二線迹1130。基板1102包括一製程開口1138。
MTJ堆疊1108包括一可藉由一反鐵磁性層釘紮且載運具有一固定取向之固定磁域之一固定(釘紮)磁層、一隧道障壁層及具有可經由一寫入電流而變化或程式化之一磁域之一自由磁層。在一特定實施例中，MTJ堆疊1108之固定磁層可包括一或多個層。另外，MTJ堆疊1108可包括其他層。MTJ單元1104包括用以載運一第一磁域1122之一第一側壁1112、用以載運一第二磁域1124之一第二側壁1114及用以載運一第三磁域1126之一第三側壁1116。MTJ單元1104亦可包括用以載運一第四磁域1272之一底壁1270(參見圖12)。第一磁域1122、第二磁域1124、第三磁域1126及第四磁域1272係獨立的。在一特定實施例中，第一磁域1122、第二磁域1124、第三磁域1126及第四磁域1272經組態以表示各別資料值。一般而言，磁域1122、1124、1126及1272之取向由所儲存之資料值來確定。舉例而言，「0」值用第一取向來表示，而「1」值用第二取向來表示。
圖12為沿著圖11中之線12-12截取的圖11之電路裝置1100的橫截面圖1200。圖1200包括基板1102，其具有一第一層間介電層1250、一第二層間介電層1252、一第一罩蓋層1254、一第三層間介電層1256、一第二罩蓋層1258、一第三罩蓋層1260、一第四層間介電層1262及一第五層間介電層1264。基板1102具有一第一表面1280及一第二表面1290。基板1102亦包括包括MTJ堆疊1108之MTJ結構1104。底部電極1106、MTJ堆疊1108及頂部電極1110係安置於基板1102中之一渠溝內。該渠溝具有一深度(d)。在此例子中，深度(d)大於側壁1114之寬度(b)。
基板1102包括安置於第一表面1280處且在其上圖案化之第二線迹1130。第二線迹1130耦接至自第二線迹1130延伸至中心電極1110的頂部通孔1136。中心電極1110耦接至MTJ堆疊1108。基板1102亦包括安置於第二表面1290處之第一線迹1134。第一線迹1134耦接至自第一線迹1134延伸至底部電極1106之一部分的底部通孔1132。基板1102進一步包括製程開口1138，其可藉由選擇性地移除MTJ堆疊1108之一部分及將一層間介電材料沈積在製程開口1138內、繼之以氧化物CMP製程而形成。
在一特定實施例中，MTJ堆疊1108包括載運第二磁域1124之第二側壁1114。第二磁域1124經調適以表示一第二資料值。MTJ堆疊1108亦包括具有一底部磁域1272之一底壁1270，底部磁域1272經調適以表示一第四資料值。在一特定實例中，可藉由施加一電壓至第二線迹1130及藉由比較第一線迹1134處之一電流與一參考電流而自MTJ堆疊1108讀取一資料值。或者，可藉由在第一線迹1134與第二線迹1130之間施加一寫入電流而將資料值寫入至MTJ堆疊1108。在一特定實施例中，圖11中所說明的MTJ堆疊1108之長度(a)及寬度(b)小於渠溝深度(d)，且藉由第二側壁1114載運之磁域1124在一大體上垂直於基板1102之第一表面1280的方向上且在深度(d)之方向上延伸。
圖13為沿著圖11中之線13-13截取的圖11之電路裝置1100的橫截面圖1300。圖1300包括基板1102，其具有一第一層間介電層1250、一第二層間介電層1252、一第一罩蓋層1254、一第三層間介電層1256、一第二罩蓋層1258、一第三罩蓋層1260、一第四層間介電層1262及一第五層間介電層1264。基板1102具有一第一表面1280及一第二表面1290。基板1102包括具有底部電極1106、MTJ堆疊1108及中心電極1110之MTJ結構1104。基板1102包括安置於第二表面1290處且於此圖案化之第一線迹1134。第一線迹1134耦接至自第一線迹1134延伸至底部電極106之一部分的底部通孔1132。基板1102亦包括位於第一表面1280處之第二線迹1130。第二線迹1130耦接至自第二線迹1130延伸至中心電極1110的頂部通孔1136。
MTJ堆疊1108包括用以載運第一磁域1126之第一側壁1116、用以載運第三磁域1122之第三側壁1112及用以載運底部磁域1272之底壁1270。在此特定視圖中，渠溝深度(d)大於MTJ堆疊1108之長度(a)及寬度(b)，且第一磁域1122及第三磁域1126在一大體上垂直於第一表面1280之方向上延伸。長度(a)大於MTJ堆疊1108之寬度(b)，且第四磁域1172在一與頁面視圖正交的方向上延伸(如藉由一箭頭頭部(「‧」)所指示的自頁面向外，或如藉由一箭頭尾部(「*」)所指示的進入頁面中)。
在一特定實施例中，MTJ堆疊1108經調適以儲存至多四個唯一資料值。第一資料值可用第一磁域1122來表示，第二資料值可用第二磁域1124來表示，第三資料值可用第三磁域1126來表示，且第四資料值可用底部磁域1272來表示。在另一特定實施例中，可包括一第四側壁以載運一可表示第五資料值之第四磁域。
圖14為在沈積一罩蓋薄膜之後及在通孔光蝕刻、光阻去除、通孔填充及通孔化學機械平坦化(CMP)製程之後的電路基板1400的橫截面圖。電路基板1400包括一第一層間介電層1401及一線迹1403，一安置於第一層間介電層1401之上的第二層間介電層1402及一安置於層間介電層1402之上的罩蓋薄膜層1404。在一特定實施例中，藉由將光阻旋塗至罩蓋薄膜層1404上來塗覆一光阻層。應用一光蝕刻製程以藉由該光阻層在罩蓋層1404及層間介電層1402中界定一圖案。在蝕刻之後去除該光阻層以曝露一穿過罩蓋薄膜層1404及層間介電層1402的開口或通孔1406。將一導電材料或通孔填充材料1408沈積至開口1406中，且執行一通孔CMP製程以平坦化電路基板1400。
圖15為在層間介電層沈積、罩蓋薄膜沈積、渠溝光蝕刻製程、渠溝光阻去除、底部電極沈積、磁隧道接面(MTJ)薄膜沈積、頂部電極沈積及逆向光蝕刻處理之後的圖14之電路基板1400之橫截面圖1500。電路基板1400包括第一層間介電層1401及一線迹1403，第二層間介電層1402、罩蓋薄膜層1404及通孔填充材料1408。第三層間介電層1510沈積至罩蓋薄膜層1404上。第二罩蓋薄膜層1512沈積至第三層間介電層1510上。舉例而言，藉由執行一渠溝光蝕刻及清洗製程，在罩蓋薄膜層1512及第三層間介電層1510內界定一渠溝1514。磁隧道接面(MTJ)單元1516沈積在渠溝1514內。MTJ單元1516包括耦接至底部通孔填充材料1408之一底部電極1518、耦接至底部電極1518之一MTJ堆疊1520及耦接至MTJ堆疊1520之一頂部電極1522。在頂部電極1522上圖案化一光阻層1524。將逆向光蝕刻製程應用於光阻層1524、頂部電極1522、MTJ堆疊1520及底部電極1518以移除不在渠溝1514內之多餘材料。
在此特定實例中，渠溝1514經界定以具有一渠溝深度(d)。底部電極1518之厚度界定一相對MTJ單元深度(c)。在一特定實例中，MTJ單元深度(d)近似等於渠溝深度(d)減去底部電極1518之厚度。
一般而言，藉由在渠溝1514內製造MTJ單元1516，渠溝1514之尺寸界定MTJ單元1516之尺寸。此外，由於渠溝1514界定MTJ單元1516之尺寸，故可不對MTJ單元執行關鍵且昂貴之光蝕刻製程而形成MTJ單元1516，藉此減少與MTJ單元1516有關的氧化、圓角化及其他侵蝕相關問題。
圖16為在逆向光阻去除及MTJ CMP處理以停止於罩蓋薄膜層處之後的圖15之電路基板1400的橫截面圖1600。電路基板1400包括第一層間介電層1401、線迹1403、第二層間介電層1402及第一罩蓋層1404。視圖1600包括第二層間介電層1510、第二罩蓋層1512及MTJ結構1516。MTJ結構1516具有一MTJ單元深度(d)且形成於具有一渠溝深度(d)之一渠溝1514中。MTJ結構1516包括耦接至通孔填充材料1408之一底部電極1518、一MTJ堆疊1520及一頂部電極1522。應用一光阻去除製程，且應用一MTJ化學機械平坦化(CMP)製程以移除MTJ結構1516之部分以產生一大體上平坦之表面1630。於第二罩蓋薄膜層1512處停止CMP製程。
圖17為在旋塗且圖案化光阻及執行一MTJ側壁蝕刻之後的沿著圖16中之線17-17截取的圖16之電路基板1400的橫截面圖1700。電路基板1400包括第一層間介電層1401、線迹1403、第二層間介電層1402、第一罩蓋薄膜層1404及一通孔填充材料1408。第三層間介電層1510及第二罩蓋層1512係沈積於第二罩蓋層1404上。渠溝1514係界定於第二罩蓋層1512及第二層間介電層1510中。底部電極1518、MTJ堆疊1520及頂部電極1522係形成於渠溝1514內。應用化學機械平坦化(CMP)製程以產生一大體上平坦之表面1630。旋塗光阻層且使用一光蝕刻製程界定一製程圖案開口1752。光蝕刻製程自MTJ單元1516移除一側壁，從而形成一大體上u形之MTJ單元1516(自俯視圖看)。
圖18為在將層間介電材料沈積在製程開口1752內之後、在執行一化學機械平坦化(CMP)製程之後及在沈積一第三罩蓋層1744之後的圖17中所說明之電路基板1400的橫截面圖1800。電路基板1400包括第一層間介電層1401、線迹1403、第二層間介電層1402、第一罩蓋薄膜層1404及一通孔填充材料1408。第三層間介電層1510及第二罩蓋層1512係沈積於第一罩蓋薄膜層1404上。渠溝1514係界定於第二罩蓋層1512及第二層間介電層1510中。底部電極1518、MTJ堆疊1520及頂部電極1522係形成於渠溝1514內。應用一化學機械平坦化(CMP)製程以恢復大體上平坦之表面1630。使用一光蝕刻製程界定一製程開口1752。光蝕刻製程自MTJ單元1516移除一側壁，從而形成一大體上u形之MTJ單元1516(自俯視圖看)。製程開口1752係用一層間介電材料1848來填充，執行一CMP製程以恢復大體上平坦之表面1630，且在大體上平坦之表面1630上沈積第三罩蓋層1744。
圖19為可耦接至其他電路之電路基板1400的橫截面圖1900。電路基板1400包括第一層間介電層1401、線迹1403、第二層間介電層1402、第一罩蓋薄膜層1404及一通孔填充材料1408。第三層間介電層1510及第二罩蓋層1512係沈積於第一罩蓋薄膜層1404上。渠溝1514係界定於第二罩蓋層1512及第二層間介電層1510中。底部電極1518、MTJ堆疊1520及頂部電極1522係形成於渠溝1514內。應用一化學機械平坦化(CMP)製程以恢復大體上平坦之表面1630。沈積第三罩蓋層1744及第四層間介電層1746。應用一光蝕刻製程以界定一穿過第四層間介電層1746及第三罩蓋層1744之通孔1960。用導電材料填充通孔1960且應用一通孔化學機械平坦化製程。在第四層間介電層1746上沈積且圖案化一金屬線迹1962，且沈積一第五層間介電層1948。若使用一鑲嵌製程，則可將通孔及金屬線組合至第五層間介電層1948及第四層間介電層1746中之渠溝圖案化、鍍銅及銅CMP中。在一特定實施例中，可執行另一化學機械平坦化製程以平坦化電路裝置。在此階段，線迹1403及線迹1962可耦接至其他電路，且MTJ單元1516可用以儲存一或多個資料值。
圖20為形成磁隧道接面(MTJ)單元之方法之特定說明性實施例的流程圖。在2002，沈積一罩蓋薄膜至一基板之一層間介電層上。前進至2004，使用一光蝕刻製程、一光阻去除製程及一清洗製程界定一通孔。繼續至2006，用導電材料填充通孔或開口，且對該基板執行一通孔化學機械平坦化(CMP)製程以移除過多的導電材料。移動至2008，沈積一層間介電層(IDL)及一罩蓋薄膜層。繼續至2010，藉由光蝕刻、去除光阻及清洗界定一渠溝。
進行至2012，沈積一底部電極。繼續至2014，沈積多個包括磁性薄膜及隧道障壁層之磁隧道接面(MTJ)薄膜層，以形成一磁隧道接面(MTJ)堆疊。繼續至2016，在該MTJ堆疊上沈積一頂部電極以形成一MTJ單元。前進至2018'執行一逆向渠溝光蝕刻製程以移除不直接在該渠溝上方之多餘材料。在2020，去除光阻，且執行一MTJ化學機械平坦化(CMP)製程以移除多餘材料，於該罩蓋薄膜層處停止。進行至2022，光蝕刻該MTJ堆疊以移除該MTJ堆疊的一個側壁。在一特定實施例中，該MTJ堆疊之光蝕刻界定一製程窗口或開口。該方法前進至2024。
轉至圖21，在2024，方法前進至2126，且去除光阻，沈積一層間介電層，執行一氧化物化學機械平坦化(CMP)製程，且沈積一罩蓋薄膜層。移動至2128，對MTJ堆疊執行一磁退火製程以在水平X及Y方向上(針對淺渠溝)或在水平X方向及垂直Z方向上(針對深渠溝)將固定磁層退火。進行至2130，沈積一層間介電層及一罩蓋薄膜層。繼續至2132，光蝕刻且填充一通孔，且執行一通孔化學機械平坦化(CMP)製程。前進至2134，藉由沈積一金屬層及光蝕刻該層以形成線迹或藉由形成一渠溝、光蝕刻、電鍍及執行一化學機械平坦化(CMP)製程來界定一金屬線。若使用鑲嵌製程，則可將2132處之通孔處理及2134處之金屬線處理組合為渠溝光/蝕刻界定、光阻去除、鍍銅及銅CMP製程。該方法終止於2136。
圖22為形成磁隧道接面(MTJ)結構之方法之第二特定實施例的流程圖。該方法通常包括在一基板中形成一渠溝、在該渠溝內沈積一MTJ結構及平坦化該MTJ結構而不對該MTJ結構執行一光蝕刻製程。在2202，沈積一罩蓋薄膜至一基板之一層間介電層上。前進至2204，使用一光蝕刻製程、一光阻去除製程及一清洗製程在罩蓋薄膜及層間介電層上界定一通孔。繼續至2206，在通孔內沈積導電材料，且執行化學機械平坦化(CMP)製程以平坦化該基板。移動至2208，可沈積一ILD薄膜層及一罩蓋薄膜層。繼續至2210，在該基板中界定一渠溝。該渠溝具有確定該MTJ結構之尺寸，而無需對該MTJ結構執行一光蝕刻製程。
進行至2212，於在該基板中形成一渠溝之後，在該渠溝內沈積一磁隧道接面(MTJ)結構。該MTJ結構包括一底部電極、一固定層、一隧道障壁層、一自由層及一頂部電極。該MTJ結構亦可包括在該底部電極與該固定層之間的一反鐵磁性層。亦可塗覆額外層，例如，一晶種層、一緩衝層、一分隔層或其他層。
前進至2214，可應用一逆向渠溝光蝕刻製程以移除不直接在該渠溝上方之材料。移動至2216，平坦化該MTJ結構而不對該MTJ結構執行一光蝕刻製程。舉例而言，不對該MTJ結構執行一關鍵/昂貴之光蝕刻製程。平坦化該MTJ結構可包括執行一CMP製程以移除多餘材料。可自該基板消除所沈積之材料以界定一大體上平坦之表面。
繼續至2218，可執行一磁退火製程以界定由固定層載運之磁場之取向。該磁退火製程可為三維(3D)退火製程。可經由磁退火製程將所有MTJ層退火，從而在允許可經由一寫入電流修改自由層之同時釘紮該固定層。該方法終止於2220。
圖23為形成磁隧道接面(MTJ)結構之方法之第三特定實施例的流程圖。在2302，在一基板中界定一渠溝。該基板可包括一層間介電層及一罩蓋薄膜層。繼續至2304至2314，在該渠溝內沈積一MTJ結構。沈積該MTJ結構可包括：在2304，在該渠溝內沈積一底部電極；在2306，在該底部電極上沈積一反鐵磁性層；在2308，在該反鐵磁性層上沈積一第一磁層；在2310，沈積一金屬氧化物材料以形成一隧道障壁，諸如MgO或AlO；在2312，在該隧道障壁上沈積一第二磁層；及在2314，在該第二磁層上沈積一頂部電極。
進行至2316，使用一低解析度光蝕刻製程移除不直接在該渠溝上方之多餘材料。前進至2318，平坦化該MTJ結構及該基板。平坦化該MTJ結構及該基板可包括執行一化學機械平坦化(CMP)製程以自該MTJ結構移除多餘材料及於罩蓋薄膜層處停止。可執行一CMP製程而不對該MTJ結構執行一光蝕刻製程。舉例而言，可不對該MTJ結構執行一關鍵/昂貴之光蝕刻。
繼續至2320，對一選定層執行一磁退火製程以固定磁場之取向，該選定層包括一固定層。該磁退火製程可為三維(3D)退火製程。可經由磁退火製程將多個MTJ層退火，從而在允許可經由一寫入電流修改自由層之同時釘紮該固定層。移動至2322，形成至該MTJ結構之至少兩個電連接。該方法終止於2324。
圖24為形成磁隧道接面(MTJ)結構之方法之第四特定實施例的流程圖。在2402，在一基板中界定一渠溝，該基板包括一半導體材料，該基板具有一層間介電層及一罩蓋薄膜層，其中該渠溝延伸穿過該罩蓋薄膜層且伸入該層間介電層中。該渠溝可界定該MTJ結構之一形狀。該渠溝可具有一大體上之橢圓形狀、一大體上之矩形形狀或一替代形狀。繼續至2404，在該渠溝內沈積一底部電極。移動至2406，在該底部電極上沈積一MTJ結構，該MTJ結構包括一第一鐵磁性層、一隧道障壁層及一第二鐵磁性層。該MTJ結構亦可包括其他層，諸如在該底部電極與該第一鐵磁性層之間的一反鐵磁性層。進行至2408，在該MTJ結構上沈積一頂部電極。
繼續至2410，對該MTJ結構及該基板執行一逆向渠溝光蝕刻製程及一平坦化製程以形成一大體上平坦之表面。執行平坦化製程可包括對該MTJ結構及該基板執行一化學機械平坦化(CMP)製程。因此可不對該MTJ結構執行一光蝕刻製程而形成該MTJ結構，該光蝕刻製程可為關鍵或昂貴的，該方法終止於2412。
圖25為包括具有複數個MTJ單元之記憶體裝置之代表性無線通信裝置2500的方塊圖。通信裝置2500包括MTJ單元之一記憶體陣列2532及一包括MTJ單元之一陣列之磁阻式隨機存取記憶體(MRAM)2566，該兩者耦接至一處理器，諸如一數位信號處理器(DSP)2510。通信裝置2500亦包括MTJ單元之一快取記憶體裝置2564，其耦接至DSP 2510。MTJ單元之快取記憶體裝置2564、MTJ單元之記憶體陣列2532及包括多個MTJ單元之MRAM裝置2566可包括根據一製程形成之MTJ單元，如關於圖3至圖24所描述。
圖25亦展示一顯示器控制器2526，其耦接至數位信號處理器2510及顯示器2528。編碼器/解碼器(CODEC)2534亦可耦接至數位信號處理器2510。揚聲器2536及麥克風2538可耦接至CODEC 2534。
圖25亦指示，無線控制器2540可耦接至數位信號處理器2510及無線天線2542。在一特定實施例中，輸入裝置2530及電源2544耦接至晶片上系統2522。此外，在一特定實施例中，如圖25中所說明，顯示器2528、輸入裝置2530、揚聲器2536、麥克風2538、無線天線2542及電源2544在晶片上系統2522外部。然而，每一者可耦接至晶片上系統2522之一組件，諸如一介面或一控制器。
熟習此項技術者應進一步瞭解，結合本文中所揭示之實施例所描述的各種說明性邏輯區塊、組態、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為清楚地說明硬體與軟體之此互換性，已在上文中就功能性對各種說明性組件、區塊、組態、模組、電路及步驟加以大體描述。此功能性實施為硬體還是軟體取決於特定應用及強加於整個系統之設計約束。熟習此項技術者可針對每一特定應用以不同方式實施所描述的功能性，但此等實施決策不應被解譯為導致脫離本揭示案之範疇。
提供所揭示實施例之先前描述以使任何熟習此項技術者能夠製造或使用所揭示之實施例。對此等實施例之各種修改對熟習此項技術者而言將為顯而易見的，且本文中所界定之一般原理可在不脫離本揭示案之精神或範疇的情況下應用於其他實施例。因此，本揭示案不欲限於本文中所展示之實施例，而是應符合與如藉由以下申請專利範圍所界定之原理及新穎特徵相一致的最廣範疇。
熟習此項技術者應進一步瞭解，結合本文中所揭示之實施例所描述的各種說明性邏輯區塊、組態、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為清楚地說明硬體與軟體之此互換性，已在上文中就功能性對各種說明性組件、區塊、組態、模組、電路及步驟加以大體描述。此功能性實施為硬體還是軟體取決於特定應用及強加於整個系統之設計約束。熟習此項技術者可針對每一特定應用以不同方式實施所描述的功能性，但此等實施決策不應被解譯為導致脫離本揭示案之範疇。
結合本文中所揭示之實施例所描述的方法或演算法之步驟可直接具體化於硬體中、由處理器執行之軟體模組中或兩者之組合中。軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、PROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體經耦接至處理器，以使得處理器可自儲存媒體讀取資訊及寫入資訊至儲存媒體。在替代實施例中，儲存媒體可整合至處理器。處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於計算裝置或使用者終端機中。在替代實施例中，處理器及儲存媒體可作為離散組件而駐留於計算裝置或使用者終端機中。
提供所揭示實施例之先前描述以使任何熟習此項技術者能夠製造或使用所揭示之實施例。對此等實施例之各種修改對熟習此項技術者而言將為顯而易見的，且本文中所界定之一般原理可在不脫離本揭示案之精神或範疇的情況下應用於其他實施例。因此，本揭示案不欲限於本文中所展示之實施例，而是應符合與如藉由以下申請專利範圍所界定之原理及新穎特徵相一致的最廣範疇。
4-4．．．線
7-7．．．線
9-9．．．線
10-10．．．線
13-13．．．線
17-17．．．線
19-19．．．線
100．．．磁隧道接面(MTJ)單元
102．．．MTJ堆疊
104．．．自由層
106．．．隧道障壁層
108．．．固定層
110．．．位元線
112．．．字線
114．．．源極線
116．．．底部電極
118．．．開關
120．．．磁域
122．．．磁域
124．．．寫入電流
126．．．反鐵磁性層
200．．．MTJ單元
202．．．MTJ堆疊
204．．．自由層
206．．．隧道障壁層
208．．．固定層
210．．．頂部電極
216．．．底部電極
230．．．緩衝層
232．．．第二釘紮層
234．．．緩衝層
236．．．第一釘紮層
238．．．反鐵磁性層
300．．．電路裝置
302．．．基板
304．．．磁隧道接面(MTJ)單元
306．．．底部電極
308．．．MTJ堆疊
310．．．中心電極
312．．．通孔
314．．．第一側壁
316．．．第二側壁
318．．．第三側壁
320．．．第四側壁
322．．．第二磁域
324．．．第四磁域
400．．．電路裝置之橫截面圖
430．．．基板之表面
432．．．第一層間介電層
434．．．第一罩蓋層
436．．．第二層間介電層
438．．．第二罩蓋層
440．．．第三罩蓋層
442．．．第三層間介電層
444．．．底部通孔
446．．．底部磁域
500．．．電路裝置
502．．．基板
504．．．磁隧道接面(MTJ)單元
506．．．底部電極
508．．．MTJ堆疊
510．．．頂部電極
512．．．通孔
516．．．第一側壁
518．．．第二側壁
522．．．獨立磁域
524．．．獨立磁域
600．．．電路裝置
602．．．基板
604．．．磁隧道接面(MTJ)單元
606．．．底部電極
608．．．MTJ堆疊
610．．．中心電極
612．．．通孔
614．．．第一側壁
616．．．第二側壁
618．．．第三側壁
620．．．第四側壁
622．．．第二磁域
624．．．第四磁域
700．．．電路裝置之橫截面圖
732．．．第一層間介電層
734．．．第一罩蓋層
736．．．第二層間介電層
738．．．第二罩蓋層
740．．．第三罩蓋層
742．．．第三層間介電層
744．．．底部通孔
770．．．底壁
772．．．底部磁域
780．．．頂部表面
790．．．底部表面
800．．．記憶體裝置
802．．．基板
804．．．磁隧道接面(MTJ)單元
806．．．底部電極
808．．．MTJ堆疊
810．．．中心電極
812．．．第一側壁
814．．．第二側壁
816．．．第三側壁
822．．．第一磁域
824．．．第二磁域
826．．．第三磁域
830．．．第二線迹
832．．．底部通孔
834．．．第一線迹
836．．．頂部通孔
838．．．製程開口
900．．．電路裝置之橫截面圖
950．．．第一層間介電層
952．．．第二層間介電層
954．．．第一罩蓋層
956．．．第三層間介電層
958．．．第二罩蓋層
960．．．第三罩蓋層
962．．．第四層間介電層
964．．．第五層間介電層
970．．．底壁
972．．．第四磁域
980．．．第一表面
990．．．第二表面
1000．．．電路裝置之橫截面圖
1100．．．記憶體裝置/電路裝置
1102．．．基板
1104．．．磁隧道接面(MTJ)單元/MTJ結構
1106．．．底部電極
1108．．．MTJ堆疊
1110．．．中心電極/頂部電極
1112．．．第一側壁
1114．．．第二側壁
1116．．．第三側壁
1122．．．第一磁域
1124．．．第二磁域
1126．．．第三磁域
1130．．．第二線迹
1132．．．底部通孔
1134．．．第一線迹
1136．．．頂部通孔
1138．．．製程開口
1200．．．電路裝置之橫截面圖
1250．．．第一層間介電層
1252．．．第二層間介電層
1254．．．第一罩蓋層
1256．．．第三層間介電層
1258．．．第二罩蓋層
1260．．．第三罩蓋層
1262．．．第四層間介電層
1264．．．第五層間介電層
1270．．．底壁
1272．．．第四磁域
1280．．．第一表面
1290．．．第二表面
1300．．．電路裝置之橫截面他
1400．．．電路基板
1401．．．第一層間介電層
1402．．．第二層間介電層
1403．．．線迹
1404．．．罩蓋薄膜層
1406．．．開口或通孔
1408．．．導電材料或通孔填充材料
1500．．．電路基板之橫截面圖
1510．．．第三層間介電層
1512．．．第二罩蓋薄膜層
1514．．．渠溝
1516．．．磁隧道接面(MTJ)單元/MTJ結構
1518．．．底部電極
1520．．．MTJ堆疊
1522．．．頂部電極
1524．．．光阻層
1600．．．電路基板之橫截面圖
1630．．．平坦表面
1700．．．電路基板之橫截面圖
1744．．．第三罩蓋層
1746．．．第四層間介電層
1752．．．製程圖案開口
1800．．．電路基板之橫截面圖
1848．．．層間介電材料
1900．．．電路基板之橫截面圖
1948．．．第五層間介電層
1960．．．通孔
1962．．．線迹
2500．．．無線通信裝置
2510．．．數位信號處理器(DSP)
2522．．．晶片上系統
2526．．．顯示器控制器
2528．．．顯示器
2530．．．輸入裝置
2532．．．MTJ單元之記憶體陣列
2534．．．編碼器/解碼器(CODEC)
2536．．．揚聲器
2538．．．麥克風
2540．．．無線控制器
2542．．．無線天線
2544．．．電源
2564．．．MTJ單元之快取記憶體裝置
2566．．．包括MTJ單元之陣列之磁阻式隨機存取記憶體
A．．．MTJ單元長度
B．．．MTJ單元寬度
C．．．MTJ堆疊深度/MTJ單元深度
d．．．渠溝深度
圖1為磁隧道接面(MTJ)單元之代表性實例之圖；
圖2為一電路裝置的方塊圖，該電路裝置包括一包括一頂部電極、一MTJ堆疊及一底部電極之磁隧道接面(MTJ)單元之一代表性實施例；
圖3為一電路裝置之一特定說明性實施例的俯視圖，該電路裝置包括具有一大體上矩形形狀之一磁隧道接面(MTJ)單元；
圖4為沿著圖3中之線4-4截取的圖3之電路裝置的橫截面圖；
圖5為一電路裝置之一第二特定說明性實施例的俯視圖，該電路裝置包括具有一大體上橢圓形狀之一磁隧道接面(MTJ)單元；
圖6為一電路裝置之一第三特定說明性實施例的俯視圖，該電路裝置包括一磁隧道接面(MTJ)單元；
圖7為沿著圖6中之線7-7截取的圖6之電路裝置的橫截面圖；
圖8為一包括一基板之記憶體裝置之一特定說明性實施例的俯視圖，該基板具有經調適以儲存多個位元之一磁隧道接面單元；
圖9為沿著圖8中之線9-9截取的圖8之電路裝置的橫截面圖；
圖10為沿著圖8中之線10-10截取的圖8之電路裝置的橫截面圖；
圖11為一包括一基板之記憶體裝置之另一特定說明性實施例的俯視圖，該基板具有經調適以儲存多個位元之一磁隧道接面單元；
圖12為沿著圖11中之線12-12截取的圖11之電路裝置的橫截面圖；
圖13為沿著圖11中之線13-13截取的圖11之電路裝置的橫截面圖；
圖14為在沈積一罩蓋薄膜之後及在通孔光/蝕刻、光阻去除、通孔填充及通孔化學機械平坦化(CMP)製程之後的電路基板的橫截面圖。
圖15為在層間介電層沈積、罩蓋薄膜沈積、渠溝光/蝕刻製程、底部電極沈積、磁隧道接面(MTJ)薄膜沈積、頂部電極沈積及逆向光/蝕刻處理之後的圖14之電路基板的橫截面圖；
圖16為在逆向光阻去除及MTJ CMP處理以於罩蓋薄膜層處停止之後的圖15之電路基板的橫截面圖；
圖17為在旋塗光阻之後及在光蝕刻以移除MTJ堆疊之一側壁以提供一製程開口之後的沿著圖16中之線17-17截取的圖16之電路基板的橫截面圖；
圖18為在用IDL材料及氧化物填充製程開口及一停止於罩蓋層處之CMP製程之後的圖17之電路基板的橫截面圖；
圖19為在沈積一第一IDL層、通孔處理及頂部線迹之金屬薄膜沈積及圖案化之後沿著圖18中之線19-19截取的圖18之電路基板的橫截面圖；
圖20至圖21說明一形成一磁隧道接面(MTJ)單元之方法之一特定說明性實施例的流程圖；
圖22為一形成一MTJ單元之方法之第二特定說明性實施例的流程圖；
圖23為一形成一MTJ單元之方法之第三特定說明性實施例的流程圖；
圖24為一形成一MTJ單元之方法之第四特定說明性實施例的流程圖；及
圖25為包括具有複數個MTJ單元之一記憶體裝置之代表性無線通信裝置的方塊圖。
100．．．磁隧道接面(MTJ)單元
102．．．MTJ堆疊
104．．．自由層
106．．．隧道障壁層
108．．．固定層
110．．．位元線
112．．．字線
114．．．源極線
116．．．底部電極
118．．．開關
120．．．磁域
122．．．磁域
124．．．寫入電流
126．．．反鐵磁性層

Claims (20)

  1. 一種形成一磁隧道接面裝置之方法，該方法包含：在一基板中形成一渠溝；在該渠溝內沈積一磁隧道接面(MTJ)結構，該MTJ結構包括一底部電極、一固定層、一隧道障壁層、一自由層及一頂部電極；應用一逆向光蝕刻製程以移除不直接在該渠溝上方之材料；及平坦化該MTJ結構而不對該MTJ結構執行一光蝕刻製程。
  2. 如請求項1之方法，其中平坦化該MTJ結構包含：執行一化學機械平坦化(CMP)製程以移除多餘材料。
  3. 如請求項1之方法，其中平坦化該MTJ結構包含：自該基板消除所沈積之材料以界定一大體上平坦之表面。
  4. 如請求項1之方法，其中該MTJ結構係不使用一MTJ光蝕刻製程而形成。
  5. 如請求項1之方法，其進一步包含執行一磁退火製程以界定由該固定層載運之一磁場之一取向。
  6. 如請求項1之方法，其中該形成該渠溝包含：沈積一罩蓋薄膜層至該基板之一層間介電層上；對該罩蓋薄膜層及該層間介電層執行光/蝕刻/光阻去除製程以界定一通孔；在該通孔內沈積一導電材料；執行一化學機械平坦化(CMP)製程以平坦化該基板；沈積一罩蓋薄膜層；及在該基板中界定該渠溝，該渠溝具有確定該MTJ結構之尺寸而無需對該MTJ結構執行一光蝕刻製程。
  7. 一種形成一磁隧道接面裝置之方法，該方法包含：在一基板中界定一渠溝；在該渠溝內沈積一磁隧道接面(MTJ)結構；使用一低解析度光蝕刻製程移除不直接在該渠溝上方之多餘材料；平坦化該MTJ結構及該基板；及形成至該MTJ結構之至少兩個電連接。
  8. 如請求項7之方法，其中沈積該MTJ結構包含在該渠溝內沈積一底部電極；在該渠溝內之一底部電極上沈積一反磁層；在該反鐵磁性層上沈積一第一磁層；沈積一金屬氧化物材料以形成一隧道障壁；在該隧道障壁上沈積一第二磁層；及在該第二磁層上沈積一頂部電極。
  9. 如請求項7之方法，其進一步包含對一選定層執行一磁退火製程以固定一磁場之一取向，該選定層包含一固定層。
  10. 如請求項7之方法，其中平坦化該MTJ結構及該基板包含：執行一化學機械平坦化(CMP)製程而不對該MTJ結構執行一光蝕刻製程。
  11. 如請求項7之方法，其中該基板包含一層間介電層及罩蓋薄膜層。
  12. 如請求項11之方法，其中平坦化該MTJ結構及該基板包含：執行一化學機械平坦化(CMP)製程以自該MTJ結構移除多餘材料並且於該罩蓋薄膜層處停止。
  13. 一種形成一磁隧道接面裝置之方法，該方法包含：在一基板中界定一渠溝，該基板包含一半導體材料，該基板具有一層間介電層及一罩蓋薄膜層，其中該渠溝延伸穿過該罩蓋薄膜層且伸入該層間介電層中；在該渠溝內沈積一底部電極；在該底部電極上沈積一MTJ結構，該MTJ結構包括一第一鐵磁性層、一隧道障壁層及一第二鐵磁性層；在該MTJ結構上沈積一頂部電極；及對該MTJ結構及該基板執行逆向渠溝光蝕刻製程及一平坦化製程以產生一大體上平坦之表面。
  14. 如請求項13之方法，其中該MTJ結構係不對該MTJ結構執行一光蝕刻製程而形成。
  15. 如請求項13之方法，其中執行該平坦化製程包含對該MTJ結構及該基板執行一化學機械平坦化(CMP)製程。
  16. 如請求項13之方法，其中該渠溝界定該MTJ結構之一形狀。
  17. 如請求項16之方法，其中該渠溝具有一大體上之橢圓形狀。
  18. 如請求項16之方法，其中該渠溝具有一大體上之矩形形狀。
  19. 一種形成一磁隧道接面裝置之方法，該方法包含：在一基板中形成一渠溝；在該渠溝內沈積一磁隧道接面(MTJ)結構，該MTJ結構包括一底部電極、一固定層、一隧道障壁層、一自由層及一頂部電極；平坦化該MTJ結構而不對該MTJ結構執行一光蝕刻製程；及執行一磁退火製程以界定由該固定層載運之一磁場之一取向。
  20. 一種形成一磁隧道接面裝置之方法，該方法包含：在一基板中界定一渠溝，其中該基板包含一層間介電層及一罩蓋薄膜層；在該渠溝內沈積一磁隧道接面(MTJ)結構；使用一低解析度光蝕刻製程移除不直接在該渠溝上方之多餘材料；及平坦化該MTJ結構及該基板。
TW098107006A 2008-03-04 2009-03-04 形成磁隧道接面結構之方法 TWI383526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/041,957 US7579197B1 (en) 2008-03-04 2008-03-04 Method of forming a magnetic tunnel junction structure

Publications (2)

Publication Number Publication Date
TW201004006A TW201004006A (en) 2010-01-16
TWI383526B true TWI383526B (zh) 2013-01-21

Family

ID=40640358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107006A TWI383526B (zh) 2008-03-04 2009-03-04 形成磁隧道接面結構之方法

Country Status (12)

Country Link
US (1) US7579197B1 (zh)
EP (3) EP2804230A1 (zh)
JP (1) JP5450460B2 (zh)
KR (2) KR101575852B1 (zh)
CN (1) CN101960630B (zh)
BR (1) BRPI0908753B1 (zh)
CA (3) CA2716630C (zh)
ES (1) ES2540876T3 (zh)
MX (1) MX2010009471A (zh)
RU (1) RU2459317C2 (zh)
TW (1) TWI383526B (zh)
WO (1) WO2009111197A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7781231B2 (en) 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US20100120175A1 (en) * 2008-11-07 2010-05-13 Seagate Technology Llc Sensor double patterning methods
US8681536B2 (en) * 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode
US8227351B2 (en) * 2010-03-22 2012-07-24 Qualcomm Incorporated Fabrication of magnetic tunnel junction (MTJ) devices with reduced surface roughness for magnetic random access memory (MRAM)
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8866242B2 (en) * 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
US8895323B2 (en) * 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
WO2013095357A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US8987846B2 (en) * 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
US9236563B2 (en) 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
CN103794717B (zh) * 2014-02-28 2017-06-16 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法
US9349772B2 (en) * 2014-04-25 2016-05-24 Globalfoundries Singapore Pte. Ltd. Methods for fabricatingintegrated circuits with spin torque transfer magnetic randomaccess memory (STT-MRAM) including a passivation layer formed along lateral sidewalls of a magnetic tunnel junction of the STT-MRAM
US9437811B2 (en) * 2014-12-05 2016-09-06 Shanghai Ciyu Information Technologies Co., Ltd. Method for making a magnetic random access memory element with small dimension and high quality
US9666790B2 (en) 2015-07-17 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
KR102369523B1 (ko) * 2015-09-08 2022-03-03 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10680172B2 (en) 2017-11-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN107833588B (zh) * 2017-11-16 2018-12-14 长江存储科技有限责任公司 一种新型3d自旋转移矩mram存储器的制备方法及存储器
US10636964B2 (en) * 2018-03-30 2020-04-28 Applied Materials, Inc. Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
KR20200135550A (ko) * 2018-04-18 2020-12-02 어플라이드 머티어리얼스, 인코포레이티드 자기-중심조정 피쳐를 갖는 2-피스 셔터 디스크 조립체
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US11386320B2 (en) 2019-03-06 2022-07-12 International Business Machines Corporation Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element
US11165017B2 (en) * 2019-03-15 2021-11-02 International Business Machines Corporation Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield
KR20210007083A (ko) 2019-07-09 2021-01-20 삼성전자주식회사 정보 저장 소자 및 그 제조방법
US11201280B2 (en) 2019-08-23 2021-12-14 Western Digital Technologies, Inc. Bottom leads chemical mechanical planarization for TMR magnetic sensors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801984A (en) * 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US20030151020A1 (en) * 2002-02-11 2003-08-14 Cabot Microelectronics Corporation Global planarization method
US20040052131A1 (en) * 2001-10-24 2004-03-18 Yoshiaki Komuro Information storage device and manufacturing method thereof
US6709973B1 (en) * 1998-12-18 2004-03-23 Rohm Co., Ltd Method of fabricating semiconductor device
US20050095855A1 (en) * 2003-11-05 2005-05-05 D'urso John J. Compositions and methods for the electroless deposition of NiFe on a work piece
US20060081952A1 (en) * 2004-10-05 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Inflected Magnetoresistive Structures, Memory Cells Having Inflected Magnetoresistive Structures, and Fabrication Methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390142A (en) * 1992-05-26 1995-02-14 Kappa Numerics, Inc. Memory material and method for its manufacture
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP3854767B2 (ja) * 1999-12-13 2006-12-06 ローム株式会社 強磁性トンネル接合素子を用いた装置、およびその製造方法
JP3877490B2 (ja) 2000-03-28 2007-02-07 株式会社東芝 磁気素子およびその製造方法
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
NO322192B1 (no) * 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6943040B2 (en) * 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
US7221584B2 (en) 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
WO2006051816A1 (ja) 2004-11-11 2006-05-18 Nec Corporation 半導体装置、及びその製造方法
KR100706806B1 (ko) * 2006-01-27 2007-04-12 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
CN101051620A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法和用于该方法的掩膜

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801984A (en) * 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US6709973B1 (en) * 1998-12-18 2004-03-23 Rohm Co., Ltd Method of fabricating semiconductor device
US20040052131A1 (en) * 2001-10-24 2004-03-18 Yoshiaki Komuro Information storage device and manufacturing method thereof
US20030151020A1 (en) * 2002-02-11 2003-08-14 Cabot Microelectronics Corporation Global planarization method
US20050095855A1 (en) * 2003-11-05 2005-05-05 D'urso John J. Compositions and methods for the electroless deposition of NiFe on a work piece
US20060081952A1 (en) * 2004-10-05 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Inflected Magnetoresistive Structures, Memory Cells Having Inflected Magnetoresistive Structures, and Fabrication Methods

Also Published As

Publication number Publication date
KR20100126784A (ko) 2010-12-02
JP2011514676A (ja) 2011-05-06
CA2991389A1 (en) 2009-09-11
CA2896421A1 (en) 2009-09-11
BRPI0908753B1 (pt) 2019-05-07
CN101960630B (zh) 2013-12-04
KR20130043237A (ko) 2013-04-29
US7579197B1 (en) 2009-08-25
CA2896421C (en) 2016-03-29
CA2716630C (en) 2018-03-06
EP2410588A2 (en) 2012-01-25
RU2010140357A (ru) 2012-04-10
TW201004006A (en) 2010-01-16
CN101960630A (zh) 2011-01-26
EP2410588A3 (en) 2012-03-21
WO2009111197A1 (en) 2009-09-11
MX2010009471A (es) 2010-09-28
JP5450460B2 (ja) 2014-03-26
EP2410588B1 (en) 2015-04-01
BRPI0908753A2 (pt) 2018-03-27
CA2716630A1 (en) 2009-09-11
US20090227045A1 (en) 2009-09-10
KR101575852B1 (ko) 2015-12-08
RU2459317C2 (ru) 2012-08-20
EP2263271A1 (en) 2010-12-22
ES2540876T3 (es) 2015-07-14
EP2804230A1 (en) 2014-11-19
KR101504613B1 (ko) 2015-03-23

Similar Documents

Publication Publication Date Title
TWI383526B (zh) 形成磁隧道接面結構之方法
US9029170B2 (en) Magnetic tunnel junction structure
US7781231B2 (en) Method of forming a magnetic tunnel junction device
US7885105B2 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
US9385308B2 (en) Perpendicular magnetic tunnel junction structure