ES2540876T3 - Estructura de unión túnel magnética - Google Patents
Estructura de unión túnel magnética Download PDFInfo
- Publication number
- ES2540876T3 ES2540876T3 ES11186235.5T ES11186235T ES2540876T3 ES 2540876 T3 ES2540876 T3 ES 2540876T3 ES 11186235 T ES11186235 T ES 11186235T ES 2540876 T3 ES2540876 T3 ES 2540876T3
- Authority
- ES
- Spain
- Prior art keywords
- mtj
- trench
- layer
- cell
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
Abstract
Una célula MTJ que comprende: una zanja en un sustrato (602); una estructura MTJ dentro de la zanja, teniendo la zanja dimensiones que determinan la forma de estructura MTJ, incluyendo la estructura MTJ: un electrodo inferior (606) depositado dentro de la zanja para cubrir una superficie inferior y una superficie lateral de la zanja; una pila MTJ depositada sobre el electrodo inferior dentro de la zanja, comprendiendo la pila MTJ una capa fija, una barrera de túnel, y una capa libre; y un electrodo central (610) dentro de la zanja acoplada a la pila MTJ; caracterizada porque: la pila MTJ dentro de la zanja forma al menos dos paredes laterales verticales opuestas (616, 620) y una pared inferior (770), definiendo cada una de las paredes laterales verticales (616, 620) y la pared inferior (770) un dominio magnético independiente (622,624, 772), además caracterizada porque una anchura (a, b) de cada cara lateral exterior de la pila MTJ (616, 620) es menor que una profundidad (c) de la pila MTJ de manera que los dominios magnéticos (622, 624) de las paredes laterales verticales (616, 620) están orientadas en una dirección vertical.
Description
5
10
15
20
25
30
35
40
45
50
55
60
E11186235
25-06-2015
capa dieléctrica intermedia 1262, y una quinta capa dieléctrica intermedia 1264. El sustrato 1102 tiene una primera superficie 1280 y una segunda superficie 1290. El sustrato 1102 incluye la estructura MTJ 1104 que tiene el electrodo inferior 1106, la pila MTJ 1108, y el electrodo central 1110. El sustrato 1102 incluye el primer terminal 1134 dispuesto y configurado en la segunda superficie 1290. El primer terminal 1134 está acoplado a la vía inferior 1132, que se extiende desde el primer terminal 1134 a una porción del electrodo inferior 1106. El sustrato 1102 también incluye el segundo terminal 1130 en la primera superficie 1280. El segundo terminal 1130 está acoplado a la vía superior 1136, que se extiende desde el segundo terminal 1130 al electrodo central 1110.
La pila MTJ 1108 incluye la primera pared lateral1116 para portar el primer dominio magnético 1126, la tercera pared lateral 1112 para portar el tercer dominio magnético 1122, y la pared inferior 1270 para portar el dominio magnético inferior 1272. En esta vista particular, la profundidad de zanja (d) es superior a la longitud (a) y la anchura (b) de la pila MTJ 1108, y el primer y tercer dominio magnéticos 1122 y 1126 se extienden en una dirección que es sustancialmente perpendicular a la primera superficie 1280. La longitud (a) es superior a la anchura (b) de la pila MTJ 1108, y el cuarto dominio magnético 1172 se extiende en una dirección que es sustancialmente ortogonal a la vista de página (hacia fuera desde la página como se indica mediante una cabeza de flecha ("•") o en la página como se indica mediante una cola de flecha ("*")).
En una realización particular, la pila MTJ 1108 se adapta para almacenar hasta cuatro valores únicos de datos. Un primer valor de datos puede ser representado por el primer dominio magnético 1122, un segundo valor de datos puede ser representado por el segundo dominio magnético 1124, un tercer valor de datos se puede representar mediante el tercer dominio magnético 1126, y un cuarto valor de datos se puede representar mediante el dominio magnético inferior 1272. En otra realización particular, una cuarta pared lateral puede ser incluida para portar un cuarto dominio magnético, que puede representar un quinto valor de datos.
La FIG. 14 es una vista en sección transversal de un sustrato de circuito 1400 después de la deposición de una capa de película de tapa y después del foto-grabado de vía, despojo de fotorresistencia, relleno de vía, y la planarización de vía y procesos químico-mecánicos (CMP). El sustrato de circuito 1400 incluye una primera capa dieléctrica intermedia 1401, y un terminal 1403, una segunda capa dieléctrica intermedia 1402 dispuesta en la parte superior de la primera capa dieléctrica intermedia 1401, y una capa de película de tapa 1404 dispuesta en la parte superior de la capa dieléctrica intermedia 1402. En una realización particular, se aplicó una capa fotorresistiva hilando la fotorresistencia sobre la capa de película de tapa1404. Un proceso de foto-grabado se aplicó para definir un patrón en la capa de tapa 1404 y la capa dieléctrica intermedia 1402 por la capa fotorresistiva. La capa fotorresistiva se despoja después del grabado para exponer una abertura o vía1406 a través de la capa de película de tapa 1404 y la capa dieléctrica intermedia 1402. Un material conductor o material de relleno de vía 1408 se depósito dentro de la abertura 1406, y un proceso de vía CMP se llevó a cabo para aplanar el sustrato de circuito 1400.
La FIG. 15 es una vista en sección transversal 1500 del sustrato de circuito 1400 of la FIG. 14 después de la deposición de capa dieléctrica intermedia, deposición de película de tapa, proceso de foto-grabado, desposo de fotorresistencia de zanja, depósito de electrodo inferior, depósito de películas de unión túnel magnética (MTJ), depósito de electrodo superior, y procesamiento de foto-grabado inverso. El sustrato de circuito 1400 incluye la primera capa dieléctrica intermedia 1401, y un terminal 1403, la segunda capa dieléctrica intermedia 1402, la capa de película de tapa 1404, and el material de relleno de vía 1408. Una tercera capa dieléctrica intermedia 1510 se deposita sobre la capa de película de tapa 1404. Una segunda capa de película de tapa 1512 se deposita sobre la tercera capa dieléctrica intermedia 1510. Una zanja 1514 se define dentro de la capa de película de tapa 1512 y la tercera capa dieléctrica intermedia 1510, por ejemplo llevando a cabo una zanja foto-grabado y un proceso de limpieza. Una célula de unión túnel magnética (MTJ) 1516 se deposita dentro de la zanja1514. La célula MTJ 1516 incluye un electrodo inferior1518 que está acoplado al material de relleno de vía inferior 1408, una pila MTJ 1520 acoplada al electrodo inferior 1518, y un electrodo superior 1522 acoplado a la pila MTJ 1520. Una capa fotorresistente 1524 está configurada sobre el electrodo superior 1522. Un proceso de foto-grabado inverso se aplica a la capa fotorresistente 1524, el electrodo superior 1522, la pila MTJ 1520, y el electrodo inferior 1518 para retirar el exceso de material que no está dentro de la zanja 1514.
En este ejemplo particular, la zanja 1514 se define para tener una profundidad de zanja (d). El espesor del electrodo inferior 1518 define una profundidad de célula MTJ relativa (c). En un ejemplo particular, la profundidad de célula MTJ (c) es aproximadamente igual a la profundidad de zanja (d) menos el espesor del electrodo inferior 1518.
En general, fabricando la célula MTJ 1516 dentro de la zanja 1514, las dimensiones de la zanja 1514 definen las dimensiones de la célula MTJ 1516. Además, puesto que la zanja 1514 define las dimensiones de la célula MTJ1516, la célula MTJ 1516 se puede formar sin llevar a cabo un proceso de fotograbado crítico y costoso sobre la célula MTJ 1516, reduciendo de este modo la oxidación, redondeo de esquinas y otros problemas relacionados con la erosión respecto de la célula MTJ 1516.
La FIG. 16 es una vista en sección transversal 1600 del sustrato de circuito 1400 of la FIG. 15 después del desposo de fotorresistencia inversa y el procesamiento CMP de MTJ para detenerse en la película de la capa de tapa. El sustrato de circuito 1400 incluye la primera capa dieléctrica intermedia 1401, el terminal 1403, la segunda capa dieléctrica intermedia 1402, y la primera capa de tapa1404. La vista 1600 incluye la segunda capa dieléctrica intermedia 1510, la segunda capa de tapa 1512 y la estructura MTJ 1516. La estructura MTJ 1516 tiene una
8
5
10
15
20
25
30
35
40
45
50
55
E11186235
25-06-2015
procedimiento termina en 2324.
La FIG. 24 es un diagrama de flujo de una cuarta realización particular de un procedimiento para formar una estructura de unión túnel magnética (MTJ). En 2402, se define una zanja en un sustrato, incluyendo el sustrato un material semiconductor que tiene una capa dieléctrica intermedia y una capa de película de tapa, donde la zanja se extiende a través de la capa de película de tapa y dentro de la capa dieléctrica intermedia. La zanja puede definir una forma de la estructura MTJ. La zanja puede tener una forma sustancialmente elíptica, una forma sustancialmente rectangular, o una forma alternativa. Siguiendo hasta 2404, se deposita un electrodo inferior dentro de la zanja. Yendo a 2406, se deposita una estructura MTJ sobre el electrodo inferior, incluyendo la estructura MTJ una primera capa ferromagnética, una capa barrera de túnel, y una segunda capa ferromagnética. La estructura MTJ puede también incluir otras capas, tales como una capa antiferromagnética entre el electrodo inferior y la primera capa ferromagnética. Siguiendo hasta 2408, se deposita un electrodo superior sobre la estructura MTJ.
Continuando hasta 2410, se llevan a cabo un proceso de foto-grabado de zanja inverso y un proceso de planarización sobre la estructura MTJ y el sustrato para producir una superficie sustancialmente plana. Llevar a cabo el proceso de planarización puede incluir llevar a cabo un proceso de planarización químico-mecánica (CMP) sobre la estructura MTJ y el sustrato. La estructura MTJ puede de este modo usarse sin llevar a cabo un proceso de fotograbado sobre la estructura MTJ que puede ser crítico o costoso. El procedimiento termina en 2412.
La FIG. 25 es un diagrama de bloques de un dispositivo de comunicación inalámbrica representativo 2500 que incluye un dispositivo de memoria que tiene una pluralidad de células MTJ. El dispositivo de comunicación 2500 incluye una matriz de memoria de células MTJ 2532 y una memoria de acceso aleatorio magnetorresistiva (MRAM) que incluye una matriz de células MTJ 2566, que están acopladas a un procesador, tal como un procesador de señales digitales (DSP) 2510. El dispositivo de comunicación 2500 también incluye un dispositivo de memoria cache de células MTJ 2564 que está acoplado al DSP 2510. El dispositivo de memoria cache de células MTJ 2564, la matriz de memoria de células MTJ2532 y el dispositivo MRAM que incluye múltiples células MTJ2566 pueden incluir células MTJ formadas según un proceso, como se describe respecto de las FIG. 3-24.
La FIG. 25 también muestra un controlador de visualización 2526 que está acoplado al procesador de señales digitales 2510 y a una pantalla de visualización 2528. A codificador/decodificador (CODEC) 2534 también puede acoplarse al procesador de señales digitales 2510. Un altavoz 2536 y un micrófono 2538 se pueden acoplar al CODEC 2534.
La FIG. 25 también indica que un controlador inalámbrico 2540 se puede acoplar al procesador de señales digitales 2510 y a una antena inalámbrica 2542. En una realización particular, se acoplan un dispositivo de entrada 2530 y una fuente de alimentación 2544 al sistema en chip 2522. Además, en una realización particular, como se ilustra en la FIG. 25, la pantalla de visualización 2528, el dispositivo de entrada 2530, el altavoz 2536, el micrófono 2538, la antena inalámbrica 2542, y la fuente de alimentación 2544 son externos al sistema en chip 2522. Sin embargo, cada uno puede acoplarse a un componente del sistema en chip 2522, tal como una interfaz o un controlador.
El experto en la técnica apreciará además que los diversos bloques lógicos, configuraciones, módulos, circuitos, y pasos de algoritmos ilustrativos descritos en relación con las realizaciones divulgadas en el presente documento se pueden implementar como hardware electrónico, software de ordenador, o combinaciones de ambos. Para ilustrar claramente esta intercambiabilidad de hardware y software, se han descrito varios componentes, bloques, configuraciones, módulos, circuitos, y pasos ilustrativos se han descrito anteriormente generalmente en términos de su funcionalidad. Si tal funcionalidad se implementa como hardware o software depende de los limitaciones de aplicación y diseño particulares impuestas en el sistema global. El experto en la técnica puede implementar la funcionalidad descrita de varias maneras para cada aplicación particular, pero tales decisiones de implementación no deberían interpretarse como causantes de una salida del ámbito de la presente divulgación.
La descripción anterior de las realizaciones divulgadas se proporciona para permitir que cualquier experto en la técnica realice o use las realizaciones divulgadas. Varias modificaciones a estas realizaciones será evidentes para el experto en la técnica, y los principios genéricos definidos en el presente documento se pueden aplicar a otras realizaciones sin salirse del ámbito de las reivindicaciones anexas. De este modo la presente divulgación no está destinada a limitarse a las realizaciones mostradas en el presente documento sino que se concede el mayor alcance posible coherente con los principios y las características de novedad definidas por las reivindicaciones anexas.
Las etapas de un procedimiento o algoritmo descritas en relación con las realizaciones divulgadas en el presente documento se pueden materializar directamente en hardware, en un módulo de software module ejecutado por un procesador, o en una combinación de ambos. Un módulo de software puede residir en memoria RAM, memoria ultrarrápida, memoria ROM, memoria PROM, memoria EPROM, memoria EEPROM, registros, disco duro, un disco removible, un CD-ROM, o cualquier otra forma de medio de almacenamiento conocido en la técnica. Un medio de almacenamiento a modo de ejemplar está acoplado al procesador de manera que el procesador pueda leer información de, y escribir información en, el medio de almacenamiento. Alternativamente, el medio de almacenamiento puede ser solidario al procesador. El procesador y el medio de almacenamiento pueden residir en un ASIC. El ASIC puede residir en dispositivo informático o un terminal de usuario. Alternativamente, el procesador y el medio de almacenamiento pueden residir como componentes discretos en un dispositivo informático o terminal
11
E11186235
25-06-2015
depositar una estructura MTJ sobre el electrodo inferior, incluyendo la estructura MTJ una primera capa ferromagnética, una capa barrera de túnel, y una segunda capa ferromagnética; depositar un electrodo superior sobre la estructura MTJ; y llevar a cabo un proceso de foto-grabado de zanja inverso y un proceso de planarización sobre la estructura MTJ y el sustrato para producir una superficie sustancialmente plana.
5 Cláusula 16: El procedimiento de la cláusula 15, en el que la estructura MTJ se forma sin llevar a cabo un proceso de foto-grabado sobre la estructura MTJ.
Cláusula 17: El procedimiento de la cláusula 15, en el que llevar a cabo el proceso de planarización comprende llevar a cabo un proceso de planarización químico-mecánica (CMP) sobre la estructura MTJ y el sustrato.
Cláusula18: El procedimiento de la cláusula 15, en el que la zanja define una forma de la estructura MTJ.
10 Cláusula 19: El procedimiento de la cláusula 18, en el que la zanja tiene una forma sustancialmente elíptica.
Cláusula 20: El procedimiento de la cláusula 18, en el que la zanja tiene una forma sustancialmente rectangular.
13
Claims (1)
-
imagen1
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41957 | 2008-03-04 | ||
| US12/041,957 US7579197B1 (en) | 2008-03-04 | 2008-03-04 | Method of forming a magnetic tunnel junction structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2540876T3 true ES2540876T3 (es) | 2015-07-14 |
Family
ID=40640358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES11186235.5T Active ES2540876T3 (es) | 2008-03-04 | 2009-02-23 | Estructura de unión túnel magnética |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US7579197B1 (es) |
| EP (3) | EP2804230A1 (es) |
| JP (1) | JP5450460B2 (es) |
| KR (2) | KR101575852B1 (es) |
| CN (1) | CN101960630B (es) |
| BR (1) | BRPI0908753B1 (es) |
| CA (3) | CA2716630C (es) |
| ES (1) | ES2540876T3 (es) |
| MX (1) | MX2010009471A (es) |
| RU (1) | RU2459317C2 (es) |
| TW (1) | TWI383526B (es) |
| WO (1) | WO2009111197A1 (es) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8542524B2 (en) * | 2007-02-12 | 2013-09-24 | Avalanche Technology, Inc. | Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement |
| US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US7781231B2 (en) | 2008-03-07 | 2010-08-24 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| US7885105B2 (en) | 2008-03-25 | 2011-02-08 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple vertical magnetic domains |
| US8446243B2 (en) * | 2008-10-31 | 2013-05-21 | Infineon Technologies Austria Ag | Method of constructing inductors and transformers |
| US20100120175A1 (en) * | 2008-11-07 | 2010-05-13 | Seagate Technology Llc | Sensor double patterning methods |
| US8681536B2 (en) * | 2010-01-15 | 2014-03-25 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) on planarized electrode |
| US8227351B2 (en) * | 2010-03-22 | 2012-07-24 | Qualcomm Incorporated | Fabrication of magnetic tunnel junction (MTJ) devices with reduced surface roughness for magnetic random access memory (MRAM) |
| US9385308B2 (en) * | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
| US8513771B2 (en) | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
| US8674465B2 (en) * | 2010-08-05 | 2014-03-18 | Qualcomm Incorporated | MRAM device and integration techniques compatible with logic integration |
| US8711612B1 (en) * | 2010-12-03 | 2014-04-29 | Magsil Corporation | Memory circuit and method of forming the same using reduced mask steps |
| US9082956B2 (en) | 2011-04-04 | 2015-07-14 | Micron Technology, Inc. | Confined cell structures and methods of forming confined cell structures |
| US8928100B2 (en) * | 2011-06-24 | 2015-01-06 | International Business Machines Corporation | Spin transfer torque cell for magnetic random access memory |
| US8866242B2 (en) * | 2011-11-10 | 2014-10-21 | Qualcomm Incorporated | MTJ structure and integration scheme |
| US8895323B2 (en) * | 2011-12-19 | 2014-11-25 | Lam Research Corporation | Method of forming a magnetoresistive random-access memory device |
| WO2013095357A1 (en) * | 2011-12-20 | 2013-06-27 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
| US20130187247A1 (en) * | 2012-01-23 | 2013-07-25 | Qualcomm Incorporated | Multi-bit magnetic tunnel junction memory and method of forming same |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| US8987846B2 (en) * | 2013-03-22 | 2015-03-24 | Yoshinori Kumura | Magnetic memory and manufacturing method thereof |
| US9236563B2 (en) | 2013-09-09 | 2016-01-12 | Yutaka Hashimoto | Magnetic memory device and method of manufacturing the magnetic memory device |
| CN103794717B (zh) * | 2014-02-28 | 2017-06-16 | 北京航空航天大学 | 一种包含介电层的嵌入型磁隧道结器件的制造方法 |
| US9349772B2 (en) * | 2014-04-25 | 2016-05-24 | Globalfoundries Singapore Pte. Ltd. | Methods for fabricatingintegrated circuits with spin torque transfer magnetic randomaccess memory (STT-MRAM) including a passivation layer formed along lateral sidewalls of a magnetic tunnel junction of the STT-MRAM |
| US9437811B2 (en) * | 2014-12-05 | 2016-09-06 | Shanghai Ciyu Information Technologies Co., Ltd. | Method for making a magnetic random access memory element with small dimension and high quality |
| US9666790B2 (en) | 2015-07-17 | 2017-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Manufacturing techniques and corresponding devices for magnetic tunnel junction devices |
| KR102369523B1 (ko) * | 2015-09-08 | 2022-03-03 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| US9972771B2 (en) * | 2016-03-24 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM devices and methods of forming the same |
| US10680172B2 (en) | 2017-11-13 | 2020-06-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| CN107833588B (zh) * | 2017-11-16 | 2018-12-14 | 长江存储科技有限责任公司 | 一种新型3d自旋转移矩mram存储器的制备方法及存储器 |
| US10636964B2 (en) * | 2018-03-30 | 2020-04-28 | Applied Materials, Inc. | Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy |
| KR20200135550A (ko) * | 2018-04-18 | 2020-12-02 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기-중심조정 피쳐를 갖는 2-피스 셔터 디스크 조립체 |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| US11386320B2 (en) | 2019-03-06 | 2022-07-12 | International Business Machines Corporation | Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element |
| US11165017B2 (en) * | 2019-03-15 | 2021-11-02 | International Business Machines Corporation | Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield |
| KR20210007083A (ko) | 2019-07-09 | 2021-01-20 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조방법 |
| US11201280B2 (en) | 2019-08-23 | 2021-12-14 | Western Digital Technologies, Inc. | Bottom leads chemical mechanical planarization for TMR magnetic sensors |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390142A (en) * | 1992-05-26 | 1995-02-14 | Kappa Numerics, Inc. | Memory material and method for its manufacture |
| US5801984A (en) * | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
| US6072718A (en) | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| KR100700255B1 (ko) * | 1998-12-18 | 2007-03-26 | 로무 가부시키가이샤 | 반도체장치의 제조방법 |
| JP3854767B2 (ja) * | 1999-12-13 | 2006-12-06 | ローム株式会社 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
| JP3877490B2 (ja) | 2000-03-28 | 2007-02-07 | 株式会社東芝 | 磁気素子およびその製造方法 |
| JP4488645B2 (ja) * | 2001-04-20 | 2010-06-23 | 株式会社東芝 | 磁気記憶装置 |
| JP2003133529A (ja) * | 2001-10-24 | 2003-05-09 | Sony Corp | 情報記憶装置およびその製造方法 |
| US6884729B2 (en) * | 2002-02-11 | 2005-04-26 | Cabot Microelectronics Corporation | Global planarization method |
| NO322192B1 (no) * | 2002-06-18 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning |
| US6952364B2 (en) * | 2003-03-03 | 2005-10-04 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction structures and methods of fabrication |
| US6943040B2 (en) * | 2003-08-28 | 2005-09-13 | Headway Technologes, Inc. | Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling |
| US20050095855A1 (en) * | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
| US7109539B2 (en) | 2004-03-09 | 2006-09-19 | International Business Machines Corporation | Multiple-bit magnetic random access memory cell employing adiabatic switching |
| KR100612854B1 (ko) * | 2004-07-31 | 2006-08-21 | 삼성전자주식회사 | 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법 |
| US7221584B2 (en) | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
| TWI293213B (en) * | 2004-10-05 | 2008-02-01 | Taiwan Semiconductor Mfg | Magnetoresistive structures, magnetoresistive devices, and memory cells |
| WO2006051816A1 (ja) | 2004-11-11 | 2006-05-18 | Nec Corporation | 半導体装置、及びその製造方法 |
| KR100706806B1 (ko) * | 2006-01-27 | 2007-04-12 | 삼성전자주식회사 | 자기 메모리 소자 및 그 제조 방법 |
| CN101051620A (zh) * | 2006-04-03 | 2007-10-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法和用于该方法的掩膜 |
-
2008
- 2008-03-04 US US12/041,957 patent/US7579197B1/en active Active
-
2009
- 2009-02-23 MX MX2010009471A patent/MX2010009471A/es active IP Right Grant
- 2009-02-23 CN CN2009801076344A patent/CN101960630B/zh active Active
- 2009-02-23 ES ES11186235.5T patent/ES2540876T3/es active Active
- 2009-02-23 EP EP14172443.5A patent/EP2804230A1/en not_active Withdrawn
- 2009-02-23 KR KR1020107022129A patent/KR101575852B1/ko active IP Right Grant
- 2009-02-23 CA CA2716630A patent/CA2716630C/en not_active Expired - Fee Related
- 2009-02-23 WO PCT/US2009/034836 patent/WO2009111197A1/en active Application Filing
- 2009-02-23 CA CA2896421A patent/CA2896421C/en not_active Expired - Fee Related
- 2009-02-23 BR BRPI0908753-2A patent/BRPI0908753B1/pt active IP Right Grant
- 2009-02-23 EP EP09716406A patent/EP2263271A1/en not_active Withdrawn
- 2009-02-23 JP JP2010549717A patent/JP5450460B2/ja active Active
- 2009-02-23 CA CA2991389A patent/CA2991389A1/en not_active Abandoned
- 2009-02-23 RU RU2010140357/28A patent/RU2459317C2/ru not_active IP Right Cessation
- 2009-02-23 EP EP11186235.5A patent/EP2410588B1/en not_active Not-in-force
- 2009-02-23 KR KR1020137007515A patent/KR101504613B1/ko active IP Right Grant
- 2009-03-04 TW TW098107006A patent/TWI383526B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100126784A (ko) | 2010-12-02 |
| JP2011514676A (ja) | 2011-05-06 |
| CA2991389A1 (en) | 2009-09-11 |
| TWI383526B (zh) | 2013-01-21 |
| CA2896421A1 (en) | 2009-09-11 |
| BRPI0908753B1 (pt) | 2019-05-07 |
| CN101960630B (zh) | 2013-12-04 |
| KR20130043237A (ko) | 2013-04-29 |
| US7579197B1 (en) | 2009-08-25 |
| CA2896421C (en) | 2016-03-29 |
| CA2716630C (en) | 2018-03-06 |
| EP2410588A2 (en) | 2012-01-25 |
| RU2010140357A (ru) | 2012-04-10 |
| TW201004006A (en) | 2010-01-16 |
| CN101960630A (zh) | 2011-01-26 |
| EP2410588A3 (en) | 2012-03-21 |
| WO2009111197A1 (en) | 2009-09-11 |
| MX2010009471A (es) | 2010-09-28 |
| JP5450460B2 (ja) | 2014-03-26 |
| EP2410588B1 (en) | 2015-04-01 |
| BRPI0908753A2 (pt) | 2018-03-27 |
| CA2716630A1 (en) | 2009-09-11 |
| US20090227045A1 (en) | 2009-09-10 |
| KR101575852B1 (ko) | 2015-12-08 |
| RU2459317C2 (ru) | 2012-08-20 |
| EP2263271A1 (en) | 2010-12-22 |
| EP2804230A1 (en) | 2014-11-19 |
| KR101504613B1 (ko) | 2015-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2540876T3 (es) | Estructura de unión túnel magnética | |
| TWI393281B (zh) | 形成磁通道接面裝置之方法 | |
| ES2395697T3 (es) | Celda de memoria y procedimiento de formación de una unión de túnel magnético (MTJ) de una celda de memoria | |
| ES2289136T3 (es) | Protectores para electrodos de memoria magnetica de acceso aleatorio (mram). | |
| JP2017103489A (ja) | 水平及び垂直な部分を備えるダマシン型磁気トンネル接合構造及びその製造方法 | |
| TW575905B (en) | Plate-through hard mask for MRAM devices | |
| JP2005294848A (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| TWI542055B (zh) | 三維記憶體的陣列結構及其製造方法 | |
| CN1249815C (zh) | 信息存储装置及其制造方法 | |
| TWI267977B (en) | Improved write line design in MRAM | |
| JP2018147933A (ja) | 半導体素子の製造方法 |