ES2289136T3 - Protectores para electrodos de memoria magnetica de acceso aleatorio (mram). - Google Patents
Protectores para electrodos de memoria magnetica de acceso aleatorio (mram). Download PDFInfo
- Publication number
- ES2289136T3 ES2289136T3 ES02761855T ES02761855T ES2289136T3 ES 2289136 T3 ES2289136 T3 ES 2289136T3 ES 02761855 T ES02761855 T ES 02761855T ES 02761855 T ES02761855 T ES 02761855T ES 2289136 T3 ES2289136 T3 ES 2289136T3
- Authority
- ES
- Spain
- Prior art keywords
- layer
- magnetic
- trench
- barrier
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 203
- 230000015654 memory Effects 0.000 title claims description 37
- 230000001012 protector Effects 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 268
- 230000004888 barrier function Effects 0.000 claims description 114
- 239000000696 magnetic material Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 53
- 239000011247 coating layer Substances 0.000 claims description 34
- 239000011248 coating agent Substances 0.000 claims description 31
- 238000000576 coating method Methods 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 27
- 229910052802 copper Inorganic materials 0.000 claims description 27
- 229910052715 tantalum Inorganic materials 0.000 claims description 15
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 15
- 230000005294 ferromagnetic effect Effects 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 229910003271 Ni-Fe Inorganic materials 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 7
- 229910020598 Co Fe Inorganic materials 0.000 claims description 6
- 229910002519 Co-Fe Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 5
- FQMNUIZEFUVPNU-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co] FQMNUIZEFUVPNU-UHFFFAOYSA-N 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 5
- 229910000889 permalloy Inorganic materials 0.000 claims description 4
- 238000005289 physical deposition Methods 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229960000583 acetic acid Drugs 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 229910002551 Fe-Mn Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000012362 glacial acetic acid Substances 0.000 claims description 2
- 238000003801 milling Methods 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 229910001362 Ta alloys Inorganic materials 0.000 claims 1
- -1 argon ions Chemical class 0.000 claims 1
- 239000003153 chemical reaction reagent Substances 0.000 claims 1
- 238000005246 galvanizing Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 22
- 230000008569 process Effects 0.000 description 13
- 238000003860 storage Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 210000000352 storage cell Anatomy 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QVYYOKWPCQYKEY-UHFFFAOYSA-N [Fe].[Co] Chemical compound [Fe].[Co] QVYYOKWPCQYKEY-UHFFFAOYSA-N 0.000 description 1
- NHWNVPNZGGXQQV-UHFFFAOYSA-J [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [Si+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O NHWNVPNZGGXQQV-UHFFFAOYSA-J 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Magnetic Heads (AREA)
Abstract
Un dispositivo de memoria magnética en un circuito integrado, teniendo el dispositivo de memoria magnética un electrodo de fondo (10) sobre un substrato semiconductor; y una región de bits (24) sensible a los campos magnéticos, donde la región de bits (24) se forma sobre el electrodo de fondo (10); caracterizado por Un protector magnético (54/52); Un electrodo superior (44/74) en una zanja damasquinada (38) formada en una capa aislante (36), donde el electrodo superior (44/74) tiene una superficie de fondo orientada en dirección a la región de bits (24), una superficie superior orientada en dirección opuesta a la región de bits (24), y dos superficies laterales orientadas en dirección opuesta a la región de bits (24), en donde la superficie superior del electrodo superior (44/74) define un nicho (82) que es adaptado para acomodar al menos una porción del protector magnético (54/52).
Description
Protectores para electrodos de memoria magnética
de acceso aleatorio (MRAM).
Esta invención en general está dirigida a
dispositivos magnéticos de memoria para almacenar información
digital y, más particularmente, a los métodos y las estructuras
para confinar los campos magnéticos producidos por estos
dispositivos.
La memoria digital más comúnmente usada en
computadoras y componentes del sistema de cómputo es la memoria de
acceso aleatorio dinámica (DRAM, por sus siglas en inglés, Dynamic
Random Access Memory), en donde el voltaje almacenado en
capacitores representa bits digitales de información. La energía
eléctrica debe ser suministrada a estas memorias para mantener la
información porque, sin ciclos frecuentes de actualización, la carga
almacenada en los capacitores se disipa, y la información se
pierde. Las memorias que requieren energía constante son conocidas
como memorias volátiles.
Las memorias no volátiles no necesitan ciclos de
actualización para conservar su información almacenada, así es que
consumen menos energía que las memorias volátiles. Hay muchas
aplicaciones donde las memorias no volátiles son preferidas o
precisadas, como en teléfonos móviles o en sistemas de control de
coches.
Las memorias magnéticas de acceso aleatorio
(MRAM, por sus siglas en inglés, Magnetic Random Access Memories)
son memorias no volátiles. Los bits digitales de información se
almacenan como direcciones alternativas de magnetización en una
celda o elemento de almacenamiento magnético. Los elementos de
memoria pueden ser simples, películas ferromagnéticas delgadas o
estructuras de película delgada por capas más complejas, como
elementos de túnel magneto-resistentes (TMR, por
sus siglas en inglés, Tunneling Magneto-Resistance)
o elementos gigantes magneto-resistentes (GMR por
sus siglas en inglés, Giant Magneto-Resistance).
Las estructuras de series de memorias
generalmente se forman por un primer conjunto de líneas conductivas
paralelas cubiertas de una capa aislante, sobre el cual yace un
segundo conjunto de líneas conductivas paralelas, perpendicular a
las primeras líneas. Cualquiera de estos conjuntos de líneas
conductivas puede constituir las líneas de bits y el otro las
líneas de palabras. En la configuración más simple, las celdas de
almacenamiento magnético son emparedadas entre las líneas de bits y
las líneas de palabras en sus intersecciones. Estructuras más
complicadas con configuraciones de transistores o diodos también
pueden ser usadas. Cuando la corriente fluye a través de una línea
de bits o una línea de palabras, genera un campo magnético alrededor
de la línea. Las series son diseñadas a fin de que cada línea
conductiva suministre sólo parte del campo necesario para revertir
la magnetización de las celdas de almacenamiento. La alternación
ocurre sólo en esas intersecciones donde ambas, la línea de
palabras y la línea de bits llevan corriente. Ninguna línea por sí
sola puede cambiar un bit; sólo esas celdas direccionadas por ambas
líneas de palabras y de bits pueden ser cambiadas.
Las series de memoria magnética pueden ser
fabricadas como parte de circuitos integrados (ICs, por sus siglas
en inglés Integrated Circuits) usando tecnología de películas
delgadas. Como con cualquier dispositivo de circuito integrado, es
importante usar tan poco espacio como sea posible. Pero a medida que
la densidad de empaque es incrementada, hay que considerar algunos
intercambios. Cuando el tamaño de una celda de memoria es reducido,
el campo magnético precisado para escribir en la celda es
incrementado, haciendo que sea más difícil escribir el bit. Cuando
el ancho y el espesor de las líneas de bits y de las líneas de
palabras son reducidos, hay mayor densidad de corriente, lo cual
puede causar problemas de electromigración en los conductores.
Adicionalmente, al ubicar más cercanas las líneas conductoras, es
aumentada la posibilidad de cruce de información entre una línea de
conducción y una celda adyacente a la celda direccionada. Si esto
ocurre repetidamente, entonces el campo magnético almacenado de la
celda adyacente es erosionado a través de la introducción magnética
de dominio, y la información en la celda puede quedar ilegible.
Para evitar afectar celdas adyacentes a las
direccionadas, los campos asociados con las líneas de bit y de
palabra deben estar fuertemente localizados. Algunos esquemas para
localizar campos magnéticos proviniendo de líneas conductoras han
sido enseñados en la técnica anterior.
En la patente USA No. 5.039.655, Pisharody
enseñó un método para proteger magnéticamente las líneas conductivas
en una memoria magnética de serie de película delgada en tres lados
con una película superconductora. A ó cerca de la temperatura del
nitrógeno líquido (esto es, debajo de la temperatura de transición
superconductora), los materiales superconductores exhiben el efecto
Meissner, en el cual los conductores perfectos no pueden ser
permeados por un campo magnético aplicado. Mientras esto es efectivo
en impedir que el flujo magnético de la línea conductiva alcance
celdas adyacentes, su utilidad está limitada a esas aplicaciones
donde pueden ser mantenidas temperaturas muy
bajas.
bajas.
En la patente USA No. 5.956.267, referida en la
presente solicitud como la patente '267, Hurst et al.
enseñaron un método para localizar el flujo magnético de un
electrodo de fondo de una memoria magneto-resistente
mediante el uso de un protector magnético. Una pila a capas
comprendiendo capa de barrera / capa de material magnético suave /
capa de barrera fue dispuesta como un revestimiento parcial o
completo a lo largo de una zanja damasquinada en una capa aislante.
El material conductivo fue depositado sobre el revestimiento para
rellenar la zanja. El material conductivo y las capas de
revestimiento excedentes que estaban en, o extendidos por, encima de
la capa aislante fueron eliminados mediante pulido. Por lo tanto,
el material protector bordeó las superficies de fondo y laterales
del conductor de fondo, dejando la superficie superior del
conductor, orientada en dirección al bit, libre del material
protector.
El proceso de la patente '267 ayuda a confinar
el campo magnético de la celda y evitar el cruce de información
entre bits. Sin embargo, existe la necesidad de otras mejoras para
disminuir la corriente de escritura para un campo magnético dado.
Al bajar la corriente requerida para escribir a una celda dada, la
fiabilidad de la celda es mejorada.
WO 00/10172 revela una serie de celdas de
almacenamiento teniendo una primera y una segunda línea, en cuyo
punto de cruce es dispuesto un elemento de almacenamiento con efecto
magneto-resistente. Una yunta es provista, rodeando
una de las líneas y conteniendo material magnetizable con una
permeabilidad de al menos 10. La yunta es dispuesta de tal manera
que un flujo magnético sea sustancialmente cerrado a través del
elemento de almacenamien-
to.
to.
USA 5 940 319 revela un dispositivo MRAM con
elementos de memoria magnética y sistema de circuitos para controlar
los elementos de memoria magnética. El sistema de circuitos incluye
un transistor integrado en un substrato y acoplado a un elemento de
memoria magnética en el sistema de circuitos a través de un
conductor de enchufe y una línea conductora. El sistema de
circuitos es fabricado primero bajo el proceso de CMOS, y luego de
elementos de memoria magnética. La línea de dígitos y la línea de
bits son ubicadas bajo y encima del elemento de memoria magnética,
respectivamente, y habilitadas para acceder al elemento de memoria
magnética. Estas líneas son cubiertas por una capa de alta
permeabilidad excluyendo una superficie en dirección del elemento de
memoria magnética, lo cual protege y enfoca un campo magnético
hacia el elemento de memoria magnética.
JP 2000 090658 revela un elemento de memoria
magnética que comprende un substrato y una película de efecto
magneto-resistente formada por encima del substrato.
La película de efecto magneto-resistente incluye una
primera capa magnética y una segunda capa magnética separadas por
una capa no magnética. Un campo magnético es aplicado a la primera
capa magnética para establecer la dirección magnetizante de la
primera capa magnética para escribir / grabar información. Una capa
ferromagnética de control de flujo es proporcionada para concentrar
el flujo del campo magnético aplicado a la primera capa
magnética.
WO 02/41367 revela una estructura de línea de
bit de revestimiento magnético autoalineado para un elemento de
memoria magneto-resistente y su método de formación
es revelado, en donde la estructura de línea de bit de
revestimiento magnético auto-alineado se extiende
dentro de una zanja e incluye unas paredes laterales de
revestimiento magnético y materiales conductivos y un magnético e
incluye unas paredes laterales de revestimiento magnético y
materiales conductivos y una cubierta de revestimiento magnético.
Las paredes laterales de revestimiento magnético al menos rodean
parcialmente el material conductivo y la cubierta de revestimiento
magnético es por lo menos sustancialmente empotrada dentro de la
zanja con relación a la parte superior de la zanja.
La invención proporciona un método y aparato
como se define en las reivindicaciones independientes.
De conformidad con un aspecto de la invención,
una serie de memorias magnéticas es proporcionada. La serie incluye
una serie de electrodos superiores en zanjas damasquinadas en donde
cada electrodo superior está en contacto con un protector magnético
superior en al menos una superficie exterior de cada electrodo
superior, una serie de electrodos inferiores organizados
perpendicularmente a los electrodos superiores, y regiones de bits
sensitivas a campos magnéticos y ubicadas entre los electrodos
superiores y los electrodos inferiores en las intersecciones de los
electrodos superiores y los electrodos inferiores. Las regiones de
bits pueden incluir estructuras multicapas de túnel
magneto-resistentes (TMR) o gigantes
magneto-resistentes (GMR).
De conformidad con otro aspecto de la invención,
un dispositivo de memoria magnética es proporcionado en un circuito
integrado. El dispositivo incluye un electrodo inferior sobre un
substrato semiconductor, una región de bits sensitiva a campos
magnéticos sobre el electrodo inferior y un electrodo superior en
una zanja damasquinada en una capa aislante. El electrodo superior
tiene una superficie inferior orientada en dirección a la región de
bits, una superficie superior orientada en dirección contraria de la
región de bits y dos superficies laterales orientadas en dirección
contraria de la región de bits. El dispositivo también incluye a un
protector magnético en contacto con al menos una superficie del
electrodo superior.
De conformidad con otro aspecto de la invención,
es proporcionado un protector magnético para un conductor superior
de un dispositivo de memoria magnética de acceso aleatorio (MRAM).
El protector magnético comprende una capa magnética que se extiende
a lo largo de las paredes laterales del conductor superior. Hay una
capa de barrera entre la capa magnética y la capa aislante
circundante. La capa de barrera también interviene entre un borde
inferior de la capa magnética y el elemento de almacenamiento
magnético subyacente. En algunas realizaciones, el conductor
superior es una línea conductiva de palabra en una zanja
damasquinada y es hecha de cobre. La capa de barrera puede formarse
de tantalio, y la capa magnética puede formarse de
hierro-cobalto.
De conformidad con aún otro aspecto de la
invención, un conductor superior es proporcionado en una zanja en
una capa aislante sobre un dispositivo de memoria magnética. Como
parte del conductor superior, una capa de revestimiento de material
magnético es proporcionada a lo largo de cada pared lateral de la
zanja entre el material conductivo y la capa aislante. La
superficie superior de la capa de revestimiento se inclina hacia
abajo desde donde encuentra la capa aislante hacia donde encuentra
el material conductivo.
En una realización, el conductor superior
también incluye una primera capa de barrera entre la capa de
revestimiento de material magnético y cada pared lateral de la
zanja. La superficie superior de la primera capa de barrera se
inclina hacia abajo desde donde encuentra la capa aislante hacia
donde encuentra la capa magnética de revestimiento. En otro
aspecto, el conductor superior también incluye una segunda capa de
barrera entre la capa de revestimiento de material magnético y el
material conductivo. La superficie superior de la segunda capa de
barrera se inclina hacia abajo desde donde encuentra la capa
magnética de revestimiento hacia donde encuentra el material
conductivo.
En aún otro aspecto de la invención, el
conductor superior también incluye una capa superior de material
magnético a través de la superficie superior del material
conductivo y en contacto con las capas de revestimiento de material
magnético a lo largo de las paredes laterales de la zanja.
Adicionalmente, puede haber una capa de barrera superior sobre al
menos una porción central de la capa superior de material
magnético.
Una realización según la invención es un método
para formar un protector magnético para un electrodo superior en un
dispositivo de memoria magnética de acceso aleatorio (MRAM). El
método incluye a depositar una capa aislante sobre un elemento de
almacenamiento magnético, grabar una zanja damasquinada en la capa
aislante sobre el elemento de almacenamiento magnético, rellenar la
zanja de un material conductivo, como el cobre, aplanar para
eliminar el material conductivo sobre la capa aislante y dejar el
material conductivo dentro de la zanja, y depositar un material
magnético sobre el material conductivo después del aplanado. Una
realización del proceso además incluye formar un nicho en una
superficie superior de la capa conductiva después de aplanar el
material conductivo, pero antes de depositar los materiales
apilados. El nicho puede formarse por un proceso selectivo de
grabado. El método puede además incluir el formar una capa de
barrera inicial como un revestimiento de zanja después de grabar la
zanja damasquinada y antes de rellenar la zanja de material
conductivo. El método puede además incluir el formar una capa de
material magnético y luego formar una capa de barrera superior
sobre la capa de barrera inicial como un revestimiento completo de
la zanja.
Otra realización según la invención es un método
para formar un protector magnético para un electrodo superior en
una memoria de acceso aleatorio magnética (MRAM). El método incluye
depositar una capa aislante sobre un elemento de almacenamiento
magnético, grabar una zanja damasquinada en la capa aislante sobre
el elemento de almacenamiento magnético, revestir la zanja con un
material magnético, eliminando selectivamente el material magnético
de un fondo de la zanja, y llenando la zanja de un material
conductivo. El revestimiento de la zanja puede además incluir el
formar una primera capa de revestimiento de barrera antes de
revestir la zanja con el material magnético, y formar una segunda
capa de revestimiento de barrera después de revestir la zanja con
el material magnético. Una realización de la invención además
incluye depositar materiales apilados de una primera capa de
barrera, una capa magnética y una segunda capa de barrera encima de
una superficie superior del material conductivo.
Una realización según la invención además
incluye el revestimiento el fondo y las paredes laterales de la
zanja con una primera capa de barrera antes del revestimiento del
fondo y las paredes laterales de la zanja con el material
magnético, revistiendo el fondo y las paredes laterales de la zanja
con una segunda capa de barrera después de revestir el fondo y las
paredes laterales de la zanja con el material magnético, y antes de
revestir la zanja con un material conductivo, eliminar
selectivamente la primera capa de barrera, el material magnético, y
la segunda capa de barrera del fondo de la zanja y de una superficie
superior de la capa aislante de modo que no haya sustancialmente
ningún material magnético en el fondo de la zanja y de modo que la
superficie superior de la capa aislante sea sustancialmente
plana.
Una realización según la invención además
incluye revestir el fondo y las paredes laterales de la zanja con
una primera capa de barrera antes de revestir el fondo y las paredes
laterales de la zanja con el material magnético, antes de rellenar
la zanja con un material conductivo, eliminando selectivamente la
primera capa de barrera y el material magnético del fondo de la
zanja y de una superficie superior de la capa aislante de modo que
allí no haya sustancialmente material magnético en el fondo de la
zanja y de modo que la superficie superior de la capa aislante sea
sustancialmente plana, grabando selectivamente un nicho en una
superficie superior del material conductivo que llena la zanja de
modo que el nicho esté debajo de un nivel plano de la superficie
superior de la capa aislante, depositando una segunda capa de
barrera en la superficie superior de la capa aislante y en el nicho
en la superficie superior del material conductivo, depositando el
material magnético en la segunda capa de barrera, aplanando sobre
la capa aislante para eliminar la segunda capa de barrera y el
material magnético de la superficie superior de la capa
aislante.
El objetivo de las figuras es ayudar a ilustrar,
pero no limitan, la invención y no son dibujadas a escala. La
realización ilustrada tiene líneas de bit en los fondos de las
figuras y tiene líneas de palabra en los topes de las figuras. El
experto en la técnica tendrá por entendido que hay muchas otras
configuraciones posibles de estructuras MRAM, lo cual puede
aprovecharse de las enseñanzas establecidas en lo adelante en esta
invención.
La figura 1A es una sección transversal de una
estructura MRAM fabricada parcialmente que muestra el electrodo
inferior, la región de bits y la capa de aislamiento que yace encima
antes de que el electrodo superior sea fabricado.
La figura 1B ilustra la estructura MRAM
parcialmente fabricada de la figura 1A después de que una zanja
damasquinada ha sido grabada en la capa aislante.
La figura 2 es una sección transversal que
muestra la zanja damasquinada de la figura 1B revestida con un
material de barrera y rellenada de cobre.
La figura 3A es una sección transversal que
muestra una capa de manto, que comprende una pila de materiales de
barrera / magnético / de barrera, depositados sobre la estructura de
la figura 2, de conformidad con una primera realización de la
presente invención.
La figura 3B muestra la estructura de la figura
3A después del modelado y grabado para dejar la pila de material de
barrera y magnético por encima y ligeramente más ancha que la línea
en la cual es formado el electrodo superior.
La figura 4A ilustra la estructura de la figura
2 después de que el material conductivo del electrodo superior ha
sido grabado para crear un nicho en el electrodo superior, de
conformidad con una segunda realización de la presente
invención.
La figura 4B muestra la estructura de la figura
4A después de que una capa de manto, que comprende una pila de
materiales de barrera / magnético / de barrera, ha sido depositada
sobre el electrodo superior ahuecado con el nicho.
La figura 4C ilustra la estructura de la figura
4B después del aplanado.
La figura 5A ilustra la estructura de la figura
1B después que una pila de materiales de barrera / magnético / de
barrera ha sido depositada para revestir la zanja damasquinada, de
conformidad con una tercera realización de la presente
invención.
La figura 5B muestra la estructura de la figura
5A después de que un grabado espaciador ha quitado las porciones
horizontales de la pila de materiales depositada.
La figura 5C es una sección transversal de la
estructura de la figura 5B después de que una capa de manto
conductiva ha sido depositada para rellenar la zanja.
La figura 5D muestra la estructura de la figura
5C después del aplanado de la capa conductiva.
La figura 6A ilustra la estructura de la figura
1B después de que la barrera y los materiales magnéticos han sido
depositados para revestir la zanja damasquinada, de conformidad con
una cuarta realización de la presente invención.
La figura 6B es una sección transversal de una
estructura MRAM parcialmente fabricada, en donde el material
conductivo ha sido selectivamente ahuecado, de conformidad con una
cuarta realización de la presente invención.
La figura 6C es una sección transversal que
muestra la estructura de la figura 6B después de que una capa de
manto, comprendiendo una capa de material magnético y una capa de
barrera, ha sido depositada sobre el material conductivo ahuecado y
la capa aislante.
La figura 6D es una sección transversal que
muestra la estructura de la figura 6C después de aplanar para
eliminar la pila de materiales de barrera y magnético sobre la capa
aislante.
Aunque el aluminio es usado comúnmente como
conductor en dispositivos semiconductores, el aluminio presenta
dificultad para alcanzar los altos requisitos de corriente eléctrica
de los dispositivos magnéticos de memoria sin sufrir daños debido a
la electromigración. El cobre es más adecuado para aplicaciones de
altas corrientes dado que es más resistente a la electromigración.
Mientras que las líneas de aluminio pueden ser fabricadas modelando
con grabado seco y fotorresistente, el cobre es difícil de ser
grabado en seco. Las líneas de cobre son por lo tanto
preferentemente fabricadas por un proceso de damasquinado. Las
zanjas se forman en una capa aislante, una capa de cobre es
depositada para rellenar la zanja y el cobre excedente es eliminado
puliendo la superficie de la capa aislante.
Como fue discutido anteriormente, la patente
'267 proporciona estructuras magnéticas para el fondo de los
electrodos, fabricadas mediante un proceso de damasquinado. Las
realizaciones preferentes descritas en esta proporcionan
estructuras magnéticas, en configuraciones diversas, para electrodos
superiores hechas mediante un proceso de damasquinado en
dispositivos magnéticos integrados de memoria. El proceso de la
patente '267, sin embargo, no sirve para formar estructuras para un
electrodo superior.
Las realizaciones preferentes de la invención
pueden ser comprendidas con referencia a las figuras. Aunque sólo
son mostradas estructuras individuales de memoria magnética en las
figuras, se tendrá por entendido que las celdas individuales
ilustradas son representativas de estructuras similares que están
repetidas a través de una serie de memorias. Las figuras 1A y 1B
muestran, en sección transversal, una celda MRAM parcialmente
fabricada que será utilizada como punto de partida para describir
las realizaciones contenidas en la presente solicitud.
La celda de almacenamiento incluye una
estructura de electrodo inferior 10, la cual incluye además una
línea inferior de conducción 12 que se extiende de lado a lado de
la página y está hecha, preferentemente, de cobre. La estructura de
electrodo inferior 10 típicamente cubre substrato semiconductor (no
mostrado). Una capa de barrera 14 preferentemente encapsula la
línea de cobre en todos los cuatro lados a lo largo de su extensión.
La capa de barrera 14 puede incluir un material, como tantalio
(Ta), que impide la difusión de cobre y es compatible con la
manufactura de circuito integrado. En esta vista de corte
trasversal, la línea de cobre está cortada cerca del centro a lo
largo de su eje largo, de modo que solamente las porciones de la
capa de barrera que revisten la línea inferior de conducción 12 a
lo largo de una superficie superior 18 y una superficie inferior 20
puedan ser vistas. El revestimiento a lo largo de un lado de la
línea está por encima del plano de la página, y el revestimiento a
lo largo del otro lado de la línea está debajo del plano de la
página. En una realización preferente (y según el técnica
anterior), la superficie superior 18 de la línea inferior de
conducción 12 está cubierta de solo una capa de barrera 14, pero la
superficie inferior 20 y las dos superficies laterales están
adicionalmente revestidas por una estructura de emparedado que
comprende capa de barrera / material magnético suave / capa de
barrera, la cual sirve como protector magnético para la línea
inferior de conducción 12, de conformidad con las enseñanzas de la
patente '267. Un "protector magnético", como el usado en esta,
incluye al menos una capa de material magnético; en las
realizaciones preferentes el protector magnético también incluye
una o dos capas de barrera. No hay preferentemente ningún material
magnético en la superficie superior de la línea inferior de
conducción 12 que esté orientado en dirección de una celda de
almacenamiento magnético o bit 24 revestida con una capa de barrera
28 y formada en una capa aislante 26. El material magnético entre
la línea inferior de conducción 12 y el bit 24 interferirían con el
campo magnético desde la línea inferior de conducción 12 actuando
sobre el bit 24.
En las figuras 1A y 1B, así como también las
realizaciones discutidas más adelante, el electrodo inferior es
formado a lo largo de la línea inferior de conducción 12, que sirve
de línea de bits en las configuraciones ilustradas de circuito
"punto de cruce". En otras configuraciones, el experto en la
técnica fácilmente apreciará que la línea de bits puede ser formada
por encima del elemento bit y de la línea de palabra de abajo, y que
el bit también puede ser adjuntado a un transistor o diodo.
El bit 24 puede ser cualquier estructura
magnética que almacena bits de información definidos por la
dirección o la polaridad de magnetización, incluyendo películas
ferromagnéticas delgadas o estructuras magnéticas por capas de
película delgada más complejas, como elementos de túnel
magneto-resistentes (TMR) o gigantes
magneto-resistentes (GMR).
La celda de almacenamiento magnético preferente
es una estructura TMR. La estructura TMR ilustrada incluye una
primera capa ferromagnética 30 seguida por una capa aislante 32 y
una segundo capa ferromagnética 34. Una estructura TMR bien
conocida y ejemplar incluye, dentro de la primera capa
ferro-magnético 30, una serie de subcapas que
comprenden Ta / Ni-Fe / Fe-Mn /
Ni-Fe. La capa aislante 32 de la realización
ilustrada incluye óxido de aluminio, preferentemente en un espesor
entre aproximadamente 0.5 nanómetros y 2.5 nanómetros. La segunda
capa ferro-magnética 34 preferentemente incluye
subcapas, Ni-Fe / Ta. Como se muestra en la figura
1B, la capa de barrera 28 preferentemente cubre la segunda capa
ferromagnética 34.
La pila TMR puede ser formada mediante cualquier
método adecuado, pero preferentemente se forma como una pila de
capas de manto y luego modelada en una pluralidad de celdas para la
serie. La capa aislante 26, preferentemente nitrito de silicio o
una forma de óxido de silicio, es entonces depositada sobre esta y
pulida (por ejemplo, mediante aplanado químico mecánico) para
exponer la superficie superior de la pila TMR. Otra capa aislante
36, que típicamente comprende una forma de óxido de silicio, es
depositada sobre la capa aislante 26 y el bit 24. Alternativamente,
una capa aislante solo puede tomar el lugar de las dos capas
ilustradas 26, 36.
Con referencia a la figura 1B, una zanja 38 es
grabada en la capa aislante 36 como un primer paso al usar el
proceso de damasquinado para formar el electrodo superior, o línea
de palabra, para el bit 24. Como es dibujada en la figura 1B, la
zanja 38, que contendrá la línea de palabra, se desplaza hacia
dentro y fuera de la página, perpendicular a la estructura de
electrodo inferior 10, y por lo tanto atraviesa varias celdas en el
serie. En la ilustración de la figura 1B, el fondo de la zanja 38 es
mostrado en contacto con la capa de barrera 28 en la superficie
superior del bit 24 como una realización preferente.
En otra configuración, la zanja puede ser un
poco menos profunda, dejando una porción delgada de la capa aislante
de óxido de silicio entre el fondo de la zanja y la parte superior
de la celda magnética.
Una MRAM, fabricada con un electrodo superior 40
sin protector magnético, es mostrada en la figura 2. La estructura
de electrodo inferior 10 está preferentemente revestida con al menos
una capa de barrera y, más preferentemente, con la estructura de
protector magnético descrita arriba con referencia a la figura 1A.
Usando la figura 1B como un punto de partida, la zanja grabada 38
preferentemente tiene una profundidad de alrededor de 100 a 300
nanómetros y es de cerca de 200 nanómetros en las realizaciones
ilustradas. La anchura de la zanja 38 es preferentemente de
alrededor de 100 a 300 nanómetros, y es de cerca de 200 nanómetros
en las realizaciones ilustradas. Una capa de barrera 42 es
depositada para bordear la zanja 38. El material preferido de
barrera es tantalio, aunque cualquier material conductivo que sea
una buena barrera de difusión para limitar el cobre es adecuado. El
espesor de la capa de barrera es preferentemente de alrededor de 1 a
20 nanómetros, más preferentemente de alrededor de 2 a 10
nanómetros y es de cerca de 5 nanómetros en las realizaciones
ilustradas. Un material relativamente conductivo 44 es depositado
para rellenar la zanja 38 y formar el electrodo superior 40 (a lo
largo de una línea de palabra, en la configuración ilustrada). El
material preferido es el cobre, pero otros materiales conductivos
como el aluminio, el oro o la plata también pueden ser usados. El
cobre puede ser depositado en un proceso de dos pasos en donde
primero una capa núcleo es depositada mediante deposición física de
vapores y luego la zanja es llenada completamente mediante
galvanizado. Alternativamente, el cobre puede ser depositado
completamente por deposición física de vapores.
En la figura 2, la superficie superior 46 de la
capa aislante 36 y una superficie superior 48 del electrodo
superior 40 han sido aplanadas para eliminar el material de barrera
y conductivo excedente y nivelar la superficie superior 48 del
electrodo superior 40 con la superficie superior 46 de la capa
aislante 36. En las realizaciones preferentes, el electrodo
superior 40 también incluye estructuras de protector magnético que
ayudan a confinar campos magnéticos dentro de cada celda a través
de la serie. Las realizaciones más adelante utilizan las estructuras
de las figuras 1B ó 2 como puntos de partida.
Las realizaciones que siguen tienen estructuras
de protector magnético que son multicapas, incluyendo ambas capas
de barreras y capas de materiales magnéticos suaves. Aunque ésta es
una configuración preferente, debería ser comprendido que
la(s) capa(s) de barrera no tiene(n) que estar
presente(s) donde la capa de material magnético también
sirva de barrera de difusión para el cobre además de servir como
protector magnético. Por lo tanto, el término "protector
magnético", como es usado en en la presente invención, incluye al
menos una capa de material magnético, y preferentemente también
incluye una o más capas de barrera. Estructuras alternativas
incluyen simplemente una capa de material magnético como el
protector magnético o la capa de material magnético y sólo una capa
de barrera. La configuración más reciente es mostrada en las figuras
desde la 6A a la 6D.
Una configuración relativamente simple para un
protector magnético para una línea de palabra es mostrada en la
primera realización, ilustrada en las figuras 3A y 3B. Esta
realización puede ser comprendida usando la figura 2 como un punto
de partida. En la realización ilustrada, una pila 50 de capas de
manto es depositada sobre la superficie superior aplanada como se
muestra en la figura 3A, aunque es posible formar este protector
con una capa de manto de material magnético aisladamente. Una
primera capa 52 es una capa de barrera. Una segunda capa 54 es un
material magnético que es preferentemente un material magnético
suave, como el permalloy (Ni-Fe) o el hierro
cobalto (Co-Fe). Una tercera capa 56 es otra capa de
barrera. Preferentemente, las capas de barrera corresponden a Ta.
El espesor de cada capa en la pila es preferentemente de alrededor
de 1 a 20 nanómetros, más preferentemente de cerca de 2 a 10
nanómetros y más preferentemente de cerca de 5 nanómetros. Las
capas en la pila 50 pueden ser depositadas por cualquier método
adecuado. En la realización ilustrada, las capas son formadas por
deposición física de vapores todas en la misma herramienta de
clusters.
La pila 50 es modelada y grabada usando técnicas
estándares de fotolitografía, preferentemente dejando a un
protector parcial modelado sobre el área que define la celda de
memoria. En otra configuración, el protector es modelado para
extenderse a lo largo de la superficie superior del electrodo
superior 40 que se desplaza hacia dentro y fuera de la página como
se muestra en la sección transversal de la figura 3B. Todavía en
otra configuración (y no mostrada), la pila de manto puede ser
modelada y grabada para extenderse a lo largo de una serie entera,
con aberturas sólo sobre vías (no mostradas) en la capa aislante
36.
La estructura que yace encima es referida en la
presente invención como un protector parcial 58 porque no cubre
todas las superficies externas del conductor superior o el electrodo
superior 40. "Superficies externas", como las usadas en la
presente invención, se refiere a todas las superficies del electrodo
superior 40 que no estén orientadas en dirección del bit 24 o la
pila TMR en la realización ilustrada.
La figura 4A muestra el primer paso en la
formación de un protector parcial autoalineado desde la estructura
superior del electrodo de la figura 2, de conformidad con una
segunda realización. Como referencia, son utilizados números para
elementos correspondientes a esos de la realización previa. Un nicho
60 es formado en la superficie superior de la línea de conducción
44 por un grabado selectivo, el cual es preferentemente un grabado
mediante líquidos. Por ejemplo, una solución de ácido acético
glacial y ácido nítrico en una razón 10:1 1 (acético:nítrico) la
proporción grabará selectivamente el cobre 44 como es comparado a la
capa aislante 36 y a la capa de barrera 42. Para otros materiales,
el experto en la técnica fácilmente puede determinar una química
selectiva adecuada. La profundidad del nicho 60 está entre cerca de
5 nanómetros y 100 nanómetros, más preferentemente entre alrededor
de 10 nanómetros y 30 nanómetros y más preferentemente cerca de 15
nanómetros.
Con referencia a la figura 4B, un material
magnético es depositado en el nicho 60. En la realización ilustrada,
la pila 50 de capas de manto es depositada sobre el nicho 60 y la
superficie superior 46 de la capa aislante 36. La pila 50 ilustrada
incluye una primera capa de barrera 52, una capa de material
magnético 54 y una segunda capa de barrera 56. Preferentemente, las
capas de barrera 52, 56 corresponden a Ta. La capa magnética
preferentemente incluye un material magnético suave, como permalloy
(Ni-Fe) y más preferentemente Co-Fe.
El espesor de cada capa en la pila es preferentemente de alrededor
de 1 a 20 nanómetros, más preferentemente de 2 a 10 nanómetros y
más preferentemente de cerca de 5 nanómetros. Las capas en la pila
50 pueden formarse de cualquier manera adecuada pero son
preferentemente formadas mediante deposición física de vapores,
todas en la misma herramienta de clusters.
Con referencia a la figura 4C, la estructura
grabada, preferentemente aplanada, más preferentemente mediante
pulido químico-mecánico, que deja una superficie
superior plana 62 a ras de la superficie superior 46 de la capa
aislante 36. El aplanado deja a un protector parcial autoalineado 64
dentro del nicho 60 sobre el electrodo de arriba o electrodo
superior 40.
El protector parcial
auto-alineado 64 es referido así porque confina al
electrodo superior 40 sin un paso de máscara. El protector es
parcial porque cubre sólo una de tres superficies externas posibles
del electrodo superior.
Una tercera realización de la presente invención
es ilustrada en las figuras de la 5A a la 5D. El punto de partida
para esta realización es una MRAM parcialmente fabricada descrita
antes con relación a la figura 1B, en donde la zanja 38 para el
electrodo superior ha sido grabada. Al menos una capa de material
magnético bordea la zanja 38. En la realización ilustrada, la pila
50 de materiales, incluyendo la capa de material magnético 54 así
como también los materiales de barrera 52, 56 es depositada en
estrecha conformidad sobre la superficie superior 46 y en la zanja
38 como se muestra en la figura 5A. Un espaciador selectivo de
grabado es realizado para eliminar las porciones horizontales 66,
68, 70 de la pila 50. El grabado selectivo puede incluir un grabado
con un componente físico (sputtering, nombre del proceso en inglés),
como fresado por iones de argón o grabado por iones reactivos
basado en cloros o basado en flúor, como será apreciado por el
experto en la técnica.
La figura 5B muestra las porciones restantes de
las capas 52, 54, 56 a lo largo de las paredes laterales 72 de la
zanja 38 después de la aplicación del grabado espaciador.
Preferentemente, al menos toda la capa de material magnético suave
54 es eliminada del fondo de la zanja 38 antes de proceder, debido a
que el material restante puede desestabilizar o puede bloquear la
interacción entre el campo magnético de la línea de palabra y el
bit 24. Mientras la realización ilustrada muestra toda la pila 50
eliminada de las porciones horizontales, por lo tanto asegurando la
eliminación completa de la capa magnética 54 de esas porciones, será
comprendido que el grabado espaciador también puede dejar parte de
la capa de barrera inferior 52 sobre el bit 24. Un protector
espaciador 73 queda revistiendo las paredes laterales 72.
En lo referente a la figura 5C, una capa de
material conductivo 74, preferentemente el cobre, es entonces
depositado para rellenar la zanja 38.
Con referencia a la figura 5D, el material
conductivo 74 es aplanado, preferentemente mediante pulido
químico-mecánico, el cual elimina el material
conductivo excedente y deja el material conductivo 74 dentro de la
zanja 38 con las superficies externas de pared lateral cubiertas
por el protector espaciador 73, completando el electrodo superior
40 de la tercera realización. El aplanado deja la superficie
superior 48 del electrodo superior 40 a ras de la superficie
superior 46 de la capa aislante 36.
Un protector autoalineado 88, de conformidad con
una cuarta realización, es descrito con referencia a las figuras
desde la 6A a la 6D. Esta realización es similar al protector
espaciador 73 como fue descrita anteriormente con relación a la
figura 5D. La cuarta realización utiliza sólo dos materiales en la
estructura del protector magnético. Alternativamente, el protector
auto-alineado puede ser hecho con la pila de tres
materiales descrita para las realizaciones de arriba, o una única
capa puede hacer las funciones de ambas la capa magnética y la capa
de barrera. El punto de partida para esta realización es la MRAM
parcialmente fabricada descrita anteriormente con relación a la
figura 1B, en donde la zanja 38 ha sido grabada para el electrodo
superior.
Con referencia a la figura 6A, la capa de
barrera 52 y la capa de material magnético 54 son depositadas con
buena conformidad sobre la superficie superior 46 de la capa
aislante 36 y en la zanja 38. Preferentemente, la capa de barrera
52 corresponde a Ta. La capa magnética preferentemente incluye un
material magnético suave, como el permalloy
(Ni-Fe). Co-Fe es particularmente
preferido para el uso en esta pila de dos capas, por medio de la
cual la capa de material magnético 54 directamente contactará con el
cobre (vea la figura 6C). Un grabado espaciador y selectivo es
realizado para eliminar las porciones horizontales 76, 78, 80 de la
capa de barrera 52 y la capa de material magnético 54. El grabado
selectivo puede incluir un grabado con un componente físico
(sputtering, nombre del proceso en inglés), como fresado con iones
de argón o grabado por iones reactivos basados en cloro o basados
en flúor, como será apreciado por el experto en la técnica.
Preferentemente, al menos toda la capa de material magnético suave
54 es eliminada del fondo de la zanja 38 antes de proceder, debido
a que el material restante puede desestabilizar o puede bloquear la
interacción entre el campo magnético de la línea de palabras y el
bit 24.
La figura 6B muestre las porciones restantes de
los materiales 52, 54, a lo largo de las paredes laterales 72 de la
zanja después del grabado espaciador y selectivo, así como también
los subsiguientes paso de llenado de vía y de ahuecado, discutidos
debajo. Mientras que la realización ilustrada muestra todo el
material de las capas 52, 54 eliminado de las porciones
horizontales, por lo tanto asegurando la eliminación completa de la
capa magnética 54 de esas porciones, será comprendido que el grabado
espaciador también puede dejar parte de la capa de barrera 52 sobre
el bit 24.
Como se muestra en otras realizaciones, una capa
de material conductivo 74, preferentemente cobre, es depositada
para rellenar la zanja, y la superficie superior es aplanada,
preferentemente por el pulido químico-mecánico. El
material conductivo excedente es eliminado, dejando material
conductivo 74 dentro de la zanja y de las capas de barrera 52 y
magnética 54 a lo largo de las paredes laterales 72. El material
conductivo se extiende a lo largo de una zanja hacia dentro y fuera
de la página, sirviendo de una línea superior 74, comprendiendo una
línea de palabra en la configuración ilustrada.
Un grabado selectivo es realizado para crear un
nicho 82 en la parte superior de la línea superior 74 como se
muestra en la figura 6B. El grabado es preferentemente realizado por
un proceso de grabado mediante líquidos. Por ejemplo, una solución
de ácido acético glacial y ácido nítrico en una proporción de 10:1
(acético:nítrico) selectivamente grabará la línea superior 74 como
es comparado a la capa aislante 36. Alternativamente el nicho 82
puede ser hecho extendiendo el pulido
químico-mecánico previo y usando una química
selectiva apropiada con el pulido. Para otros materiales, el
experto en la técnica fácilmente puede determinar una química
selectiva adecuada.
Con referencia a la figura 6C, al menos un
material magnético y preferentemente una segunda serie de materiales
de manto, comprendiendo la porción superior del protector magnético
para esta realización, es depositado sobre la superficie superior,
llenando el nicho 82. Preferentemente, la primera capa 54 es un
material magnético suave, como Co-Fe, y la segunda
capa 52 es una capa de barrera, como una capa de Ta.
La figura 6D muestra la estructura después del
pulido químico-mecánico para eliminar el material
protector magnético excedente. La línea superior 74 está revestida
a lo largo de tres lados con la capa de material magnético 54 y la
capa de barrera 52. Ventajosamente, el material magnético es formado
como una capa continua 54 alrededor de los tres lados de la línea
superior 74. La superficie del electrodo 84 orientada en dirección
al bit 24 no tiene revestimiento de material magnético. Una
superficie superior 86 de la estructura es preferentemente alineada
con la superficie superior 46 de la capa aislante circundante 36,
haciendo más fácil el realizar un procesamiento posterior.
El protector autoalineado 88 es referido así
porque esta confinado a la línea superior 74 sin un paso de máscara.
Este protector no es llamado parcial porque cubre todas las tres
superficies adecuadas para revestimiento del protector
magnético.
Será comprendido que la cuarta realización,
ilustrada en las figuras de la 6A a la 6D, representa una
combinación de las segunda y tercera realizaciones con una
modificación para dos materiales en la estructura del protector
magnético en lugar de tres. Similarmente, la tercera realización
puede ser combinada con la primera realización, por consiguiente
también proporcionando material de protección en tres superficies
externas del electrodo superior sin bloquear campos magnéticos
entre el electrodo superior y el bit magnético subyacente. Además,
se debe entender que la capa de barrera no es necesaria para
realizar la función del protector magnético y confinar los campos
magnéticos. Estructuras alternativas incluyen simplemente una única
capa de material magnético como el protector magnético o la capa de
material magnético una o más capas de barrera. La invención como es
descrita en la presente solicitud en las realizaciones preferentes
proporciona un método para fabricar a un protector magnético en un
número de estructuras para una línea de conducción en una zanja
damasquinada, en donde la superficie inferior de la zanja no tiene
protector. Esto tiene aplicaciones particulares para electrodos
superiores en dispositivos magnéticos de memoria. El protector
localiza el campo magnético rodeando la línea de conducción de modo
que solo el bit siendo direccionado o el elemento magnético de
almacenamiento deseado o pretendido sea relativamente afectado por
el campo. El protector contiene el flujo magnético y lo dirige
hacia la estructura magnética de memoria, por lo tanto aminorando la
densidad de corriente efectiva requerida para escribir en el bit.
Bits colindantes, que no son direccionados, reciben relativamente
menos del campo magnético no deseado y la electromigración es
disminuida. Esto ayuda a comprimir el diseño de las series de
memoria magnética a dimensiones más pequeñas sin sacrificar
funcionalidades.
Las realizaciones actualmente reveladas son por
ésto consideradas en todos sus conceptos como que son ilustrativas
y no restrictivas. El alcance de la invención es indicado por las
reivindicaciones anexadas en lugar de la anterior descripción, y
todos los cambios que estén dentro del significado e intervalo de
equivalencia de éstas se pretende estén enmarcados en la presente
invención.
Claims (63)
1. Un dispositivo de memoria magnética en un
circuito integrado, teniendo el dispositivo de memoria magnética un
electrodo de fondo (10) sobre un substrato semiconductor; y una
región de bits (24) sensible a los campos magnéticos, donde la
región de bits (24) se forma sobre el electrodo de fondo (10);
caracterizado por
Un protector magnético (54/52);
Un electrodo superior (44/74) en una zanja
damasquinada (38) formada en una capa aislante (36), donde el
electrodo superior (44/74) tiene una superficie de fondo orientada
en dirección a la región de bits (24), una superficie superior
orientada en dirección opuesta a la región de bits (24), y dos
superficies laterales orientadas en dirección opuesta a la región
de bits (24), en donde la superficie superior del electrodo superior
(44/74) define un nicho (82) que es adaptado para acomodar al menos
una porción del protector magnético (54/52).
2. La serie de memorias magnéticas de la
reivindicación 1, en el que la región de bits (24) corresponde a una
estructura multicapa de túnel magneto-resistente
(TMR).
3. La serie de memorias magnéticas de la
reivindicación 1, en el que la región de bits (24) corresponde a
una estructura multicapa gigante magneto-resistente
(GMR).
4. El dispositivo de memoria magnética de la
reivindicación 1, en el que una superficie superior de la región de
bits (24) está en contacto eléctrico con el electrodo superior
(44/74) en la zanja damasquinada (38).
5. El dispositivo de memoria magnética de la
reivindicación 1, que además comprende un material de barrera (52)
que bordea la zanja damasquinada (38).
6. El dispositivo de memoria magnética de la
reivindicación 5, en el que el material de barrera (52) es
tantalio.
7. El dispositivo de memoria magnética de la
reivindicación 3, en el que el electrodo superior (44/74) es
cobre.
8. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético (54/52) está en
contacto con las dos superficies laterales del electrodo superior
(44/74).
9. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético (54/52)
comprende una capa de barrera (52) y una capa magnética (54).
10. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético (54/52) comprende
múltiples capas apiladas que incluyen una primera capa de tantalio
(52), una segunda capa de tantalio (56), y una capa de
cobalto-hierro (Co-Fe) (54)
dispuesta entre la primera capa de tantalio (52) y la segunda capa
de tantalio (56).
11. El dispositivo de memoria magnética de la
reivindicación 1, en el que el nicho (82) tiene entre 5 y 100
nanómetros de profundidad.
12. El dispositivo de memoria magnética de la
reivindicación 1, en el que el nicho (82) tiene entre 10 y 30
nanómetros de profundidad.
13. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético además incluye
orificios para vías correspondientes que están presentes en la capa
aislante.
14. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético (54/52) comprende
una capa magnética (54) que se extiende a lo largo de paredes
laterales del electrodo superior (44/74) y una capa de barrera (52)
entre la capa aislante (36) y la capa magnética (54), en donde la
capa de barrera (52) también interviene entre un borde de fondo de
la capa magnética (54) y la región de bits (24).
15. El dispositivo de memoria magnética de la
reivindicación 14, en el que la región de bits (24) comprende una
estructura de bits de túnel magneto-resistente
(TMR), y una superficie superior de la estructura de bits TMR está
en contacto eléctrico con una superficie de fondo del electrodo
superior (44/74).
16. El dispositivo de memoria magnética de la
reivindicación 14, en el que el electrodo superior (44/74)
comprende un borde conductivo de palabras en una zanja damasquinada
(38).
17. El dispositivo de memoria magnética de la
reivindicación 16, en el que el electrodo superior (44/74) comprende
cobre.
18. El dispositivo de memoria magnética de la
reivindicación 16, en el que una profundidad de la zanja
damasquinada (38) está entre 100 y 300 nanómetros.
\global\parskip0.930000\baselineskip
19. El dispositivo de memoria magnética de la
reivindicación 16, en el que una profundidad de la zanja
damasquinada (38) está entre 180 y 220 nanómetros.
20. El dispositivo de memoria magnética de la
reivindicación 16, en el que una anchura de la zanja damasquinada
(38) está entre 100 y 300 nanómetros.
21. El dispositivo de memoria magnética de la
reivindicación 16, en el que una anchura de la zanja damasquinada
(38) está entre 180 y 220 nanómetros.
22. El dispositivo de memoria magnética de la
reivindicación 14, en el que la capa de barrera (52) comprende
tantalio, y la capa magnética comprende
cobalto-hierro.
23. El dispositivo de memoria magnética de la
reivindicación 22, en el que la capa de barrera (52) y la capa
magnética (54) tienen cada una entre 1 y 20 nanómetros de
grosor.
24. El dispositivo de memoria magnética de la
reivindicación 22, en el que la capa de barrera (52) y la capa
magnética (54) tienen cada una entre 2 y 10 nanómetros de
grosor.
25. El dispositivo de memoria magnética de la
reivindicación 1, en el que el protector magnético comprende:
Una capa magnética de material de revestimiento
(54) a lo largo de cada pared lateral de la zanja damasquinada
(38); y
en donde una superficie superior de la capa de
revestimiento (54) se inclina hacia abajo desde un borde exterior
de la capa de revestimiento que no es mayor que una superficie
superior (46) de la capa aislante (36) hacia un borde interior de
la capa de revestimiento (54).
26. El dispositivo de memoria magnética de la
reivindicación 25, en el que la superficie superior del borde
exterior de la capa de revestimiento (54) está aproximadamente a la
altura de la superficie superior (46) de la capa aislante (36).
27. El dispositivo de memoria magnética de la
reivindicación 25, que comprende además una primera capa de barrera
(52) entre la capa de revestimiento de material magnético (54) y
cada pared lateral de la zanja damasquinada (38), una superficie
superior de la primera capa de barrera (52) inclinándose hacia abajo
desde un borde exterior de la primera capa de barrera (52) que está
aproximadamente a la altura de la superficie superior (46) de la
capa aislante (36) hacia un borde interior que está aproximadamente
a la altura de la superficie superior de la capa magnética de
revestimiento (54).
28. El dispositivo de memoria magnética de la
reivindicación 27, que comprende además una segunda capa de barrera
(52) entre la capa de revestimiento de material magnético (54) y el
electrodo superior (44/74), una superficie superior de la segunda
capa de barrera (52) inclinándose hacia abajo desde un borde
exterior de la segunda capa de barrera (52) que está aproximadamente
a la altura de la superficie superior de borde interior de la capa
de revestimiento hacia un borde interior de la capa de barrera
(52).
29. El dispositivo de memoria magnética de la
reivindicación 27, en el que el protector magnético (54/52) está en
contacto con la superficie superior de la capa de revestimiento de
material magnético a lo largo de cada pared lateral de la zanja
(38); una superficie superior del protector magnético (54/52)
extendiéndose no más alta que la superficie superior (46) de la capa
aislante (36).
30. El dispositivo de memoria magnética de la
reivindicación 29, en el que el protector magnético (54/52) forma
una superficie superior aproximadamente plana que es continua y
aproximadamente coplanar con la superficie superior (46) de la capa
aislante (36).
31. El dispositivo de memoria magnética de la
reivindicación 29, en el que una capa superior de barrera está en
contacto con al menos una porción central de la superficie superior
del protector magnético, teniendo la capa superior de barrera una
superficie aproximadamente superior plana que es aproximadamente
coplanar con la superficie superior (46) de la capa aislante
(36).
32. Un método para formar un protector
magnético para un electrodo superior en un dispositivo de memoria
magnética de acceso aleatorio (MRAM), incluyendo el método
depositar una capa aislante (36) sobre una región de bits (24);
grabar una zanja damasquinada (38) en la capa aislante (36) sobre
la región de bits (24); rellenar la zanja (38) de un material
conductivo (44/74); aplanar para eliminar el material conductivo
(44/74) de sobre la capa aislante (36) y dejar el material
conductivo (44/74) dentro de la zanja (38); caracterizado
por
formar un nicho (82) en una superficie superior
de la capa conductiva (44/74) después de aplanar el material
conductivo (44/74); y
depositar un material magnético (54) sobre el
material conductivo (44/74) después de aplanar el material
conductivo (44/74) y después de formar el nicho (82).
\global\parskip1.000000\baselineskip
33. El método de la reivindicación 32, que
comprende además el grabado selectivo del material conductivo
(44/74) para formar el nicho (82).
34. El método de la reivindicación 33, en el que
el grabado selectivo comprende grabado mediante líquidos.
35. El método de la reivindicación 34, en el que
el grabado selectivo comprende grabado mediante líquidos con una
solución de ácido acético glacial y ácido nítrico cerca de un 10:1
(acético:nítrico).
36. El método de la reivindicación 33, en el que
el grabado selectivo comprende el grabado selectivo con pulido
químico-mecánico.
37. El método de la reivindicación 32, que
comprende además aplanar después de depositar el material magnético
(54) para eliminar el material magnético (54) de sobre la capa
aislante (36), pero no de dentro del nicho (82).
38. El método de la reivindicación 32, que
comprende además rellenar la zanja (38) con cobre como material
conductivo (44/74).
39. El método de la reivindicación 38, que
comprende además depositar una capa de núcleos de cobre por
deposición física de vapores, y galvanizando cobre sobre la capa de
núcleos de cobre para rellenar la zanja (38) con cobre.
40. El método de la reivindicación 32, que
comprende además formar una capa inicial de revestimiento de
barrera (52) como un revestimiento de la zanja después de grabar la
zanja damasquinada (38), pero antes de rellenar la zanja (38) de
material conductivo (74).
41. El método de la reivindicación 40, que
comprende además formar una capa de revestimiento de material
magnético (54) y luego formar una capa superior de revestimiento de
barrera (56) sobre la capa inicial de revestimiento de barrera (52)
como un revestimiento completo de zanja.
42. El método de la reivindicación 41, que
comprende además realizar un grabado espaciador para eliminar la
capa de revestimiento de material magnético (54) del fondo de la
zanja (38) después de completar el revestido de la zanja y antes de
rellenar la zanja (38).
43. El método de la reivindicación 42, en el que
el revestimiento completo de la zanja comprende capas apiladas de
tantalio / Co - Fe / tanfalio.
44. El método de la reivindicación 42, en el que
el revestimiento completo de la zanja comprende capas apiladas de
tantalio / permalloy (Fe - Ni) / tanfalio.
45. El método de la reivindicación 41, que
comprende además usar deposición física de vapores para formar el
revestimiento completo de la zanja.
46. El método de la reivindicación 41, en el que
el revestimiento completo de la zanja es depositado en sólo una
herramienta de clusters.
47. El método de la reivindicación 32, que
comprende además rellenar la zanja antes de:
revestir la zanja (38) con una capa de
revestimiento de material magnético (54); y eliminar selectivamente
la capa de revestimiento de material magnético (54) de un fondo de
la zanja (38).
48. El método de la reivindicación 47, en el que
revestir la zanja (38) comprende formar una primera capa de
revestimiento de barrera (52) antes de revestir la zanja (38) con
la capa de revestimiento de material magnético (54), y formar una
segunda capa de revestimiento de barrera (56) después de revestir la
zanja (38) con la capa de revestimiento de material magnético
(54).
49. El método de la reivindicación 48, en el que
la primera capa de revestimiento de barrera (52) es tantalio, la
capa de revestimiento de material magnético (54) es hierro cobalto
(Co - Fe) y la segunda capa de revestimiento de barrera (56) es
tantalio.
50. El método de la reivindicación 47, en el que
la eliminación selectiva de la capa de revestimiento de material
magnético (54) del fondo de la zanja (38) comprende grabar
selectivamente con un componente físico de grabación.
51. El método de la reivindicación 50, que
comprende además el uso del fresado con iones de argón para el
grabado selectivo.
52. El método de la reivindicación 50, en el que
el grabado selectivo es seleccionado entre el grupo que consta de un
grabado iónico reactivo basado en cloro y un grabado iónico
reactivo basado en flúor.
53. El método de la reivindicación 47, que
comprende además depositar una primera capa de barrera (52) antes de
depositar la capa magnética (54) y, depositar una segunda capa de
barrera (56) en la capa magnética (54) en una superficie superior
del material conductivo (44/74).
54. El método de la reivindicación 53, en el que
la primera capa de barrera (52) es tantalio, la capa magnética (54)
es hierro cobalto (Co - Fe) y la segunda capa de barrera (56) es
tantalio.
55. El método de la reivindicación 54, que
comprende además aplanar una superficie superior de las capas
apiladas.
56. El método de la reivindicación 47, en el que
la región de bits (24) es una estructura de túnel multicapa
magneto-resistente (TMR).
57. El método de la reivindicación 56, en el que
la estructura TMR comprende una primera capa ferromagnética (30),
una capa aislante (32), y una segunda capa ferromagnética (34).
58. El método de la reivindicación 57, en el que
la primera capa ferromagnética (30) incluye una serie de subcapas
que comprenden Ta / Ni - Fe / Fe - Mn / Ni - Fe.
59. El método de la reivindicación 57, que
comprende además formar la capa aislante (32) de óxido de
aluminio.
60. El método de la reivindicación 57, en el que
la segunda capa ferromagnética (34) comprende subcapas
Ni - Fe / Ta.
Ni - Fe / Ta.
61. El método de la reivindicación 47, en el que
el material conductivo (74) es cobre.
62. El método de la reivindicación 47, que
comprende además:
revestir el fondo y las paredes laterales de la
zanja (38) con una primera capa de revestimiento de barrera (52)
antes de revestir el fondo y las paredes laterales de la zanja (38)
con la capa de revestimiento de material magnético (54);
revestir el fondo y las paredes laterales de la
zanja (38) con una segunda capa de revestimiento de barrera (56)
después de revestir el fondo y las paredes laterales de la zanja
(38) con la capa de revestimiento de material magnético (54); y
antes del rellenado de la zanja (38) con un
material conductivo (74), eliminar selectivamente la primera capa
de revestimiento de barrera (52), la capa de revestimiento de
material magnético (54), y la segunda capa de revestimiento de
barrera (56) del fondo de la zanja (38) y de una superficie superior
(46) de la capa aislante (36) de modo que sustancialmente no haya
material magnético (54) en el fondo de la zanja (38), y de modo que
la superficie superior (46) de la capa aislante (36) sea
sustancialmente plana.
63. El método de la reivindicación 47, que
comprende además:
revestir el fondo y las paredes laterales de la
zanja (38) con una primera capa de revestimiento de barrera (52)
antes de revestir el fondo y las paredes laterales de la zanja (38)
con la capa de revestimiento de material magnético (54);
antes del rellenado de la zanja (38) con un
material conductivo (74), eliminar selectivamente la primera capa
de revestimiento de barrera (52) y la capa de revestimiento de
material magnético (54) del fondo de la zanja (38) y de una
superficie superior (46) de la capa aislante (36), de modo que
sustancialmente no haya material magnético (54) en el fondo de la
zanja (38) y de modo que la superficie superior (46) de la capa
aislante (36) sea sustancialmente plana;
depositar una segunda capa de barrera (52) en la
superficie superior de la capa aislante (36) y en el nicho (82) en
la superficie superior del material conductivo (74);
depositar el material magnético (54) en la
segunda capa de barrera (56); y
aplanar por encima la capa aislante (36) para
eliminar la segunda capa de barrera (52) y el material magnético
(54) de la superficie superior (46) de la capa aislante (36).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/796,326 US6413788B1 (en) | 2001-02-28 | 2001-02-28 | Keepers for MRAM electrodes |
| US796326 | 2001-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2289136T3 true ES2289136T3 (es) | 2008-02-01 |
Family
ID=25167915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02761855T Expired - Lifetime ES2289136T3 (es) | 2001-02-28 | 2002-02-14 | Protectores para electrodos de memoria magnetica de acceso aleatorio (mram). |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6413788B1 (es) |
| EP (1) | EP1364417B1 (es) |
| JP (1) | JP4186046B2 (es) |
| KR (1) | KR100608248B1 (es) |
| AT (1) | ATE371958T1 (es) |
| AU (1) | AU2002306525A1 (es) |
| DE (1) | DE60222095T2 (es) |
| ES (1) | ES2289136T3 (es) |
| WO (1) | WO2002084755A2 (es) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734559B1 (en) * | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
| US6617689B1 (en) * | 2000-08-31 | 2003-09-09 | Micron Technology, Inc. | Metal line and method of suppressing void formation therein |
| DE10043947A1 (de) * | 2000-09-06 | 2002-04-04 | Infineon Technologies Ag | Integrierte Schaltungsanordnung |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| TW544677B (en) * | 2000-12-26 | 2003-08-01 | Matsushita Electric Industrial Co Ltd | Magneto-resistance memory device |
| US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
| US6780652B2 (en) * | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
| JP5013494B2 (ja) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 磁性メモリの製造方法 |
| KR100403313B1 (ko) * | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
| JP4088052B2 (ja) * | 2001-07-17 | 2008-05-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US6525957B1 (en) * | 2001-12-21 | 2003-02-25 | Motorola, Inc. | Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof |
| US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
| US6665205B2 (en) * | 2002-02-20 | 2003-12-16 | Hewlett-Packard Development Company, Lp. | Shared global word line magnetic random access memory |
| US6812040B2 (en) * | 2002-03-12 | 2004-11-02 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned via contact for a magnetic memory element |
| US6627932B1 (en) * | 2002-04-11 | 2003-09-30 | Micron Technology, Inc. | Magnetoresistive memory device |
| US6780653B2 (en) | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Methods of forming magnetoresistive memory device assemblies |
| US6770491B2 (en) * | 2002-08-07 | 2004-08-03 | Micron Technology, Inc. | Magnetoresistive memory and method of manufacturing the same |
| US20040032010A1 (en) * | 2002-08-14 | 2004-02-19 | Kools Jacques Constant Stefan | Amorphous soft magnetic shielding and keeper for MRAM devices |
| US6914805B2 (en) * | 2002-08-21 | 2005-07-05 | Micron Technology, Inc. | Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device |
| US7018937B2 (en) | 2002-08-29 | 2006-03-28 | Micron Technology, Inc. | Compositions for removal of processing byproducts and method for using same |
| US6740948B2 (en) * | 2002-08-30 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for reducing magnetic interference |
| KR100515053B1 (ko) * | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
| JP2004128229A (ja) * | 2002-10-02 | 2004-04-22 | Nec Corp | 磁性メモリ及びその製造方法 |
| JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6740947B1 (en) * | 2002-11-13 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | MRAM with asymmetric cladded conductor |
| JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6885074B2 (en) * | 2002-11-27 | 2005-04-26 | Freescale Semiconductor, Inc. | Cladded conductor for use in a magnetoelectronics device and method for fabricating the same |
| US6943038B2 (en) * | 2002-12-19 | 2005-09-13 | Freescale Semiconductor, Inc. | Method for fabricating a flux concentrating system for use in a magnetoelectronics device |
| US6845038B1 (en) | 2003-02-01 | 2005-01-18 | Alla Mikhailovna Shukh | Magnetic tunnel junction memory device |
| US7126200B2 (en) * | 2003-02-18 | 2006-10-24 | Micron Technology, Inc. | Integrated circuits with contemporaneously formed array electrodes and logic interconnects |
| US20040175845A1 (en) * | 2003-03-03 | 2004-09-09 | Molla Jaynal A. | Method of forming a flux concentrating layer of a magnetic device |
| US7042032B2 (en) * | 2003-03-27 | 2006-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetoresistive (MR) magnetic data storage device with sidewall spacer layer isolation |
| US6921953B2 (en) * | 2003-04-09 | 2005-07-26 | Micron Technology, Inc. | Self-aligned, low-resistance, efficient MRAM read/write conductors |
| US7020009B2 (en) * | 2003-05-14 | 2006-03-28 | Macronix International Co., Ltd. | Bistable magnetic device using soft magnetic intermediary material |
| US6784091B1 (en) | 2003-06-05 | 2004-08-31 | International Business Machines Corporation | Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices |
| US7183130B2 (en) * | 2003-07-29 | 2007-02-27 | International Business Machines Corporation | Magnetic random access memory and method of fabricating thereof |
| US6927075B2 (en) * | 2003-08-25 | 2005-08-09 | Headway Technologies, Inc. | Magnetic memory with self-aligned magnetic keeper structure |
| US7078239B2 (en) | 2003-09-05 | 2006-07-18 | Micron Technology, Inc. | Integrated circuit structure formed by damascene process |
| US6900491B2 (en) * | 2003-10-06 | 2005-05-31 | Hewlett-Packard Development Company, L.P. | Magnetic memory |
| US6990012B2 (en) * | 2003-10-07 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
| JP4868431B2 (ja) * | 2003-10-10 | 2012-02-01 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| US20050095855A1 (en) * | 2003-11-05 | 2005-05-05 | D'urso John J. | Compositions and methods for the electroless deposition of NiFe on a work piece |
| US7083988B2 (en) * | 2004-01-26 | 2006-08-01 | Micron Technology, Inc. | Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers |
| US6946698B1 (en) | 2004-04-02 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device having low-k inter-metal dielectric |
| US20060039183A1 (en) * | 2004-05-21 | 2006-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-sensing level MRAM structures |
| JP2005340366A (ja) * | 2004-05-25 | 2005-12-08 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| US7344896B2 (en) * | 2004-07-26 | 2008-03-18 | Infineon Technologies Ag | Ferromagnetic liner for conductive lines of magnetic memory cells and methods of manufacturing thereof |
| KR100660539B1 (ko) * | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US20060022286A1 (en) * | 2004-07-30 | 2006-02-02 | Rainer Leuschner | Ferromagnetic liner for conductive lines of magnetic memory cells |
| WO2006020565A2 (en) * | 2004-08-09 | 2006-02-23 | Blue29, Llc | Barrier layer configurations and methods for processing microelectronic topographies having barrier layers |
| US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
| US7075807B2 (en) * | 2004-08-18 | 2006-07-11 | Infineon Technologies Ag | Magnetic memory with static magnetic offset field |
| US7083990B1 (en) * | 2005-01-28 | 2006-08-01 | Infineon Technologies Ag | Method of fabricating MRAM cells |
| US7444740B1 (en) | 2005-01-31 | 2008-11-04 | Western Digital (Fremont), Llc | Damascene process for fabricating poles in recording heads |
| US8019022B2 (en) * | 2007-03-22 | 2011-09-13 | Mediatek Inc. | Jitter-tolerance-enhanced CDR using a GDCO-based phase detector |
| US20090026618A1 (en) * | 2007-07-25 | 2009-01-29 | Samsung Electronics Co., Ltd. | Semiconductor device including interlayer interconnecting structures and methods of forming the same |
| US8015692B1 (en) | 2007-11-07 | 2011-09-13 | Western Digital (Fremont), Llc | Method for providing a perpendicular magnetic recording (PMR) head |
| US7782660B2 (en) * | 2008-03-20 | 2010-08-24 | International Business Machines Corporation | Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors |
| US8273582B2 (en) * | 2009-07-09 | 2012-09-25 | Crocus Technologies | Method for use in making electronic devices having thin-film magnetic components |
| US8513749B2 (en) * | 2010-01-14 | 2013-08-20 | Qualcomm Incorporated | Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction |
| US8304863B2 (en) | 2010-02-09 | 2012-11-06 | International Business Machines Corporation | Electromigration immune through-substrate vias |
| US8313947B2 (en) * | 2010-06-18 | 2012-11-20 | Freescale Semiconductor, Inc. | Method for testing a contact structure |
| US8686522B2 (en) * | 2011-10-13 | 2014-04-01 | International Business Machines Corporation | Semiconductor trench inductors and transformers |
| US9817087B2 (en) | 2012-03-14 | 2017-11-14 | Analog Devices, Inc. | Sensor with magnetroesitive and/or thin film element abutting shorting bars and a method of manufacture thereof |
| WO2014164520A1 (en) * | 2013-03-11 | 2014-10-09 | Dafna Beery | Magnetic random access memory cells with isolating liners |
| CN111549328A (zh) * | 2014-06-24 | 2020-08-18 | Ev 集团 E·索尔纳有限责任公司 | 用于衬底的表面处理的方法和设备 |
| US9299924B1 (en) | 2015-06-29 | 2016-03-29 | International Business Machines Corporation | Injection pillar definition for line MRAM by a self-aligned sidewall transfer |
| KR102777131B1 (ko) * | 2016-12-14 | 2025-03-05 | 삼성전자주식회사 | 반도체 장치 |
| US9917137B1 (en) | 2017-01-11 | 2018-03-13 | International Business Machines Corporation | Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects |
| US10403424B2 (en) * | 2017-06-09 | 2019-09-03 | Texas Instruments Incorporated | Method to form magnetic core for integrated magnetic devices |
| US10700263B2 (en) | 2018-02-01 | 2020-06-30 | International Business Machines Corporation | Annealed seed layer for magnetic random access memory |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| RU2694289C1 (ru) * | 2018-09-28 | 2019-07-11 | Общество с ограниченной ответственностью "КРОКУС НАНОЭЛЕКТРОНИКА" | Способ формирования медной разводки с толстой кобальтсодержащей вкладкой в структуре устройств, работающих на основе магнитного туннельного перехода |
| US20220180911A1 (en) * | 2020-12-07 | 2022-06-09 | International Business Machines Corporation | External magnetic bottom contact structure for mram |
| US11942126B2 (en) * | 2021-05-26 | 2024-03-26 | International Business Machines Corporation | Selectively biasing magnetoresistive random-access memory cells |
| CN113540343B (zh) * | 2021-06-08 | 2024-10-15 | 波平方科技(杭州)有限公司 | 非易失磁性存储器的制作方法及磁性存储器单元 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623035A (en) | 1968-02-02 | 1971-11-23 | Fuji Electric Co Ltd | Magnetic memory matrix and process for its production |
| US3816909A (en) | 1969-04-30 | 1974-06-18 | Hitachi Chemical Co Ltd | Method of making a wire memory plane |
| US3623032A (en) | 1970-02-16 | 1971-11-23 | Honeywell Inc | Keeper configuration for a thin-film memory |
| US3947831A (en) | 1972-12-11 | 1976-03-30 | Kokusai Denshin Denwa Kabushiki Kaisha | Word arrangement matrix memory of high bit density having a magnetic flux keeper |
| US4158891A (en) | 1975-08-18 | 1979-06-19 | Honeywell Information Systems Inc. | Transparent tri state latch |
| US4044330A (en) | 1976-03-30 | 1977-08-23 | Honeywell Information Systems, Inc. | Power strobing to achieve a tri state |
| US4060794A (en) | 1976-03-31 | 1977-11-29 | Honeywell Information Systems Inc. | Apparatus and method for generating timing signals for latched type memories |
| US4455626A (en) | 1983-03-21 | 1984-06-19 | Honeywell Inc. | Thin film memory with magnetoresistive read-out |
| US4780848A (en) | 1986-06-03 | 1988-10-25 | Honeywell Inc. | Magnetoresistive memory with multi-layer storage cells having layers of limited thickness |
| US4731757A (en) | 1986-06-27 | 1988-03-15 | Honeywell Inc. | Magnetoresistive memory including thin film storage cells having tapered ends |
| US5547599A (en) | 1989-03-17 | 1996-08-20 | Raytheon Company | Ferrite/epoxy film |
| US5039655A (en) | 1989-07-28 | 1991-08-13 | Ampex Corporation | Thin film memory device having superconductor keeper for eliminating magnetic domain creep |
| US5140549A (en) | 1990-04-09 | 1992-08-18 | Honeywell Inc. | Inductively sensed magnetic memory |
| US5064499A (en) * | 1990-04-09 | 1991-11-12 | Honeywell Inc. | Inductively sensed magnetic memory manufacturing method |
| US5477482A (en) * | 1993-10-01 | 1995-12-19 | The United States Of America As Represented By The Secretary Of The Navy | Ultra high density, non-volatile ferromagnetic random access memory |
| US5496759A (en) | 1994-12-29 | 1996-03-05 | Honeywell Inc. | Highly producible magnetoresistive RAM process |
| US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
| US5741435A (en) * | 1995-08-08 | 1998-04-21 | Nano Systems, Inc. | Magnetic memory having shape anisotropic magnetic elements |
| US5569617A (en) | 1995-12-21 | 1996-10-29 | Honeywell Inc. | Method of making integrated spacer for magnetoresistive RAM |
| US5861328A (en) | 1996-10-07 | 1999-01-19 | Motorola, Inc. | Method of fabricating GMR devices |
| US5902690A (en) | 1997-02-25 | 1999-05-11 | Motorola, Inc. | Stray magnetic shielding for a non-volatile MRAM |
| US6048739A (en) * | 1997-12-18 | 2000-04-11 | Honeywell Inc. | Method of manufacturing a high density magnetic memory device |
| US5956267A (en) | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
| DE19836567C2 (de) * | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
| TW454187B (en) | 1998-09-30 | 2001-09-11 | Siemens Ag | Magnetoresistive memory with low current density |
| US6165803A (en) | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6872993B1 (en) | 1999-05-25 | 2005-03-29 | Micron Technology, Inc. | Thin film memory device having local and external magnetic shielding |
| US6211090B1 (en) | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
-
2001
- 2001-02-28 US US09/796,326 patent/US6413788B1/en not_active Expired - Lifetime
- 2001-07-27 US US09/916,884 patent/US6417561B1/en not_active Expired - Lifetime
-
2002
- 2002-02-14 EP EP02761855A patent/EP1364417B1/en not_active Expired - Lifetime
- 2002-02-14 KR KR1020037011279A patent/KR100608248B1/ko not_active Expired - Lifetime
- 2002-02-14 DE DE60222095T patent/DE60222095T2/de not_active Expired - Lifetime
- 2002-02-14 ES ES02761855T patent/ES2289136T3/es not_active Expired - Lifetime
- 2002-02-14 WO PCT/US2002/004771 patent/WO2002084755A2/en not_active Ceased
- 2002-02-14 JP JP2002581597A patent/JP4186046B2/ja not_active Expired - Lifetime
- 2002-02-14 AT AT02761855T patent/ATE371958T1/de not_active IP Right Cessation
- 2002-02-14 AU AU2002306525A patent/AU2002306525A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| DE60222095T2 (de) | 2008-05-29 |
| ATE371958T1 (de) | 2007-09-15 |
| JP4186046B2 (ja) | 2008-11-26 |
| US6417561B1 (en) | 2002-07-09 |
| KR100608248B1 (ko) | 2006-08-04 |
| DE60222095D1 (de) | 2007-10-11 |
| WO2002084755A2 (en) | 2002-10-24 |
| WO2002084755A3 (en) | 2003-08-07 |
| EP1364417B1 (en) | 2007-08-29 |
| JP2004527123A (ja) | 2004-09-02 |
| KR20030084951A (ko) | 2003-11-01 |
| US6413788B1 (en) | 2002-07-02 |
| EP1364417A2 (en) | 2003-11-26 |
| AU2002306525A1 (en) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2289136T3 (es) | Protectores para electrodos de memoria magnetica de acceso aleatorio (mram). | |
| ES2395697T3 (es) | Celda de memoria y procedimiento de formación de una unión de túnel magnético (MTJ) de una celda de memoria | |
| US6855564B2 (en) | Magnetic random access memory having transistor of vertical structure with writing line formed on an upper portion of the magnetic tunnel junction cell | |
| US7605417B2 (en) | Assemblies comprising magnetic elements and magnetic barrier or shielding at least partially around the magnetic elements | |
| US7825420B2 (en) | Method for forming slot via bitline for MRAM devices | |
| US6473328B1 (en) | Three-dimensional magnetic memory array with a minimal number of access conductors therein | |
| JP2003218328A (ja) | 高集積磁性体メモリ素子及びその駆動方法 | |
| US6542398B2 (en) | Magnetic random access memory | |
| TW200406938A (en) | Magnetic memory device and its manufacturing method | |
| JP2011166015A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US7095069B2 (en) | Magnetoresistive random access memory, and manufacturing method thereof | |
| US20070159877A1 (en) | Magnetic storage device and method of manufacturing the same | |
| JP2004228187A (ja) | 薄膜磁性体記憶装置 | |
| US7414882B2 (en) | Magnetic memory devices having rotationally offset magnetic storage elements therein | |
| KR20040091776A (ko) | 자기 메모리 장치 및 그 제조 방법 | |
| JP2005123614A (ja) | メモリ |