JP2003077269A

JP2003077269A - 磁気抵抗効果を用いた不揮発固体メモリ素子およびメモリとその記録再生方法

Info

Publication number: JP2003077269A
Application number: JP2001270473A
Authority: JP
Inventors: Akio Koganei; 昭雄小金井; Masahiko Hirai; 匡彦平井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-09-06
Filing date: 2001-09-06
Publication date: 2003-03-14

Abstract

(57)【要約】【課題】磁気抵抗効果を用いた不揮発の固体メモリ素
子、およびメモリとそれらの記録再生方法を提供する。【解決手段】メモリ素子は、基板上に磁化が膜面垂直
方向である第１磁性層と第２磁性層と、その間に非磁性
層が積層された磁気抵抗素子と、その上部に設けられた
ビット線と、第１磁性層、第２磁性層の磁化方向を電流
によって変化させる書込み線と、電界効果トランジスタ
からなり、そのトランジスタのドレイン領域の直上に、
磁気抵抗素子が形成され、書込み線を磁気抵抗素子を挟
む位置に上下に２本ずつ計４本設け、書込み線の電流磁
界により磁気抵抗素子の磁化状態を変化させる。記録再
生方法は、第１の磁性層の磁化方向を所定方向に初期化
し、書込み線に電流を流して、磁気抵抗素子の第２磁性
層の磁化方向を決定して情報を記録し、磁気抵抗素子の
抵抗の絶対値を検出して、記録情報を再生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】磁気抵抗効果を用いた不揮発
の固体メモリ素子、およびメモリとそれらの記録再生方
法に関するものである。

【０００２】

【従来の技術】昨今では、携帯電話、ＰＤＡを中心とし
てモバイル端末の開発が盛んになっている。モバイル機
器においては格納用メモリとして、大容量の不揮発性高
速アクセスメモリの必要性が叫ばれている。近年、非磁
性層を強磁性層の間にはさみ込んだ磁気抵抗膜で巨大磁
気抵抗効果（Giant Magnet Resistance）が発見され、
この現象を利用した磁気センサー、磁気メモリ素子（以
下ＭＲＡＭ）が注目を集めている。強磁性層／非磁性絶
縁層／強磁性層と積層された薄膜の膜垂直方向に電流を
流したときの電気抵抗の変化は、強磁性層のスピン分極
率の差により、非磁性絶縁層をトンネルバリア層とした
トンネル電流の変化として検知され、トンネル磁気抵抗
効果（ＴＭＲ効果）と呼ばれている。ＴＭＲ素子では高
い磁気抵抗比が得られることから、ＭＲＡＭや磁気ヘッ
ドの実用化に向け開発が加速している。

【０００３】ＭＲＡＭでは２つの強磁性層とその間に挟
んだ薄い非磁性層が情報を記憶する基本構造となる。非
磁性層をはさみ込んだ強磁性層の磁化方向がそろってい
る場合と反平行な場合とで抵抗値が異なる現象を利用し
て、“０”、“１”の状態を記憶する。情報の読み出し
は、抵抗の絶対値で判断する絶対検出方式と、書き込み
の際より弱い磁場を印加して、保磁力が低い方の強磁性
層だけ磁化反転させて“０”、“１”の状態を読み出す
差動検出方式が知られている。情報の書き込みは、絶対
検出方式では、２つの強磁性層のうち、保磁力が低い一
方の磁化方向を外部磁界で変化させることで行う。差動
検出方式では２つの強磁性層のうち、保磁力が高い一方
の磁化方向を外部磁界で変化させることで行う。磁気抵
抗素子の近傍に配置した配線に電流を流し、発生する磁
界を利用する方法が知られている。磁気的に記憶される
ため放射線耐性に優れ、原理的に不揮発であり高速で書
き込み回数の制限がない利点がある。既存の半導体技術
を流用する事で高密度記録が容易に行えるので、将来的
にはＤＲＡＭの置き換えが期待される。

【０００４】ＭＲＡＭに使われる磁性材料を磁化方向で
分類すると、膜面に平行な磁化成分を持つ面内磁化膜型
と、膜面に垂直な磁化成分を持つ垂直磁化膜型とに分け
られる。ＮｉＦｅ、Ｃｏ等の強磁性体は、磁化方向が膜
面に平行な面内磁化膜型であるが、この面内磁化膜では
磁性体の微細化が進むと磁極同士が近づいて反磁界が大
きくなるため、磁化のカーリング現象が起きるという問
題がある。カーリングが発生すると、磁化の方向を判別
することが困難になる。そのため、面内磁化膜を用いた
ＭＲＡＭでは形状異方性をつけるため、メモリセルとな
る強磁性層を平面的に見て長軸を持つ形状（長方形な
ど）とする必要がある。長方形の長軸と短軸の比は、少
なくとも２倍以上必要だと予想される。従って、カーリ
ング現象防止のために、メモリセルのサイズが制約を受
け、集積度向上の阻害要因となる。

【０００５】一方、強磁性層としてＴｂＦｅ、ＴｂＦｅ
Ｃｏ、ＧｄＦｅ等の希土類−遷移金属からなるフェリ磁
性体を用いる場合、これら磁性体の垂直磁気異方性が高
いため、膜厚と組成によっては、磁化を膜面に対し垂直
方向に持つ垂直磁化膜となる。垂直磁化膜の場合には、
磁化の方向は、形状的に最も反磁界が大きい膜面垂直方
向を向いており、垂直磁気異方性を示す時点で既に最大
の反磁界係数に打ち勝っていることになる。つまり、面
内磁化膜のようにメモリセルを長方形とする必要がな
く、メモリセルの平面形状を正方形とすることができ
る。さらに、素子を微細化すると、磁化容易軸である膜
厚方向と比べ、平面的な面積が小さくなるので、形状異
方性の観点では、磁化のカーリングがより起きにくい方
向になる。そのため、垂直磁化膜型は、メモリセル部の
集積度を向上する上では、面内磁化膜型と比べ有利であ
る。

【０００６】次に、本願発明の基本となる技術をすでに
出願された特許出願とその他先行技術を例に挙げて従来
技術として説明する。

【０００７】例えば、特許出願（file#199745 2000年９
月27日出願）に垂直磁化膜を利用したメモリ素子として
ＭＯＳＦＥＴの直上に磁気抵抗膜を配置した提案があ
る。図１６にこのメモリ素子の断面構造を示す。なお、
記号の記載のない部分は基本的に絶縁体を示す。半導体
基板１には、ドレイン領域２、ソース領域３が形成さ
れ、さらに絶縁膜を介してゲート電極４が形成され、こ
れらでＭＯＳＦＥＴ（電界効果型トランジスタ）が構成
されている。各電界効果トランジスタ間はＬＯＣＯＳフ
ィールド酸化膜２１によって絶縁されている。

【０００８】電界効果トランジスタのドレイン領域２に
は、プラグ電極５を介して、ドレイン領域２の直上の位
置に、膜面垂直方向に磁化した磁気抵抗膜９が接続さ
れ、さらにビット線６に接続されている。ソース電極２
２には、図示していないが接地配線が設けられている。
また、磁気抵抗膜９の側部には、絶縁体を介して書き込
み線１０が設けられている。書き込み線１０、ゲート線
４、ソース電極に接続された接地配線は、紙面の垂直方
向に伸びている。ビット線は紙面平行方向に伸びてい
る。

【０００９】図１６を参照すると、磁気抵抗膜９と電界
効果トランジスタのドレイン領域２とはプラグ５のみで
接続されている。図１６のメモリ素子においては、用い
られている磁気抵抗膜が垂直磁化膜であるため、書き込
み線１０の発生磁界の膜面に対し垂直な成分を利用して
記録や再生を行っている。面内磁化膜を利用したメモリ
素子の場合は、磁性層の上か下に書き込み線を配して面
内方向の電流磁界を印加する必要があるため、プラグか
ら横方向にオフセットした位置に磁気抵抗膜を配置する
必要があった。垂直磁化膜を利用したメモリ素子の場合
には、その必要が無いため、よりシンプルでプロセス加
工マージンの広がる設計が可能である。

【００１０】また、垂直磁化膜を用いることによって、
メモリ素子のサイズを小さくしても反磁界の影響によっ
て、スピンがカーリングすることがなく、安定に磁化を
保つことができるため、面内磁化膜を利用したメモリ素
子と比較して、磁気抵抗膜の幅／長さの比が１にでき、
メモリセル面積が小さくでき、集積度を高めることがで
きる。加工におけるフィーチャーサイズをＦとするとセ
ル面積は最小４Ｆ×２Ｆ＝８Ｆ²まで小さくすることが
できる。

【００１１】しかしながら、図１６から明らかなよう
に、書き込み線１０からの発生磁界の中で磁気抵抗膜の
膜面に垂直成分だけを使用するため、書き込み線と磁気
抵抗膜の高さがオフセットしている分、利用効率が悪
い。従って、特許出願（file#200004 2000年10月3日出
願）に示すように、垂直磁化膜を利用したメモリ素子に
おいては、書き込み線と磁気抵抗膜の厚さ方向のずれ量
δが書き込み線厚さの１／２未満であるようにすること
が望ましい。

【００１２】メモリ素子は記録容量を増大させるために
微細化が必須であり、微細化の進展によりスケーリング
則に乗らないファクターが重要となる。ＭＲＡＭの場合
は磁化反転を引き起こすための電流磁界の発生が問題で
ある。これは、アンペールの法則より電流磁界の大きさ
は流れる電流の大きさで決まるのに対し、配線に流せる
限界電流密度には材料固有の上限があるためである。例
えばＡｌ配線の場合、使用条件にもよるが１ＭＡ／ｃｍ
２が一つの目安とされる。磁化反転に必要な磁界の大き
さは、微細化により変わらないか、むしろ増大する傾向
があるため、電流密度を増す必要がある。しかしなが
ら、前述の制約があるため、配線がエレクトロマイグレ
ーションにより破断してしまう恐れがある。現在の加工
水準では問題ないが、将来を俯瞰した場合にはブレーク
スルーが必須である。

【００１３】書き込み線の電流密度を軽減する方策とし
ては、幾多の提案がある。例えば、特許出願（file#199
745 2000年９月27日出願）には、２本の書き込み線を磁
気抵抗膜を挟む形で配置する例示がある。１本の場合と
比べ同じ大きさの磁界を発生させる上では電流密度は低
下し、磁界の対称性も良くなるメリットがある。図５は
例として、図１６に示す従来技術に対して磁気抵抗膜を
挟む形で書き込み線を配置したものである。現在の加工
水準では問題ないが、将来を俯瞰した場合には不十分で
あることが予想される。

【００１４】また、特許ＵＳＰ５９５６２６７(Honeywe
ll)には書き込み線にｋｅｅｐｅｒ層と称する高透磁率
材料を設けて、書き込み線が生じる電流磁界を特定方向
のみに広がるよう有効利用する提案がある。少ないプロ
セス変更で磁界を集中させる効果が認められるが、将来
を俯瞰した場合には不十分であると予想される。

【００１５】書き込み線に頼らない磁化反転方法に関す
る研究開発も現在進展している。例えばスピン偏極電子
を注入することで磁化反転を引き起こす手法についてＧ
ＭＲ膜構成について報告がある("Current-Driven Magne
tization Reversal and Spin-Wave Excitations in Co/
Cu/Co Pillars"、J.A.Katine et al、 Physical Rev.Le
tt.Vol.84、No.14、(2000)p3149-3152)。また特許ＵＳ
Ｐ６１３０８１４において、同じ現象を元にした磁気ス
イッチとメモリ素子の提案がある。しかしながら、注入
に必要な電流密度が高いことから、この現象をトンネル
膜を含むＴＭＲ構成に適用することは現実的でない("Cu
rrent-driven excitation of magneticmultilayers"、
J.C.Slonczewski、J.Mag.Mag.Mat.、159(1996)、L1-L
7)。

【００１６】さらに最近磁歪を利用して電圧印加で磁化
反転を起こす方法についても検討されている(V.Novosad
et al、 J.Appl.Phys.、87、6400(2000)が、十分な効
果が得られたという報告はない。

【００１７】従って、いずれの方式を用いても十分な改
善を図ることは不可能であった。

【００１８】

【発明が解決しようとする課題】本発明が解決しようと
する第１の課題は、書き込み線の電流密度を下げること
である。

【００１９】第２の課題は、第１の課題を実現しなが
ら、高集積化に適する垂直磁化膜を利用したメモリ素子
の特徴を保つことである。

【００２０】第３の課題は、第１の課題を達成する上で
生じるコストアップを可能な限り低減することである。

【００２１】第４の課題は、メモリ素子の記録再生動作
の安定性を高め、高速に記録再生可能な不揮発固体メモ
リを実現することである。

【００２２】

【課題を解決するための手段】本発明のメモリ素子は、
基板上に磁化容易軸が膜面垂直方向である第１磁性層と
第２磁性層が積層され、磁性層間に非磁性層が積層され
た磁気抵抗素子と、磁気抵抗素子の上部に設けられたビ
ット線と、第１磁性層または第２磁性層の磁化方向を電
流によって発生する磁界により変化させる書き込み線
と、電界効果トランジスタからなり、電界効果トランジ
スタのドレイン領域の直上に、磁気抵抗素子が形成され
ているメモリ素子において、書き込み線を磁気抵抗素子
を挟む位置に上下に２本ずつ合計４本設け、書き込み線
の電流磁界により磁気抵抗素子の磁性層の磁化状態を変
化させることを特徴とする。

【００２３】また、書き込み線のうち磁気抵抗素子の上
方に位置する２本をビット線の下に配しても良い。

【００２４】また、書き込み線を隣接する磁気抵抗素子
と共用化することを特徴とする。

【００２５】また、電界効果トランジスタのソース領域
を隣接する磁気抵抗素子と共用化することを特徴とす
る。

【００２６】また、４本の書き込み線に流す電流のタイ
ミングを調整し、常に同じ場所から磁化反転が生じるよ
うになる機能を設けても良い。

【００２７】また、４本の書き込み線に流す電流のタイ
ミングを調整し、常に同じ書き込み線が他の書き込み線
より早くオンになる機能を設けても良い。

【００２８】さらに、４本の書き込み線に流す電流のタ
イミングを調整し、ヒステリシスを取り除く機能を設け
ても良い。

【００２９】また、４本の書き込み線に流す電流のタイ
ミングをランダム化しても良い。

【００３０】また、非磁性層が絶縁体であることを特徴
とする。

【００３１】また、基板上にマトリクス状に設けたこと
を特徴とする。

【００３２】さらに、第１磁性層もしくは第２磁性層
が、希土類鉄族合金からなることを特徴とする。

【００３３】また、希土類鉄族合金のうち、希土類元素
がＧｄ、Ｔｂ、Ｄｙの少なくとも１種の元素を含
み、鉄族元素がＦｅ、Ｃｏの少なくとも１種の元素を
含むことを特徴とする。

【００３４】また、第１磁性層と非磁性層間と、第２磁
性層と非磁性層間の少なくとも一方に、Ｆｅ、Ｃｏの
うち、少なくとも一つの元素を含む磁性層が設けられて
いることを特徴とする。

【００３５】また、書き込み線を作成するレチクルマス
クを下方に位置するレチクルマスクと上方に位置するレ
チクルマスクを共用化できるようにすることを特徴とす
る。

【００３６】さらに、本発明のメモリ素子の記録再生方
法は、メモリ素子を用いて、第１の磁性層の磁化方向を
あらかじめ所定の方向に初期化し、書き込み線に電流を
流すことによって、磁気抵抗素子の第２の磁性層の磁化
方向を決定して情報を記録し、磁気抵抗素子の抵抗の絶
対値を検出して、記録された情報を再生することを特徴
とする。

【００３７】さらにまた、本発明のメモリ素子の記録再
生方法は、メモリ素子を用いて、書き込み線に電流を流
すことによって、磁気抵抗素子の第１の磁性層の磁化方
向を決定して情報を記録し、第２の磁性層の磁化方向を
反転させて、そのときに生じる抵抗変化を検出して、記
録された情報を再生することを特徴とする。

【００３８】

【発明の実施の形態】次に、本発明の実施形態を、図面
を用いて詳細に説明する。図１は本発明のメモリ素子の
断面構造を示す図である。なお、記号の記載のない部分
は基本的に絶縁体を示す。図ではメモリ素子２つ分を表
示しており、機能が同一でそれぞれに固有な部分につい
てはａ、ｂに分けて表示している。半導体基板１には、
ドレイン領域２、ソース領域３が形成され、さらに絶縁
膜を介してゲート電極４が形成され、これらでＭＯＳＦ
ＥＴ（電界効果型トランジスタ）が構成されている。各
電界効果トランジスタ間はＬＯＣＯＳフィールド酸化膜
２１によって絶縁されている。

【００３９】電界効果トランジスタのドレイン領域２に
は、プラグ電極５を介して、ドレイン領域２の直上の位
置に、膜面垂直方向に磁化した磁気抵抗膜９が接続さ
れ、さらにビット線６に接続されている。ソース電極２
２には、図示していないが接地配線が設けられている。
また、磁気抵抗膜９ａ（９ｂ）の側部下方には、絶縁体
を介して書き込み線１０、１１（１４、１５）が磁気抵
抗膜９ａ（９ｂ）の両脇に設けられている。さらにビッ
ト線６の上方にも２本の書き込み線１２、１３（１６、
１７）が設けられており、磁気抵抗膜を中心に四方に書
き込み線が配置された構造となっている。書き込み線１
０−１７、ゲート線４、ソース電極に接続された接地配
線は、紙面の垂直方向に伸びている。ビット線６は紙面
平行方向に伸びている。

【００４０】１本の書き込み線からの電流磁界によって
記録再生動作を行う場合と比べ、本発明においては書き
込み線が４本あるため、同じ磁界を発生させる上では１
本当たりの書き込み線にかかる電流密度は概ね４分の１
になる。

【００４１】上記の効果は単純に配線本数を増やしたこ
とにとどまらない。下側の２本の書き込み線と上側の２
本の書き込み線の形状を統一し、共通部分を増やせば、
マスク及び回路仕様の設計やレチクルマスク製造にかか
るコストをミニマムに抑制することが可能になる。

【００４２】さらに、本発明の書き込み線構成は、記録
再生動作の安定化を図る上で大きな効果を発揮すること
を確認した。具体的には、従来からの提案のように、磁
気抵抗膜斜め側方から合成磁界を加えて垂直磁化膜から
なる磁気抵抗膜に磁界を印加した場合には、斜方成分が
残るために磁化が不安定になることが避けられなかっ
た。しかし、本発明の構成のように四方から取り囲む配
置とすることで真に対称性に優れた垂直磁界を印加する
ことが可能になった。

【００４３】書き込み線を四方から取り囲む配置とする
メリットは上記の効果に留まらない。微細化した磁性体
が磁化反転する動作は一斉回転モードで近似できるとさ
れているが、４本の書き込み線に電流を印加するタイミ
ングを調整することで、この一斉回転モードの磁化反転
の生じる場所を任意に決めることができ、常に同じ場所
から磁化反転が行われるよう調整することが可能になっ
た。

【００４４】上記とは逆に常に同じ場所から飽和磁界に
達しないレベルで磁化反転動作を行うようにしている
と、完全な磁化反転をしなくなる懸念があった。この場
合には、適宜磁化反転の発生個所を変化させることで磁
気抵抗膜の磁化反転動作を安定化することができる。従
って、余分なマージンを見込むことなく記録再生に必要
な電流をミニマムに抑制することができ、消費電力の低
減と書き込み線に印加される電流密度の低減を同時に達
成することが可能になったのである。

【００４５】本発明のＭＲＡＭでは、基板には、Ｓｉウ
エハ、石英、ＳＯＩ等平坦性の高い非磁性材料基板が用
いられる。ＳＯＩ基板の作製方法はＥＬＴＲＡＮ法、Ｓ
ＩＭＯＸ法など各種方式が適用できる。その際、基板表
面のＳｉの結晶方位は（１００）が好ましい。

【００４６】前記基板上に磁気抵抗膜を形成する際、バ
ッファ層は、第１磁性膜より下面の表面自由エネルギー
を調整し、より平坦性の高い界面構造を実現する目的で
挿入される。Ｔａ、Ｃｕ、Ｃｒ等の各種金属やＳｉＮ、
ＳｉＯ₂、Ａｌ₂Ｏ₃等の絶縁体が用いられるが、基板材
料と磁気抵抗膜の材料の選び方によっては、挿入しなく
てもよい。バッファ層の膜厚は、２〜１０ｎｍの範囲が
好適である。これは、成膜方法によっては２ｎｍより薄
いと島状成長による膜質不均一の問題があり、一方、１
０ｎｍより厚いと生産性低下の問題があるためである。

【００４７】スピン散乱膜の場合、非磁性層としては導
体が用いられる。Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｍｇ等が用
いられるが、より好適にはＣｕが用いられる。非磁性層
の膜厚は、１〜１０ｎｍの範囲が好適である。これは、
成膜方法によって１ｎｍ未満では、島状成長によるピン
ホール発生の恐れがあり、両磁性層の相互作用により磁
気抵抗が発現しない場合があり、一方、１０ｎｍを超え
る場合には、両磁性層間の間隔が電子の平均自由行程に
対し広すぎてスピン依存性散乱が減るため磁気抵抗が小
さくなるためである。

【００４８】スピントンネル膜の場合、非磁性層として
は絶縁体が用いられる。絶縁体としては、Ａｌ、Ｓｉ、
Ｃｕ、Ｍｇ等の酸化物や窒化物が用いられるが、フェル
ミ準位が他の磁性層に近いＡｌ酸化物がより好適に用い
られる。非磁性層の膜厚は、０．５〜５ｎｍの範囲が好
適である。これは、成膜方法によって０．５ｎｍ未満で
は、島状成長によるピンホール発生の恐れがあり、両磁
性層の相互作用により磁気抵抗が発現しない場合があ
り、一方、５ｎｍを超える場合には、両磁性層間の間隔
が電子の平均自由行程に対し広すぎてトンネリング確率
が減るため磁気抵抗が小さくなるためである。

【００４９】磁気抵抗膜の構成要素である第１磁性層と
第２磁性層の組み合わせは軟磁性材料と硬磁性材料から
なり、第１磁性層が軟磁性層、第２磁性層が硬磁性層と
する組み合わせのみでなく、第１磁性層が硬磁性層、第
２磁性層が軟磁性層とする組み合わせを用いても良い。
軟磁性材料は容易に磁化が反転するため再生層として機
能する。硬磁性材料は軟磁性材料と比べ、磁化が反転し
にくいためメモリ層として機能する。なお、本発明にお
いて、軟磁性材料と硬磁性材料の区別は２つの強磁性層
間における保磁力の大小関係で定義されるもので、相対
的に保磁力が大きいものを硬磁性材料とする。

【００５０】また、第１磁性層、第２磁性層とは機能を
示すもので、各磁性層自体は単一元素から成る単層の場
合もあるが各種合金の多層構造でも良い。例えば、硬磁
性材料として機能させるために第１（あるいは第２）磁
性層として、厚さ５ｎｍのＣｏと厚さ３０ｎｍのＦｅＭ
ｎの二層構造としてピン止めしたものを用いることがで
きる。第１磁性層および第２磁性層としては、ＴｂＦ
ｅ、ＴｂＦｅＣｏ、ＧｄＦｅ等のフェリ磁性体が用いら
れる。これら二磁性層の組成は、その保磁力が異なるよ
う適宜調整される。第１磁性層、第２磁性層の膜厚は、
２〜１００ｎｍの範囲に選択するのが好適である。

【００５１】垂直磁化膜の場合には、磁化の方向は、形
状的に最も反磁界が大きい膜面垂直方向を向いており、
垂直磁気異方性を示す時点で既に最大の反磁界係数に打
ち勝っている。そのため、素子を微細化した場合でもカ
ーリングは発生しにくい。また、面内磁化膜のように、
カーリングを防止するため平面的な形状を長方形とする
必要もないため、メモリセル部の集積度を向上する上で
は、垂直磁化膜は面内磁化膜と比べ有利である。

【００５２】上述したように磁気抵抗膜の積層方向の抵
抗は、第１磁性層と第２磁性層の磁化の相対角度によっ
て決まる。両者が平行な場合には抵抗が低くなり、反平
行な場合には抵抗は高くなる。アップスピンとダウンス
ピンの状態密度の差が大きい方が磁気抵抗が大きくな
り、再生信号が大きくなるため、第１磁性層と第２磁性
層の間の絶縁層界面近傍にはスピン分極率の高い磁性材
料を用いることが望ましい。具体的には、ＦｅやＣｏ等
でこれらを主成分とする磁性材料を界面近傍にはさむこ
とで理論上は５０％に到達する抵抗変化が得られる。

【００５３】ＦｅとＣｏを含むこれらの磁性材料は面内
磁化膜であるものが多いが、膜厚を数ｎｍ程度以下と薄
くすることで垂直磁化膜からなる第１磁性層及び第２磁
性層と交換結合して垂直磁化膜として機能する。従っ
て、磁化の方向は膜面垂直方向で統一されることにな
り、信号が小さくなることはない。

【００５４】次に本発明の記録再生方法を図３を用いて
説明する。図３はメモリ素子１つ分に相当する回路図
で、実際にはマトリクス状に多数のメモリ素子を基板上
に配置して使用する形態となる。磁気抵抗膜Ｒ１の一端
には電界効果型トランジスタＴｃが接続されており、も
う一端はビット線に接続している。ビット線は一端を接
地電位、もう一端を電源電圧Ｖｄｄに負荷Ｒ０と選択ト
ランジスタＴｒを介して接続されている。選択トランジ
スタと負荷Ｒ０の間のノードＮ１はセンスアンプＳ．
Ａ．に接続されており、センスアンプのもう一端はレフ
ァレンスとなる参照抵抗（不図示）に接続されている。
また、磁気抵抗膜Ｒ１の近傍には四方を取り囲むように
書き込み線がトランジスタＴ１からＴ４を介して接続さ
れている。

【００５５】はじめに、再生動作について説明する。ワ
ード線に電流を流して電界効果型トランジスタＴｃを選
択し、併せてビット線の選択トランジスタＴｒをオン状
態にすると電源電圧Ｖｄｄと負荷Ｒ０に応じた電流が磁
気抵抗膜Ｒ１に流れる。このとき磁気抵抗膜Ｒ１の抵抗
が高抵抗状態か低抵抗状態かを、ノードＮ１の電位を参
照抵抗と比較することで判定する。参照抵抗の大きさは
磁気抵抗膜Ｒ１の高低２種類の抵抗値の中間値となるよ
うに設定しておく。

【００５６】次に記録動作について説明する。情報を記
録する磁気抵抗膜Ｒ１を選択するために電解効果型トラ
ンジスタＴｃと選択トランジスタＴｒ、さらには書き込
み線の選択トランジスタＴ１〜Ｔ４をオン状態とした上
でビット線及び書き込み線に電流を流して、それらの合
成磁界により磁気抵抗膜の記録層の磁化方向を変化させ
ることで記録を行う。電流方向を逆転させれば磁化方向
を反転させることができるため、“０”、“１”に対応
する信号を任意に記録することができる。

【００５７】この時、選択トランジスタＴ１〜Ｔ４に対
し、書き込み電流が流れるタイミングを調整することで
磁性層に印加する磁界を調整することが可能である。そ
れは前述した書き込み線を四方から取り囲む配置とする
メリットである。微細化した磁性体が磁化反転する動作
は一斉回転モードで近似できるとされているが、４本の
書き込み線に電流を印加するタイミングを調整すること
で、この一斉回転モードの磁化反転の生じる場所を任意
に決めることができる。

【００５８】図１７は、書き込み線に流す電流のタイミ
ングチャートである。図１７においては、選択トランジ
スタＴ１のオンするタイミングを他のＴ２〜Ｔ４と比べ
若干速くすることで、印加される磁界が大きくなり始め
る場所はトランジスタＴ１に接続される書き込み線近傍
となる。このように常に同じ場所から磁化反転が行われ
るよう調整することが本発明の構成では可能になり、磁
化反転動作を安定的に行うことができる。

【００５９】上記とは逆に常に同じ場所から飽和磁界に
達しないレベルで磁化反転動作を行うようにしている
と、完全な磁化反転をしなくなる懸念があった。この場
合には、適宜磁化反転の発生個所を変化させることで磁
気抵抗膜の磁化反転動作を安定化することができる。こ
の場合には、図１７に示したタイミングチャートの速く
オンになる選択トランジスタをＴ１に固定せずに、ラン
ダムに変わるようにすることで可能である。従って、余
分なマージンを見込むことなく記録再生に必要な電流を
ミニマムに抑制することができ、消費電力の低減と書き
込み線に印加される電流密度の低減を同時に達成するこ
とが可能になる。

【００６０】次に本発明の記録再生方法を図１５のメモ
リセルをマトリクス状に配置したメモリアレイ回路を例
に説明する。中央にある電界効果トランジスタ（Ｔ２
２）と磁気抵抗膜（Ｒ２２）から構成されたメモリセル
に注目すると、ビット線Ｂ２は、書き込み線を兼ね、セ
ル中央の磁気抵抗素子（Ｒ２２）の一方の端子に結合さ
れ、センスアンプ（ＳＡ）の一方の端子に接続される。
磁気抵抗素子（Ｒ２２）のもう一方の端子は電界効果型
トランジスタ（Ｔ２２）のドレイン端子に結合され、該
電界効果型トランジスタ（Ｔ２２）のソース端子は接地
される。ワード線（Ｇ２）は該電界効果型トランジスタ
（Ｔ２２）のゲート端子に接続される。また、書き込み
線（Ｗ２１、Ｗ２２、Ｗ２３、Ｗ２４）は、ビット線と
直交するように、磁気抵抗素子Ｒ２２の近傍に配置され
る。

【００６１】初めに読み出し動作について説明する。ま
ずビット線Ｂ２の左端に電源電圧Ｖｄｄを印加し、ワー
ド線G2に電圧を印加し、トランジスタＴ２２をオン状態
とすることで、磁気抵抗素子Ｒ２２に定常電流が流れ、
ビット線Ｂ２の右端のセンスアンプ（ＳＡ）の端子に磁
気抵抗素子Ｒ２２の抵抗に応じた電位が生じる。センス
アンプＳＡのもう一方の端子には、磁気抵抗素子Ｒ２２
の２つの抵抗値の中間の電位を入れる。これにより、ｒ
ｅｆとＲ２２のどちらが高抵抗かによってセンスアンプ
の出力がＶｄｄまたは０Ｖのどちらかが選択されること
になる。

【００６２】次に書き込み動作について説明する。磁気
抵抗素子Ｒ２２に情報を書き込む場合には、ビット線Ｂ
２とＷ２１、Ｗ２２、Ｗ２３、Ｗ２４に電流を流すこと
によって、配線が交差する場所での磁場が強めあい、Ｒ
２２の磁化が書き換えられる。Ｂ２とＷ２１、Ｗ２２、
Ｗ２３、Ｗ２４の電流方向を逆転させれば逆方向の磁界
を印加することが可能になる。このような操作によっ
て、情報の書き込みを行う。

【００６３】書き込み線は磁気抵抗膜に垂直に磁界がか
かるように配置する。書き込み線と磁気抵抗膜の間には
絶縁膜が設けられる。絶縁膜を設けるのは、書き込み線
と磁気抵抗膜が短絡するのを防ぐためである。これは、
再生時に書き込み線の電流が再生信号に混入して信号が
劣化するのを防ぐため必要である。

【００６４】書き込み線と磁気抵抗膜の間隔は長い場合
は十分な磁界を印加することができず、短い場合は書き
込み線と磁気抵抗膜の間で絶縁破壊が生じたり漏洩電流
が流れたりするため、少なくとも１ｎｍ以上５００ｎｍ
以下で、望ましくは５ｎｍ以上１００ｎｍ以下とするの
が良い。

【００６５】ここで記録方法に関して更に詳細に説明す
る。記録時には書き込み線に電流を流して、そこから発
生する磁界を用いて磁気抵抗膜の磁性層の磁化を情報に
応じて適宜配向させることで行う。書き込み線には紙面
垂直方向に電流が流れる。例えば、紙面に向かって電流
を流すと書き込み線に対して右回りに磁界が発生する。
図１の構成では、書き込み線１０と１２に紙面に向かう
電流を流し、書き込み線１１と１３に紙面から飛び出す
方向に電流を流すと磁気抵抗素子９ａに対し上向きの垂
直磁界が印加される。この書き込み線と同時にビット線
６に電流を流す。ビット線電流によって、磁気抵抗膜の
面内方向に磁界が印加される。書き込み線とビット線各
々からの磁界は複数のメモリセルに印加されるが、これ
ら書き込み線とビット線からの合成磁界は電流を流した
導体線の密集点に位置する磁気抵抗膜にしか磁化反転を
引き起こすような磁界が印加されない。これにより、所
定のメモリセルのみに対し記録ができる。電流の向きに
応じて書き込む情報を調整できることは言うまでもな
い。

【００６６】次に再生方法に関して詳細に説明する。、
絶対検出法と差動検出法に大別されるがまず、絶対検出
法について述べる。絶対検出における磁気抵抗膜の構成
は、一方の磁性層を磁化情報が保存されるメモリ層、も
う一方の磁性層を常に決められた一定の方向に磁化が配
向したピン層とする。例えば”０”、”１”のデータを
メモリ層の磁化の上向き、下向きに対応させる。記録時
は書き込み線に流す電流の発生する磁界によってメモリ
層の磁化を情報に合わせて配向させる。再生時は磁性層
の磁化反転は行わずに抵抗値の絶対値で情報の検出を行
う。このため、再生時に抵抗値の変化を検出するための
磁化反転を行う必要がないため高速かつ低消費電力で再
生を行うことができる。

【００６７】次に差動検出法について説明する。差動検
出における磁気抵抗膜の構成は、一方の磁性層を磁化反
転が容易な検出層、もう一方の磁性層を磁化情報が保存
されるメモリ層とする。記録時は書き込み線に流す電流
の発生する磁界によってメモリ層の磁化を情報に合わせ
て配向させる。再生時は書き込み線により発生する磁界
を記録時より弱めて印加して検出層のみの磁化方向を反
転させる。こうすることで、弱い磁界の印加に伴って小
→大、もしくは大→小の抵抗値変化により記録情報を検
出することができる。この方法では絶対検出ほど高速で
の読み出しはできないが、微分検出法などを用いて小さ
な信号でも感度良く再生を行うことができる。

【００６８】図１においては本発明の意図を明確化する
ために１つのメモリセルごとに４本の書き込み線を配置
する構成を示したが、従来技術において説明した通り、
図５に示したように隣接するメモリセルと書き込み線を
共用化することが可能である。

【００６９】

【実施例】（実施例１）図２は本発明の実施例を示すも
ので断面構造を示す。図１と比べ、隣接するメモリセル
と書き込み線を共用化している。なお、記号の記載のな
い部分は基本的に絶縁体を示す。図ではメモリ素子２つ
分を表示しており、機能が同一でそれぞれに固有な部分
についてはａ、ｂと分けて表示している。半導体基板１
には、ドレイン領域２、ソース領域３が形成され、さら
に絶縁膜を介してゲート電極４が形成され、これらでＭ
ＯＳＦＥＴ（電界効果型トランジスタ）が構成されてい
る。各電界効果トランジスタ間はＬＯＣＯＳフィールド
酸化膜２１によって絶縁されている。

【００７０】電界効果トランジスタのドレイン領域２に
は、プラグ電極５を介して、ドレイン領域２の直上の位
置に、膜面垂直方向に磁化した磁気抵抗膜９が接続さ
れ、さらにビット線６に接続されている。ソース電極２
２には、図示していないが接地配線が設けられている。
また、磁気抵抗膜９ａ（９ｂ）の側部下方には、絶縁体
を介して書き込み線１０、１１（１０、１５）が磁気抵
抗膜９ａ（９ｂ）の両脇に設けられている。さらにビッ
ト線６の上方にも２本の書き込み線１２、１３（１２、
１７）が設けられており、磁気抵抗膜を中心に四方に書
き込み線が配置された構造となっている。書き込み線１
０−１７、ゲート線４、ソース電極２２に接続された接
地配線は、紙面の垂直方向に伸びている。ビット線６は
紙面平行方向に伸びている。

【００７１】図２に示す実施例が図１と異なる点は、書
き込み線１０と１２が、左側の磁気抵抗膜９ａと右側の
磁気抵抗膜９ｂの両者に対して使える構造となっている
点である。従って、磁気抵抗膜９ａに対し情報を記録す
る場合には書き込み線１０、１１、１２、１３を使用
し、磁気抵抗膜９ｂに対し情報を記録する場合には書き
込み線１０、１５、１２、１７を使用する。図１の場合
と比べ、書き込み線本数が減るため、集積度が向上可能
である。

【００７２】図１３は図２のメモリセルをマトリクス状
に配置したメモリアレイ回路を示している。中央にある
電界効果トランジスタ（Ｔ２２）と磁気抵抗膜（Ｒ２
２）から構成されたメモリセルに注目すると、ビット線
Ｂ２は、書き込み線を兼ね、セル中央の磁気抵抗素子
（Ｒ２２）の一方の端子に結合され、センスアンプ（Ｓ
Ａ）の一方の端子に接続される。磁気抵抗素子（Ｒ２
２）のもう一方の端子は電界効果型トランジスタ（Ｔ２
２）のドレイン端子に結合され、該電界効果型トランジ
スタ（Ｔ２２）のソース端子は接地される。ワード線
（Ｇ２）は該電界効果型トランジスタ（Ｔ２２）のゲー
ト端子に接続される。また、書き込み線（ＷＵ２、ＷＢ
２、ＷＵ３、ＷＢ３）は、ビット線と直交するように、
磁気抵抗素子Ｒ２２の近傍に配置される。

【００７３】４本の書き込み線ＷＵ２、ＷＢ２、ＷＵ
３、ＷＢ３は磁気抵抗素子Ｒ２１、Ｒ２２、Ｒ２３に対
して作用する。このうち、書き込み線ＷＵ２、ＷＢ２は
書き込み線ＷＵ１、ＷＢ１と共に磁気抵抗素子Ｒ１１、
Ｒ１２、Ｒ１３に対して作用する。書き込み線ＷＵ３、
ＷＢ３は書き込み線ＷＵ４、ＷＢ４と共に磁気抵抗素子
Ｒ３１、Ｒ３２、Ｒ３３に対して作用する。

【００７４】初めに読み出し動作について説明する。ま
ずビット線Ｂ２の左端に電源電圧Ｖｄｄを印加し、ワー
ド線G2に電圧を印加し、トランジスタＴ２２をオン状態
とすることで、磁気抵抗素子Ｒ２２に定常電流が流れ、
ビット線Ｂ２の右端のセンスアンプ（ＳＡ）の端子に磁
気抵抗素子Ｒ２２の抵抗に応じた電位が生じる。センス
アンプＳＡのもう一方の端子には、磁気抵抗素子Ｒ２２
の２つの抵抗値の中間の電位を入れる。これにより、ｒ
ｅｆとＲ２２のどちらが高抵抗かによってセンスアンプ
の出力がＶｄｄまたは０Ｖのどちらかが選択されること
になる。

【００７５】次に書き込み動作について説明する。磁気
抵抗素子Ｒ２２に情報を書き込む場合には、ビット線Ｂ
２とＷＵ２、ＷＢ２、ＷＵ３、ＷＢ３に電流を流すこと
によって、配線が交差する場所での磁場が強めあい、Ｒ
２２の磁化が書き換えられる。Ｂ２とＷＵ２、ＷＢ２、
ＷＵ３、ＷＢ３の電流方向を逆転させれば逆方向の磁界
を印加することが可能になる。このような操作によっ
て、情報の書き込みを行う。

【００７６】図６から１２は図２に示す実施例１のメモ
リ素子を作成するプロセス工程図である。

【００７７】まず始めに図６に示すＭＯＳＦＥＴを半導
体プロセスを用いて作成する。半導体基板１には、ドレ
イン領域２、ソース領域３が形成され、さらに絶縁膜を
介してゲート電極４が形成され、これらでＭＯＳＦＥＴ
（電界効果型トランジスタ）が構成されている。各電界
効果トランジスタ間はＬＯＣＯＳフィールド酸化膜２１
によって絶縁されている。

【００７８】電界効果トランジスタのドレイン領域２に
は、プラグ電極５が形成され、また、その側部下方に
は、絶縁体を介して書き込み線１０、１１、１５がプラ
グ電極５ａ（５ｂ）の両脇に設けられている。

【００７９】次にマグネトロンスパッタを用いて磁気抵
抗膜９を成膜する（図７）。途中、非磁性層であるＡｌ
２Ｏ３はプラズマ酸化を行って調質する。

【００８０】さらに、プラグ電極と接続するメモリセル
となる領域を規定する加工を行い、周囲を絶縁層で電気
的に隔離する（図８）。磁気抵抗膜９ａ、９ｂと接続す
るように紙面平行方向にビット線６を形成し、絶縁層で
埋め込む（図９）。

【００８１】最後に、上面の絶縁層に上側の書き込み線
を作るための溝を形成して（図１０）、電極膜１８で埋
め込む（図１１）。ＣＭＰを行って平坦化し、書き込み
線１２、１３、１７を形成した後、絶縁膜で保護すると
プロセス完了である（図１２）。

【００８２】本発明の構成とすることで、書き込み線の
電流密度を大幅に下げながら、一方で高集積化を実現す
ることができた。（実施例２）図４は本発明の実施例を示すもので断面構
造を示す。図１と比べ、隣接するメモリセルと書き込み
線を共用化している。また、図２に示す実施例１と比
べ、上側の書き込み線１２、１３、１７がビット線６の
下に配置されており、磁気抵抗膜９とビット線の間には
プラグ１８が形成されている。上記の構成により、書き
込み線を共有化することによって配線本数が減り、デバ
イス構造が簡略化されるために、メモリ素子を小型化で
きる。（実施例３）図１４は本発明の実施例を示すもので断面
構造を示す。図１と比べ、隣接するメモリセルと書き込
み線を共用化している。また、図２に示す実施例１と比
べ、ソース領域３が磁気抵抗膜９ａと９ｂで共有化され
る構造となっている。上記の構成により、ソース領域を
共有化することによって配線本数が減り、デバイス構造
が簡略化されるために、メモリ素子を小型化できる。（実施例４）図２に示す本発明のメモリ素子の４本の書
き込み線のうち１本に対してオンするタイミングを早
め、磁化反転を同じ個所から起こるようにした。図２に
おいて、磁気抵抗膜９ａに信号を記録する場合におい
て、書き込み線１０、１１、１２、１３のうち書き込み
線１０が常に早くオンするように設定した。垂直磁化膜
からなる磁気抵抗膜９ａは絶対検出型とし、メモリ層と
して機能する第１磁性層の磁化方向が上向きと下向きを
それぞれ”０”、”１”に対応させる。例えば、”０”
を記録する際には、書き込み線１０、１２に紙面に向か
う方向に、書き込み線１１、１３に紙面から飛び出す方
向に電流を印加して記録を行う。このとき、常に書き込
み線１０がオンになるタイミングが他の書き込み線と比
べ２ｎｓほど早くなるよう調整した。この場合は、図２
において、磁気抵抗膜９ａの書き込み線１０に近い側が
磁化反転の開始点となる。４本の書き込み線に電流を加
えるタイミングを同一としていた場合と比べ、本発明に
より磁化反転が安定化するため、書き込み電流を１０％
少なく設定しても安定動作が得られるようになった。（実施例５）図２に示す本発明のメモリ素子の４本の書
き込み線のうち１本に対してオンするタイミングを早め
る動作をランダムに変え、磁化反転が生じる場所を変え
る効果を確認した。まず、定常状態における動作を安定
化するため、図２において、磁気抵抗膜９ａに信号を記
録する場合において、書き込み線１０、１１、１２、１
３のうち書き込み線１０が常に早くオンするように設定
した。垂直磁化膜からなる磁気抵抗膜９ａは絶対検出型
とし、メモリ層として機能する第１磁性層の磁化方向が
上向きと下向きをそれぞれ”０”、”１”に対応させ
る。例えば、”０”を記録する際には、書き込み線１
０、１２に紙面に向かう方向に、書き込み線１１、１３
に紙面から飛び出す方向に電流を印加して記録を行う。
このとき、常に書き込み線１０がオンになるタイミング
が他の書き込み線と比べ２ｎｓほど早くなるよう調整し
た。この場合は、図２において、磁気抵抗膜９ａの書き
込み線１０に近い側が磁化反転の開始点となる。実施例
４で述べた通り、４本の書き込み線に電流を加えるタイ
ミングを同一としていた場合と比べ、本発明により磁化
反転が安定化するため、書き込み電流を１０％少なく設
定しても安定動作が得られるようになった。

【００８３】しかしながら、このままの状態では１０³
回を超える書き換えを繰り返すと書き込みができなくな
ることがあった。そこで、上記のように書き込みが不可
能になった場合には、今度は常に書き込み線１０が始め
にオンになる状態からランダムにオンになる状態へと切
り替えた。この場合は磁化反転が生じるポイントは書き
込み線１０の近傍だけではなく、各書き込み線の近傍へ
と変化する。具体的には書き込み線１１が先にオンにな
る場合には磁気抵抗膜９ａの書き込み線１１に近い側が
磁化反転の開始点となる。

【００８４】ランダムに早くオンになる点が切り替わる
状態を２０回繰り返した後、元の通り、書き込み線１０
が先にオンになるよう固定化した所、以前と同じ電流密
度で書き換えが可能になった。

【００８５】以上の結果から、本発明の効果により、磁
化反転動作を安定的に行えるようになった。

【００８６】

【発明の効果】本発明の適用により、垂直磁化膜の磁気
抵抗効果を利用したメモリ素子において、書き込み線の
電流密度を大幅に下げながら、一方で高集積化を実現
し、コストの上昇を抑制することが可能になる。また、
副次的効果として、メモリ素子の記録再生動作の安定性
を高め、高速に記録再生可能な不揮発固体メモリを実現
することができる。

【図面の簡単な説明】

【図１】本発明のメモリ素子の断面構造を示す図であ
る。

【図２】本発明のメモリ素子の別形態を示す断面構造図
である。

【図３】本発明のメモリ素子の基本的な回路図である。

【図４】本発明のメモリ素子の別形態を示す断面構造図
である。

【図５】従来技術を示すメモリ素子の断面構造を示す図
である。

【図６】実施例１のメモリ素子を作成するプロセスを説
明する図（１）である。

【図７】実施例１のメモリ素子を作成するプロセスを説
明する図（２）である。

【図８】実施例１のメモリ素子を作成するプロセスを説
明する図（３）である。

【図９】実施例１のメモリ素子を作成するプロセスを説
明する図（４）である。

【図１０】実施例１のメモリ素子を作成するプロセスを
説明する図（５）である。

【図１１】実施例１のメモリ素子を作成するプロセスを
説明する図（６）である。

【図１２】実施例１のメモリ素子を作成するプロセスを
説明する図（７）である。

【図１３】実施例１のメモリ素子の回路図である。

【図１４】本発明のメモリ素子の別形態を示す断面構造
図である。

【図１５】本発明の図１に示す構造のメモリ素子の回路
図である。

【図１６】従来技術を示すメモリ素子の断面構造図であ
る。

【図１７】本発明のメモリ素子における選択トランジス
タのタイミングチャートである。

【符号の説明】

１基板２ドレイン領域３ソース領域４ゲート電極５、１８プラグ６ビット線９磁気抵抗膜１０、１１、１２、１３、１４、１５、１６、１７
書き込み線２１ＬＯＣＯＳ領域２２ソース電極

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F083 FZ10 GA01 GA05 GA09 GA30 HA02 KA20 LA03 LA12 LA16 PR22 PR40

Claims

【特許請求の範囲】

【請求項１】基板上に磁化容易軸が膜面垂直方向であ
る第１磁性層と第２磁性層が積層され、前記磁性層間に
非磁性層が積層された磁気抵抗素子と、前記磁気抵抗素
子の上部に設けられたビット線と、前記第１磁性層また
は第２磁性層の磁化方向を電流によって発生する磁界に
より変化させる書き込み線と、電界効果トランジスタか
らなり、前記電界効果トランジスタのドレイン領域の直
上に、前記磁気抵抗素子が形成されているメモリ素子に
おいて、前記書き込み線を前記磁気抵抗素子を挟む位置に上下に
２本ずつ合計４本設け、前記書き込み線の電流磁界によ
り前記磁気抵抗素子の磁性層の磁化状態を変化させるこ
とを特徴とするメモリ素子。
【請求項２】前記書き込み線のうち前記磁気抵抗素子
の上方に位置する２本をビット線の下に配したことを特
徴とする請求項１記載のメモリ素子。
【請求項３】前記書き込み線を隣接する磁気抵抗素子
と共用化することを特徴とする請求項１記載のメモリ素
子。
【請求項４】前記電界効果トランジスタのソース領域
を隣接する磁気抵抗素子と共用化することを特徴とする
請求項１記載のメモリ素子。
【請求項５】前記４本の書き込み線に流す電流のタイ
ミングを調整し、常に同じ場所から磁化反転が生じるよ
うになる機能を設けたことを特徴とする請求項１記載の
メモリ素子。
【請求項６】前記４本の書き込み線に流す電流のタイ
ミングを調整し、常に同じ書き込み線が他の書き込み線
より早くオンになる機能を設けたことを特徴とする請求
項５記載のメモリ素子。
【請求項７】前記４本の書き込み線に流す電流のタイ
ミングを調整し、ヒステリシスを取り除く機能を設けた
ことを特徴とする請求項１記載のメモリ素子。
【請求項８】前記４本の書き込み線に流す電流のタイ
ミングをランダム化する請求項７記載のメモリ素子。
【請求項９】前記非磁性層が絶縁体であることを特徴
とする請求項１記載のメモリ素子。
【請求項１０】前記基板上にマトリクス状に設けたこ
とを特徴とする請求項１記載のメモリ素子。
【請求項１１】前記第１磁性層もしくは第２磁性層
が、希土類鉄族合金からなることを特徴とする請求項１
記載のメモリ素子。
【請求項１２】前記希土類鉄族合金のうち、希土類元
素がＧｄ、Ｔｂ、Ｄｙの少なくとも１種の元素を含み、
鉄族元素がＦｅ、Ｃｏの少なくとも１種の元素を含むこ
とを特徴とする請求項１１記載のメモリ素子。
【請求項１３】前記第１磁性層と前記非磁性層間と、
前記第２磁性層と前記非磁性層間の少なくとも一方に、
Ｆｅ、Ｃｏのうち、少なくとも一つの元素を含む磁性層
が設けられていることを特徴とする請求項１記載のメモ
リ素子。
【請求項１４】前記書き込み線を作成するレチクルマ
スクを下方に位置するレチクルマスクと上方に位置する
レチクルマスクを共用化できるようにすることを特徴と
する請求項１記載のメモリ素子。
【請求項１５】請求項１に記載されているメモリ素子
を用いて、前記第１の磁性層の磁化方向をあらかじめ所
定の方向に初期化し、前記書き込み線に電流を流すこと
によって、前記磁気抵抗素子の第２の磁性層の磁化方向
を決定して情報を記録し、前記磁気抵抗素子の抵抗の絶
対値を検出して、記録された情報を再生することを特徴
とするメモリ素子の記録再生方法。
【請求項１６】請求項１に記載されているメモリ素子
を用いて、前記書き込み線に電流を流すことによって、
前記磁気抵抗素子の第１の磁性層の磁化方向を決定して
情報を記録し、前記第２の磁性層の磁化方向を反転させ
て、そのときに生じる抵抗変化を検出して、記録された
情報を再生することを特徴とするメモリ素子の記録再生
方法。