TW201320422A - 磁阻元件結構形成方法 - Google Patents
磁阻元件結構形成方法 Download PDFInfo
- Publication number
- TW201320422A TW201320422A TW100140601A TW100140601A TW201320422A TW 201320422 A TW201320422 A TW 201320422A TW 100140601 A TW100140601 A TW 100140601A TW 100140601 A TW100140601 A TW 100140601A TW 201320422 A TW201320422 A TW 201320422A
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- layer
- magnetoresistive element
- dielectric layer
- magnetoresistive
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000010410 layer Substances 0.000 claims abstract description 89
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 3
- 229910000484 niobium oxide Inorganic materials 0.000 claims 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本案提出一種磁阻元件結構形成方法，其包含下列步驟：提供基板；於該基板上方形成電路結構層，該電路結構層包含有金屬接線墊；於該電路結構層上方形成介電層結構；於該介電層結構中形成金屬鑲嵌結構；於該介電層結構中形成凹槽，該凹槽所產生之表面高低差可作為一對準標記；於具有該凹槽之該介電層結構上方形成磁阻材料層；以及利用該對準標記來對該磁阻材料層進行圖案定義而形成磁阻元件，在具有該凹槽與磁阻元件之上方以低溫製程形成氮化矽/氧化矽/氮化矽之保護層。
Description
本案係為一種磁阻元件結構形成方法，尤指可應用於積體電路製程中之磁阻元件結構形成方法。
磁阻元件之主要功能是可因應空間中磁場之變化而改變其電阻值，因此可廣泛應用於許多電子產品上。但磁阻元件需要配合週邊電路才能使其功能完整發揮，因此如何將其順利地整合至積體電路製程中，進而能與週邊電路一併完成於基板上，一直是製造商所欲達成目標。但目前之技術手段仍存在有許多問題，而如何改進習用手段之缺失，便是發展本案之主要目的。
本案主要提出一種磁阻元件結構形成方法，其包含下列步驟：提供基板；於該基板上方形成電路結構層，該電路結構層包含有金屬接線墊；於該電路結構層上方形成介電層結構；於該介電層結構中形成金屬鑲嵌結構；於該介電層結構中形成凹槽，該凹槽所產生之表面高低差可作為一對準標記；於具有該凹槽之該介電層結構上方形成磁阻材料層；以及利用該對準標記來對該磁阻材料層進行圖案定義而形成磁阻元件。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該基板為矽基板，或是覆蓋有介電材料、矽化鍺、砷化鎵或碳化矽之矽基板。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該電路結構層為一多層金屬內連接結構，該多層金屬內連接結構中包含該金屬接線墊。
根據上述構想，本案所述之磁阻元件結構形成方法，其中形成該介電層結構之方法包含有下列步驟：形成氧化矽層；於該氧化矽層表面形成氮化矽層；以及於該氮化矽層表面再形成另一氧化矽層。
根據上述構想，本案所述之磁阻元件結構形成方法，其中於該介電層結構中形成該金屬鑲嵌結構後，更包含下列步驟：對該介電層結構與該金屬鑲嵌結構進行一平坦化製程。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該凹槽設於該基板中之切割道區域上。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該凹槽設於該金屬接線墊之上方。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該凹槽設於包含該磁阻元件之一磁阻陣列區中。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該凹槽之蝕刻深度可小於或等於該介電層結構之厚度。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該凹槽之蝕刻深度可等於或大於該介電層結構之厚度。
根據上述構想，本案所述之磁阻元件結構形成方法，其中該磁阻元件為一異向磁阻元件、一巨磁阻元件、一穿隧磁阻元件或一龐磁電阻元件。
根據上述構想，本案所述之磁阻元件結構形成方法，其中更包含下列步驟：於該磁阻元件表面形成保護層；以及除去部份保護層以形成一打線開口而露出該金屬接線墊。
根據上述構想，本案所述之磁阻元件結構形成方法，其中形成該保護層之方法包含有下列步驟：以低溫製程條件形成氮化矽層；於該氧化矽層表面形成氧化矽層；以及於該氮化矽層表面再形成另一氮化矽層。
請參見圖1A至圖1D，其係本案所發展出之磁阻元件製造流程示意圖，首先，提供基板1並於上完成多層金屬內連接結構10，用以完成設定/重置(set/reset)及補償(offset)等電路裝置(圖中未能示出)，其中當然也包含有金屬接線墊100，接著於多層金屬內連接結構10上方完成有介電層結構11，例如以氧化矽110、氮化矽111及氧化矽112構成之三層結構完成之介電層結構11，並可於介電層結構11中完成有金屬鑲嵌結構113。金屬鑲嵌結構113主要是提供後續完成之磁阻材料結構間之電性連接。而由於完成金屬鑲嵌結構113時皆會進行平坦化製程，因此完成平坦化製程後之介電層結構11與金屬鑲嵌結構110的頂面皆相當平坦。但是。過度平坦之表面將造成後續磁阻材料層進行圖形化製程時的困擾，而為能改善此一問題，本案係進行下列步驟。
再請參見圖1B，其係主要是在介電層結構11中之特定位置上，利用光罩微影製程先定義出凹槽114a、114b。凹槽結構之主要目的之一是可用來定義出後續微影製程所須的對準圖形，因此可設置在不影響元件特性的區域，例如，凹槽114a可設於切割道區域上。另外，凹槽114b也可設於金屬接線墊100之上方，其凹槽深度可設定於僅蝕刻掉部分的介電層結構或蝕刻掉金屬接線墊上全部的介電層，甚至蝕刻掉金屬接線墊上全部的介電層後再向下蝕刻，使得該凹槽深度大於該介電層結構之厚度。
再則，凹槽結構也可設置於磁阻陣列區內(圖未表示出)，利用凹槽結構定義出特殊設計的磁阻元件。
接著可於完成有凹槽114a、114b之介電層結構11表面上再形成一磁阻材料層(圖未表示出)，該磁阻材料層可為單層或多層結構，但因磁阻材料層通常皆不透光，因此，原本以圖案方式定義之對準標記被磁阻材料層覆蓋後，將無法有效發揮功能。但是，本案凹槽114a便可改善此一問題，因為凹槽114a在填入磁阻材料層後，將造成磁阻材料層表面仍會有高低落差的現象，使得光線反射的角度產生變化。因此，曝光機台仍可利用高低落差所產生之光影線條來進行光罩的對準，進而順利定義出磁阻元件115的形狀，如圖1C之所示，該磁阻元件115可與金屬鑲嵌結構113完成電性連接。
然後再於該磁阻元件115表面形成一保護層116，用以防止磁阻元件115遭到外界的污染或破壞。而該保護層116可利用低熱預算(low thermal budget)製程所形成的多層結構或單層氮化矽來完成，例如圖1D中以氮化矽1160、氧化矽1161及氮化矽1162構成之三層結構。而此時位於金屬接線墊100之上方之凹槽114b則可發揮另一功效，即後續製程要將金屬接線墊100完全打開時，僅需除去金屬接線墊100上方部份且已厚度縮減的介電層與保護層116，便可完成打線開口117而露出金屬接線墊100，如此將可減少蝕刻製程之時間而降低對對元件的不良影響。
至於上述實施例中所提到之基板1可以是矽基板，或是覆蓋有介電材料或是矽化鍺、砷化鎵、碳化矽等材料之矽基板，而該基板1上可完成有特定用途積體電路(ASIC)、類比積體電路、邏輯積體電路以及混合型積體電路等等。至於磁阻元件115則可以是異向磁阻(Anisotropic Magnetoresistance，AMR)、巨磁阻(Giant Magnetoresistance，GMR)、穿隧磁阻(Tunneling Magnetoresistance，TMR)及龐磁電阻(CMR，Colossal Magnetoresistance)等磁阻元件。
綜上所述，在本發明對技術進行改良後，已可有效改善習用手段的問題。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．基板
10．．．多層金屬內連接結構
100．．．金屬接線墊
11．．．介電層結構
110．．．氧化矽
111．．．氮化矽
112．．．氧化矽
113．．．金屬鑲嵌結構
114a、114b．．．凹槽
115．．．磁阻元件
116．．．保護層
1160．．．氮化矽
1161．．．氧化矽
1162．．．氮化矽
117．．．打線開口
圖1A至圖1D，其係本案所發展出之磁阻元件製造流程示意圖。
1．．．基板
10．．．多層金屬內連接結構
100．．．金屬接線墊
11．．．介電層結構
110．．．氧化矽
111．．．氮化矽
112．．．氧化矽
113．．．金屬鑲嵌結構
114a、114b．．．凹槽
Claims (13)
- 一種磁阻元件結構形成方法，其包含下列步驟：提供一基板；於該基板上方形成一電路結構層，該電路結構層包含有一金屬接線墊；於該電路結構層上方形成一介電層結構；於該介電層結構中形成一金屬鑲嵌結構；於該介電層結構中形成一凹槽，該凹槽所產生之表面高低差可作為一對準標記；於具有該凹槽之該介電層結構上方形成一磁阻材料層；以及利用該對準標記來對該磁阻材料層進行圖案定義而形成一磁阻元件。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該基板為一矽基板，或是覆蓋有一介電材料、矽化鍺、砷化鎵或碳化矽等材料之矽基板。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該電路結構層為一多層金屬內連接結構，該多層金屬內連接結構中包含該金屬接線墊。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中形成該介電層結構之方法包含有下列步驟：形成一氧化矽層；於該氧化矽層表面形成一氮化矽層；以及於該氮化矽層表面再形成另一氧化矽層。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中於該介電層結構中形成該金屬鑲嵌結構後，更包含下列步驟：對該介電層結構與該金屬鑲嵌結構進行一平坦化製程。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該凹槽設於該基板中之切割道區域上。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該凹槽設於該金屬接線墊之上方。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該凹槽設於包含該磁阻元件之一磁阻陣列區中。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該凹槽之蝕刻深度小於或等於該介電層結構之厚度。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該凹槽之蝕刻深度等於或大於該介電層結構之厚度。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中該磁阻元件為一異向磁阻元件、一巨磁阻元件、一穿隧磁阻元件或一龐磁電阻元件。
- 如申請專利範圍第1項所述之磁阻元件結構形成方法，其中更包含下列步驟：於該該磁阻元件表面形成一保護層；以及除去部份保護層以形成一打線開口而露出該金屬接線墊。
- 如申請專利範圍第12項所述之磁阻元件結構形成方法，其中形成該保護層之方法包含有下列步驟：形成一氮化矽層；於該氧化矽層表面形成一氧化矽層；以及於該氮化矽層表面再形成另一氮化矽層。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100140601A TWI445225B (zh) | 2011-11-07 | 2011-11-07 | 磁阻元件結構形成方法 |
| US13/427,875 US8871529B2 (en) | 2011-11-07 | 2012-03-22 | Method for manufacturing integrated circuit structure with magnetoresistance component |
| CN201210431518.1A CN103094470B (zh) | 2011-11-07 | 2012-11-01 | 磁阻元件结构形成方法 |
| JP2012244695A JP2013102161A (ja) | 2011-11-07 | 2012-11-06 | 磁気抵抗素子構造の製造方法 |
| US14/324,617 US20140322828A1 (en) | 2011-11-07 | 2014-07-07 | Method for Manufacturing Magnetoresistance Component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100140601A TWI445225B (zh) | 2011-11-07 | 2011-11-07 | 磁阻元件結構形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201320422A true TW201320422A (zh) | 2013-05-16 |
| TWI445225B TWI445225B (zh) | 2014-07-11 |
Family
ID=48206812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100140601A TWI445225B (zh) | 2011-11-07 | 2011-11-07 | 磁阻元件結構形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8871529B2 (zh) |
| JP (1) | JP2013102161A (zh) |
| CN (1) | CN103094470B (zh) |
| TW (1) | TWI445225B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037163B (zh) * | 2014-06-05 | 2017-02-15 | 中国电子科技集团公司第十三研究所 | 利用复合介质导电膜实现SiC基片投影光刻标记的方法 |
| CN105140217B (zh) * | 2015-07-27 | 2018-03-02 | 武汉新芯集成电路制造有限公司 | 一种三维集成器件的制备方法 |
| US10516101B2 (en) * | 2015-07-30 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application |
| CN112133822A (zh) * | 2019-06-25 | 2020-12-25 | 中电海康集团有限公司 | 自对准的mram底电极制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
| JPS6331115A (ja) * | 1986-07-24 | 1988-02-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6313025B1 (en) * | 1999-08-30 | 2001-11-06 | Agere Systems Guardian Corp. | Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit |
| JP3677455B2 (ja) * | 2001-02-13 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
| US6682943B2 (en) * | 2001-04-27 | 2004-01-27 | Micron Technology, Inc. | Method for forming minimally spaced MRAM structures |
| US6403461B1 (en) * | 2001-07-25 | 2002-06-11 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce capacitance between metal lines |
| AU2003231461A1 (en) * | 2002-05-13 | 2003-11-11 | Nec Corporation | Semiconductor storage device and production method therefor |
| US6635546B1 (en) * | 2002-05-16 | 2003-10-21 | Infineon Technologies Ag | Method and manufacturing MRAM offset cells in a damascene structure |
| US6979526B2 (en) * | 2002-06-03 | 2005-12-27 | Infineon Technologies Ag | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs |
| US6858441B2 (en) * | 2002-09-04 | 2005-02-22 | Infineon Technologies Ag | MRAM MTJ stack to conductive line alignment method |
| KR100923298B1 (ko) * | 2003-01-18 | 2009-10-23 | 삼성전자주식회사 | 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법 |
| JP2005142252A (ja) * | 2003-11-05 | 2005-06-02 | Sony Corp | アライメントマークの形成方法および半導体装置の製造方法および半導体装置 |
| US7223612B2 (en) * | 2004-07-26 | 2007-05-29 | Infineon Technologies Ag | Alignment of MTJ stack to conductive lines in the absence of topography |
| US20060276034A1 (en) | 2005-06-06 | 2006-12-07 | Philippe Blanchard | Forming via contacts in MRAM cells |
| JP2007049066A (ja) * | 2005-08-12 | 2007-02-22 | Seiko Epson Corp | 半導体ウェハ、並びに、半導体チップおよびその製造方法 |
| JP5072012B2 (ja) * | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4240044B2 (ja) * | 2006-03-22 | 2009-03-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP5080102B2 (ja) * | 2007-02-27 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置の製造方法および磁気記憶装置 |
| CN102054757B (zh) * | 2009-11-10 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 集成电路铜互连结构的制作方法 |
| JP5483281B2 (ja) * | 2010-03-31 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置アセンブリ |
-
2011
- 2011-11-07 TW TW100140601A patent/TWI445225B/zh active
-
2012
- 2012-03-22 US US13/427,875 patent/US8871529B2/en active Active
- 2012-11-01 CN CN201210431518.1A patent/CN103094470B/zh active Active
- 2012-11-06 JP JP2012244695A patent/JP2013102161A/ja active Pending
-
2014
- 2014-07-07 US US14/324,617 patent/US20140322828A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094470A (zh) | 2013-05-08 |
| US8871529B2 (en) | 2014-10-28 |
| US20140322828A1 (en) | 2014-10-30 |
| TWI445225B (zh) | 2014-07-11 |
| JP2013102161A (ja) | 2013-05-23 |
| CN103094470B (zh) | 2015-04-01 |
| US20130115719A1 (en) | 2013-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101308577B1 (ko) | 자기 터널 접합 디바이스 및 제조 | |
| US8822234B2 (en) | Method of fabricating a semiconductor device | |
| US10658575B2 (en) | Method for magnetic device alignment on an integrated circuit | |
| KR100535046B1 (ko) | 마그네틱 램의 형성방법 | |
| US20120139019A1 (en) | Magnetoresistive effect element and method of manufacturing magnetoresistive effect element | |
| CN106601904A (zh) | 磁性隧道结器件及其形成方法 | |
| JP5175750B2 (ja) | 磁性記憶素子を用いた半導体集積回路装置の製造方法 | |
| WO2012015465A1 (en) | Bi-layer hard mask for the patterning and etching of nanometer size mram devices | |
| US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
| TWI452743B (zh) | 磁阻感測器的製造方法 | |
| JP2011249590A (ja) | 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法 | |
| US20110272770A1 (en) | Method for manufacturing magnetic storage device, and magnetic storage device | |
| TW201320422A (zh) | 磁阻元件結構形成方法 | |
| TW201248177A (en) | Magneto-resistance sensing device and method for forming the same | |
| CN102565505A (zh) | 具有高形状各向异性的xmr传感器 | |
| TW201444130A (zh) | 磁阻結構及其製造方法 | |
| CN111009606B (zh) | 半导体元件及其制作方法 | |
| CN110040679A (zh) | 一种三轴磁传感器及其制备方法 | |
| CN105336850B (zh) | Mram器件形成工艺中的对准方法 | |
| TWI412776B (zh) | 磁阻感測器及其製造方法 | |
| KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
| JP2003347519A (ja) | マグネティックｒａｍの製造方法 | |
| JP2011154032A (ja) | 磁気センサの製法 | |
| KR100966958B1 (ko) | 마그네틱 램의 형성방법 | |
| JP2009238801A (ja) | 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造 |