CN1846296A - 具有电容器的集成电路装置及制造方法 - Google Patents

具有电容器的集成电路装置及制造方法 Download PDF

Info

Publication number
CN1846296A
CN1846296A CNA2004800253936A CN200480025393A CN1846296A CN 1846296 A CN1846296 A CN 1846296A CN A2004800253936 A CNA2004800253936 A CN A2004800253936A CN 200480025393 A CN200480025393 A CN 200480025393A CN 1846296 A CN1846296 A CN 1846296A
Authority
CN
China
Prior art keywords
layer
bottom electrode
dielectric
basalis
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800253936A
Other languages
English (en)
Other versions
CN100474509C (zh
Inventor
T·格贝尔
J·赫尔内德
H·克尔纳
A·米切尔
M·施维尔德
M·泽克
H·托尔维斯滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1846296A publication Critical patent/CN1846296A/zh
Application granted granted Critical
Publication of CN100474509C publication Critical patent/CN100474509C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明尤其涉及一种集成电路(10)，其包括同步制备的电容器(64)和精密电阻器(57)。电容器(64)的电介质(68)优选地通过阳极氧化制备。基底层(58，71)用于保护待阳极氧化的材料(66)，所述层还防止周围区域阳极氧化。这样可以制备极高质量的电介质(68)和极高质量的电容器(64)以及集成电路(10)。

Description

具有电容器的集成电路装置及制造方法
本发明涉及一种具有电容器的集成电路装置，该电容器依次包括：
-导电的底部电极，由金属或金属合金制成，尤其是，由电子管金属(valve metal)或电子管金属合金制成，
-电介质，由底部电极中包含的材料的氧化物形成，生长在底部电极上，
-以及导电的覆盖电极。
本文中，术语电子管金属指这样一种金属，特别在阳极氧化过程中，材料渗入其中但没有材料从中析出。
电介质与底部电极直接相邻。电介质通常也与覆盖电极直接相邻。
本发明特别适用于在制造电容器的同时制造由底部电极或覆盖电极的材料制成的薄膜电阻器。或者，电阻器置于底部电极的层或平面内以及覆盖电极的层或平面内。
借助光刻图形化的抗蚀剂，限制于底部电极层(后来用于制造底部电极)的一部分的阳极氧化可以用来生长氧化物层。适用于阳极氧化的电子管金属包括例如钽或钛。
本发明的一个目的是提供一种集成电路装置，其具有结构简单的电容器，特别是具有同时制备的电容器和薄膜精密电阻器，该电容器或这两种元件，并且由此该集成电路装置尤其具有良好的电学特性。而且，还提供一种制造方法。
涉及集成电路装置的目的通过具有专利权利要求1的特征的电路装置获得。改进方案在从属权利要求中给出。
本发明尤其基于这样的考虑，即特别适于通过阳极氧化生长的电子管金属与在集成电路的制造中使用的大量化学物质发生反应，例如与抗蚀剂层的液态或固态材料，特别是光致抗蚀剂，或用于显影抗蚀剂层的液体发生反应。而且，本发明尤其基于这样的考虑，高质量的电容器介质(即低泄漏电流的电介质)的生长，仅在金属的表面，特别是电子管金属的表面，还没有和抗蚀剂或显影剂发生反应时确保。
因此，直接与底部电极相邻的电绝缘基底层在制造根据本发明的集成电路装置中使用。因此，用于定义生长区域的抗蚀剂不能直接到达电子管金属合金，而是位于基底层之上，这种情况下该基底层具有保护层的功能。因此，液态抗蚀剂或显影该抗蚀剂的显影剂都不到达底部电极的金属。
电绝缘基底层包括与电介质相邻的切口。该切口使用显影的抗蚀剂制备，基底层在切口区域中被去除，所以底部电极层在切口区域中暴露。然后，在切口中生长电介质，尤其是通过阳极氧化，以形成填充切口的电介质，该电介质在切口的边缘与基底层相邻。
在一种结构中，该集成电路装置还包括电介质层，它位于基底层纸上和覆盖电极之上，通常在图形化覆盖电极之后以及去除用于产生覆盖电极的抗蚀剂层的残留物之后淀积。如果该电介质层也用作保护层或刻蚀停止层，则该电介质层由与基底层相同的材料制成。如果不需要进一步的保护层或刻蚀停止层，该电介质层由不同于基底层的材料制成。如果不使用另外的保护层或刻蚀停止层，层内电介质是用于该电介质层的合适的材料，例如氧化物，特别是二氧化硅。氮化物，特别是氮化硅，尤其适于用作该基底层的材料或用作保护层和/或刻蚀停止层的介电层的材料。
根据本发明的电路装置的一个改进方案中，基底层比电介质薄。电介质在其边缘被台阶化，与底部电极平行的台阶面优选地位于一个平面内，该平面具有远离底部电极的切口边缘。这种措施一方面确保了覆盖电极被完整地图形化。另一方面，还保证了在覆盖电极完整图形化的同时电介质不被完全图形化。尤其是，该步骤可以避免电介质两端的聚合物，由于包括导电化合物，将产生底部电极和覆盖电极之间的接触或漏电路径。
根据本发明的电路装置的另一种改进方案中，使用的金属是下面电子管金属的一种：钽、钛、铌、锆或铪。尤其是列在前面的两种金属是在集成电路装置制造过程中已经广为试验的金属。用来淀积这些金属层的工艺被很好地控制。
一个备选改进方案使用电子管金属合金，其由电子管金属氮化物构成或包含电子管金属氮化物。特别是使用上面已经提及的电子管金属。一种结构中，氮化钽用作电子管金属氮化物。氮化钽具有很低的温度系数，因此也可能从底部电极层和/或覆盖电极层制备精密电阻器，其安置在与电容器相同的集成电路装置中。一种结构中，钽和氮化物以化学计量比存在。在一个备选结构中，钽和氮在电子管金属合金中以非化学计量比存在。
硅化钽也具有与氮化钽类似的良好的电学属性。因此，也可以使用电子管金属硅化物。尤其是电子管金属及其硅化物处于化学计量比或处于非化学计量比。
另一个改进方案中，电介质是由阳极氧化产生的电介质。生长过程并且因此电容器电介质的厚度可以被控制，并通过设置阳极氧化过程中的电压和电流值而精确设置。而且，由于阳极氧化而形成特别高质量的电介质(其导致很低的漏电流)。特别合适的电介质是五氧化二钽Ta2O5。五氧化二钽具有高的介电常数，其介电常数比7大得多，即显著大于当前惯用的使用氮化硅的电容器的介电常数。
根据本发明的电路装置的另一个改进方案中，覆盖电极具有不同于底部电极的材料成分。然而，当将不用作精密电阻器的选择用于电极层的材料时，可以采用很高电导率的材料，例如其温度系数比其他电极层材料的高。
另一个改进方案中，底部电极位于包括(即特别是在通孔层中的)互连的金属化层之外，其中比互连层中存在更多的电容器的空间。在一个互连中，电流也在平行于集成电路装置的衬底的主表面传输，该集成电路装置安置有多个集成半导体部件。例如半导体衬底是硅衬底。与此对照，通孔还能沿法线方向或与法线方向相反的方向将电流传导到衬底主表面。
另一个改进方案中，与底部电极相邻并安置在背对电介质的底部电极一侧之外的金属化层包括由铜或铜合金制成的互连。或者，与底部电极相邻并安置在背对电介质的底部电极一侧上的金属化层是包括由铝或铝合金制成的互连的金属化层。然而，或者，也可以使用其他材料，例如金、银或钨，以及其他应用方法。因此，先于电容器的制造可以使用单镶嵌方法或双镶嵌方法制造金属化层。然而，作为选择金属层可以淀积在整个表面并随后被图形化。与用于近衬底金属化层(其上制备电容器)的材料无关，电容器可以通过下面的金属化层的互连直接连接，所以该互连用作底部电极的导电端子。
或者，在底部电极和下面的互连层之间设置绝缘层，或者底部电极下的区域被下面的金属化层中的互连间绝缘材料填充。这种情况下，底部电极必须“从上面”连接，所以，底部电极的该连接端子或多个连接端子安置在面对电介质的底部电极一侧。这两种情况下，覆盖电极都从“上面”连接。
另一个改进方案中，与底部电极相同材料制成的电阻器也安置在底部电极安置的层上。电阻器优选地是温度系数小于10-4K-1(1/开尔文)或10-4℃-1(1/摄氏度)的精密电阻器。特别高质量的精密电阻器甚至具有小于10-5/开尔文的温度系数。这些部件可以以很少的工艺步骤制备，因为精密电阻器和电容器的底部电极在一个平面内同时制备。
其他方面中，本发明涉及一种制造电容器的方法，尤其涉及制造根据本发明的集成电路装置中的电容器或它的改进方案的方法。根据本发明的方法，执行下面的方法步骤，不受下面表述的顺序的限制：
-制造导电的底部电极层，
-在底部电极层制备之后制备保护层，底部电极层优选地仍处于未图形化状态，
-在基底层上涂敷抗蚀剂层，基底层优选地仍处于未图形化状态，
-选择性地照射和显影抗蚀剂层，
-利用显影的抗蚀剂层图形化基底层，根据显影的抗蚀剂层，底部电极层在至少一个区域不被覆盖，即，底部电极层仅浅表地被刻蚀而没有被完全图形化，
-在图形化保护层之后，在底部电极层的至少一个未覆盖区域中执行底部电极层的氧化。
根据本发明的方法中，在制备电介质之前，特别是在执行氧化之前，基底层又一次防止底部电极层的材料与电容器制备中使用的化学物质反应，特别是和液体光致抗蚀剂或该光致抗蚀剂的显影剂反应。因此有可能制备高质量的氧化物。
根据本发明的方法的另一个改进方案中，氧化是阳极氧化，优选地它先于去除显影后残留的抗蚀剂层的残留物执行。因此，保护层和抗蚀剂限制了阳极氧化选择性执行的区域。一种结构中，底部电极由电子管金属或电子管金属合金组成。或者，底部电极层包含电子管金属或电子管金属合金。特别是在电子管金属的阳极氧化的情况，在阳极氧化面对电子管金属或电子管金属合金的保护对于氧化的质量是很关键的。
另一个改进方案中，抗蚀剂的残留物在氧化之后被去除。在去除抗蚀剂层的残留物之后，制造(例如淀积)覆盖电极层。使用抗蚀剂方法图形化覆盖电极层，暴露底部电极层或基底层。如果仅基底层暴露，即底部电极层不被腐蚀，就不可能在刻蚀过程中在电容器的电极之间形成任何聚合物桥。
另一个改进方案中，在图形化覆盖电极层之后制备覆盖电极保护层。覆盖电极保护层用来防止漏电和泄漏电流，并在刻蚀底部电极和/或覆盖电极的端子时用作刻蚀停止层。覆盖电极保护层和底部电极一起使用抗蚀剂方法图形化。如果覆盖电极保护层提供保护功能，它防止液体光致抗蚀剂或显影该光致抗蚀剂的显影剂到达敏感的底部电极层，例如，防止后续制造的端子和底部电极层具有不良接触和/或防止对清洗接触表面的预先复杂清洗步骤的需求。
下面结合附图解释本发明的示例性实施例，附图中：
图1示出了具有电容器和精密电阻器的集成电路装置，和
图2到4示出了该集成电路装置制造中的制造阶段。
图1示出了集成电路装置10，其从硅衬底(未示出)开始依次包括下面的层：
-平面接触层12，厚度为例如300nm，
-氮化硅层14，厚度为例如50nm，
-互连层16，厚度为例如200nm，
-氮化硅层18，厚度为例如50nm，
-通孔层20，厚度为例如500nm，
-氮化硅层22，厚度为例如50nm，
-互连层24，层厚度也是例如500nm，
-氮化硅层26，厚度为例如50nm。
氮化硅层14、18、22和26既用作刻蚀停止层也用作扩散阻挡层以防止铜向衬底的扩散。
在接触层12中设置通向半导体衬底或多晶硅的多个接触。在示例性实施例中，这些接触由钨制成，比较，例如三个接触30到34穿过接触层12。
互连层40中存在多个铜互连，其侧壁和底部存在例如由钽或氮化钽制成的扩散阻挡层或粘接层(衬垫层)。衬垫层的厚度通常小于50nm。连接接触30和32的互连40在互连层16中示出。而且，用于连接接触34的导体结构42在互连层16中示出。
用于垂直电流传输的多个通孔安置在通孔层20中。例如，通孔50通向互连40。通孔52通向导体结构42。通孔50和52穿透通孔层20。另外两个通孔54和56形成精密电阻器57的端子，该电阻器被基底层部分58和保护层部分59覆盖。例如两个部分58和59都由氮化硅组成。
两个另外的通孔60和62用于电容器64的连接。电容器64包括近衬底底部电极66、电介质68和覆盖电极70。电容器64是MIM电容器(金属-绝缘体-金属电容器)。在该示例性实施例中，底部电极66由氮化钽组成，电介质68由氧化钽组成，覆盖电极70由钽组成。例如底部电极的厚度小于100nm，例如为80nm。电介质68的厚度为例如50nm。覆盖电极70的厚度为例如30nm。通孔60用于覆盖电极70的连接。与此对照，通孔62用于底部电极66的连接。电容器64类似地也被基底层部分71和保护层部分72覆盖。部分71和72例如都由氮化硅组成。
精密电阻器57和电容器64被通孔层20的绝缘材料，例如被二氧化硅相互分离。精密电阻器57和氮化硅层18之间以及电容器64和氮化硅层18之间存在薄的绝缘层100，例如二氧化硅层，其厚度例如小于100nm，例如为50nm。在它们的侧壁和底部上，通孔50到56，60和62也同样覆盖有阻挡层或粘接层，例如氮化钽衬垫。
用于横向电流传输的多个互连和多个导体结构80到90安置在互连层24中，导体结构80到90一方面用于垂直电流传导，但主要用于横向电流传导。导体结构80用于通孔50的连接。导体结构82用于通孔52的连接。导体结构84和86分别用于通孔54和56的连接，即用于精密电阻器57的连接。与此对照，导体结构88和90分别用于通孔60和62的连接，因此用于电容器64的连接。导体结构80到90穿通互连层24和氮化硅层22。阻挡层或粘接层也同样安置在导体结构80到90的侧壁上。阻挡或粘接层也在不与通孔52到62交叠的区域中安置在导体结构80到90的底部上。
示例性实施例中，互连40、42，通孔50到56，60和62以及导体结构80到90由铜或铜合金组成。或者，还可以使用其他导电材料，例如铝、钨、金或银和/或合金。二氧化硅用作接触层12、互连层16、通孔层20和互连层24中的绝缘材料。或者，也可使用介电常数小于二氧化硅的材料，即低-K值材料。尤其是如果使用低介电常数的材料，也有可能使用碳化硅或包含硅、碳和氮的材料代替氮化硅层14、18、22和24。
下面参考附图2到4详细描述电路装置10的制造。接触层12、氮化硅层14、互连层16和氮化硅层18以常规方法制备，因此相关的工艺步骤不予以详细解释。在例如借助CVD(化学气相淀积)工艺，将氮化硅层18淀积在整个表面上之后，将薄的二氧化硅层100淀积在整个表面上，该二氧化硅层定义精密电阻器57和/或电容器54与氮化硅层18并因此最终与衬底之间的距离。例如，二氧化硅层100使用CVD工艺制备。在淀积二氧化硅层100之后，例如通过溅射在整个表面淀积例如厚度为80nm的氮化钽层102。或者，可以淀积钽层或另一种可氧化材料的层。
在整个表面上淀积氮化钽层102之后，如下面详细描述的，淀积保护氮化钽层102使其不受光致抗蚀剂和显影剂的损害的基底层104，例如其厚度为50nm(纳米)。例如用于基底层104的材料是氮化硅。
例如通过旋涂将光致抗蚀剂层106涂敷到仍未图形化的氮化硅基底层104的整个表面。选择性地曝光和显影光致抗蚀剂106，显影之后底部仍在氮化硅基底层104上的切口108在将要形成电介质68的位置形成。换句话说，基底层104在显影之后仍没有图形化。
然后，例如借助等离子体刻蚀工艺，将切口108底部的氮化硅基底层104去除，以暴露氮化钽层102的区域B。晶片边缘处的电极端子的接触区域也必须暴露以用于氧化阳极。
然后，仅选择性地在切口108中执行制造电介质68的氮化钽层102的阳极氧化。例如，使用密封的接触，将DC电压的正极与该集成电路装置或包括该集成电路装置10的晶片的边缘处的DC电压源的正极相连。该密封用于在边缘区域的阳极氧化中保护接触区域。DC电压源的负极通过一条线与钽电极或氮化钽电极相连。这些电极还可以选择由铂或其他材料构成。这些电极和电路装置10浸没在包含合适的电解质溶液(例如磷酸或柠檬酸)的槽中。例如通过施加恒定电流直到定义的最大电压出现，在切口108中生长电介质68。这对应于定义的电介质目标层厚度。后续的退火过程中，电压保持恒定在该最大值。该过程中，电流连续地减少，并且仅用于退火该层和闭合仍然存在的扩散路径。在该过程中基本不发生进一步的电介质层厚度增加。
电介质的厚度由最大电压决定，例如该最大电压为100伏特。例如，从阳极氧化开始需要半个小时到达该最大电压。
在电介质68的氧化之后，该集成电路装置10从槽中移出。晶片或电路装置的边缘区域中的电学端子再次被去除。然后，在显影之后去除残留的光致抗蚀剂层106的残留物。
如图3所示，然后淀积覆盖电极层120，在该示例性实施例中它由钽构成。其他示例性实施例中，钛、铝、氮化钽或氮化钛用作覆盖电极层120的材料。
光致抗蚀剂层122涂敷到仍未图形化的覆盖电极层120之上，并被选择性地曝光和显影，保留在区域B之上的矩形或方形抗蚀剂结构124。抗蚀剂结构124的尺寸使得区域B不被完全覆盖，例如，存在例如100nm的周围边缘D不被抗蚀剂结构124覆盖。
然后，例如借助等离子体刻蚀，根据抗蚀剂结构124图形化覆盖电极层120，在此过程中因为刻蚀在氮化硅基底层104被阻止，所以在电介质68的边缘区域内形成台阶；在该示例性实施例中，甚至在反应离子刻蚀之前，电介质68凸出超出远离衬底的氮化硅基底层104的表面。例如，氮化硅基底层104的一半的厚度被去除。因此，安置在氮化硅基底层104之下的氮化钽层102在图形化覆盖电极层120过程中被覆盖，所以避免了在电容器64的电极之间形成聚合物桥。如果这些聚合物包含金属内含物，将形成短路或表面漏电流(trackingcurrent)。
如图4所述，在图形化覆盖电极70和去除抗蚀剂结构124之后，例如借助CVD工艺淀积覆盖电极保护层126。例如保护层126由氮化硅组成。
光致抗蚀剂层130涂敷到仍没有图形化的保护层126，并被选择性曝光和图形化，产生其中两个光致抗蚀剂结构132和134。光致抗蚀剂结构132位于区域B之上，并凸出超过区域B外围边缘例如400nm的距离A。在至少一侧，边缘以这样的方式定义，即通孔62可以放置在该凸出的区域中。
在该示例性实施例中，光致抗蚀剂结构134位于光致抗蚀剂结构132的左手侧，并定义了将制备精密电阻器57的区域。
从图1还可以看出，然后根据光致抗蚀剂结构132和134，例如借助等离子体刻蚀工艺，图形化精密电阻器57和底部电极66。该刻蚀在二氧化硅层100处停止。精密电阻器57和电容器64的底部电极66由氮化钽层102形成。基底层部分58和71由氮化硅保护层102形成，该层已经被减薄并被预图形化成具有切口108。保护层部分59和72由在底部电极刻蚀过程中图形化的保护层126形成。
然后，例如借助等离子体CVD工艺制备通孔层20的二氧化硅。例如通孔层20的二氧化硅可以借助CMP(化学机械抛光)方法平坦化。然后，淀积氮化硅层22。此后淀积形成互连层24的隔离的二氧化硅层。接着，在双镶嵌工艺中制备通孔50到56、60和62以及导体结构80到90。例如，在通孔层20和互连层24中打开切口之后以及溅射衬垫之后，溅射薄的铜层。然后，借助电镀工艺制造通孔50到56和60、62以及导体结构80和90的铜芯。
这之后是平坦化，例如借助CMP方法。然后，淀积氮化硅层26并制备另外的金属化层。在另一个示例性实施例中，互连层24是外部金属化层，结果是在制备互连层24之后，将外部端子应用于电路装置10。
另一个示例性实施例中，所述的方法用例如由反应离子刻蚀产生的铝的金属化执行。在精密电阻器57和MIM电容器64的制备过程中，铝导体结构覆盖有氧化物，且铝导体结构之间的隔离被平坦化。
另一个示例性实施例中，基底层104在图形化覆盖电极70的过程中被完全去除，该过程涉及例如在氮化钽层102处停止。
另一个示例性实施例中，抗蚀剂结构124凸出超出区域B外围预定距离。
另一个示例性实施例中，氮化钽层102淀积在氮化硅层18中的切口中，使得电容器的底部电极66也可以从下面连接。
另一个示例性实施例中，光致抗蚀剂层106早在图形化基底层104之后先于阳极氧化去除。
所述方法中，精密电阻器57和电容器64同时制备，即，使用其中精密电阻器57和/或电容器64的一些部分同时制备的多个工艺步骤。该过程具有以下多重优点：
-两个无源元件可以使用数目显著减少的照相底板(photoplane)和工艺步骤制备。和无源元件安置在不同层的不同方案相比，可以节省一个氧化物层和一次用于该氧化物层的平坦化的CMP平坦化，由此极大地减少了制造费用。
-由于阳极氧化期间易于控制的电流驱动或电压驱动扩散反应，电介质68具有高的质量，和淀积的电介质相比具有更高的介电常数和更高的击穿电压。该层的质量可以通过阳极氧化过程中的电流分布和/或电压分布在很宽的范围内监测并控制。
-电介质68的阳极氧化也可以独立于精密电阻器57的制造而执行，即，在不包括任何精密电阻器57的电路装置中执行。
-和氧化钽淀积操作相比，获得非常简单、快速和便宜的工艺。
-和精密电阻器和电容器的制造相比，精密电阻器57的制造可以保持在不同的层。
-如果使用阳极氧化，因为额外的氧化物在导电位置生长，例如在电介质68的生长过程中氮化钽峰转变成氧化物，发生电介质68中缺陷的“自退火”。
因此，通过使用电容器电介质的选择性阳极氧化，可以制备极高质量的电容器64以及极高质量的集成电路装置10。氮化钽层102可以同时用作精密电阻器57和电容器64的底部电极66，并且以阳极氧化的形式用作电介质。

Claims (15)

1.一种集成电路装置(10)，
具有电容器(64)，其包括由金属或金属合金制成的导电的底部电极(66)，由底部电极(66)中包含的材料的氧化物形成并生长在底部电极(66)上的电介质(68)，以及导电的覆盖电极(70)，
电学绝缘基底层(71)，其包括与电介质(68)相邻的切口(108)，安置在面对电介质(68)的底部电极(66)的一侧上。
2.如权利要求1所述的电路装置(10)，其特征在于基底层(71)比电介质(68)薄，且其特征在于电介质(68)在边缘被台阶化，与底部电极(66)平行的台阶表面位于一个平面内，该平面具有远离底部电极的切口(108)的边缘。
3.如权利要求1或2所述的电路装置(10)，其特征在于金属是电子管金属，尤其是金属钽、钛、铌、锆或铪中的一种。
4.前述权利要求之一所述的电路装置(10)，其特征在于金属合金是电子管金属合金，该电子管金属合金特别包含电子管金属氮化物或由电子管金属氮化物构成，该电子管金属氮化物特别是氮化钽，或其包含电子管金属硅化物或由电子管金属硅化物构成，该电子管金属硅化物特别是硅化钽。
5.前述权利要求之一所述的电路装置(10)，其特征在于电介质(68)是通过阳极氧化制成的电介质(68)，优选是氧化钽。
6.前述权利要求之一所述的电路装置(10)，其特征在于覆盖电极(70)具有不同于底部电极(66)的材料成分。
7.前述权利要求之一所述的电路装置(10)，其特征在于底部电极(66)安置在包括互连(40)的金属化层(16，24)外部，至少一个氧化物层(100)，优选二氧化硅层，优选安置在底部电极(66)和金属化层(16)之间。
8.前述权利要求之一所述的电路装置(10)，其特征在于与底部电极(66)相邻且安置在背离电介质(68)的底部电极(66)一侧上的金属化层(16)包括由铜或铜含量大于90％的铜合金制成的互连(40)，
或其特征在于该相邻的金属化层(16)包含由铝或铝含量大于90％的铝合金制成的互连(40)。
9.前述权利要求之一所述的电路装置(10)，其特征在于底部电极(66)与设置在背离电介质(68)的底部电极(66)一侧上的端子相连，
或其特征在于底部电极(66)与连接到面对电介质(68)的底部电极(66)一侧的端子相连。
10.前述权利要求之一所述的电路装置，其特征在于在底部电极(66)和/或覆盖电极(70)的平面内也设置有电阻器(57)，该电阻器由与位于相同平面内的电极(66)相同的材料制成，该电阻器(57)优选是精密电阻器，其温度系数小于10-4K-1或小于10-5K-1。
11.前述权利要求之一所述的电路装置，其特征在于由不同于基底层(71)的材料或与基底层(71)相同的材料制成的电介质层(72)设置在基底层(71)上和覆盖电极(70)上，
和/或其特征在于在基底层(71)和电介质层(72)由相同材料制成的情况下，在该电介质层(72)上设置由不同电介质材料制成的绝缘层，该绝缘层的厚度是电介质层(72)的厚度的至少三倍或至少五倍。
12.一种制作电容器(64)的方法，特别是制作如前述权利要求之一所述的集成电路装置(10)中的电容器的方法，包括以下方法步骤，它们的实施不受下面所列顺序的限制：
制备导电的底部电极层(102)，
在底部电极层(102)制备之后制备基底层(104)，
向基底层(104)涂敷抗蚀剂层(106)，
选择性照射和显影抗蚀剂层(106)，
使用显影的抗蚀剂层(106)图形化基底层(104)，根据显影的抗蚀剂层(106)，底部电极层(102)在至少一个区域(B)中暴露，以及
图形化基底层(104)之后，在底部电极层(102)的至少一个未覆盖区域(B)中执行底部电极层(102)的氧化。
13.如权利要求12所述的方法，其特征在于该氧化是阳极氧化，优选地在去除显影之后残留的抗蚀剂层(106)的残留物之前或之后执行，
和/或其特征在于电子管金属或电子管金属合金用作基底层的材料。
14.如权利要求12或13所述的方法，其特征在于抗蚀剂层(106)的残留物被去除，
其特征在于覆盖电极层(120)在抗蚀剂层(106)的残留物已经去除之后制备，
其特征在于使用抗蚀剂方法(122)图形化覆盖电极层(120)，
基底层(104)优选地不被覆盖。
15.如权利要求14所述的方法，其特征在于在图形化覆盖电极层(120)之后，制备覆盖电极保护层(126)或刻蚀停止层，
且其特征在于与底部电极层(102)一起，使用抗蚀剂方法(132，134)图形化覆盖电极保护层(126)或刻蚀停止层。
CNB2004800253936A 2003-09-05 2004-07-21 具有电容器的集成电路装置及制造方法 Expired - Fee Related CN100474509C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10341059.7 2003-09-05
DE10341059A DE10341059B4 (de) 2003-09-05 2003-09-05 Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN1846296A true CN1846296A (zh) 2006-10-11
CN100474509C CN100474509C (zh) 2009-04-01

Family

ID=34258443

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800253936A Expired - Fee Related CN100474509C (zh) 2003-09-05 2004-07-21 具有电容器的集成电路装置及制造方法

Country Status (5)

Country Link
US (2) US7692266B2 (zh)
EP (1) EP1661168B1 (zh)
CN (1) CN100474509C (zh)
DE (1) DE10341059B4 (zh)
WO (1) WO2005024913A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332330A (zh) * 2014-10-10 2015-02-04 中国电子科技集团公司第四十一研究所 一种介质层为阳极氧化膜的薄膜电容器的制造方法
CN104600052A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体装置
CN107017244A (zh) * 2016-01-28 2017-08-04 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN112018077A (zh) * 2020-07-29 2020-12-01 复旦大学 一种铜互连结构及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549002B1 (ko) * 2004-02-04 2006-02-02 삼성전자주식회사 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
US7863663B2 (en) * 2006-04-07 2011-01-04 Micron Technology, Inc. Hybrid electrical contact
US7728372B2 (en) * 2006-05-10 2010-06-01 International Business Machines Corporation Method and structure for creation of a metal insulator metal capacitor
KR100897824B1 (ko) * 2007-08-29 2009-05-18 주식회사 동부하이텍 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
US7989919B2 (en) * 2009-06-03 2011-08-02 Infineon Technologies Ag Capacitor arrangement and method for making same
US9502284B2 (en) * 2013-12-31 2016-11-22 Texas Instruments Incorporated Metal thin film resistor and process
US9276057B2 (en) * 2014-01-27 2016-03-01 United Microelectronics Corp. Capacitor structure and method of manufacturing the same
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US10636955B2 (en) * 2016-05-20 2020-04-28 Arizona Board Of Regents On Behalf Of The University Of Arizona Terahertz transistor
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988824A (en) * 1972-05-22 1976-11-02 Hewlett-Packard Company Method for manufacturing thin film circuits
US3781610A (en) 1972-05-22 1973-12-25 G Bodway Thin film circuits and method for manufacture
US4344223A (en) 1980-11-26 1982-08-17 Western Electric Company, Inc. Monolithic hybrid integrated circuits
FR2526225B1 (fr) 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
FR2530077A1 (fr) * 1982-07-09 1984-01-13 Radiotechnique Compelec Procede de realisation de condensateurs integres dans une structure microelectronique
US4458295A (en) * 1982-11-09 1984-07-03 Raytheon Company Lumped passive components and method of manufacture
US4805071A (en) * 1987-11-30 1989-02-14 Texas Instruments Incorporated High voltage capacitor for integrated circuits
US5337207A (en) * 1992-12-21 1994-08-09 Motorola High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
US5618749A (en) * 1995-03-31 1997-04-08 Yamaha Corporation Method of forming a semiconductor device having a capacitor and a resistor
WO1997001854A1 (en) 1995-06-28 1997-01-16 Bell Communication Research, Inc. Barrier layer for ferroelectric capacitor integrated on silicon
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6044128A (en) * 1997-02-04 2000-03-28 Kabushiki Kaisha Toshiba X-ray imaging apparatus and X-ray imaging analysis apparatus
US5893731A (en) 1997-05-23 1999-04-13 Industrial Technology Research Institute Method for fabricating low cost integrated resistor capacitor combinations
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
JP3746907B2 (ja) * 1998-12-28 2006-02-22 富士通株式会社 半導体装置の製造方法
US6066868A (en) 1999-03-31 2000-05-23 Radiant Technologies, Inc. Ferroelectric based memory devices utilizing hydrogen barriers and getters
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
JP2001203327A (ja) 2000-01-21 2001-07-27 Sony Corp 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置
US6887716B2 (en) 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
US6518673B2 (en) 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US6902981B2 (en) * 2002-10-10 2005-06-07 Chartered Semiconductor Manufacturing Ltd Structure and process for a capacitor and other devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600052A (zh) * 2013-10-30 2015-05-06 瑞萨电子株式会社 半导体装置
CN104332330A (zh) * 2014-10-10 2015-02-04 中国电子科技集团公司第四十一研究所 一种介质层为阳极氧化膜的薄膜电容器的制造方法
CN104332330B (zh) * 2014-10-10 2017-09-05 中国电子科技集团公司第四十一研究所 一种介质层为阳极氧化膜的薄膜电容器的制造方法
CN107017244A (zh) * 2016-01-28 2017-08-04 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN107017244B (zh) * 2016-01-28 2020-02-14 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN112018077A (zh) * 2020-07-29 2020-12-01 复旦大学 一种铜互连结构及其制造方法

Also Published As

Publication number Publication date
EP1661168B1 (de) 2014-10-22
US7692266B2 (en) 2010-04-06
US20060214265A1 (en) 2006-09-28
EP1661168A1 (de) 2006-05-31
DE10341059A1 (de) 2005-04-14
CN100474509C (zh) 2009-04-01
WO2005024913A1 (de) 2005-03-17
US20100129977A1 (en) 2010-05-27
US8367514B2 (en) 2013-02-05
DE10341059B4 (de) 2007-05-31

Similar Documents

Publication Publication Date Title
CN102315198B (zh) 具有对准标记的结构及堆叠装置的制造方法
US8367514B2 (en) Integrated circuit with capacitor and method for the production thereof
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
KR100803489B1 (ko) 반도체 집적 회로 및 반도체 장치 제조 방법
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN1893020A (zh) 半导体器件及其制造方法
CN1639861A (zh) 用于制作mim电容器的方法
CN1599028A (zh) 金属－绝缘体－金属电容器及互连结构
CN1216403A (zh) 半导体器件及其生产方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1614764A (zh) 半导体器件的制造方法
US7413947B2 (en) Integrated high voltage capacitor having a top-level dielectric layer and a method of manufacture therefor
JP3873133B2 (ja) キャパシタ構造
CN1468443A (zh) 制造半导体元件的方法及其半导体元件
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
CN1622321A (zh) 半导体器件及其制造方法
US11127626B2 (en) Method of manufacturing a semiconductor device
US20170025352A1 (en) Antifuse structures and methods of making same
CN115668481A (zh) 用于形成金属互连层的方法和系统
US20080157277A1 (en) Mim capacitor
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
CN1210782C (zh) 镶嵌式内连导线上形成选择性铜膜的制造方法
US20220367340A1 (en) Variable graduated capacitor structure and methods for forming the same
CN1591857A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20180721