CN1210782C - 镶嵌式内连导线上形成选择性铜膜的制造方法 - Google Patents
镶嵌式内连导线上形成选择性铜膜的制造方法 Download PDFInfo
- Publication number
- CN1210782C CN1210782C CN 02100996 CN02100996A CN1210782C CN 1210782 C CN1210782 C CN 1210782C CN 02100996 CN02100996 CN 02100996 CN 02100996 A CN02100996 A CN 02100996A CN 1210782 C CN1210782 C CN 1210782C
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- conducting wire
- metal
- copper
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种镶嵌式内连导线上形成选择性铜膜的制造方法，提供一半导体基底；依序形成金属层及介电层；形成多数个镶嵌式开口于所述介电层中；顺应性形成阻障金属/铜晶种层于所述介电层表面上；去除所述阻障金属/铜晶种层位于所述介电层上非镶嵌式开口部分，仅留下所述阻障金属/铜晶种层位于所述镶嵌式开口的侧壁与底部的部分；施行化学电镀程序，在所述阻障金属/铜晶种层的表面上形成铜金属层，用以填满所述镶嵌式开口；施行平坦化程序。有利于化学机械研磨的平坦化处理，缩短施行化学机械研磨所需的时间，并且避免研磨后碟化的问题发生的功效。
Description
技术领域
本发明是有关于半导体集成电路的制造，特别是有关于一种铜金属镶嵌式内连导线(damascence interconnect)构造的改良制程。如此，以避免于化学性机械研磨程序chemical mechanicaL polishing；CMP)施行时，产生非期望的碳化(dishing)构造。
背景技术
众所周知，半导体集成电路的制造是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在一小面积基底上。其中，各个组件必须通过适当的内连导线来作电性连接，方得以发挥所期望的功能。一般所谓集成电路的金属化制程(metallization)，除了制作各层导线图案之外，并通过接触窗(contact/via)构造，以作为组件接触区与导线之间，或是多层导线之间联系的通道。传统制造内连导线的方法，大致分为形成接触窗构造和形成导线图案两个阶段。
近年来，为配合组件尺寸缩小化的发展，以及提高组件操作速度的需求，因此具有低电阻常数和高导电率的铜金属，已逐渐被应用来作为金属内连导线的材质，取代以往的铝金属制程技术。
很明显地，在当前电路设计日益复杂化的趋势下，所述传统的内连导线制程将增加制造的时间和成本，不利于生产线的应用。
并且，铜金属不容易使用传统的蚀刻程序进行图案化处理。
因此，为改善所述传统制程方法的缺点，一种镶嵌式(damascene)内连导线制程被提出，其先于基底上的介电层中，形成接触开口和内连导线图案的凹槽，然后以一导电层填满接触开口和内连导线图案凹槽，同时制作出接触窗和内连导线构造，达到简化制程步骤的效果。以下介绍传统镶嵌式铜内连导线制程的步骤。
图1-图5是传统技术的镶嵌式铜内连导线制程的剖面示意图。
首先，参阅图1所示，提供一半导体基底102。其次，利用金属化制程在半导体基底102上形成一金属层104。接着，利用适当沉积程序，例如：化学气相沉积(CVD)，形成一内金属介电层106于金属层104上。其中基底102可能包含任何所需的半导体组件，例如：晶体管、二极管或其它任何习知的半导体组件，但此处为了简化图示起见，并未绘出
接着，参阅图2所示，利用适当光刻、蚀刻程序，例如以各向同性的反应性离子蚀刻(RIE)，在内金属介电层106中定义出多数个镶嵌式开口I，形成图案化内金属介电层106a。
接着，参阅图3所示，顺应性沉积一阻障金属/铜晶种层(barrier metal/Cu seed layer)108在内金属介电层106a上与多数个镶嵌式开口I中。阻障层108的作用是为了防止后续沉积的铜金属的氧化与扩散。阻障层108可择自下列至少一种金属，如钽、钛、钨，或金属氮化物，如氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)所构成。
接着，参阅图4所示，施行电镀程序，形成一铜金属层110于阻障金属/铜晶种层108上，并将多数个镶嵌式开口I填满。
最后，参阅图5所示，以化学机械研磨法研磨多余的铜金属层110与多余的阻障金属/铜晶种层108，直到露出内金属介电层表面为止，以完成铜内连导线110a。其主要缺陷在于：
由于铜金属与介电层之间的粘着性极佳，使所述化学性机械研磨处理的困难度增加，往往需要延长研磨处理的时间，才能完全地去除介电层上方多余的铜金属层，导致生产效率的降低；再者，当内连导线的宽度较大时，容易因铜金属层被过度研磨而形成非期望的碟形构造，影响产品组件的性质。
发明内容
本发明的目的是提供一种镶嵌式内连导线上形成选择性铜膜的制造方法，克服现有技术的弊端，达到有利于化学机械研磨的平坦化处理，缩短施行化学机械研磨所需的时间，并且避免研磨后碟化的问题发生的目的。
本发明的目的是这样实现的：一种镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：它至少包括下列步骤：
(1)提供一半导体基底；
(2)依序形成金属层及介电层；
(3)形成多数个镶嵌式开口于所述介电层中；
(4)顺应性形成阻障金属/铜晶种层于所述介电层表面上；
(5)去除所述阻障金属/铜晶种层位于所述介电层上非镶嵌式开口部分，仅留下所述阻障金属/铜晶种层位于所述镶嵌式开口的侧壁与底部的部分；
(6)施行化学电镀程序，在所述阻障金属/铜晶种层的表面上形成铜金属层，用以填满所述镶嵌式开口；
(7)施行平坦化程序。
所述介电层中更形成有介层窗于所述镶嵌式开口中。所述介电层是一电浆加强化学气相沉积程序所沉积的氧化物层。所述阻障金属的材质是氮化钛。所述阻障金属的材质是钽金属。所述阻障金属的材质是氮化钽。所述平坦化程序是化学机械研磨法。
另一种镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：它至少包括下列步骤：
(1)提供一半导体基底；
(2)依序形成金属层及介电层；
(3)形成多数个镶嵌式开口于所述介电层中；
(4)顺应性形成阻障金属/铜晶种层于所述介电层表面上；
(5)施行化学机械研磨程序，以去除所述阻障金属/铜晶种层位于所述介电层上非镶嵌式开口部分，仅留下所述阻障金属/铜晶种层位于所述镶嵌式开口的侧壁与底部的部分；
(6)施行化学电镀程序，在所述阻障金属/铜晶种层的表面上形成铜金属层，用以填满所述镶嵌式开口；
(7)施行平坦化程序。
所述介电层中更形成有介层窗于所述镶嵌式开口中。所述介电层是一电浆加强化学气相沉积程序所沉积的氧化物层。所述阻障金属的材质是氮化钛。所述阻障金属的材质是钽金属。所述阻障金属的材质是氮化钽。
下面结合较佳实施例配合附图详细说明。
附图说明
图1-图5是传统技术的镶嵌式内连导线制程的剖面示意图。
图6-图11是本发明的镶嵌式内连导线制程的剖面示意图。
具体实施方式
首先，参阅图6所示，本发明的制造方法包括如下步骤：
提供一半导体基底220。基底220可能包含任何所需的半导体组件，例如：晶体管、二极管或其它任何习知的半导体组件，但此处为了简化图示起见，并未绘出。其次，利用金属化制程在半导体基底220上形成一金属层240。接着，利用适当沉积程序，例如：化学气相沉积形成一层用来制作镶嵌式内连导线于其中的内金属介电层260于金属层240上。内金属介电层260的材质，例如为氧化硅、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或是其它低介电系数材料，如氟硅玻璃(FSG)。
接着，参阅图7所示，利用适当光刻程序，透过一光致抗蚀剂掩模(未图示)对内金属介电层260进行蚀刻，例如以各向同性的反应性离子蚀刻(RIE)，在内金属介电层260中定义出多数个镶嵌式开口，形成图案化内金属介电层260a。虽然本实施例中将以单镶嵌制程为例，在内连导线上形成铜金属层，但熟悉此技艺人士应知本发明亦可应用在双镶嵌制程上。在此情形下，多数个镶嵌式开口底下更形成有介层洞(via)，用以做为内连导线与其它层联系的通道。
接着，参阅图8所示，顺应性沉积一阻障金属/铜晶种层280在图案化内金属介电层260a上与多数个镶嵌式开口11中。阻障层280的作用是为了防止后续沉积的铜金属的氧化与扩散。阻障层280可择自下列至少一种金属如钽(Ta)、钛(Ti)、钨(W)，或金属氮化物，如氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)所构成
参阅图9所示，实行一化学机械研磨程序，以去除非多数个镶嵌式开口11部分的阻障金属/铜晶种层280，仅留下位于多数个镶嵌式开口11的侧壁与底部上的阻障金属/铜晶种层280a部分。以利后续的铜金属层仅在多数个镶嵌式开口11上方形成。
接着，参阅图10所示，施行一电镀程序，形成一铜金属层300，该选择性铜金属层300仅形成于残留的阻障金属/铜晶种层280a上，并将多数个镶嵌式开口11填满。
最后，参阅图11所示，施行平坦化程序，例如以化学机械研磨法(CMP)，将高于图案化内金属介电层260a上表面的铜金属层300部分研磨去除，即便完成镶嵌式铜内连导线。
与传统技术相比较，本发明所提出的改良制程具有如下的优点：
1、由于可利用化学机械研磨法去除非镶嵌式开口部分的阻障金属/铜晶种层280a，因此电镀生成的铜金属300仅在镶嵌式沟槽11内部形成。
2、由于铜金属层300与内金属介电层260a的接触面积减少了，因此有利于后续化学性机械研磨程序的施行，可不需如传统制程般延长研磨处理的时间，便可完全磨除表面的铜金属层300，不仅提升了生产效率，也避免了较宽导线因铜金属层被过度研磨而产生非期望的碟形构造，形成如图11所示的铜内连导线300a具有一平整表面。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，所做些许的更动与润饰，都属于因此本发明的保护范围之内。
Claims (13)
1、一种镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：它至少包括下列步骤：
(1)提供一半导体基底；
(2)依序形成金属层及介电层；
(3)形成多数个镶嵌式开口于所述介电层中；
(4)顺应性形成阻障金属/铜晶种层于所述介电层表面上；
(5)去除所述阻障金属/铜晶种层位于所述介电层上非镶嵌式开口部分，仅留下所述阻障金属/铜晶种层位于所述镶嵌式开口的侧壁与底部的部分；
(6)施行化学电镀程序，在所述阻障金属/铜晶种层的表面上形成铜金属层，用以填满所述镶嵌式开口；
(7)施行平坦化程序。
2、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述介电层中更形成有介层窗于所述镶嵌式开口中。
3、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述介电层是一电浆加强化学气相沉积程序所沉积的氧化物层。
4、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是氮化钛。
5、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是钽金属。
6、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是氮化钽。
7、根据权利要求1所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述平坦化程序是化学机械研磨法。
8、一种镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：它至少包括下列步骤：
(1)提供一半导体基底；
(2)依序形成金属层及介电层；
(3)形成多数个镶嵌式开口于所述介电层中；
(4)顺应性形成阻障金属/铜晶种层于所述介电层表面上；
(5)施行化学机械研磨程序，以去除所述阻障金属/铜晶种层位于所述介电层上非镶嵌式开口部分，仅留下所述阻障金属/铜晶种层位于所述镶嵌式开口的侧壁与底部的部分；
(6)施行化学电镀程序，在所述阻障金属/铜晶种层的表面上形成铜金属层，用以填满所述镶嵌式开口；
(7)施行平坦化程序。
9、根据权利要求8所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述介电层中更形成有介层窗于所述镶嵌式开口中。
10、根据权利要求8所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述介电层是一电浆加强化学气相沉积程序所沉积的氧化物层。
11、根据权利要求8所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是氮化钛。
12、根据权利要求8所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是钽金属。
13、根据权利要求8所述的镶嵌式内连导线上形成选择性铜膜的制造方法，其特征是：所述阻障金属的材质是氮化钽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02100996 CN1210782C (zh) | 2002-01-11 | 2002-01-11 | 镶嵌式内连导线上形成选择性铜膜的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02100996 CN1210782C (zh) | 2002-01-11 | 2002-01-11 | 镶嵌式内连导线上形成选择性铜膜的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1431702A CN1431702A (zh) | 2003-07-23 |
| CN1210782C true CN1210782C (zh) | 2005-07-13 |
Family
ID=4739550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02100996 Expired - Fee Related CN1210782C (zh) | 2002-01-11 | 2002-01-11 | 镶嵌式内连导线上形成选择性铜膜的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1210782C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1308495C (zh) * | 2003-08-29 | 2007-04-04 | 中芯国际集成电路制造(上海)有限公司 | 铜电镀薄膜方法 |
| CN112133819A (zh) * | 2019-06-25 | 2020-12-25 | 中电海康集团有限公司 | Mram底电极的制备方法 |
-
2002
- 2002-01-11 CN CN 02100996 patent/CN1210782C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1431702A (zh) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| CN1211855C (zh) | 带有冗余衬垫的铜导电线 | |
| CN100431098C (zh) | 金属-绝缘体-金属电容器及互连结构 | |
| CN2741192Y (zh) | 具有高品质因子的电感 | |
| CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
| CN1180445C (zh) | 半导体电感器及其制造方法 | |
| CN1893020A (zh) | 半导体器件及其制造方法 | |
| CN1783476A (zh) | 集成电路的内连线结构 | |
| CN1790663A (zh) | 半导体元件及制造铜导线的方法 | |
| CN1707787A (zh) | 半导体装置 | |
| CN1324677C (zh) | 改善蚀刻中止层与金属导线间的粘着性的工艺与结构 | |
| CN1551353A (zh) | 包括金属互连和金属电阻器的半导体器件及其制造方法 | |
| CN100358125C (zh) | 集成电路中的半导体装置及形成内连线结构的方法 | |
| CN1606148A (zh) | 在基底上制作集成电路及形成均匀铜内联机的方法 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| US20020111013A1 (en) | Method for formation of single inlaid structures | |
| US7169680B2 (en) | Method for fabricating a metal-insulator-metal capacitor | |
| CN1210782C (zh) | 镶嵌式内连导线上形成选择性铜膜的制造方法 | |
| CN1753162A (zh) | 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 | |
| CN1201386C (zh) | 利用镶嵌制程形成金属电容器的方法及其产品 | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| KR101138113B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN102124553A (zh) | 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺 | |
| CN1532911A (zh) | 整合镶嵌制程于制造金属-绝缘物-金属型电容的方法 | |
| CN1638035A (zh) | 制造半导体器件中的电感的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |