CN1180445C - 半导体电感器及其制造方法 - Google Patents
半导体电感器及其制造方法 Download PDFInfo
- Publication number
- CN1180445C CN1180445C CNB018027237A CN01802723A CN1180445C CN 1180445 C CN1180445 C CN 1180445C CN B018027237 A CNB018027237 A CN B018027237A CN 01802723 A CN01802723 A CN 01802723A CN 1180445 C CN1180445 C CN 1180445C
- Authority
- CN
- China
- Prior art keywords
- inductor
- groove
- dielectric layer
- metallized
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000010949 copper Substances 0.000 claims abstract description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000001465 metallisation Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 235000008429 bread Nutrition 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- BGOFCVIGEYGEOF-UJPOAAIJSA-N helicin Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OC1=CC=CC=C1C=O BGOFCVIGEYGEOF-UJPOAAIJSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
提供了一种半导体电感器以及半导体电感器的制造方法。衬底(100)上安置有氧化层(122)，对它进行刻蚀以便在氧化层(122)里形成互联金属化沟槽(130)。对氧化层(122)进行刻蚀以便在氧化层(122)里形成第一电感器沟槽(128)，这样第一电感器沟槽(128)按电感器几何形状确定。于是氧化层再被刻蚀以便在互联金属化沟槽里形成至少一个通道，以及在氧化层里第一电感器沟槽之上形成第二电感器沟槽。第二电感器沟槽也具有电感器几何形状。氧化层(122)刻蚀后，用铜填充至少一个通道、第二电感器沟槽、互联金属化沟槽以及第一电感器沟槽。由此构建成低电阻低并且品质因子高的半导体电感器。
Description
发明的背景
1.发明领域
本发明涉到及半导体芯片器件里的电感器，更确切地说是涉及到半导体器件里电感器的制造。
2.相关技术描述
目前半导体器件不断地被促进去满足更严格的要求。使用这种技术的器件充斥于市场，用户对它们提出更高的要求。这些要求包括更小更紧凑的器件，而且要有更多的功能。增长着的无线通信市场要求有更强功能的更小集成线路。
为了满足这些要求，RF集成电路除了减小线路里元件大小，减小线路的尺寸，还应有更高的效率。对于RF电路的巨大兴趣形成了对于半导体器件里无源元件电感器设计的更大推动。半导体衬底上电感器的典型制作方法是利用金属化线形成螺旋形状。电感器的螺旋状结构就可以产生电感。现有技术的电感器里，典型的方法是以铝(Al)用作金属化薄层，由它来形成电感器的螺旋状。
电感器的一项指标是品质因子，品质因子愈高，电感器的效率就愈高。所以高品质因子的电感器是人们追求的。集成线路的品质因子受到衬底本身寄生损失的限制。这种损失包括通过电感器本身金属层的高电阻。因此，为了达到高品质因子，电感器里的电阻应尽量小。减小电感器中电阻的一种技术是增加用来制造电感器的金属的厚度。为达到此目的，现有技术是将电感器布置在半导体衬底的顶层，这里金属化层比较厚，而且进一步的平面化不是关键。同时，将电感器布置得与衬底相距尽量远，以便减小由于与衬底相互作用而形成的至衬底之间的电容。尽管如此，这种结构并不能获得高的品质因子，而且它也没有优化降低电阻的能力。
像前面提到的，在现有技术的电感器里，铝金属化层被用来形成螺旋状形态。铝的使用抑制了增加用于构成电感器的金属厚度的能力，从而加大了电感器的电阻。例如，各铝层是由半导体晶片中生成的介电层分隔开的。为了增加用于电感器内金属的厚度，分隔铝层的介电层采用钨(W)互联。然而，在形成电感器时不希望使用钨，因为钨的电阻比较大，这将减小使用了钨的电感器的品质因子和总体效率。此外，钨互联一般都有细小的通道孔，这使得采用钨的电感器里的金属厚度不能显著增加。
从以上讨论可见，需要一种在标准互联金属化结构里制作电感器的方法，同时也需要具有高品质因子的电感器结构。此外，还希望电感器的制造不要增加额外的制作步骤。
发明概述
概括地说，本发明是通过将电感器结构集成到半导体器件的背端，而且采用双镶嵌工艺制作来满足这些要求的。
根据本发明的一个方面，公开了半导体器件的一种制造方法，该半导体器件的衬底上配置有电感器结构及导电通道。本发明的方法包括的步骤有：
- 提供表面布置有导电图形的衬底，该表面上有第一介电层；
- 在第一介电层里形成通道沟槽及电感器沟槽，这样第二电感器沟槽具有了电感器几何形状；
- 在第一介电层里形成互联金属化沟槽和附加的电感器沟槽，该电感器沟槽具有电感器几何形状；以及
- 用导电材料填充刚所述的沟槽，以此衬底表面的图形，填充的通道沟槽以及填充的互联金属化沟槽确定了通道，以此电感器沟槽和附加的电感器沟槽确定了电感器结构。
利用本发明的方法，电感器结构被集成到竖互联结构，也称为通道，及互联线。电感器结构包括至少2个，优选地多于2个，用导电材料填充的电感器沟槽，这样使得电感器结构有高的Q因子达到，例如30或更高。虽然如此，它仍可以用标准制造技术制造，而且也无须增加额外的制作步骤。
根据本发明的另外方面，本发明提供了一种具有衬底及电感器结构的半导体器件。本发明的器件的衬底表面包括有：
- 具有第一厚度的第一介电层；
- 第一金属化平面安置在第一介电层的第一部分，该第一金属化平面包括具有电感器几何形状的第一电感器线；以及
- 第二金属化平面安置在第一介电层的第二部分，该第二金属化平面包括具有电感器几何形状的第二电感器线，并且被安置在第一金属化平面之上。该第一介电层的第一和第二部分确定了第一厚度，此电感器结构包括第一和第二电感器线。
基于本发明的半导体器件的电感器结构具有很高的厚度，达到若干微米，这是因为它存在于若干个介电层里。这样就提供了高的品质因子，特别是与导电材料，例如铜，相配合的情况。电感器结构包括至少两个金属化平面，而且优选为更多，例如4个或者甚至6个。其优点是通道与互联线作为电感器线被集成在相同的金属化平面里。这将减少金属化平面的数目，因而在本发明的器件制造中，掩膜数目和步骤数目也都减少了。
本发明的方法中采用的导电材料可以是一种或几种导电材料，如铜，铝，铂，钨，氮化钛，镍及其合金。它还可以是导电聚合物或者是掺有导电粒子的聚合物。优选的是铜。铜的电阻非常低，与AlCu相比，电阻降低了30％。再则，铜可以用无电镀和电镀进行沉积。
本发明的方法和器件中应用的介电材料可以从多种介电材料中挑选，例子包括二氧化硅和低K材料，如聚酰亚胺，苯并环丁烯，多孔二氧化硅，硅倍半环氧乙烷(silsesquioxane)等。
本发明的方法中的衬底优选为集成了若干晶体管的半导体衬底。然而，它也可以是陶瓷衬底。再则，衬底表面上的导电图形可以是其后互联层的一部分。在另外的方案里，它可以是单个晶体管的接点，这样它可以包括栅材料，如多晶硅。
附图简述
结合附图，以下的详细说明将便于对本发明的了解。为此，图中相同的结构元件以相同的编号标出。
图1表示依据本发明的一个实施方案进行刻蚀操作，用来在半导体结构中形成沟槽。
图2A表示依据本发明的一个实施方案，金属化线和电感器线的形成。
图2B表示依据本发明的一个实施方案，在半导体结构上进行氧化刻蚀操作。
图2C表示依据本发明的一个实施方案，第一电感器沟槽与金属化线沟槽的形成。
图2D表示依据本发明的一个实施方案，在半导体器件上进行氧化刻蚀操作，用来形成电感器线沟槽和通道沟槽。
图2E显示依据本发明的一个实施方案的半导体结构，它具有已形成的金属化线及已形成的电感器线。
图3表示依据本发明的一个实施方案的半导体结构，在氧化层中有已形成的电感器线和金属化线。
图4表示依据本发明的一个实施方案，半导体结构中的附加金属化层，在氧化层里有电感器线、金属化线和导电通道。
图5表示依据本发明的一个实施方案，具有阻挡层和籽粒层(seedlayer)的电感器线。
图6A表示依据本发明的一个实施方案，半导体结构的顶视图，显示电感器及金属化线。
图6B是半导体结构的顶视图，显示氧化层内不同深度的电感器。
图7表示依据本发明的一个实施方案，在半导体结构内形成电感器的方法的流程图。
优选实施方案详述
公开了一种半导体电感器和一种用于制造半导体电感器的方法。为了达到对本发明有透彻了解，下面列出大量的具体细节。然而，应该知道，对于本领域的技术人员，没有这里的某些细节或全部的细节，也可以实现本发明。还有些情况，对于熟知的方法没有仔细叙述，为的是尽量凸显本发明。
本发明采用镶嵌工艺和双镶嵌工艺在半导体结构内形成电感器、金属化线和导电通道。导电通道将金属化线与遍布于半导体结构内的其他金属化线互联，在半导体器件内形成零部件。金属化线是通过在氧化层上刻蚀沟槽而形成的。
应用本领域的熟知技术将氧化层沉积在半导体结构上，例如掩膜沉积，然后在氧化层上旋涂上光刻胶层，并用标准的光刻技术进行图形化。图形化了的光刻胶层确定将要刻蚀到氧化层上的金属化线沟槽和其他部件(即电感器几何形状)沟槽的位置。当图形化了的光刻胶层在氧化层上形成后，在氧化刻蚀操作过程中对氧化层进行刻蚀，以便在氧化层里形成金属化线沟槽和其他部件沟槽。这些沟槽确定了前面提到的半导体结构中金属化线和其他部件的位置。形成沟槽的氧化刻蚀操作通常称作“镶嵌”法。
一旦沟槽形成后，在氧化层上旋涂第二光刻胶层，并用标准的光刻技术进行图形化。第二图形化了的光刻胶层确定将要刻蚀到氧化层上的通道沟槽的位置。当第二图形化了的光刻胶层在氧化层上形成后，在氧化刻蚀操作中，再次对氧化层进行刻蚀，以便在氧化层里形成通道沟槽。这些沟槽确定前面提到的半导体结构中导电通道的位置。在氧化刻蚀操作过程中，刻蚀是透过初始氧化刻蚀操作中形成的确定沟槽的选定区域进行的，为的是让在金属化线沟槽内形成的金属化线，与在通道沟槽内形成的导电通道之间允许有电通讯。形成通道沟槽的氧化刻蚀操作通常称作“双镶嵌”法，这是因为氧化操作过程中，刻蚀是透过由镶嵌工艺形成的金属化线沟槽来进行的。
当沟槽在氧化层内形成后，在沟槽里沉积金属，用来形成金属化线和导电通道。沉积到用镶嵌工艺形成的沟槽里的典型金属是铜(Cu)。铜的电阻比较低，大约为2×10-6欧姆-厘米。因此，对于要求金属化线和导电通道是低电阻的应用，铜是优选。一旦金属沉积到金属化线沟槽和通道沟槽后，进行平面化操作，如化学机械抛光(CMP)，使得以氧化层为顶表面的金属化线和其他部件的顶表面平整。
参见图1，它显示依据本发明的一个实施方案在半导体结构里形成沟槽的刻蚀操作。半导体结构146含有依前面提到的过程形成的氧化层102、106和112。此外，在半导体结构146里有用以上定义的镶嵌和双镶嵌工艺形成的金属化线104、110a、110b和通道110c。金属化线104、110a、110b和导电通道110c优选地以铜(Cu)制成。通道110c容许金属化线104与金属化线110a之间进行电通讯。金属化线104、110a和110b与位于半导体结构146内的其他金属化线(未画出)及其他部件(未画出)互相连接。
金属化线104、110a和110b以及导电通道110c在半导体结构146里形成后，氧化层112是沉积在氧化层106上的覆盖层，以便在半导体结构146里形成后续的金属化层。因而在氧化层112上旋涂光刻胶层，并且用标准的光刻工艺进行图形化，以便形成图形化的光刻胶层114。图形化的光刻胶层114上被图形化出窗口114a、114b和114c。窗口114a和114c确定将在氧化层112上形成金属化线沟槽的图形，窗口114b确定电感器沟槽的图形，参见图2A。还应该注意，窗口114b的图形形成了螺旋状的电感器几何形状。图6A、6B将表现得更清楚。再回到图1，当图形化的光刻胶层114形成后，进行氧化刻蚀操作116，对氧化层112进行刻蚀，用来形成金属化线118a、118b以及电感器线120a，参见图2A。
图2A表示依据本发明的一个实施方案，金属化线118a和118b的形成，以及电感器线120a的形成。用前述镶嵌工艺形成确定金属化线118a和118b的沟槽。氧化刻蚀操作116完成后，用低电阻金属沉积到确定金属化线118a、118b的沟槽。构成金属化线118a、118b的优选材料是铜(Cu)，它的电阻比较低，约2.0×10-6欧姆-厘米。金属化线118a、118b形成的厚度的优选范围为大约5000埃至大约10000埃之间，更优选为大约8000埃。金属化线118a、118b与遍布半导体器件146的其他金属化线(未画出)及其他部件(未画出)互相连接。
电感器线120a也是用前述镶嵌工艺形成的。电感器线120a确定将在半导体结构146内形成的电感器120的第一层。电感器线120a也是优选用铜(Cu)制成。电感器线120a形成的厚度的优选范围为大约5000埃至大约10000埃之间，更优选为大约8000埃。当金属沉积至沟槽后，进行平面化操作，如CMP，使得以氧化层112为顶表面的电感器线120a和金属化线118a、118b的顶表面平整。这里也应注意，电感器线是在螺旋状的电感器几何形状里，下面对应图6A、6B还要详细讲述。另外一点也要注意，有如电感器线120a和金属化线118a、118b的形成，其他的金属化线(未示出)及其他的部件(未示出)形成于整个半导体结构146里。再参照图2A，当金属化线118a、118b和电感器线120a形成后，在氧化层112上用掩膜沉积氧化层122。然后在氧化层122上旋涂光刻胶层，并且用标准光刻技术进行图形化，以便形成图形化的光刻胶掩膜124。
图形化的光刻胶掩膜124被图形化形成窗口124a、124b、124c。窗口124a和124c确定将要被刻蚀在氧化层122上的金属化线沟槽的图形。窗口124b确定将要在氧化层122里形成的第一电感器沟槽的图形。窗口124b确定的图形形成螺旋状的电感器几何形状，它与电感器线120a确定的图形是一样的。当图形化的光刻胶掩膜124在氧化层122上形成后，进行氧化刻蚀操作126，参见图2B。
图2B显示的是依据本发明的一个实施方案，在半导体结构146上进行氧化刻蚀操作126。氧化刻蚀操作126刻蚀氧化层122，这样在氧化层122里形成第一电感器沟槽128及互联金属化沟槽130、132，参见图2C。
图2C显示的是依据本发明的一个实施方案，第一电感器沟槽128及金属化线沟槽130、132的形成。采用前述的镶嵌工艺在氧化层122里形成沟槽128、130、132。金属化线沟槽130和132使得金属化线可以在氧化层122里形成，参见图2E。第一电感器沟槽128使得电感器线120b-1得以形成，参见图2E。这里应注意，有如金属化线沟槽130、132以及第一电感器沟槽128的形成，其他的确定金属化线(未画出)和其他的部件(未画出)的沟槽也形成在半导体结构146里。再回到图2C，当沟槽128、130和132形成后，在氧化层122上旋涂第二光刻胶层，并且用标准光刻技术进行图形化，以便形成图形化的光刻胶掩膜134。
图形化的光刻胶掩膜134含有窗口134a和134b。窗口134a确定将在金属化线沟槽132下方形成的通道沟槽(未画出)的图形，窗口134b确定第二电感器沟槽129的图形(参见图5)。当图形化的光刻胶掩膜134在氧化层122上形成后，进行氧化刻蚀操作136，参见图2D。
图2D示出依据本发明的一个实施方案，在半导体器件146上进行氧化刻蚀操作136，应用前述双镶嵌工艺，氧化刻蚀操作136刻蚀氧化层122，形成通道沟槽(未示出)及第二电感器沟槽129。氧化刻蚀操作136完成后，将金属沉积于通道、第二电感器沟槽129、金属化线沟槽130和132，以及第一电感器沟槽128。沉积操作(未示出)形成导电通道108c、电感器线120b-2、金属化线108a和108b，以及电感器线120b-1，参见图2E。
图2E表示的是依据本发明的一个实施方案的半导体结构146，其中已形成金属化线108a和108b，并且也形成了电感器线120b。正如上面所提到的，沉积在沟槽里的优选金属是铜(Cu)。电感器线120b-1和金属化线108a和108b形成的厚度的优选范围为大约5000埃至大约50000埃之间，更优选为大约10000埃至大约30000埃，最优选为大约20000埃。电感器线120b-2和导电通道108c形成的厚度和深度的优选范围为大约5000埃至大约20000埃之间，更优选为大约8000埃至大约15000埃，最优选为大约12000埃。金属沉积到沟槽后，进行平面化操作，例如CMP，使得以氧化层122为顶表面的电感器线120b和金属化线108a、108b的顶表面平整。
图3示出依据本发明的一个实施方案的半导体结构146，在氧化层138里形成了电感器线120c和金属化线140a、140b。用前述镶嵌工艺将确定电感器线120c-1图形的沟槽和确定金属化线140a和140b图形的沟槽，图形化在氧化层138上。然后用前述双镶嵌工艺，将确定电感器线120c-2图形的沟槽图形化在氧化层138上。当这些沟槽图形化在氧化层138以后，将金属沉积到沟槽里以便形成电感器线120c-1、120c-2，以及金属化线140a、140b。沉积到沟槽里的金属优选为铜(Cu)。电感器线120c-2形成的厚度的优选范围为大约5000埃至大约20000埃之间，更优选为大约8000埃至大约15000埃，最优选为大约12000埃。
电感器线120c-1和金属化线140a、140b形成的厚度的优选范围为大约5000埃至50000埃之间，更优选为大约10000埃至大约30000埃，最优选为大约20000埃。当金属沉积到沟槽后，进行平面化操作，例如CMP，使得以氧化层138为顶表面的电感器线120c和金属化线140a、140b的顶表面平整。应注意的是，有如电感器线120c和金属化线140a和140b形成在半导体结构146里，附加的金属化线(未示出)和部件(未示出)也形成于半导体结构146内。一旦电感器线120c和金属化线140a、140b在氧化层138里形成后，电感器线120d、金属化线142a和142b及导电通道142c将在氧化层144里形成，参见图4。
图4示出依据本发明的一个实施方案，半导体结构146里的附加金属化层，在氧化层144里有电感器线120d、金属化线142a、142b及导电通道142c。电感器线120d由电感器线120d-1和120d-2确定。用前述镶嵌工艺，将确定电感器线120d-1(它确定电感器线120d的顶部)图形的沟槽，和确定金属化线142a和142b图形的沟槽图形化到氧化层144，然后，用前述双镶嵌工艺，将确定电感器线120d-2图形的沟槽，和确定导电通道142c图形的沟槽图形化到氧化层144。当这些沟槽被图形化到氧化层144后，将金属沉积于这些沟槽，以便形成电感器线120d-1、120d-2、金属化线142a和142b，以及导电通道142c。沉积到沟槽的金属优选为铜(Cu)。电感器线120d-2和导电通道142c形成的厚度和深度的优选范围为大约5000埃至大约20000埃之间，更优选为大约8000埃至大约15000埃，最优选为大约12000埃。电感器线120d-1和金属化线142a、142b形成的厚度的优选范围为大约5000埃至大约50000埃之间，更优选为大约10000埃至大约30000埃，最优选为大约20000埃。一旦电感器线120d和金属化线142a、142b在氧化层144里形成后，进行CMP操作，使得以氧化层144为顶表面的电感器线120d和金属化线142a、142b的顶表面平整。应该再次注意，有如电感器线120d、金属化线142a、142b以及导电通道142c的形成，其他的金属化线(未示出)和其他部件(未示出)都形成在氧化层144里。还要注意，含有附加电感器线、金属化线及其他部件的其他金属化层可以形成在半导体结构146里。
如图4所示，由于每个电感器线都是在半导体结构146里更远离衬底100处形成的，电感器的厚度增加了，其优点是用于电感器120的金属量增加了，电感器的电阻减小了，从而提高了总电感和电感器的品质因子。
图5显示依据本发明的一个实施方案的电感器线120b和电感器线120c，并具有阻挡层147a和147b以及籽粒层148a和148b。阻挡层147a是设计用来防止电感器线120b里的金属向半导体结构146迁移的。在一个实施方案里，当第二电感器沟槽129被刻蚀到氧化层122后，阻挡层147a被形成于第一电感器沟槽128(见图2C)和第二电感器沟槽129里。可以采用本领域的任何成熟技术，包括物理蒸发沉积(PVD)等，将阻挡层147a沉积到第一电感器沟槽128和第二电感器沟槽129。应该注意，有如阻挡层147a形成于第一电感器沟槽128和第二电感器沟槽129，其他的阻挡层(未示出)也都在氧化刻蚀操作136的过程中，形成在氧化层122上的互联金属化沟槽130、132、通道沟槽和其他沟槽(未示出)里。在一个实施方案中，阻挡层147a优选为钽(Ta)，或者优选为氮化钽(TaN)。阻挡层147a的厚度的优选范围为大约50埃至大约1000埃之间，更优选为大约100埃至大约300埃，最优选为大约200埃。
当阻挡层147a在电感器线120b里形成后，在阻挡层147a之上形成籽粒层148a。籽粒层148a优化铜的粘附作用，即电感器线120b的形成。籽粒层148a的形成通常采用标准的电镀技术，沉积技术等。籽粒层148a被优选为铜(Cu)。籽粒层148a的沉积厚度的优选范围为大约50埃至大约1000埃之间，更优选为大约200埃至大约500埃，最优选为大约300埃。应该注意，有如籽粒层148a在第一电感器沟槽128和第二电感器沟槽129里形成，其他的籽粒层(未示出)同时也在氧化刻蚀操作136的过程中，形成在氧化层122上的互联金属化沟槽130、132、通道沟槽及其他沟槽(未示出)里。
图5还示出了依据本发明的一个实施方案，阻挡层147b和籽粒层148b的形成。阻挡层147b是设计用来防止电感器线120c里的金属向半导体结构146迁移的。在一个实施方案里，当氧化层138被刻蚀形成电感器线120c的沟槽以后，阻挡层147b被沉积到沟槽里。像阻挡层147a那样，当阻挡层147b被形成于电感器线120c的沟槽里，其他金属化线(未示出)和其他部件(未示出)的阻挡层(未示出)也同时形成在氧化层138的其他金属化线和其他部件里。可以采用本领域的任何成熟技术，包括物理蒸发沉积(PVD)等，将阻挡层147b沉积到电感器线120c的沟槽里。在一个实施方案中，阻挡层147b被优选为钽(Ta)，或者被优选为氮化钽(TaN)。阻挡层147b的厚度的优选范围为大约50埃至大约1000埃之间，更优选为大约100埃至大约300埃，最优选为大约200埃。
当阻挡层147b在电感器线120c里形成后，籽粒层148b形成在阻挡层147b之上。籽粒层148b优化电感器线120c的形成。籽粒层148b的形成通常采用标准电镀技术，沉积技术等。籽粒层148b被优选为铜(Cu)。籽粒层148b的沉积厚度的优选范围为大约50埃至大约1000埃之间，更优选为大约200埃至大约500埃，最优选为大约300埃。本领域里的技术人员将会领悟到，有如籽粒层148a的形成，其他的籽粒层(未示出)也同时在氧化层122上附加金属化线和附加部件的沟槽里形成。
图6A是依据本发明的一个实施方案的半导体结构146的顶视图，显示的是电感器120和金属化线142a、142b和142c。像采用镶嵌工艺在半导体结构146里形成金属化线142a、142d和142e一样，电感器120的电感器线120d-1也是用同样的镶嵌工艺形成的。这样，在半导体结构146里形成了电感器120而没有附加的制作步骤。电感器120的几何形状是这样的：当电流流过电感器120时，电荷贮存在电感器120与衬底产生的电容里。应该注意，电感器120形成在氧化层里，它不在半导体结构146的衬底100的近处。正如本领域的技术人员熟知的，当电感器120位于衬底100的5000埃以内时，衬底100里的硅对电感器120的电容有影响。因此，将电感器120放置在金属层的最顶层。电感器120在半导体结构146的这个位置，减少了由于电感器120紧贴近衬底100而引起的寄生损耗。
图6B是半导体结构146的顶视图，显示电感器120位于氧化层144内的不同深度。图6B显示了氧化层144里的导电通道142c和导电通道142f-k。正如通道142c和142f-k形成于双镶嵌工艺中，电感器120的电感器线120d-2也是这样形成的。因此电感器120的厚度达到最大，因为金属是在双镶嵌工艺中为形成电感器120而沉积的，该过程为氧化层144里的互联金属化线形成了导电通道142c和142f-k。
图7是依据本发明的一个实施方案的流程图，显示了在半导体结构里形成电感器的方法200的流程。在操作202，用前述镶嵌和双镶嵌工艺在多层半导体器件里形成较低的金属化层。当较低的金属化层在半导体衬底上形成后，介电层是沉积在较低金属化层上的覆盖层。当介电层在较低的金属化层形成后，在介电层上旋涂上光刻胶层，以便对介电层进行图形化。
采用标准的光刻技术对光刻胶层进行图形化，从而获得图形化了的光刻胶层。图形化了的光刻胶层被图形化形成窗口，用来确定介电层里金属化线沟槽、第一电感器几何形状沟槽和附加的部件沟槽。第一电感器几何形状沟槽的窗口确定将在介电层里形成的电感器的几何形状(即螺旋形状)。电感器几何形状被这样构建：在确定电感器几何形状的第一电感器几何形状沟槽里形成电感器线，当电流流过该电感器线时产生电容。当图形化的光刻胶层在介电层上形成后，在操作204中，以氧化刻蚀操作形成金属化线沟槽、第一电感器几何形状沟槽以及附加的部件沟槽。
在操作206中，当金属化线沟槽、第一电感器几何形状沟槽和附加的部件沟槽在介电层里形成后，在介电层上旋涂第二光刻胶层。用标准的光刻技术对第二光刻胶层进行图形化，以便形成窗口，这些窗口用来确定通道沟槽，以及具有与第一电感器沟槽相同的电感器几何形状的第二电感器几何形状沟槽。一旦图形化了的光刻胶层形成后，进行氧化刻蚀操作，以便在在操作206中，在介电层里形成通道沟槽和第二电感器几何形状沟槽。完成操作206后，方法200继续进行操作208。
在操作208中，通过对金属化线沟槽、第一电感器几何形状沟槽、附加部件沟槽、通道沟槽和第二电感器几何形状沟槽填充铜，在介电层里形成金属化线、附加部件、导电通道和电感器。本领域的技术人员将会注意到，用于在介电层里形成金属化线、附加部件、导电通道以及电感器的操作，也可以用前述的镶嵌和双镶嵌工艺进行。应该看到，电感器的厚度增加了，因为电感器是在镶嵌工艺和双镶嵌工艺两种操作中形成的。因而电感器的电阻降低了，并且由于电感器的金属厚度增加了，电感器的品质因子增加了。由此，电感器的总效率提高了。
一旦完成操作208之后，方法200继续进行操作210。在操作210中，对介电层进行抛光，以确定半导体结构里的金属化线和电感器的一层。抛光可以用本领域任何熟知的技术进行，包括CMP操作。抛光操作使得金属化线和电感器的介电层顶表面平整。
操作212取决于操作210完成后半导体结构里是否需要另外的电感器层。如果半导体结构里需要另外的电感器层，重复施行方法200以便形成附加的电感器层。如果不需要另外的电感器层，方法200就此结束。
使用铜以及镶嵌和双镶嵌工艺形成电感器120能得到高的品质因子，大约为低于10，更优选的电感器120可以达到大约为低于15。利用镶嵌工艺，设计者可以增加电感器内金属的厚度，从而减小电感器120内的总电阻。
现在本发明使得设计人员提高半导体结构内形成的电感器的性能，同时减少寄生损失，而且避免增加额外的制作步骤。正如其高品质因子所证实的那样，本发明的电感器远远更加有效。由于在电感器里使用了铜，并且由于在电感器的金属区域中氧化层之间的金属全部采用铜，本发明的电感器的电阻大大低于现有技术的电感器。
如上文所述，现有技术电感器采用铝来形成电感器几何形状，而铝的电阻高于铜。因此，由于在电感器里使用了铜，本发明具有低得多的电阻。此外，电感器中使用的金属的厚度达到了最大化，这是因为在两个过程中都沉积了铜，一个是在氧化层里形成金属化线的镶嵌工艺，一个是在氧化层里形成导电通道的双镶嵌工艺。
本发明的电感器的制造，是在镶嵌工艺中，在半导体结构里形成金属化线和其他部件的。这样也减少了电感器制造的成本和制造时间。因此，高品质因子和低电阻的优势，再结合制造成本和制造时间的降低，使得它成为那些试图将无源元件结合进半导体结构的设计人员的一个具有吸引力的备选方案。
虽然，为了清楚了解起见，已经对前述发明进行了某种程度的细致描述，很明显，在下述的权利要求的范围内，某些改变和调整都是可行的。因此，现在的实施方案被认为是示例性的而不是限定性的。同时，本发明并不局限于这里给出的细节，而是可以在下述的权利要求的范围内，和等价范围内进行调整。
Claims (10)
1.一种半导体器件的制造方法，该半导体器件在衬底上配置有电感器结构及导电通道，该方法包括以下步骤：
提供表面布置有导电图形的衬底，所述图形包括金属化线(118a)和具有电感器几何形状的以及电感器线宽度的电感器线(120a)，该表面上有第一介电层；
在第一介电层里形成互联金属化沟槽和电感器沟槽，从而该电感器沟槽具有电感器几何形状和所述电感器线宽度；
在第一介电层里形成通道沟槽及附加的电感器沟槽，该电感器沟槽具有电感器几何形状和所述电感器线宽度；以及
用导电材料填充所述的沟槽，以此衬底(118a)表面的金属化线，填充的通道沟槽(108c)以及填充的互联金属化沟槽确定了通道，并且以此电感器线(120a)、填充的电感器沟槽(120b-1)和填充的附加的电感器沟槽(120b-2)确定了电感器结构。
2.如权利要求1中要求的方法，其特征在于：该方法包括其他步骤：
在第一介电层顶部提供第二介电层；
在第二介电层里形成金属化沟槽和电感器沟槽，从而该电感器沟槽具有电感器几何形状和所述电感器线宽度；并且被限定在所述电感器结构的顶部；
在第二介电层里形成通道沟槽及附加电感器沟槽，该电感器沟槽具有电感器几何形状和所述电感器线宽度；
用导电材料填充所述的这些沟槽，以此使被填充的电感器沟槽和被填充的附加的电感器沟槽构成电感器结构的部分，并且以此通道沟槽和金属化沟槽限定了另一个通道。
3.如权利要求1或2中所要求的方法，其特征在于：填充的互联金属化沟槽确定第一介电层内的金属化线；
4.如权利要求1中所要求的方法，其特征在于：
第一介电层含有氧化物，以及
所述的沟槽是通过刻蚀氧化物而形成的。
5.如权利要求1或2中所要求的方法，其特征在于：
在填充所述沟槽之前，沉积阻挡层和籽粒层，以及
所述导电材料是铜。
6.一种配置有衬底和电感器结构的半导体器件，该器件衬底在表面包括：
金属化线(118a)和具有电感器几何形状和电感器线宽度的第零电感器线(120a)，
具有第一厚度的第一介电层(122)，该介电层(122)被安置在金属化线(118a)和电感器线(120a)的顶部；
第一金属化平面被安置在第一介电层(122)的第一部分，该第一金属化平面包括具有电感器几何形状和电感器线宽度的第一电感器线(120b-2)；
第二金属化平面被安置在第一介电层(122)的第二部分，该第二金属化平面包括具有电感器几何形状和电感器线宽度的第二电感器线(120b-1)，并且被安置在第一电感器线(120b-2)之上，该第一介电层(122)的第一和第二部分确定了第一厚度，此电感器结构包括第零、第一和第二电感器线。
7.如权利要求6中所要求的半导体器件，其特征在于：在第一和第二金属化平面中有金属化线，它们与该第一介电层(122)下方的所述金属化线(118a)一起构成导电通道。
8.如权利要求6中所要求的半导体器件，其特征在于：该器件还包括：
具有第二厚度的第二介电层，该第二介电层被安置在第一介电层之上；
第三金属化平面被安置在第二介电层的第一部分，该第三金属化平面包括具有电感器几何形状和该电感器线宽度的第三电感器线；以及
第四金属化平面被安置在第二介电层的第二部分，该第四金属化平面包括具有电感器几何形状和该电感器线宽度的第四电感器线，并且被安置在第三电感器线之上，该第二介电层的第一和第二部分确定了第二厚度，该第三和第四电感器线是电感器结构的部分。
9.如权利要求8中所要求的半导体器件，其特征在于第二厚度大于第一厚度。
10.如权利要求6中所要求的半导体器件，其特征在于：第一和第二金属化面包含的导电材料是铜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/614,393 | 2000-07-12 | ||
| US09/614,393 US6573148B1 (en) | 2000-07-12 | 2000-07-12 | Methods for making semiconductor inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1388977A CN1388977A (zh) | 2003-01-01 |
| CN1180445C true CN1180445C (zh) | 2004-12-15 |
Family
ID=24461055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018027237A Expired - Lifetime CN1180445C (zh) | 2000-07-12 | 2001-07-11 | 半导体电感器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6573148B1 (zh) |
| EP (1) | EP1238400A2 (zh) |
| JP (1) | JP2004503103A (zh) |
| CN (1) | CN1180445C (zh) |
| WO (1) | WO2002005298A2 (zh) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148553B1 (en) * | 2001-08-01 | 2006-12-12 | Davies Robert B | Semiconductor device with inductive component and method of making |
| US6853079B1 (en) | 2002-08-15 | 2005-02-08 | National Semiconductor Corporation | Conductive trace with reduced RF impedance resulting from the skin effect |
| US6716693B1 (en) * | 2003-03-27 | 2004-04-06 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a surface coating layer within an opening within a body by atomic layer deposition |
| US6852605B2 (en) * | 2003-05-01 | 2005-02-08 | Chartered Semiconductor Manufacturing Ltd. | Method of forming an inductor with continuous metal deposition |
| US7400025B2 (en) * | 2003-05-21 | 2008-07-15 | Texas Instruments Incorporated | Integrated circuit inductor with integrated vias |
| GB2406720B (en) * | 2003-09-30 | 2006-09-13 | Agere Systems Inc | An inductor formed in an integrated circuit |
| KR100577528B1 (ko) * | 2003-12-30 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
| US7207096B2 (en) * | 2004-01-22 | 2007-04-24 | International Business Machines Corporation | Method of manufacturing high performance copper inductors with bond pads |
| US7068138B2 (en) * | 2004-01-29 | 2006-06-27 | International Business Machines Corporation | High Q factor integrated circuit inductor |
| KR100576877B1 (ko) | 2004-11-17 | 2006-05-10 | 삼성전기주식회사 | 평면형 인덕터의 제조 방법 |
| US7399696B2 (en) * | 2005-08-02 | 2008-07-15 | International Business Machines Corporation | Method for high performance inductor fabrication using a triple damascene process with copper BEOL |
| US7279426B2 (en) * | 2005-09-22 | 2007-10-09 | International Business Machines Corporation | Like integrated circuit devices with different depth |
| KR100687434B1 (ko) * | 2005-12-26 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 및 이금속 배선을 갖는 반도체 소자 |
| US8317107B2 (en) * | 2005-12-30 | 2012-11-27 | Intel Corporation | Chip-spacer integrated radio frequency ID tags, methods of making same, and systems containing same |
| DE102006025405B4 (de) * | 2006-05-31 | 2018-03-29 | Globalfoundries Inc. | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen |
| CN100440512C (zh) * | 2006-07-14 | 2008-12-03 | 盛群半导体股份有限公司 | 具有高质量因素的集成电路螺旋电感 |
| ES2339271T3 (es) | 2006-11-08 | 2010-05-18 | Reinhard Nehls | Sistema para marcar un objeto biologico no humano y para tomar una muestra del objeto biologico. |
| US7602027B2 (en) * | 2006-12-29 | 2009-10-13 | Semiconductor Components Industries, L.L.C. | Semiconductor component and method of manufacture |
| US8410578B2 (en) * | 2006-12-29 | 2013-04-02 | Semiconductor Components Industries, Llc | Method of manufacturing a semiconductor component and structure |
| JP2010003894A (ja) * | 2008-06-20 | 2010-01-07 | Nec Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| KR101015525B1 (ko) * | 2008-08-18 | 2011-02-16 | 주식회사 동부하이텍 | 인덕터의 금속 배선 형성 방법 |
| US8736021B2 (en) | 2009-05-15 | 2014-05-27 | X-Fab Semiconductor Foundries Ag | Semiconductor device comprising a metal system including a separate inductor metal layer |
| US8143952B2 (en) | 2009-10-08 | 2012-03-27 | Qualcomm Incorporated | Three dimensional inductor and transformer |
| JP5601974B2 (ja) * | 2010-01-19 | 2014-10-08 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP5703105B2 (ja) * | 2011-04-15 | 2015-04-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN102427046B (zh) * | 2011-11-30 | 2013-08-14 | 中国科学院微电子研究所 | 一种电化学淀积结果确定方法 |
| US9887155B2 (en) * | 2012-09-28 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple metal layer semiconductor device and low temperature stacking method of fabricating the same |
| TWI549234B (zh) * | 2014-01-17 | 2016-09-11 | 矽品精密工業股份有限公司 | 用於接置半導體裝置之層結構及其製法 |
| US9484297B2 (en) | 2015-03-13 | 2016-11-01 | Globalfoundries Inc. | Semiconductor device having non-magnetic single core inductor and method of producing the same |
| US20170092412A1 (en) * | 2015-09-26 | 2017-03-30 | Mathew J. Manusharow | Package integrated power inductors using lithographically defined vias |
| US10283249B2 (en) | 2016-09-30 | 2019-05-07 | International Business Machines Corporation | Method for fabricating a magnetic material stack |
| US10553354B2 (en) | 2017-03-10 | 2020-02-04 | International Business Machines Corporation | Method of manufacturing inductor with ferromagnetic cores |
| WO2023075846A1 (en) * | 2021-10-27 | 2023-05-04 | Microchip Technology Incorporated | Integrated inductor with inductor wire formed in an integrated circuit layer stack |
| DE112022005111T5 (de) * | 2021-10-27 | 2024-08-29 | Microchip Technology Incorporated | Integrierter induktor mit mehrkomponentendurchkontaktierungsschichtinduktorelement |
| CN115579348A (zh) * | 2022-10-26 | 2023-01-06 | 华进半导体封装先导技术研发中心有限公司 | 一种转接板结构及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663784B1 (fr) * | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
| US5446311A (en) * | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
| US5994220A (en) | 1996-02-02 | 1999-11-30 | Micron Technology, Inc. | Method for forming a semiconductor connection with a top surface having an enlarged recess |
| JP2809200B2 (ja) * | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5904565A (en) | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
| JPH11135351A (ja) | 1997-10-27 | 1999-05-21 | Fuji Elelctrochem Co Ltd | 積層インダクタおよびその製造方法 |
| JP3697044B2 (ja) * | 1997-12-19 | 2005-09-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
| US6323118B1 (en) * | 1998-07-13 | 2001-11-27 | Taiwan Semiconductor For Manufacturing Company | Borderless dual damascene contact |
| US6090672A (en) * | 1998-07-22 | 2000-07-18 | Wanlass; Frank M. | Ultra short channel damascene MOS transistors |
| JP3660821B2 (ja) * | 1999-01-19 | 2005-06-15 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US6077733A (en) * | 1999-09-03 | 2000-06-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing self-aligned T-shaped gate through dual damascene |
| TW503439B (en) * | 2000-01-21 | 2002-09-21 | United Microelectronics Corp | Combination structure of passive element and logic circuit on silicon on insulator wafer |
| US6489663B2 (en) * | 2001-01-02 | 2002-12-03 | International Business Machines Corporation | Spiral inductor semiconducting device with grounding strips and conducting vias |
| US6639298B2 (en) * | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
| US6515369B1 (en) * | 2001-10-03 | 2003-02-04 | Megic Corporation | High performance system-on-chip using post passivation process |
-
2000
- 2000-07-12 US US09/614,393 patent/US6573148B1/en not_active Expired - Lifetime
-
2001
- 2001-07-11 EP EP01984190A patent/EP1238400A2/en not_active Withdrawn
- 2001-07-11 WO PCT/EP2001/007957 patent/WO2002005298A2/en active Application Filing
- 2001-07-11 JP JP2002508814A patent/JP2004503103A/ja not_active Withdrawn
- 2001-07-11 CN CNB018027237A patent/CN1180445C/zh not_active Expired - Lifetime
-
2003
- 2003-04-02 US US10/406,914 patent/US6717232B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002005298A2 (en) | 2002-01-17 |
| US6573148B1 (en) | 2003-06-03 |
| US6717232B2 (en) | 2004-04-06 |
| JP2004503103A (ja) | 2004-01-29 |
| WO2002005298A3 (en) | 2002-05-16 |
| EP1238400A2 (en) | 2002-09-11 |
| CN1388977A (zh) | 2003-01-01 |
| US20030170989A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1180445C (zh) | 半导体电感器及其制造方法 | |
| CN2741192Y (zh) | 具有高品质因子的电感 | |
| JP5229710B2 (ja) | デュアルダ・マシン構造体およびその形成方法 | |
| CN108461477B (zh) | 用于超(跳跃)通孔整合的金属互连 | |
| CN1211855C (zh) | 带有冗余衬垫的铜导电线 | |
| CN100431098C (zh) | 金属-绝缘体-金属电容器及互连结构 | |
| CN100365765C (zh) | 双镶嵌结构中的金属-绝缘体-金属电容结构及制造方法 | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| US6593185B1 (en) | Method of forming embedded capacitor structure applied to logic integrated circuit | |
| US20030040161A1 (en) | Method of producing an integrated component with a metal-insulator-metal capacitor | |
| JP2001313371A (ja) | 金属キャパシタおよびその形成方法 | |
| CN1531080A (zh) | 半导体装置及其制造方法 | |
| US20060043589A1 (en) | Electronic device and method for fabricating the same | |
| CN1617340A (zh) | 具有电容器的半导体器件及其制造方法 | |
| US20020105405A1 (en) | Method of fabricating silver inductor | |
| CN1738025A (zh) | 具有增大电容耦合的迹线的制造方法及相应的迹线 | |
| TWI232523B (en) | Damascene process and structure thereof | |
| CN1750249A (zh) | 集成电路中的半导体装置及其制造方法 | |
| CN1297010C (zh) | 有模拟电容器的半导体器件及其制造方法 | |
| CN1635625A (zh) | 用铜制造高电容量电容器的方法及其结构 | |
| CN1753162A (zh) | 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构 | |
| WO2002056364A2 (en) | Conductor reservoir volume for integrated circuit interconnects | |
| CN1638035A (zh) | 制造半导体器件中的电感的方法 | |
| CN1210782C (zh) | 镶嵌式内连导线上形成选择性铜膜的制造方法 | |
| US7247544B1 (en) | High Q inductor integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070831 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20070831 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20041215 |
|
| CX01 | Expiry of patent term |