CN1638035A - 制造半导体器件中的电感的方法 - Google Patents

制造半导体器件中的电感的方法 Download PDF

Info

Publication number
CN1638035A
CN1638035A CNA2004100565662A CN200410056566A CN1638035A CN 1638035 A CN1638035 A CN 1638035A CN A2004100565662 A CNA2004100565662 A CN A2004100565662A CN 200410056566 A CN200410056566 A CN 200410056566A CN 1638035 A CN1638035 A CN 1638035A
Authority
CN
China
Prior art keywords
damascene
metal
layer
metal line
desired method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100565662A
Other languages
English (en)
Inventor
崔璟根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1638035A publication Critical patent/CN1638035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种制造半导体器件中的电感的方法。通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，从而降低电阻并获得良好的Q(品质)因数。因此，本发明具有能提高工艺可靠性和器件电特性的效果。

Description

制造半导体器件中的电感的方法
技术领域
本发明涉及一种制造半导体器件中的电感的方法，更具体地说，涉及一种制造其中很厚地形成用于电感的布线的半导体器件中的电感的方法。
背景技术
在CMOS RF技术中，通过直接转换等降低RF到基本频带的能级，使得即使用普通CMOS工艺也能制作RF芯片。这是把基本频带和RF并入一单个芯片中的核心技术并且能够发展用于无限通讯器件的SoC(芯片上系统)。对于SoC，要求用批处理在单个半导体衬底上形成有源器件和无源器件，由此制作高频率集成电路。当制作这种高频率集成电路时，能够执行例如弱信号放大和频率转换的功能的部件常用于显著地降低所用部件的数目并还使高频率装置微型化，从而增加了产量。
图1是具有形成在同一衬底上的有源器件和无源器件的示范性RFCMOS的3-D示图。如图1中所示，在RF CMOS中，对单位元件的电连接部分以及有源器件和无源器件同时成批地形成在半导体衬底上。因此，与常规高频率电路板相比，RF CMOS尺寸小、可靠性高以及特性稳定。此外，不需要独立部件的额外封装。众所周知，与使用独立部件制造高频率电路的情况相比，这能够降低制造成本并且增加无线通讯器件的市场竞争力。也就是说，为了制造高频率电路，在现有技术中使用其中安装在陶瓷基板上为独立部件的有源器件和无源器件的高频率电路板。然而，当微型化和批量生产无线系统时，用半导体基板取代电路板。
同样地，RF CMOS主要分成有源器件和无源器件。无源器件包括电阻器、电感、电容器以及有源器件和无源器件之间的布线。在这种情况下，通过从具有限定结构和尺寸的标准器件中测量RF特性、提取等效电路参数以及归纳特性规律来提供无源器件的特性作为数据。这时，通常以螺旋结构制造电感。根据金属的线宽、距离、螺旋数目等来改变电感的特性。此外，通过从RF CMOS器件中提取等效电路参数以及归纳特性规律来提供这些特征作为数据。
在电感为无源器件的情况下，要求降低电阻和减少布线之间的寄生电容，以便得到高Q(品质)因数。如果使用Cu形成布线，那么制造电感的工艺使用金属镶嵌工艺，以便实现理想的图形。金属镶嵌工艺由各种工艺的组合构成，例如氧化膜淀积工艺、曝光工艺、蚀刻工艺、化学机械抛光工艺和金属淀积工艺。
在这些工艺中，当形成电感布线时，为了形成用于电感的厚布线，在形成电感图形后借助于蚀刻工艺形成布线。这时，由于光致抗蚀剂图形和氧化物膜之间的蚀刻选择比率，对形成深电感图形存在限制。
发明内容
本发明针对一种制造半导体器件中的电感的方法，其中通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，从而降低电阻、得到良好的Q(品质)因数、并提高工艺的可靠性和器件的电特性。
根据本发明的一个优选实施例，提供一种制造半导体器件中的电感的方法，包括：在半导体衬底上形成层间绝缘膜的第一步骤，在层间绝缘膜中形成金属镶嵌图形的第二步骤，以及在金属镶嵌图形中形成金属布线的第三步骤，其中重复进行第一至第三步骤以形成垂直地连接宽度上没有变化而具有增加了厚度的布线。
在上述中，优选用铜形成金属布线。
形成金属布线的步骤包括如下步骤：在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
形成金属布线的步骤可以包括如下步骤：在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、剥离层间绝缘膜上的金属籽晶层、从而仅在金属镶嵌图形内留下残留的金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
形成金属布线的步骤可以包括如下步骤：在含有金属镶嵌图形的整个结构上形成阻挡金属层、在含有金属镶嵌图形的整个结构上形成金属籽晶层、剥离在层间绝缘膜上的金属籽晶层和阻挡金属层、从而仅在金属镶嵌图形内留下残留的阻挡金属层和金属籽晶层、以及用电镀法在金属镶嵌图形内形成金属布线。
可以用单原子淀积法形成阻挡金属层。
在形成阻挡金属层后，还可以包括剥离在金属镶嵌图形的底部处的阻挡金属层的步骤。可以在PVD反应室内以RF蚀刻模式、或在RIE反应室或MERIE反应室内各向异性地剥离在金属镶嵌图形底部的阻挡金属层。
在形成金属布线之后，还可以包括进行退火处理的步骤。退火处理可以在熔炉内进行、以及在N2/H2气氛中、以100℃至200℃的温度用30分钟至3小时进行退火处理。
附图说明
图1是具有形成在同一衬底上的有源器件和无源器件的示范性RFCMOS的3-D示图；以及
图2A至图2F示出了用于说明根据本发明实施例的制造半导体器件中的电感的方法的截面图。
具体实施方式
现在将参考附图介绍根据本发明的优选实施例。由于为了本领域的普通技术人员能够理解本发明提供优选实施例，所以它们可以以各种方式修改并且本发明的范围不局限于下述的优选实施例。
此时，在描述一层膜在其它膜或半导体衬底“上”的情况中，一层膜可以直接接触其它膜或半导体衬底。或者，在一层膜和其它膜或半导体衬底之间可以插入第三膜。此外，在图中，为便于说明和清楚放大了每层的厚度和尺寸。相同的参考数字用于标注相同或相似的部分。
图2A至图2F示出了用于说明根据本发明实施例的制造半导体器件中的电感的方法的截面图。
参考图2A，在半导体衬底201上形成第一层间绝缘膜202，在半导体衬底201中形成用于形成半导体器件的各种部件(未示出)。
尽管图中没有示出，但在第一层间绝缘膜202的给定区域中形成通孔，并且在通孔中形成连接到半导体衬底201的结区或下层金属布线的通路插塞。
此后，在第一层间绝缘膜202上依序形成第一绝缘阻挡层203和第二层间绝缘膜204。在上述中，可以用SiN膜来形成第一绝缘阻挡层203。
然后，用金属镶嵌工艺在第二层间绝缘膜204中形成第一金属镶嵌图形204a，例如通孔或沟槽。在第一金属镶嵌图形204a内形成第一金属布线206。第一金属布线206通过形成在第一层间绝缘膜202中的通路插塞(未示出)连接到半导体衬底101的结区或下层金属布线(未示出)。这时，优选用铜来形成第一金属布线206。
此时，优选在形成第一金属布线206之前，在第一金属镶嵌图形204a的侧壁和底部形成第一阻挡金属层205，以便阻止第一金属布线206的金属成分扩散进入第二层间绝缘膜204中。从而，在第一金属布线206和第二层间绝缘膜204之间形成第一阻挡金属层205能阻止第一金属布线206的金属成分扩散进入第二层间绝缘膜204。
参考图2B，在含有第一金属布线206的整个结构上先后形成第二绝缘阻挡层207和第三层间绝缘膜208。
在上文中，可以用SiN膜形成第二绝缘阻挡层207。更具体地，通过在200℃至400℃的温度下施加SiH4、N2和NH3，第二绝缘阻挡层207可以形成100至2000的厚度。在这种情况下，SiH4的供给流设定为50sccm至500sccm、N2的供给流设定为100sccm至10000sccm、以及NH3的供给流设定为5sccm至1000sccm。
此时，优选用具有低介电常数的绝缘材料形成第三层间绝缘膜208，例如FSG。还优选在考虑到在随后的工艺中要形成的第二金属布线212的厚度和宽度来决定第三层间绝缘膜208的厚度。第三层间绝缘膜208可以形成为25000至40000的厚度。
参考图2C，用金属镶嵌工艺形成第二金属镶嵌图形209，例如通孔或沟槽。如果必要的话，第二金属镶嵌图形209可以形成与第一金属镶嵌图形204a相同的图形，或可以具有宽的宽度或窄的宽度。
然后，蚀刻通过第二金属镶嵌图形209暴露出的第二绝缘阻挡层207。由于第二绝缘阻挡层207具有比第一金属布线206相对高的电阻，所以优选通过减少第二绝缘阻挡层207的电阻来剥离第二绝缘阻挡层207。当蚀刻第二绝缘阻挡层207时，露出下面的第一金属布线206。
参考图2D，在含有第二金属镶嵌图形209的整个结构上形成第二阻挡金属层210。可以用Ta或TaN来形成第二阻挡金属层210。此后，为了防止要形成在第二金属镶嵌图形209中的金属布线和第一金属布线206之间的接触电阻增加，优选剥离在第二金属镶嵌图形209的底部的第二阻挡金属层210。在这种情况下，可以在PVD反应室内以RF蚀刻模式、或在反应离子蚀刻(RIE)反应室或磁增强反应离子蚀刻(MERIE)反应室中以各向异性方式剥离第二阻挡金属层210。此时，如果用单原子淀积法形成第二阻挡金属层210，那么第二阻挡金属层210很薄地形成并且电阻低。从而，可以省略蚀刻第二金属镶嵌图形209的底部处的第二阻挡金属层210的过程。
接着，在第二阻挡金属层210上形成金属籽晶层211。优选用铜来形成金属籽晶层211。金属籽晶层211可以形成1000至2000的厚度。
参考图2E，用电镀法在金属籽晶层211上形成电镀层212a，以便完全填埋第二金属镶嵌图形209。然后进行退火处理。在熔炉内N2/H2气氛中、在100℃至200℃的温度条件下用30分钟至3小时进行退火处理。
此时，尽管图中没有示出，但在进行电镀法之前，仅仅可以选择性地剥离在第三层间绝缘膜208上的金属籽晶层，以留下仅在金属镶嵌图形209内残余的金属籽晶层211，由此仅在金属镶嵌图形209内形成电镀层212a。在这种情况下，存在能减少在随后的处理中进行的化学机械抛光工艺的负担的优势。
此外，在进行电镀法之间，选择性地剥离在第三层间绝缘膜208上的阻挡金属层和金属籽晶层，以仅在金属镶嵌图形209内留下残留的金属籽晶层211和阻挡金属层210，并随后用无电镀法形成电镀层212a，由此仅在金属镶嵌图形209内形成电镀层212a。甚至在这种情况下，也具有能减少在随后的处理中进行的化学机械抛光工艺的负担的优势。
参考图2F，用化学机械抛光工艺剥离在第三层间绝缘膜208上的电镀层(图2E中的212a)、第二阻挡金属层210和其它导电材料。此时，可以用与形成第二金属布线212的方法相同的方法形成图2A中形成的第一金属布线206。从而，形成用于电感并具有第一金属布线206和第二金属布线212的布线213。
使第二金属布线212直接接触第一金属布线206。此外，由于以相同的图形形成第二金属镶嵌图形209和第一金属镶嵌图形204a，所以第二金属布线212能形成与第一金属布线206相同的图形。结果，由此用双金属镶嵌工艺形成由第一金属布线206和第二金属布线212构成的单电感布线213。通过双金属镶嵌工艺，能够形成比常规6μm厚3μm、甚至高纵横比的电感布线213。
此外，尽管图中没有示出，如果重复进行图2B至2F中所示的方法，甚至可以以高纵横比形成更厚的电感布线。
根据如上所述的本发明，通过以相同图形或不同图形进行至少两次金属镶嵌工艺来很厚地形成用于电感的布线，以便降低电阻并得到良好的Q(品质)因数。因此，本发明具有能提高工艺可靠性和器件电特性的效果。

Claims (10)

1、一种制造半导体器件中的电感的方法，包括：
在半导体衬底上形成层间绝缘膜的第一步骤；
在层间绝缘膜中形成金属镶嵌图形的第二步骤；以及
在金属镶嵌图形中形成金属布线的第三步骤，
其中重复进行第一至第三步骤以形成垂直地连接、宽度上没有变化而具有增加了厚度的布线。
2、如权利要求1所要求的方法，其中用铜形成金属布线。
3、如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤：
在含有金属镶嵌图形的整个结构上形成阻挡金属层；
在含有金属镶嵌图形的整个结构上形成金属籽晶层；以及
用电镀法在金属镶嵌图形内形成金属布线。
4、如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤：
在含有金属镶嵌图形的整个结构上形成阻挡金属层；
在含有金属镶嵌图形的整个结构上形成金属籽晶层；
剥离层间绝缘膜上的金属籽晶层，从而仅在金属镶嵌图形内留下残留的金属籽晶层；以及
用电镀法在金属镶嵌图形内形成金属布线。
5、如权利要求1所要求的方法，其中形成金属布线的步骤包括如下步骤：
在含有金属镶嵌图形的整个结构上形成阻挡金属层；
在含有金属镶嵌图形的整个结构上形成金属籽晶层；
剥离在层间绝缘膜上的金属籽晶层和阻挡金属层，从而仅在金属镶嵌图形内留下残留的阻挡金属层和金属籽晶层；以及
用电镀法在金属镶嵌图形内形成金属布线。
6、如权利要求5所要求的方法，其中用原子层淀积形成阻挡金属层。
7、如权利要求5所要求的方法，在形成阻挡金属层之后还包括如下步骤：剥离在金属镶嵌图形的底部处的阻挡金属层。
8、如权利要求7所要求的方法，其中在PVD反应室内以RF蚀刻模式、或在RIE反应室或MERIE反应室内用各向异性蚀刻工艺剥离在金属镶嵌图形底部的阻挡金属层。
9、如权利要求5所要求的方法，在形成金属布线之后还包括如下步骤：进行退火处理。
10、如权利要求9所要求的方法，其中退火处理在熔炉内进行，并且在N2/H2气氛中、以100℃至200℃的温度用30分钟至3小时进行退火处理。
CNA2004100565662A 2003-12-30 2004-08-10 制造半导体器件中的电感的方法 Pending CN1638035A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030100174A KR100577528B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 인덕터 제조 방법
KR100174/2003 2003-12-30

Publications (1)

Publication Number Publication Date
CN1638035A true CN1638035A (zh) 2005-07-13

Family

ID=34698746

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100565662A Pending CN1638035A (zh) 2003-12-30 2004-08-10 制造半导体器件中的电感的方法

Country Status (4)

Country Link
US (1) US20050142793A1 (zh)
JP (1) JP2005197641A (zh)
KR (1) KR100577528B1 (zh)
CN (1) CN1638035A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709155A (zh) * 2012-04-17 2012-10-03 北京大学 一种金属电感的制备方法
CN105470152A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 提高整合被动高阻衬底铜电感的射频性能的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7776705B2 (en) * 2006-09-06 2010-08-17 Atmel Corporation Method for fabricating a thick copper line and copper inductor resulting therefrom
KR100948297B1 (ko) * 2007-12-10 2010-03-17 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6573148B1 (en) * 2000-07-12 2003-06-03 Koninklljke Philips Electronics N.V. Methods for making semiconductor inductor
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
JP2002176099A (ja) * 2000-12-08 2002-06-21 Nec Corp 半導体装置及びその製造方法
US6667217B1 (en) * 2001-03-01 2003-12-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene copper inductor structure using a sub-0.18 um CMOS process
JP2003045961A (ja) * 2001-07-27 2003-02-14 Mitsubishi Electric Corp 多層配線構造、その多層配線構造を具備した半導体装置、インダクタおよび半導体装置の製造方法
FR2832852B1 (fr) * 2001-11-29 2004-02-27 Memscap Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
JP2003258088A (ja) * 2002-03-06 2003-09-12 Sony Corp 半導体装置、その製造方法、及びその製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709155A (zh) * 2012-04-17 2012-10-03 北京大学 一种金属电感的制备方法
CN102709155B (zh) * 2012-04-17 2014-12-31 北京大学 一种金属电感的制备方法
CN105470152A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 提高整合被动高阻衬底铜电感的射频性能的方法
CN105470152B (zh) * 2014-09-12 2018-08-24 上海华虹宏力半导体制造有限公司 提高整合被动高阻衬底铜电感的射频性能的方法

Also Published As

Publication number Publication date
KR100577528B1 (ko) 2006-05-10
US20050142793A1 (en) 2005-06-30
JP2005197641A (ja) 2005-07-21
KR20050070531A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US6972254B1 (en) Manufacturing a conformal atomic liner layer in an integrated circuit interconnect
US6737728B1 (en) On-chip decoupling capacitor and method of making same
US6096648A (en) Copper/low dielectric interconnect formation with reduced electromigration
US6225207B1 (en) Techniques for triple and quadruple damascene fabrication
US7211512B1 (en) Selective electroless-plated copper metallization
US6482656B1 (en) Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US20050247566A1 (en) Process and manufacturing tool architecture for use in the manufacture of one or more protected metallization structures on a workpiece
CN1638124A (zh) 射频半导体器件及其制造方法
KR20020074216A (ko) 반도체 디바이스들 내에 구리 상호연결부들을 제조하는 방법
US20100081272A1 (en) Methods of Forming Electrical Interconnects Using Electroless Plating Techniques that Inhibit Void Formation
US6469385B1 (en) Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
US7105928B2 (en) Copper wiring with high temperature superconductor (HTS) layer
CN1638035A (zh) 制造半导体器件中的电感的方法
US20060189090A1 (en) Method for fabricating a metal-insulator-metal capacitor
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN1291477C (zh) 改善内连线结构的电性质量的方法
CN100353487C (zh) 电容的制作方法
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
KR20040004809A (ko) 반도체 소자의 구리배선 및 캐패시터 제조방법
US6979903B1 (en) Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
CN1210782C (zh) 镶嵌式内连导线上形成选择性铜膜的制造方法
US6403474B1 (en) Controlled anneal conductors for integrated circuit interconnects
US20020111015A1 (en) Method of forming metal connection elements in integrated circuits
US6388330B1 (en) Low dielectric constant etch stop layers in integrated circuit interconnects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication