CN1617340A - 具有电容器的半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件及其制造方法，该半导体器件，包括：半导体衬底；在上述半导体衬底上边形成的第1层间绝缘膜；在上述第1层间绝缘膜内形成的第1布线层，上述第1布线层在上述第1层间绝缘膜的表面上露出来；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；在上述第2层间绝缘膜上形成的第1栓塞，上述第1栓塞到达上述第1布线层的上表面上；在上述第1栓塞的侧面和底面上形成的MIM型电容器，所述MIM型电容器包括：连接到上述第1布线层上的下部电极膜、在上述下部电极膜上边形成的电介质膜和在上述电介质膜上边形成的上部电极膜；在上述第2层间绝缘膜上形成的上部电极用布线层，上述上部电极用布线层连接到上述第1栓塞上。

Description

具有电容器的半导体器件及其制造方法

本申请是申请号为02118156.x、申请日为2002年4月23日、发明名称为“具有电容器的半导体器件及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及安装有电容器的半导体器件，特别是涉及模拟/数字混合安装型半导体器件及其制造方法。

背景技术

近些年来，随着产品的小型化和高速化，已经可以使用把若干个LSI(大规模集成电路)合并到一个LSI中的系统LSI了。此外，现在，通信技术的进步是惊人的。人们正在积极地开发把在该通信中使用的模拟电路和数字电路合并到一个LSI中的模拟/数字混合安装型LSI。

为了构成模拟电路，就要求具有高精度且稳定性不依赖于电压的电容器。作为该电容器，可以使用PIP(多晶硅-绝缘体-多晶硅)型电容器。该PIP型电容器的构成为把ONO膜夹持在掺杂的多晶硅与多晶硅的电极之间。

但是，PIP型电容器由于电压系数和温度系数高，故存在着对电压和温度的依赖性。此外，由于多晶硅的电阻大，故具有LSI不能进行稳定动作的问题。

于是，为了改善这样的问题，MIM(金属-绝缘体-金属)型电容器受到了人们的注意。该MIM型电容器，把电压系数和电阻比多晶硅低的金属用做电极。此外，该MIM型电容器，由于可以在多层布线层内形成，故还可以抑制寄生电容。

图7A～图7I示出了MIM型电容器的构造和制造工序。

如图7A所示，在半导体衬底101上边，中间存在着绝缘膜102地形成第1层间绝缘膜103。在第1层间绝缘膜103内形成第1布线层106。该第1布线层106，由布线105和势垒金属膜104构成。在上述第1层间绝缘膜103和第1布线层106上边，形成用来防止扩散和氧化的势垒膜107。该势垒膜107是金属，例如，铜。

其次，如图7B所示，在上述势垒膜107上边，依次淀积下部电极金属108、电介质膜109和上部电极金属110。

其次，如图7C所示，在上述上部电极金属110上边形成光刻胶图形(未画出来)，以上述光刻胶图形为掩模，对上述上部电极金属110和电介质膜109进行刻蚀。然后，借助于灰化法除去上述光刻胶图形。结果，形成上部电极膜110a和电容器绝缘膜109a。

其次，如图7D所示，在上述上部电极膜110a和上述下部电极金属108上边形成光刻胶图形(未画出来)，以该光刻胶图形为掩模刻蚀上述下部电极金属108。然后，借助于灰化法除去上述光刻胶图形。借助于此，形成由下部电极膜108a、电容器绝缘膜109a和上部电极膜110a构成的MIM型电容器111。

其次，如图7E所示，向上述第1层间绝缘膜103上边淀积第2层间绝缘膜112。

其次，如图7F所示，用CMP(化学机械抛光)法使上述第2层间绝缘膜112平坦化。

其次，如图7G所示，在上述第2层间绝缘膜112上边形成光刻胶图形(未画出来)，以该光刻胶图形为掩模，对上述第2层间绝缘膜112进行刻蚀，形成多个连接孔。然后，借助于灰化法除去上述光刻胶图形。在上述第2层间绝缘膜112中形成的连接孔是布线用连接孔112a、下部电极用连接孔112b以及上部电极用连接孔112c。

其次，如图7H所示，在上述第2层间绝缘膜112上形成光刻胶图形(未画出来)。以该光刻胶图形为掩模，对上述第2层间绝缘膜112进行刻蚀。然后，借助于灰化法除去上述光刻胶图形。借助于此，在上述第2层间绝缘膜内形成第2布线沟112d、下部电极用布线沟112e和上部电极用布线沟112f。

其次，如图7I所示，在所有上述连接孔和布线沟的表面部分上形成势垒金属膜113。接着，向整个面上淀积铜膜114，用CMP法使该铜膜114平坦化。借助于上述工序，形成由第2布线114d和布线用栓塞114a构成的第2布线层、由下部电极用布线114e和下部电极用栓塞114b构成的下部电极布线层、由上部电极用布线114f和上部电极用栓塞114c构成的上部电极布线层。

但是，上述现有的制造，如图7G所示，作为布线用连接孔112a、MIM型电容器111的下部电极用连接孔112b和上部电极用连接孔112c，必须分别形成为深度不同的连接孔。

如果同时形成这些连接孔，在一直到最深的布线用连接孔112a的形成结束为止的期间内，MIM型电容器111的下部电极膜108a和上部电极膜110a就会被过刻蚀。为此将产生电容器的漏电流特性恶化的问题。

此外，为了避免上述问题，可以考虑分别而不是同时形成上述3种连接孔。但是，在该情况下，制造工序数就会大幅度地增加。

于是，人们期望着那种可以防止MIM型电容器的电极膜的损伤，可以用少的制造工序同时形成多个连接孔的半导体器件及其制造方法。

发明内容

本发明的目的是提供能够克服现有技术的问题的半导体器件及其制造方法。

本发明提供了一种半导体器件，包括：半导体衬底；在上述半导体衬底上边形成的第1层间绝缘膜；在上述第1层间绝缘膜内形成的第1布线层，上述第1布线层在上述第1层间绝缘膜的表面上露出来；在上述第1层间绝缘膜上边形成的第2层间绝缘膜；在上述第2层间绝缘膜上形成的第1栓塞，上述第1栓塞到达上述第1布线层的上表面上；在上述第1栓塞的侧面和底面上形成的MIM型电容器，所述MIM型电容器包括：连接到上述第1布线层上的下部电极膜、在上述下部电极膜上边形成的电介质膜和在上述电介质膜上边形成的上部电极膜；在上述第2层间绝缘膜上形成的上部电极用布线层，上述上部电极用布线层连接到上述第1栓塞上。

本发明还提供了一种半导体器件的制造方法，包括下列步骤：在半导体衬底上边形成第1层间绝缘膜；在上述第1层间绝缘膜内形成多个第1布线沟；向上述各第1布线沟内填充金属膜以形成多个第1布线层；在上述第1层间绝缘膜和上述第1布线层上边形成势垒金属膜；在上述势垒金属膜上边形成第2层间绝缘膜；在上述第2层间绝缘膜内形成布线用连接孔和电极用连接孔，上述电极用连接孔贯穿上述势垒金属膜到达上述第1布线层；在上述第2层间绝缘膜内形成第2布线沟和电极用布线沟，上述第2布线沟与上述布线用连接孔连通，上述电极用布线沟与上述电极用连接孔连通；在上述电极用连接孔的表面和上述电极用布线沟的底面部分上表面上形成下部电极膜；在上述下部电极膜上边形成由电介质膜构成的电容器绝缘膜；在上述电容器绝缘膜上边形成由第2势垒金属膜构成的上部电极膜，上述下部电极膜、电容器绝缘膜、上部电极膜构成MIM型电容器；向上述布线用连接孔和第2布线沟以及电极用连接孔和电极用布线沟内填充金属膜。

附图说明

图1A到F示出了本发明的实施例1的半导体器件的制造工序。

图2A到E示出了本发明的实施例2的半导体器件的制造工序。

图3A到D示出了本发明的实施例3的半导体器件的制造工序。

图4A到E示出了本发明的实施例4的半导体器件的制造工序。

图5A是本发明的实施例4的半导体器件的侧面剖面图。

图5B和C是沿图5A的5B-5B线的顶视剖面图。

图6A到F示出了本发明的实施例5的半导体器件的制造工序。

图7A到I示出了现有的MIM型电容器的制造工序。

具体实施方式

[实施例1]

参看图1A到图1F，对本发明的实施例1的半导体器件的制造工序进行说明。

如图1A所示，在半导体衬底1上边形成将成为绝缘隔离层的绝缘膜2。然后，在上述绝缘膜2上边形成第1层间绝缘膜3。为了使器件可以进行高速动作，降低布线间电容，上述第1层间绝缘膜3使用介电系数低的例如甲基聚硅氧烷。接着，形成由铜布线5和势垒金属膜4构成的的第1布线层6。就是说，首先，在上述第1层间绝缘膜3内形成布线沟3a。然后，为了防止铜的扩散和氧化，用溅射法向上述布线沟3a的表面上淀积TaN膜约20nm，形成势垒金属膜4。然后，再向上述势垒金属膜4上边用溅射法淀积约100nm的铜膜。之后，用电解电镀法向含有上述布线沟的第1层间绝缘膜3上边整个面上淀积约800nm的铜。然后，用CMP法研磨除去不需要的铜和TaN。借助于此，就可以使铜层5平坦化，使第1层间绝缘膜3露出来。

其次，如图1B所示，用CVD(化学汽相淀积)法向上述第1层间绝缘膜3上边淀积SiN膜7。该SiN膜7是用来防止铜的扩散和氧化的势垒膜。接着，用溅射法向上述势垒膜7上边淀积约40nm的第1TiN膜8。用CVD法向上述第1TiN膜8上边淀积约50nm的SiN膜9。用溅射法向上述SiN膜9上边淀积约300nm的第2TiN膜10。

其次，如图1C所示，用光刻和RIE技术，如图7C、7D所示，对上述SiN膜9和上述第2TiN膜10进行加工。借助于此，形成MIM型电容器的下部电极膜8a、电容器绝缘膜9a和上部电极膜10a。用以上的制造工序，就可以形成MIM型电容器11。

其次，如图1D所示，向上述第1层间绝缘膜3上边淀积约700nm的第2层间绝缘膜12。用CMP法使上述第2层间绝缘膜平坦化。再用光刻和RIE技术进行加工，在上述第2层间绝缘膜12上同时形成达到第1布线层6的布线用连接孔12a和达到上述下部电极膜8a的下部电极用连接孔12b。上述第2层间绝缘膜12的绝缘材料，与上述第1层间绝缘膜同样是甲基聚硅氧烷。用于上述下部电极膜8a和上述第2层间绝缘膜12的材料，由于分别是TiN和甲基聚硅氧烷，故两者的刻蚀速率是不同的。此外，上述第1布线用连接孔12a和上述下部电极用连接孔12b的深度差为上述下部电极膜8a的厚度，就是说为大约40nm。为此，两连接孔的深度几乎是相同的。因此，即便是同时形成2个连接孔也不会把上述下部电极膜8a过刻蚀得很大。

其次，如图1E所示，用光刻和RIE技术，在上述第2层间绝缘膜12上，同时形成第2布线沟12c、下部电极用布线沟12d、和上部电极用布线沟12e。各个沟的深度分别为大约300nm。上述上部电极膜10a，由于处于距上述第2层间绝缘膜12的上表面大约300nm的深度处，故上述上部电极用布线沟12e会达到上述上部电极10a上。此外，布线沟12c、12d分别与连接孔12a、12b连通。

其次，如图1F所示，在所有的上述连接孔和含有布线沟的第2层间绝缘膜的表面部分上都用溅射法淀积大约20nm的TaN膜，形成势垒金属膜13。然后，再用溅射法向上述势垒金属膜13上边淀积大约100nm的铜膜。之后，用电解电镀法向所有的上述连接孔和含有布线沟的第2层间绝缘膜12上边整个面上淀积大约800nm的铜层。然后，采用用CMP法一直到使第2层间绝缘膜12露出来为止研磨除去不需要的铜层和TaN的办法，使铜层平坦化。借助于此，就可以形成第2布线层、下部电极用布线层和上部电极用布线层。第2布线层用下部电极用第2布线14c和布线用栓塞14a构成。下部电极用布线层用下部电极用布线14d和下部电极用栓塞14b构成。第2层间绝缘膜12用上部电极用布线14e构成。上部电极用布线层不通过栓塞直接连接到上部电极10a上。就是说，上部电极10a上边的第2层间绝缘膜12的膜厚，被作成为大体上与第2布线层、下部电极用布线层和上部电极用布线层的膜厚相等。此外，下部电极用栓塞14b的深度，被作成为大体上与把电容器绝缘膜9a的膜厚和上部电极膜10a膜厚加起来的厚度相等。

倘采用上述实施例1，则要调整上述上部电极膜10a的膜厚，使上部电极膜10a上边第2层间绝缘膜12与上述第2布线沟12c、下部电极用布线沟12d和上部电极用布线沟12e的深度变成为大体上相等。为此，不再需要上部电极用连接孔的形成，因而可以避免上部电极膜10a的过刻蚀。因此，可以保持良好的MIM型电容器的特性。此外，由于可以同时形成多个连接孔12a、12b和布线沟12c到12e，故可以防止制造工序的增加。

[实施例2]

其次，参看图2A到图2E，对本发明的实施例2的半导体器件的制造工序进行说明。

如图2A所示，与实施例1同样，在半导体衬底1上边形成将成为绝缘隔离层的绝缘膜2。在该绝缘膜2上边形成第1层间绝缘膜3。接着，在上述第1层间绝缘膜3内形成布线沟3a，然后，向上述布线沟3a的表面上，作为势垒金属膜淀积TaN膜4。然后再向TaN膜4的上边淀积铜层5填埋上述布线沟3a。其次，用CMP法研磨除去不需要的上述铜层5和TaN膜4，使之平坦化。之后，仅仅在上述铜层5的部分上形成大约50nm左右的凹槽部分。然后，用溅射法淀积将成为势垒金属膜15a、15b的TaN膜15。接着，为了仅仅在上述铜层5的上表面上形成上述TaN膜15，要用CMP法研磨除去淀积在上述第1层间绝缘膜上边的多余的TaN膜15。结果，就可以在以后的制造工序中，在要形成电容器绝缘膜的第1铜布线层6的上表面上形成势垒金属膜15b，在不要形成电容器绝缘膜的第1铜布线层6的上表面上形成势垒金属膜15a。

其次，如图2B所示，在上述第1层间绝缘膜3上边形成大约50nm的SiN膜9。向上述SiN膜9上边淀积大约300nm的TaN膜10。然后，用光刻和RIE技术加工上述SiN膜9和上述TaN膜10。借助于此，就将形成MIM型电容器的电容器绝缘膜9a和上部电极膜10a。

借助于以上的制造工序，就可以形成把上述势垒金属膜15b当作下部电极膜的MIM型电容器16。因此，结果就变成为防止第1铜布线5的扩散和氧化的势垒金属膜15b起着MIM型电容器的下部电极膜的作用。

其次，如图2C所示，向上述第1层间绝缘膜3上边淀积大约700nm的第2层间绝缘膜12，用CMP法使上述第2层间绝缘膜12平坦化。这时，要作成为使得上部电极膜10a上边的第2层间绝缘膜12的膜厚与后边要形成的布线沟的深度大体上相等。此外，用光刻和RIE技术，在上述第2层间绝缘膜12上同时形成第1布线用连接孔12a和下部电极用连接孔12b。第1布线用连接孔12a要达到第1布线层6上，下部电极用连接孔12b要达到下部电极膜15b上。由于上述第1布线用连接孔12a和上述下部电极用连接孔12b的深度相等，故下部电极膜15b不会被过刻蚀。

其次，如图2D所示，用光刻和RIE技术，在上述第2层间绝缘膜12上，同时形成第2布线沟12c、下部电极用布线沟12d和上部电极用布线沟12e。各个布线孔12c、12d、12e的深度分别为大约300nm。上述上部电极膜10a处于距上述第2层间绝缘膜12的上表面大约300nm的深度处。为此，上述上部电极用布线沟12e会达到上述上部电极膜10a上。

其次，如图2C所示，向所有的连接孔和布线沟的表面上淀积势垒金属膜13。然后用铜层14填埋上述全部的上述连接孔和布线沟，使之平坦化。借助于此，就可以与实施例1同样，形成由第2布线14c和布线用栓塞14a构成的第2布线层和由下部电极用布线14d和下部电极用栓塞14b构成的下部电极用布线层以及仅仅由上部电极用布线14e构成的的上部电极用布线层。

倘采用上述实施例2，则可以把MIM型电容器16的上部电极膜10a连接到上部电极用布线14e上而无须通过连接孔。为此，在连接孔的形成时，就可以避免MIM型电容器16的下部电极膜15b和上部电极膜10a的过刻蚀。此外，由于可以同时形成多个连接孔和布线沟，故可以防止制造工序的增大。

[实施例3]

其次，参看图3A到图3D，对本发明的实施例3的半导体器件的制造工序进行说明。

在实施例3中，形成第1布线层6的工序之前的制造工序(图2A)，与实施例2是同样的，故省略其说明。

其次，如图3A所示，向上述第1层间绝缘膜3上边淀积大约50nnm的SiN膜9。接着，向上述SiN膜9上边淀积大约60nm的TaN膜17。然后，用光刻和RIE技术加工上述SiN膜9和TaN膜17，形成MIM型电容器的电容器绝缘膜9a和上部电极膜17a。借助于以上的制造工序，就可以形成把上述势垒金属膜15b当作下部电极膜的MIM型电容器18。

其次，如图3B所示，再上述第1层间绝缘膜3上边淀积大约700nm的第2层间绝缘膜12。接着，用CMP法使上述第2层间绝缘膜12平坦化。然后，用光刻和RIE技术，在上述第2层间绝缘膜12上同时形成第1布线用连接孔12a、下部电极用连接孔12b和上部电极用连接孔12f。第1布线用连接孔12a要达到第1布线层6上。下部电极用连接孔12b则要达到上述上部电极膜15b上。上部电极用连接孔12f要达到上述上部电极膜17a上。上述上部电极用连接孔12f比其它的2个连接孔的深度更浅。为此，人们担心上述上部电极膜17a的过刻蚀。但是用做这3个连接孔的底的材料都可以用TaN膜形成。因此，第2层间绝缘膜12和上部电极膜17a，由于刻蚀速率不同，故上述上部电极膜17a将起着刻蚀阻挡层的作用。此外，上述电容器绝缘膜9a和上部电极膜17a的厚度薄。为此，第1布线用连接孔12a和下部电极用连接孔12b的深度与上部电极用连接孔12f的深度大体上相等。就是说，上述第1布线层6、上述上部电极膜15b、上述上部电极膜17a上边的第2层间绝缘膜12的膜厚大体上相等。因此，上述上部电极膜17a不会被过刻蚀得很大。

其次，如图3C所示，用光刻和RIE技术，在上述第2层间绝缘膜12上在分别大约300nm的深度上同时形成第2布线沟12c、向下部电极用布线沟12d和上部电极用布线沟12g。

其次，如图3D所示，向所有的上述连接孔和布线沟的表面上淀积势垒金属膜13。然后用铜层14把所有的上述连接孔和布线沟都填埋起来，使之平坦化。结果，与实施例1同样，得以形成由第2布线层14a和布线用栓塞14c构成的第2布线层、由上部电极用布线14d和下部电极用栓塞14b构成的下部电极用布线层以及由上部电极用布线14g和上部电极用栓塞14f构成的上部电极用布线层。

倘采用上述实施例3，则可以用同一材料形成上述第1布线层6上面的势垒金属膜15a、上述下部电极膜15b和上述上部电极膜17a。而且，这些膜15a、15b、17a和第2层间绝缘膜18的刻蚀速率不同。为此，可以避免上述上部电极膜17a的大幅度的过刻蚀。此外，由于可以同时形成多个连接孔和布线沟，故可以防止制造工序的增大。

[实施例4]

其次，参看图4A到图4E，对本发明的实施例4的半导体器件的制造工序进行说明。

如图4A所示，在半导体衬底1上边形成将成为绝缘隔离膜的绝缘膜2。在上述绝缘膜2上边形成第1层间绝缘膜3。接着，在上述第1层间绝缘膜3上边形成布线沟3a。然后，向上述布线沟3a的表面上，作为势垒金属膜淀积TaN膜4，再淀积铜层5以填埋上述布线沟3a。其次用CMP法研磨除去不需要的铜层5和TaN膜4，使之平坦化。借助于此，就可以形成由TaN膜4、铜层5构成的的多个第1布线层6。然后，作为防止铜扩散和氧化的势垒膜，向上述第1层间绝缘膜3上边淀积SiN膜7。

其次，如图4B所示，向上述第1层间绝缘膜3上边淀积大约700nm的第2层间绝缘膜12。然后，用光刻和RIE技术在第2层间绝缘膜12内形成分别到达第1布线层6的布线用连接孔12a和多个电极用连接孔12h。接着，用光刻和RIE技术，形成第2布线沟12c和电极用布线沟12i。第2布线沟12c与布线用连接孔12a连通，电极用布线沟12i与多个电极用连接孔12h连通。然后，用RIE法除去上述连接孔12a和12h底面的上述势垒膜7，形成沟7a、7b。其次，用溅射法向所有的上述布线沟和连接孔的表面部分上淀积大约40nm的TaN膜19。

其次，如图4C所示，用光刻和RIE技术加工上述TaN膜19，除去电极用布线沟12i和多个电极用连接孔12h以外的TaN膜19。接着，在电极用布线沟12i和多个电极用连接孔12h内形成TaN膜19a。该TaN膜19a将变成为MIM型电容器的下部电极膜。然后用等离子体CVD法向上述TaN膜19a和上述第2层间绝缘膜12的连接孔和布线沟的表面上淀积大约50nm的SiN膜20。

其次，如图4D所示，用光刻和RIE技术加工上述SiN膜20，除去电极用布线沟12i和多个电极用连接孔12h以外的SiN膜20。然后，在电极用布线沟12i和多个电极用连接孔12h内形成SiN膜20a。该SiN膜20a，将变成为MIM型电容器的电容器绝缘膜。然后，用溅射法向上述SiN膜20a和上述第2层间绝缘膜12的表面上淀积TaN膜21。

其次，如图4E所示，用溅射法向上述TaN膜21上边淀积大约100nm的铜膜(未画出来)。之后，用电解电镀法向包括上述布线沟内在内的第2层间绝缘膜12上边整个面上淀积大约800nm的铜层23。然后，采用用CMP法研磨除去不需要的铜和TaN膜的办法，使铜层23平坦化。借助于此，就可以形成由第2布线23c和布线用栓塞23a构成的第2布线层，和由电极用布线23i和电极用栓塞23h构成的电极用布线层。此外，上述TaN膜21形成用来防止第1和第2铜布线层的扩散和氧化的势垒金属膜21a，此外，还形成构成电极用布线的势垒金属膜和MIM型电容器22的上部电极膜的势垒金属膜21b。

在这里，省略了对于下部电极用栓塞形成的说明。但是，可以与布线用栓塞23a和电极用栓塞23h同时地形成。就是说，在布线用连接孔12a和电极用栓塞23h的形成时，与已与下部电极膜19a进行接触的第1布线层6对应地形成下部电极连接孔。然后，在图4E所示的制造工序时，还可以采用向上述下部电极连接孔内淀积将成为势垒金属膜的TaN膜21和铜层23，用CMP法研磨除去它们的办法，形成下部电极用栓塞。另外，上部电极用栓塞，相当于上述电极用栓塞23h，上述电极用布线相当于上述电极用布线23i。

在上述实施例4中，所有的连接孔的深度都是相同的。为此，不会产生因连接孔的深度的不同而引起的下层的过刻蚀。此外，还可以同时形成布线层的势垒金属膜21a和MIM型电容器的上部电极膜21b。为此，可以防止制造工序的增大。

此外，实施例4的MIM型电容器22是一种立体性的构造。为此，与用平行平板制作的电容器比较起来可以制作大容量的电容器。另外，为了加大MIM型电容器的电极面积，只要增加电极用连接孔12h的个数即可。(在本实施例中，电极用连接孔为3个。)

此外，还可以借助于上述电极用连接孔12h的形状，加大MIM型电容器的电极面积。

例如，如图5B那样，示出了连续地配置圆筒状的电极用连接孔12h的构成。图5B示出了沿图5A的5B-5B线的顶视剖面图。其中，图5A是实施例4中的半导体器件的侧剖面图，示出了在第2层间绝缘膜12上，用双镶嵌法形成了所有的布线沟和连接孔后的构造。

此外，如图5C所示，示出了把电极用连接孔12h作成为水平剖面为矩形的沟形状的构成。即便是用这样的构成，也可以加大MIM型电容器的电极面积。图5C也与图5B同样，示出了沿图5A的5B-5B线的剖面图。

此外，实施例4向平坦的势垒膜7上边淀积上了第2层间绝缘膜12。为此，不需要用CMP法研磨除去第2层间绝缘膜。用做层间绝缘膜的材料的甲基聚硅氧烷等的低介电系数的绝缘材料具有归因于用CMP法进行的研磨而易于受损伤的性质。实施例4由于不需要研磨层间绝缘膜的工序，故可以确保良好的器件特性。

[实施例5]

其次，参看图6A到图6F，对本发明的实施例5的半导体器件的制造工序进行说明。

在实施例5中，形成势垒膜7之前的制造工序(图2A)，与实施例4是同样的，故省略其说明。

其次，如图6A所示，向上述势垒膜7上边淀积大约700nnm的第2层间绝缘膜12。用光刻和RIE技术，在上述第2层间绝缘膜12内形成达到第1布线层6的布线用连接孔12a和多个电极用连接孔12h。接着，用光刻和RIE技术，形成第2布线沟12c和电极用布线沟12i。第2布线沟12c与布线用连接孔12a连通，电极用布线沟12i与多个电极用连接孔12h连通。然后，用RIE除去上述各个电极用连接孔12h的底面的上述势垒膜7，形成沟7b。

在上述实施例4中，同时形成图4B所示的势垒膜7的沟7b和布线用连接孔12a的沟7a。但是，在实施例5中，布线用连接孔12a的沟7a，用后边的工序写形成。这是因为在MIM型电容器形成的过程中，要借助于反复进行的光刻、RIE以及光刻胶剥离等防止对第1布线层6的损伤的缘故。

其次，用溅射法向所有的上述布线沟和连接孔的表面部分上淀积大约40nm的TaN膜19。

其次，如图6B所示，用光刻和RIE技术加工上述TaN膜19，除去电极用布线沟12i和多个电极用连接孔12h以外的TaN膜19。接着，在电极用布线沟12i和多个电极用连接孔12h内形成TaN膜19a。该TaN膜19a将变成为MIM型电容器的下部电极膜。然后用等离子体CVD法向上述TaN膜19a和上述第2层间绝缘膜12的连接孔和布线沟的表面上淀积大约50nm的SiN膜20。

其次，如图6C所示，用光刻和RIE技术加工上述SiN膜20，除去电极用布线沟12i和多个电极用连接孔12h以外的SiN膜20。然后，在电极用布线沟12i和多个电极用连接孔12h内形成SiN膜20a。该SiN膜20a，将变成为MIM型电容器的电容器绝缘膜。

其次，如图6D所示，用RIE法除去上述第1布线用连接孔12a的底面的上述势垒膜7，形成沟7a。

其次，如图6E所示，用溅射法向上述SiN膜20a和上述第2层间绝缘膜12的表面部分上淀积大约60nm的TaN膜21。接着，用溅射法，向上述TaN膜21上边淀积大约100nm的铜膜。向该结果构造上边，用电解电镀法，淀积大约800nm的铜层23。然后，采用用CMP法研磨除去不需要的铜层和TaN膜的办法，使铜层23平坦化，使第2层间绝缘膜12露出来。

倘采用上述实施例5，则与实施例4同样，可以形成把上述TaN膜21b当作上部电极膜的MIM型电容器22。在实施例5中，在淀积MIM型电容器的上部电极膜21b和第1布线层的势垒金属膜21 a的前边，才使除去MIM型电容器22的形成区域以外的布线层露出来。为此，可以防止铜层5的表面的氧化或腐蚀。

在上述各个实施例中，作为MIM型电容器的上部和下部电极膜的材料使用的是TiN膜或TaN膜。但是，不限于这些，也可以使用作为具有铜的扩散和氧化防止的功能，而且功函数高的金属导电性材料的，例如WN、W-Si-N或Ti-Si-N等。

此外，在各个实施例中，作为电容器绝缘膜使用的是SiN膜。但是，并不限定于此，也可以使用SiON膜或Ta₂O₅膜等的电介质膜。

此外，层间绝缘膜，不限于甲基聚硅氧烷。但是，为了使器件进行高速动作，低介电系数的绝缘膜是理想的。再有，刻蚀速率必须与TaN等的上述电容器绝缘膜的材料不同。作为满足这些条件的材料，例如，可以使用聚亚芳基醚或HSQ(商品名：FOx)等。

此外，作为布线材料虽然使用的是铜，但是用Al、Au、Ag、W等的别的金属取代上述铜也是可能的。

另外，在上述各个实施例中，MIM型电容器在第1、第2层间绝缘膜之间形成。但是，不限于此，也可以把各个实施例应用于在第2、第3层间绝缘膜之内或者在它们之外的层之间形成MIM型电容器的情况。

对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (11)

1.一种半导体器件，包括：

半导体衬底；

在上述半导体衬底上边形成的第1层间绝缘膜；

在上述第1层间绝缘膜内形成的第1布线层，上述第1布线层在上述第1层间绝缘膜的表面上露出来；

在上述第1层间绝缘膜上边形成的第2层间绝缘膜；

在上述第2层间绝缘膜上形成的第1栓塞，上述第1栓塞到达上述第1布线层的上表面上；

在上述第1检塞的侧面和底面上形成的MIM型电容器，所述MIM型电容器包括：连接到上述第1布线层上的下部电极膜、在上述下部电极膜上边形成的电介质膜和在上述电介质膜上边形成的上部电极膜；

在上述第2层间绝缘膜上形成的上部电极用布线层，上述上部电极用布线层连接到上述第1栓塞上。

2.根据权利要求1所述的半导体器件，还包括：

在上述第1层间绝缘膜上形成的第2布线层；

在上述第2层间绝缘膜上形成的第2栓塞，上述第2栓塞到达上述第2布线层的上表面上；

在上述第2层间绝缘膜上形成的第3布线层，上述第3布线层连接到上述第2栓塞上。

3.根据权利要求2所述的半导体器件，其中上述第1栓塞的深度与上述第2栓塞的深度大体上相等。

4.根据权利要求1所述的半导体器件，其中，上述下部电极膜和上述上部电极膜由从TaN、TiN、WN、W-Si-N、Ti-Si-N、Ta-Si-N构成的组中选出的至少一种材料构成。

5.根据权利要求2所述的器件，其中，上述第2栓塞在侧面上具有势垒金属膜。

6.根据权利要求5所述的器件，其中，上述势垒金属膜用与上述上部电极膜相同的材料形成。

7.根据权利要求1所述的器件，其中，上述第1栓塞被设置在多个圆筒状的开口内。

8.根据权利要求1所述的器件，其中，上述第1栓塞被设置在矩形形状的开口内。

9.一种半导体器件的制造方法，包括下列步骤：

在半导体衬底上边形成第1层间绝缘膜；

在上述第1层间绝缘膜内形成多个第1布线沟；

向上述各第1布线沟内填充金属膜以形成多个第1布线层；

在上述第1层间绝缘膜和上述第1布线层上边形成势垒金属膜；

在上述势垒金属膜上边形成第2层间绝缘膜；

在上述第2层间绝缘膜内形成布线用连接孔和电极用连接孔，上述电极用连接孔贯穿上述势垒金属膜到达上述第1布线层；

在上述第2层间绝缘膜内形成第2布线沟和电极用布线沟，上述第2布线沟与上述布线用连接孔连通，上述电极用布线沟与上述电极用连接孔连通；

在上述电极用连接孔的表面和上述电极用布线沟的底面部分上表面上形成下部电极膜；

在上述下部电极膜上边形成由电介质膜构成的电容器绝缘膜；

在上述电容器绝缘膜上边形成由第2势垒金属膜构成的上部电极膜，上述下部电极膜、电容器绝缘膜、上部电极膜构成MIM型电容器；

向上述布线用连接孔和第2布线沟以及电极用连接孔和电极用布线沟内填充金属膜。

10.根据权利要求9所述的方法，其中，上述布线用连接孔，在上述MIM型电容器形成后，通过除去上述阻挡金属膜而到达上述第1布线层。

11.根据权利要求9所述的方法，其中，上述下部电极膜和上述上部电极膜由从TaN、TiN、WN、W-Si-N、Ti-Si-N、Ta-Si-N构成的组中选出的至少一种材料构成。

Images