CN102751177A - 电容结构及其制作方法 - Google Patents

电容结构及其制作方法 Download PDF

Info

Publication number
CN102751177A
CN102751177A CN2012102619943A CN201210261994A CN102751177A CN 102751177 A CN102751177 A CN 102751177A CN 2012102619943 A CN2012102619943 A CN 2012102619943A CN 201210261994 A CN201210261994 A CN 201210261994A CN 102751177 A CN102751177 A CN 102751177A
Authority
CN
China
Prior art keywords
electrode
capacitance structure
layer
metal layer
capacitor dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102619943A
Other languages
English (en)
Inventor
赵波
刘玮荪
林益海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012102619943A priority Critical patent/CN102751177A/zh
Publication of CN102751177A publication Critical patent/CN102751177A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种电容结构及其制作方法，所述制作方法包括：提供半导体衬底，所述半导体衬底上形成有底部绝缘层；在所述底部绝缘层上沉积第一金属层；刻蚀所述第一金属层，形成第一电极；形成覆盖所述第一电极的电容介质层；在所述电容介质层上形成第二金属层，所述第二金属层的厚度大于第一金属层的厚度；刻蚀所述第二金属层，形成第二电极，所述第二电极、电容介质层和第一电极构成电容结构。本发明解决了现有的电容结构可靠性较差、击穿电压偏低的问题。

Description

电容结构及其制作方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种电容结构及其制作方法。
背景技术
在现有的集成电路制造工艺中，电容结构作为一种常见的无源器件，通常利用MIM（Metal-Insulator-Metal）结构实现。请参考图1所示的现有的电容结构示意图，电容结构包括：半导体衬底10，所述半导体衬底10上形成有底部绝缘层20；第一电极30，位于所述底部绝缘层20上，所述第一电极30的材质为铝，厚度范围为8000~20000埃，所述第一电极30作为电容结构的下电极；电容介质层40，位于第一电极30上，所述电容介质层40的材质为氮化硅，厚度范围为200~1000埃，所述电容介质层40作为电容结构的绝缘层；第二电极50，位于所述电容介质层40上，所述第二电极50作为电容的上电极；顶部绝缘层70，覆盖所述底部绝缘层20、第一电极30和和第二电极50，所述顶部绝缘层70内形成有第一互连线61和第二互连线62，所述第一互连线61与第一电极30电连接，所述第二互连线62与第二电极50电连接。
在实际中发现，现有的电容结构的可靠性较差，击穿电压（breakdownvoltage）偏低。
发明内容
本发明解决的问题是提供了一种电容结构及其制作方法，解决了现有的电容结构可靠性较差、击穿电压偏低的问题。
为解决上述问题，本发明提供一种电容结构的制作方法，包括：
提供半导体衬底，所述半导体衬底上形成有底部绝缘层；
在所述底部绝缘层上沉积第一金属层；
刻蚀所述第一金属层，形成第一电极；
形成覆盖所述第一电极的电容介质层；
在所述电容介质层上形成第二金属层，所述第二金属层的厚度大于第一金属层的厚度；
刻蚀所述第二金属层，形成第二电极，所述第二电极、电容介质层和第一电极构成电容结构。
可选地，所述第一金属层的厚度范围为500~2000埃。
可选地，所述第二金属层的厚度范围为8000~20000埃。
可选地，所述第一金属层和第二金属层利用沉积工艺制作。
可选地，所述第一金属层利用物理气相沉积工艺制作。
可选地，所述第二金属层利用物理气相沉积工艺或溅射工艺制作。
可选地，所述底部绝缘层的材质为氧化硅。
可选地，所述底部绝缘层的厚度范围为2000~15000埃。
可选地，所述电容介质层的材质为氮化硅，其厚度范围为200~1000埃。
可选地，所述第一金属层的材质为TiN。
可选地，所述第二金属层的材质为铝。
相应地，本发明还提供一种电容结构，包括：
半导体衬底，所述半导体衬底上形成有底部绝缘层；
第一电极，形成于所述底部绝缘层上；
电容介质层，覆盖所述第一电极；
第二电极，所述第二电极的厚度大于第一电极的厚度，所述第二电极、电容介质层和第一电极构成电容结构。
可选地，所述第一电极的厚度范围为500~2000埃。
可选地，所述第二电极的厚度范围为8000~20000埃。
与现有技术相比，本发明具有以下优点：
本发明在半导体衬底上依次形成底部绝缘层、第一电极、电容介质层和第二电极，其中，第一电极、电容介质层和第二电极构成电容结构，第一电极作为电容结构的下电极，第二电极作为电容结构的上电极，由于所述第二电极的厚度大于第一电极的厚度，从而避免了现有的因为下电极表面厚度不均匀或者缺陷引起的电容结构的击穿电压较低的问题，提高了电容结构的可靠性。
附图说明
图1是现有的电容结构示意图；
图2是本发明一个实施例的电容结构的制作方法流程示意图；
图3~图9是本发明一个实施例的电容结构的制作方法剖面结构示意图。
具体实施方式
现有的电容结构的可靠性较差，击穿电压（breakdown voltage）偏低。发明人发现，由于现有技术制作的上电极（图1中的第二电极50）的厚度远小于下电极（图1中的第一电极30），当下电极的厚度不均匀、表面不平整会引起电容结构的击穿电压下降、电容的可靠性降低。为了解决上述问题，本发明提出一种电容结构的制作方法。请参考图2所示的本发明一个实施例的电容结构的制作方法流程示意图。所述方法包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有底部绝缘层；
步骤S2，在所述底部绝缘层上沉积第一金属层；
步骤S3，刻蚀所述第一金属层，形成第一电极；
步骤S4，覆盖所述第一电极的电容介质层；
步骤S5，在所述电容介质层上形成第二金属层，所述第二金属层的厚度大于第一金属层的厚度；
步骤S6，刻蚀所述第二金属层，形成第二电极，所述第二电极、电容介质层和第一电极构成电容结构。
下面结合实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考图3~图9所示的本发明一个实施例的电容结构的制作方法剖面结构示意图。
首先，请结合图3，提供半导体衬底100，所述半导体衬底100上形成有底部绝缘层200。所述半导体衬底100的材质为硅。作为一个实施例，所述底部绝缘层200的材质为氧化硅。所述底部绝缘层200的厚度范围为2000~15000埃。
然后，请参考图4，在所述底部绝缘层200上沉积第一金属层300。作为一个实施例，所述第一金属层300的厚度范围为500~2000埃。所述第一金属层300可以利用沉积工艺制作，所述沉积工艺可以为物理气相沉积工艺、溅射工艺等。本实施例中，所述第一金属层300的材质为氮化钛，其可以利用物理气相沉积工艺制作。所述第一金属层300用于制作第一电极（即电容结构的下电极）。
接着，请参考图5，刻蚀所述第一金属层，形成第一电极301。请结合图4，作为一个实施例，在第一金属层300形成后，在所述第一金属层300上形成光刻胶层（图4中未示出），所述光刻胶层可以利用旋涂或喷涂工艺制作；然后进行曝光，显影等工艺，形成图案化的光刻胶层，所述图案化的光刻胶层定义了将要形成的第一电极的形状和尺寸；接着，以所述图案化的光刻胶层为掩膜，进行刻蚀工艺，形成第一电极301。
接着，请参考图6，覆盖所述第一电极301的电容介质层400。所述电容介质层400作为电容结构的绝缘层。所述电容介质层400的材质为氮化硅，其厚度范围为200~1000埃。在其他的实施例中，所述电容介质层400的材质也可以为氮氧化硅或氮化硅等。所述电容介质层400可以利用化学气相沉积工艺制作。
接着，请参考图7，在所述电容介质层400上形成第二金属层500，所述第二金属层500的厚度大于第一金属层500的厚度。所述第二金属层500用于制作第二电极（即电容结构的上电极）。作为一个实施例，所述第二金属层500的厚度范围为8000~20000埃。本实施例中，所述第二金属层500的材质为铝，其可以利用物理气相沉积工艺制作。
接着，请参考图8，刻蚀所述第二金属层500，形成第二电极501，所述第二电极501、电容介质层400和第一电极301构成电容结构。
作为可选的实施例，请参考图9，形成覆盖所述第二电极501、电容介质层400的顶部绝缘层700，并且在所述顶部绝缘层700内形成第一互连线610和第二互连线620。所述第一互连线610与所述第一电极301电连接，所述第二互连线620和第二电极501电连接。所述顶部绝缘层700的材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅。本实施例中，所述顶部绝缘层700的材质为氧化硅，其可以利用化学气相沉积工艺或氧化工艺制作。所述第一互连线610和第二互连线620的材质为金属。
相应地，本发明还提供一种电容结构，请参考图9，包括：
半导体衬底100，所述半导体衬底100上形成有底部绝缘层200；
第一电极301，形成于所述底部绝缘层200上；
电容介质层400，覆盖所述第一电极301；
第二电极501，所述第二电极501的厚度大于第一电极301的厚度，所述第二电极501、电容介质层400和第一电极301构成电容结构。
作为一个实施例，所述第一电极301的材质为氮化钛，其厚度范围为500~2000埃。所述第二电极501的材质为铝，其厚度范围为8000~20000埃。
综上，本发明在半导体衬底上依次形成底部绝缘层、第一电极、电容介质层和第二电极，其中，第一电极、电容介质层和第二电极构成电容结构，第一电极作为电容结构的下电极，第二电极作为电容结构的上电极，由于所述第二电极的厚度大于第一电极的厚度，从而避免了现有的因为下电极表面厚度不均匀或者缺陷引起的电容结构的击穿电压较低的问题，提高了电容结构的可靠性。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种电容结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有底部绝缘层；
在所述底部绝缘层上沉积第一金属层；
刻蚀所述第一金属层，形成第一电极；
形成覆盖所述第一电极的电容介质层；
在所述电容介质层上形成第二金属层，所述第二金属层的厚度大于第一金属层的厚度；
刻蚀所述第二金属层，形成第二电极，所述第二电极、电容介质层和第一电极构成电容结构。
2.如权利要求1所述的电容结构的制作方法，其特征在于，所述第一金属层的厚度范围为500~2000埃。
3.如权利要求1所述的电容结构的制作方法，其特征在于，所述第二金属层的厚度范围为8000~20000埃。
4.如权利要求1所述的电容结构的制作方法，其特征在于，所述第一金属层和第二金属层利用沉积工艺制作。
5.如权利要求4所述的电容结构的制作方法，其特征在于，所述第一金属层利用物理气相沉积工艺制作。
6.如权利要求4所述的电容结构的制作方法，其特征在于，所述第二金属层利用物理气相沉积工艺或溅射工艺制作。
7.如权利要求1所述的电容结构的制作方法，其特征在于，所述底部绝缘层的材质为氧化硅。
8.如权利要求1或7所述的电容结构的制作方法，其特征在于，所述底部绝缘层的厚度范围为2000~15000埃。
9.如权利要求1所述的电容结构的制作方法，其特征在于，所述电容介质层的材质为氮化硅，其厚度范围为200~1000埃。
10.如权利要求1所述的电容结构的制作方法，其特征在于，所述第一金属层的材质为TiN。
11.如权利要求1所述的电容结构的制作方法，其特征在于，所述第二金属层的材质为铝。
12.一种电容结构，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有底部绝缘层；
第一电极，形成于所述底部绝缘层上；
电容介质层，覆盖所述第一电极；
第二电极，所述第二电极的厚度大于第一电极的厚度，所述第二电极、电容介质层和第一电极构成电容结构。
13.如权利要求12所述的电容结构，其特征在于，所述第一电极的厚度范围为500~2000埃。
14.如权利要求12所述的电容结构，其特征在于，所述第二电极的厚度范围为8000~20000埃。
CN2012102619943A 2012-07-26 2012-07-26 电容结构及其制作方法 Pending CN102751177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102619943A CN102751177A (zh) 2012-07-26 2012-07-26 电容结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102619943A CN102751177A (zh) 2012-07-26 2012-07-26 电容结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102751177A true CN102751177A (zh) 2012-10-24

Family

ID=47031263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102619943A Pending CN102751177A (zh) 2012-07-26 2012-07-26 电容结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102751177A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473282A (zh) * 2018-12-27 2019-03-15 安徽安努奇科技有限公司 一种贴片式电容及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392613A (zh) * 2001-04-23 2003-01-22 株式会社东芝 具有电容器的半导体器件及其制造方法
CN101232015A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体装置
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
KR20110071416A (ko) * 2009-12-21 2011-06-29 주식회사 동부하이텍 반도체 소자의 ｍｉｍ 커패시터 형성방법
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392613A (zh) * 2001-04-23 2003-01-22 株式会社东芝 具有电容器的半导体器件及其制造方法
CN101232015A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体装置
US20100091428A1 (en) * 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
KR20110071416A (ko) * 2009-12-21 2011-06-29 주식회사 동부하이텍 반도체 소자의 ｍｉｍ 커패시터 형성방법
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473282A (zh) * 2018-12-27 2019-03-15 安徽安努奇科技有限公司 一种贴片式电容及其制作方法

Similar Documents

Publication Publication Date Title
US8680649B2 (en) Multi-layer film capacitor with tapered film sidewalls
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN100539016C (zh) 金属-绝缘体-金属电容器及其制造方法
CN103730450A (zh) 有机电激发光二极体储存电容结构及其制备方法
WO2008114418A1 (ja) 半導体装置及びその製造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
US20140017872A1 (en) Method for fabricating a metal-insulator-metal capacitor
CN103700645A (zh) Mom电容及其制作方法
CN102751177A (zh) 电容结构及其制作方法
CN102446709B (zh) 一种金属-氮化硅-金属电容的制造方法
CN102446915B (zh) 一种金属—绝缘层—金属电容结构的制造工艺
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
CN102751237A (zh) 金属互连结构的制作方法
CN104392897A (zh) Mim电容的制作方法
CN105097770B (zh) 三维集成电路的器件结构及其制备方法
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法
CN106340509B (zh) 一种半导体器件的制造方法
CN106952895B (zh) 一种mim电容器结构的制造方法
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
KR100607662B1 (ko) 메탈 절연체 메탈 커패시터 형성방법
KR100662504B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR20070071449A (ko) 금속-절연체-금속 커패시터의 제조방법
CN106409809B (zh) 一种带有电容器的半导体器件
JP2007188935A (ja) Ｍｉｍ容量素子およびその製造方法
US7364968B2 (en) Capacitor in semiconductor device and manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address after: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Grace Semiconductor Manufacturing Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI TO: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING CORPORATION

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20121024

RJ01 Rejection of invention patent application after publication