CN1468443A - 制造半导体元件的方法及其半导体元件 - Google Patents

制造半导体元件的方法及其半导体元件 Download PDF

Info

Publication number
CN1468443A
CN1468443A CNA018168876A CN01816887A CN1468443A CN 1468443 A CN1468443 A CN 1468443A CN A018168876 A CNA018168876 A CN A018168876A CN 01816887 A CN01816887 A CN 01816887A CN 1468443 A CN1468443 A CN 1468443A
Authority
CN
China
Prior art keywords
insulating barrier
layer
electrode
capacitor
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018168876A
Other languages
English (en)
Other versions
CN1251302C (zh
Inventor
S
哈尔代恩·S·亨利
G
达赖尔·G·西尔
K
乔纳森·K·阿布洛克瓦
��G�����￨
马里穆·G·萨达卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vlsi Technology Co ltd
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1468443A publication Critical patent/CN1468443A/zh
Application granted granted Critical
Publication of CN1251302C publication Critical patent/CN1251302C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造半导体元件的方法包括在一个基片(110)上形成第一电容器电极(126)，在该第一电容器电极(126)上形成电容器绝缘层(226)，并且在该电容器绝缘层(226)上形成第二电容器电极(326)。该电容器绝缘层(226)由铝所制成。

Description

制造半导体元件的方法及其半导体元件
技术领域
本发明涉及电子设备，特别涉及制造半导体元件的方法及其半导体元件。
背景技术
高频、大电流的电容器通常与在单个半导体芯片上的其它电路相集成。这些集成的高频、大电流电容器需要应用于数字移动电话、移动电话基站和射频功率放大器。在该集成电路中的这些电容器由置于上下电容器电极之间的电容器绝缘层所制成。
在集成电路中互连的第一层或底层通常被称为“金属1”层。金属1层的一部分通常被用作为下电容器电极。但是，用于集成电容器的上电极不由下一个互连层(或“金属2”层)所形成。另外，一个分离的金属层被形成为提供上电容器电极。该额外的金属层增加集成电路的制造工艺的成本和复杂度。下电容器电极可以由铝、铜、金等等所制成，并且上电容器电极可以由铝、铜、金等等所制成。
绝缘层形成在金属1和金属2层之间。但是，互连电介质不被用作为电容绝缘层。而是形成至少一个分离的绝缘层，以提供该电容器绝缘层。该额外的绝缘层进一步增加制造工艺的成本和复杂度。该半导体介质层可以由氮化硅或者例如二氧化硅、四乙基原硅酸盐(TEOS)、或者氧化钽这样的氧化物所制成。电容器绝缘层还由氮化硅层与一个或多个氧化物层所制成。
用于形成上电容器电极的一个特定的处理的一个例子包括使用光刻胶剥离处理来形成上电容器电极。该剥离处理具有上电容器电极的厚度受限制的问题。上电容器电极的厚度必须增加以使得集成电容器与大电流应用相兼容。相应地，通常增加一个电镀处理，以增加上电容器电极的厚度。该电镀处理需要使用一个额外的光刻胶掩膜。因此，该上电容器电极形成处理需要使用两个光刻胶掩膜：一个用于电镀处理，并且一个用于剥离处理。这两个额外的光刻胶掩膜增加制造工艺的成本和复杂度。
用于形成上电容器电极的第二处理的一个例子包括使用通孔蚀刻处理，其中该集成电容器被形成在一个通孔中。该通孔被形成或蚀刻到在下电容器电极上的一个厚绝缘层中。由于该绝缘层的厚度较大，因此用于通孔的蚀刻处理是费时和复杂的。需要第一光刻胶掩膜来在该厚的绝缘层中确定该通孔。接着，该电容器绝缘层形成在该通孔中，然后使用电镀处理来形成上电容器电极。需要第二光刻胶掩膜来确定该电镀的上电容器电极。因此，该上电容器电极形成处理还需要两个额外的光刻胶掩膜，其增加制造工艺的成本和复杂度。上电容器电极形成处理的一个额外问题包括在上下电容器电极之间不希望出现的电短路。由于在通孔中的电容器绝缘层的不良台阶覆盖而导致在该通孔中出现电短路现象。
相应地，需要一种制造半导体元件的方法及其半导体元件，其中该半导体元件具有与单个半导体芯片上的其它电路相结合的高频、大电流电容器。增加集成电容器不会明显地增加集成电路的制造工艺的成本和复杂度。
附图说明
从下文结合附图的详细描述中，将更好地理解本发明，其中：
图1示出根据本发明一个实施例的半导体元件的一部分的截面视图；
图2示出根据本发明一个实施例的在后续制造步骤之后的半导体元件的部分的截面视图；
图3示出根据本发明一个实施例在该制造方法中的附加步骤之后的半导体元件的部分的截面视图；
图4示出根据本发明一个实施例在该制造方法中的另一个步骤之后的半导体元件的部分的截面视图；
图5示出根据本发明一个实施例的制造一个半导体元件的方法的流程图；以及
图6、7和8示出图5的方法的具体部分的流程图。
为了简单和清楚地说明，该附图示出构造的一般方法，并且公知的特征和技术的描述和细节被省略以避免对本发明造成不必要的混淆。另外，在附图中的元件不一定按照比例，并且在不同图中相同的参考标号表示相同的元件。
另外，在说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等等被用于区别类似的元件，但不一定描述顺序或时间次序。应当知道在特定的环境中这些术语可以相互替换，并且在此所述的本发明的实施例可以用除了在此所述和示出的次序之外的其它次序来描述。
另外，在说明书和权利要求中的术语“正面”、“背面”、“上”、“下”、“之上”、“之下”等等用于说明的目的而不用于描述相对位置。应当知道在特定的环境中，这些术语可以被交换使用，并且在此所述的本发明的实施例可以在除了在此所述或示出之外的其它方向上操作。
具体实施方式
图1示出一个半导体元件的一部分的截面示图。在优选实施例中，该半导体元件包括一个大电流、高频的金属-绝缘体-金属(MIM)电容器，其集成在具有其它大电流、高频半导体器件的单个半导体芯片上。如下文更加详细地描述，该半导体元件包括一个基片、位于该基片之上的第一电容器电极、位于该第一电容器电极之上并且包含铝的电容器绝缘层、以及位于该电容器绝缘层之上的第二电容器电极。制造电容器的方法与用于例如异质结双极型晶体管(HBT)这样的其它大电流、高频半导体器件的制造工艺相兼容。在该半导体元件中的第一和第二互连层的部分分别作为在集成电容器中的下和上电容器电极。位于第一和第二互连层之间的一部分层间绝缘层作为在集成电容器中的电容器绝缘层。
在图1中，半导体元件100被示出为包括一个基片110。基片110由半导体材料所构成。适当的半导体材料的例子例如包括硅、磷化铟、碳化硅、锗化硅等等。但是，在优选实施例中，基片110由砷化镓所构成。基片110还包括外延半导体层、多晶硅半导体层、电介质层等等。适当的电介质层包括但不限于二氧化硅、氮化硅、TEOS和氮化铝。
多个半导体器件120至少部分地形成在基片110中。器件120由基片120所支承。器件120可以具有许多不同的已知结构和具体实施例。作为一个例子，器件120可以包括双极型二极管、金属氧化物半导体场效应晶体管(MOSFET)、结型场效应晶体管(JFET)等等。因此，在图1中所示的器件120的结构仅仅是用于表示器件120相对于元件100中的其它结构的位置。例如电绝缘外壳(tub)这样的公知的特征未在图1的基片110中示出。
接着，绝缘层130被淀积在基片110和器件120上。层面130使器件120和基片110的部分与随后形成在层面130上的互连层电绝缘。层面130包括至少一个绝缘材料层，例如氮化硅、二氧化硅、TEOS、氮化铝等等。层面130还包括这种绝缘材料的层面组合。用于淀积层面130的适当技术是本领域所公知的。
在淀积之后，层面130被构图，以在层面130中形成通孔135。用于形成通孔135的适当腐蚀剂是本领域所公知的。一个互连层被随后形成在通孔135中和绝缘层130上，以把器件130相互电连接并且连接到外部元件。
接着，组合互连层140形成在层面130、器件120和基片110之上以及在通孔135中。一部分互连层140被用于形成用于元件100内的集成电容器125的下电容器电极126。互连层140的其它部分被用于把半导体器件120电连接在一起。互连层140包括导电层141和142，并且导电层142包括导电子层(sublayer)143和144。
首先，导电层141淀积在绝缘层130之上和通孔135内。在该优选实施例中，层面141使用溅射工艺来淀积为大约100-200纳米的厚度。层面141可以另外使用蒸发工艺来淀积。并且在该优选实施例中，层面141包括例如钛这样的扩散阻挡材料。层面141另外包括例如钨、钛钨等等这样的其它扩散阻挡材料。另外在该优选实施例中，层面141直接淀积在绝缘层130上。
接着，导电层142淀积在导电层141上。层面142包括具有比层面141的阻挡材料的电阻率更低的电阻率的导电材料。在该优选实施例中，层面142包括金。在其它实施例中，层面142可以包括其它低电阻率导电材料，例如铝和/或铜。但是，金具有比铝、铜或铝铜更低的电阻率，并且更加适用于大电流应用和高频应用中。并且在该优选实施例中，导电层142的金直接形成在导电层141上。
在优选实施例中，通过第一溅射淀积导电子层143为大约100-200纳米的厚度而淀积层面142。子层143作为用于电镀导电层142的导电子层144的种子层。在溅射淀积子层143之后，光刻胶掩膜145形成在子层143上。掩膜145对子层143的一部分进行曝光，以形成电镀区域。子层144最好被电镀为具有大约1-2微米的厚度。
在另一个实施例中，可以使用例如蒸发或溅射的技术在单个步骤中淀积导电层142。但是，优选的电镀工艺可以容易地形成具有适合于大电流应用的大厚度的层面142。
接着，随后对导电层142和141进行构图。首先，光刻胶掩膜145被除去或剥离，以暴露层面142的子层143的一部分。接着，子层143的暴露部分被除去镀层，以暴露部分导电层141。接着，层面141的暴露部分被除去或腐蚀，最好使用包含三氟化甲基(CHF3)和六氟化硫(SF6)的干蚀剂。
图2示出在对导电层142和141进行构图之后以及在制造工艺中的附加处理步骤之后的部分元件100的截面视图。层间绝缘层或组合绝缘层250形成在互连层140、绝缘层130、器件120和基片110之上。一部分层面250被用于形成用于集成电容器125的电容器绝缘层226。层面250包括铝和无定型结构，并且层面250包括绝缘层251、252和253。
首先，组合绝缘层250的绝缘层251形成在互连层140和绝缘层130之上。在该优选实施例中，层面251由绝缘材料所构成，具有高密度，并且基本上不含铝。作为一个例子，层面251可以包括氮化硅。层面251还包括二氧化硅、TEOS等等，但是这些材料具有比氮化硅更低的电介常数。较低的电介常数减小每单位面积的电容器125的电容值。
在该优选实施例中，层面251使用等离子体增强的化学汽相淀积(PECVD)工艺来淀积到大约30-50纳米的厚度。PECVD工艺最好淀积层面251为具有大约1.98至2.02的折射率。其它工艺可以被另外用于淀积层面251，但是这些其它工艺可以淀积具有超过预定范围的折射率的层面251。另外，这些其它工艺还可以淀积具有较小的保角性(conformal)的层面251，其可能产生台阶覆盖问题。并且在优选实施例中，层面251被直接淀积在绝缘层130和互连层140的导电层142上。
在形成绝缘层251之后，基片110的背面可以被有选择地蚀刻，以除去在电镀导电层142的子层144的过程中已经被电镀在基片110的背面上的任何金。层面251作为蚀刻掩膜，以在腐蚀过程中保护基片110正面上的组合互连层140。作为一个例子，由碘化钾所构成的湿法蚀刻剂可以被用于除去在基片110背面上的不需要的金剩余物。
接着，绝缘层252形成在绝缘层251之上。层面252作为一个阻蚀层，并且最好由具有铝的绝缘材料所构成。作为一个例子，层面252可以由氮化铝所构成。在另一个实施例中，层面252可以由氧化铝所构成。根据绝缘层251和253的成份以及根据用于蚀刻由阻挡材料所构成的后续形成的导电层的蚀刻化学物质，层面252还可以用其它绝缘组合物。
在该优选实施例中，使用反应淀积工艺来淀积绝缘层252为大约20-40纳米的厚度。并且在该优选实施例中，层面252直接淀积在绝缘层251上。由于难以对结晶的氮化铝进行腐蚀，因此当由氮化铝所构成时，层面252最好不被淀积为具有结晶结构。当由氮化铝所构成时，层面252最好被淀积为具有较低的针孔密度。反应溅射工艺的温度对层面252的针孔密度没有大的影响。对于这些特征，可以用稀释的基本溶液容易地蚀刻层面252的氮化铝。
绝缘层251使绝缘层252与导电层142相分离。层面251使得层面252的铝总是与层面142的金相分离。铝非常容易被腐蚀并且与金发生化学反应，以产生不希望出现的相互作用。
然后，绝缘层253形成在绝缘层252上。层面253由绝缘材料所构成，并且最好不含铝。在该优选实施例中，层面253由与层面251相同的绝缘材料所构成。在优选实施例中，使用与上文对层面251所述的相同技术形成或淀积层面253。在另一个实施例中，层面253可以使用不同技术来形成或淀积。并且在优选实施例中，层面253具有与层面251相同的厚度，但是在另一个实施例中，层面253具有比层面251更大或更小的厚度。另外，在该优选实施例中，层面253具有类似于层面251的折射率，但是在另一个实施例中，层面253还具有比层面251更大或更小的折射率。在介质层251和253之间的相似性简化了用于半导体元件100的制造工艺。
在淀积组合绝缘层250之后，层面250被构图。一个光刻胶掩膜254形成在层面250上，以在层面250中确定一个通孔255。例如CHF3或CF6这样的干法蚀刻剂可以被用于在层面253中蚀刻通孔255。然后，在由稀释的氢氧化铵所构成的湿法蚀刻剂之前由氢氟酸所构成的湿法蚀刻剂被用于在层面252中蚀刻通孔255。接着，用于在层面253中蚀刻通孔255的相同蚀刻剂还可以被用于在层面251中蚀刻通孔255，以简化制造工艺。在层面250中形成通孔255之后，除去或剥离光刻胶掩膜254。
绝缘层253使绝缘层252与光刻胶掩膜254相分离。层面253使层面252的氮化铝与用于形成光刻胶掩膜254的显影剂相分离。显影剂腐蚀氮化铝。使用绝缘层253的另一个原因是提高光刻胶掩膜254对层面250的附着性。光刻胶对氮化铝的附着性不强。
图3示出在该制造工艺中的附加处理步骤之后的部分半导体元件100的截面视图。图3示出在组合绝缘层250上形成组合互连层360。在优选实施例中，组合互连层360直接淀积在组合绝缘层250上。一部分互连层360被用于形成用于在元件100中的集成电容器125的上电容器电极326。互连层360的其它部分使半导体器件120相互连接，并且连接到外部元件。互连层360包括导电层361和362，并且导电层362包括导电子层363和364。
形成互连层360的方法最好与形成互连层140的方法相类似，以简化用于半导体元件的制造工艺。相应地，互连层360的组合物最好类似于互连层140的组合物。例如，互连层360的导电层361最好包括与互连层140的导电层141相同的溅射阻挡材料。类似地，互连层360的导电层362最好包括与互连层140的导电层142相同的溅射和电镀导电子层。光刻胶掩膜365被用于确定导电层362的电镀部分，即导电子层364。在该优选实施例中，层面361具有与层面141相同的厚度，但是当互连层360为上互连层并且作为一个电源总线时，层面362的厚度最好大于层面142的厚度。作为一个例子，层面362可以具有大约2-3微米的厚度。
在该优选实施例中，导电层361把导电层362和绝缘层253相分离。层面362的金对层面253的氮化硅的附着性不良。相应地，除了作为一个扩散阻挡层之外，层面361的钛还作为层面362和253之间的一种粘合剂。
在淀积互连层360之后，对层面360进行构图。用于层面360的构图处理最好类似于用来对互连层140进行构图的处理。该相似性进一步简化了对于半导体元件100的制造工艺。相应地，光刻胶掩膜365被除去；导电子层363的暴露部分被除去电镀，然后导电层361的暴露部分被蚀刻。
导电层361的蚀刻最好被延长，以保证层面361的所有暴露部分被除去，以防止任何不希望出现的电短路，并且减小任何泄漏电流的幅度。该延长的蚀刻或者过蚀刻，将腐蚀、构图或除去绝缘层253的暴露部分。在层面361的过蚀刻和绝缘层253的构图过程中，绝缘层252作为一个阻蚀层，以保护层面252下方的绝缘层251。绝缘层252防止组合绝缘层250的暴露部分全部被除去。绝缘层252还保护层面252下方的器件120。在过蚀刻处理之后保留的绝缘层251的部分防止互连层140暴露，并且使互连层140与随后淀积的互连层(未在图3中示出)电绝缘。
图4示出在过蚀刻处理之后元件100以及在制造工艺的附加处理步骤之后的部分的截面视图。绝缘层470形成在组合互连层360和组合绝缘层250之上。在该优选实施例中，层面470被直接淀积在层面360和250之上。在淀积之后，层面470被构图或腐蚀。
绝缘层470由绝缘材料所构成。在一个实施例中，其中元件100的互连方案或多层金属化(MLM)系统仅仅包含两个层面，层面470作为一个钝化层。在元件100的MLM系统包含两个以上的层面的一个不同实施例中，层面470作为一个层间绝缘层，其把互连层360与随后形成在层面470和360之上的另一个互连层(未在图4中示出)相分离。
图5示出制造例如图1-4中所示的元件100这样的半导体元件的方法的流程图500。在流程图500中的步骤510中，多个半导体器件被形成为由基片所支承。然后，在流程图500的步骤520中，绝缘层被形成为位于基片和半导体器件之上。该绝缘层可以被构图。
接着，在流程图500的步骤530中，第一电容器电极被形成在该基片之上。步骤530可以同时在一个MLM系统中形成第一金属层。然后，在流程图500的步骤540中，电容器绝缘层被形成在第一电容器电极之上。该电容器电极层包含铝。步骤540被同时形成在MLM系统中的相邻金属层之间的层间绝缘层。该层间绝缘层可以被构图。
在流程图500上继续执行，在步骤550，第二电容器电极被形成在电容器绝缘层之上。步骤550可以在MLM系统中同时形成第二金属层。然后，在流程图500的步骤560，一个绝缘层被形成在第二电容器电极之上。
图6和7示出图5的方法的详细部分的流程图。在图6中，说明在图5的流程图500中的步骤530的具体细节。在图6中的步骤621，第二金属层被形成在第一金属层之上。接着，在图6的步骤623，第一和第二金属层被构图。接着，在图6的步骤623，第一和第二金属层被构图。
在图7中，说明图5的流程图500中的步骤540的具体细节。在图7的步骤731中，第一绝缘层被形成在第一电容器电极之上。第一绝缘层基本上不含铝。接着，在图7的步骤732，第二绝缘层被形成在第一绝缘层之上。第二绝缘层包含铝。接着，在图7的步骤733，第三绝缘层形成在第二绝缘层之上。第三绝缘层基本上不含铝。
在图8中，说明图5的流程图500中的步骤550的具体细节。在图8中的步骤851中，第三金属层被形成在电容器绝缘层之上。然后，在图8的步骤852，第四金属层被形成在第三金属层之上。接着，在图8的步骤853，第三和第四金属层被构图。在步骤853过程中，在电容器绝缘层中的第四绝缘层也被构图，并且在电容器绝缘层中的第三绝缘层作为一个阻蚀层，以保护电容器绝缘层下层的第二绝缘层。
已经使用图1-8中所示的方法制造半导体元件。与使用其它制造方法所制造的电容器相比，在该半导体元件中的大电流、高频电容器不表现出任何大的飘移、击穿电压的减小或者泄漏电流。在大约1兆赫的工作频率，使用在此所述方法制造的电容器可以具有大约600-700皮法每平方毫米的平均电容量。使用在此所述的方法制造的电容器还具有较低的泄漏电流，在大约12伏的偏压下平均约为3×10-10至4×10-10安每平方毫米，并且在大约26伏的偏压下平均约为1×10-8至2×10-8安每平方毫米。
因此，提供一种改进的制造半导体元件的方法及其元件，以克服现有技术的缺点。制造半导体元件的方法是简单和低成本的，因为下电容器电极与半导体元件的互连层同时形成，并且上电容器电极与该元件的另一个互连层同时形成，以及电容器绝缘层与位于两个互连层之间的一个层间绝缘层同时形成。在该电容器绝缘层中使用氮化铝层保护或保留层间绝缘层以及所有下层半导体器件。该半导体元件与大电流和高频应用相兼容。
尽管本发明已经参照具体的实施例进行描述，但是本领域的技术人员应当知道可以作出各种改变而不脱离本发明的精神或范围。例如，例如绝缘体和导电层的组合物和厚度这样在此给出的多个具体细节被提供以便于对本发明的理解，并且不是对本发明范围的限制。另外，图1中的绝缘层130和图4中的绝缘层470可以被改变为与图2中的层面250相类似的组合绝缘层。另外，图1中的互连层140和图4中的互连层360可以分别包含单个金属层。另外，根据所需的最终结构，额外的绝缘层和/或金属层可以被置于图1-4中所示的绝缘层和金属层之间。作为一个例子，图4中的互连层360可以是桥状(airbridge)结构。相应地，本发明的实施例的公开用于说明本发明的范围而不是对该范围的限制。本发明的范围应当仅仅由所附权利要求所限制。

Claims (5)

1.一种制造半导体元件的方法包括：
在一个基片上形成第一绝缘层，该第一绝缘层包含铝；
在该第一绝缘层上形成第二绝缘层，该第二绝缘层基本上不含铝；
在该第二绝缘层上形成第一导电层；
蚀刻该第一导电层；以及
在形成该第一导电层之后，蚀刻该第二绝缘层，以暴露至少一部分第一绝缘层。
2.一种制造半导体元件的方法，其中包括：
在一个基片上形成第一电容器电极；
在该第一电容器电极上形成一个包含铝的电容器绝缘层；以及
在该电容器绝缘层上形成第二电容器电极。
3.一种制造半导体元件的方法，其中包括：
提供一个半导体基片；
在该半导体基片上淀积第一绝缘层；
对该第一绝缘层进行构图；
在对该第一绝缘层进行构图之后，在该第一绝缘层上淀积第一金属层；
在该第一金属层上淀积第二金属层；
在淀积该第二金属层之后，对该第一和第二金属层进行构图；
在该第二绝缘层上淀积第三绝缘层；
在该第三绝缘层上淀积第四绝缘层；
在该第四绝缘层上淀积第三金属层；
在该第三金属层上淀积第四金属层；
在淀积该第四金属层之后，对该第三和第四金属层进行构图；以及
在对该第四金属层进行构图之后，对该第四绝缘层进行构图。
4.一种半导体元件，其中包括：
一个基片；
在该基片上的第一电容器电极；
在该第一电容器电极上的含铝的电容器绝缘层；以及
在该电容器绝缘层上的第二电容器电极。
5.一种半导体元件，其中包括：
半导体基片；
在该半导体基片上的第一绝缘层；
在该第一绝缘层上的第一金属层；
在该第一金属层上并且基本上不含铝的第二绝缘层；
在该第二绝缘层上并且含铝的第三绝缘层；
在该第三绝缘层上并且基本上不含铝的第四绝缘层；以及
在该第四绝缘层上的第二金属层。
CNB018168876A 2000-10-05 2001-10-04 制造半导体元件的方法及其半导体元件 Expired - Lifetime CN1251302C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/679,861 US6465297B1 (en) 2000-10-05 2000-10-05 Method of manufacturing a semiconductor component having a capacitor
US09/679,861 2000-10-05

Publications (2)

Publication Number Publication Date
CN1468443A true CN1468443A (zh) 2004-01-14
CN1251302C CN1251302C (zh) 2006-04-12

Family

ID=24728675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018168876A Expired - Lifetime CN1251302C (zh) 2000-10-05 2001-10-04 制造半导体元件的方法及其半导体元件

Country Status (6)

Country Link
US (1) US6465297B1 (zh)
JP (1) JP4216588B2 (zh)
KR (1) KR100890716B1 (zh)
CN (1) CN1251302C (zh)
AU (1) AU2002213012A1 (zh)
WO (1) WO2002029865A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148188A (zh) * 2010-02-09 2011-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN102148186B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102148185B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法
CN106298655A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 金属氧化物功率器件的制备方法及功率器件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622322B2 (en) * 2001-03-23 2009-11-24 Cornell Research Foundation, Inc. Method of forming an AlN coated heterojunction field effect transistor
US6693017B1 (en) * 2003-04-04 2004-02-17 Infineon Technologies Ag MIMcap top plate pull-back
US6847273B2 (en) * 2003-04-25 2005-01-25 Cyntec Co., Ltd. Miniaturized multi-layer coplanar wave guide low pass filter
KR100549951B1 (ko) * 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
WO2008007466A1 (en) * 2006-07-12 2008-01-17 Kabushiki Kaisha Toshiba Semiconductor device for high frequency
US8962443B2 (en) * 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US10658455B2 (en) 2017-09-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal insulator metal capacitor structure having high capacitance
US10707180B2 (en) * 2018-04-23 2020-07-07 Nxp Usa, Inc. Impedance matching circuit for RF devices and method therefor
JP7389429B2 (ja) * 2019-10-21 2023-11-30 株式会社テクノ菱和 プラズマ殺菌水生成装置
US20220208755A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Fring capacitor, integrated circuit and manufacturing process for the fringe capacitor

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1920684A1 (de) * 1969-04-23 1970-11-05 Siemens Ag Verfahren zum Herstellen von Aluminium-Aluminiumoxid-Metall-Kondensatoren in integrierten Schaltungen
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPS6441262A (en) * 1987-08-07 1989-02-13 Hitachi Ltd Memory cell
JPH0354828A (ja) * 1989-07-24 1991-03-08 Oki Electric Ind Co Ltd 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法
JP3120867B2 (ja) * 1990-05-31 2000-12-25 キヤノン株式会社 静電容量素子を含む半導体装置およびその製造方法
JPH04250626A (ja) * 1991-01-28 1992-09-07 Matsushita Electric Ind Co Ltd 多層配線装置
JPH04294575A (ja) * 1991-03-23 1992-10-19 Nec Eng Ltd 高周波半導体集積回路
US5240871A (en) * 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
JP3180404B2 (ja) * 1992-01-10 2001-06-25 ソニー株式会社 容量素子の形成方法
US5674771A (en) * 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05304251A (ja) * 1992-04-27 1993-11-16 Fujitsu Ltd 半導体装置
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP2842770B2 (ja) * 1993-09-29 1999-01-06 日鉄セミコンダクター株式会社 半導体集積回路およびその製造方法
US5525542A (en) 1995-02-24 1996-06-11 Motorola, Inc. Method for making a semiconductor device having anti-reflective coating
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5652176A (en) 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
JP2828135B2 (ja) * 1995-10-05 1998-11-25 日本電気株式会社 Ｍｉｍキャパシタとその製造方法
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
JPH09232517A (ja) * 1996-02-21 1997-09-05 Sanyo Electric Co Ltd 誘電体素子及び誘電体素子の製造方法
JPH1022457A (ja) 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
JP3731277B2 (ja) * 1997-03-04 2006-01-05 ソニー株式会社 半導体集積回路装置
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
US6184074B1 (en) * 1997-12-17 2001-02-06 Texas Instruments Incorporated Method of fabrication a self-aligned polysilicon/diffusion barrier/oxygen stable sidewall bottom electrode structure for high-K DRAMS
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
KR19990080413A (ko) * 1998-04-16 1999-11-05 윤종용 배리어층 측벽에 산소 차단 스페이서가 형성된고유전율 커패시터 및 그 제조방법
KR20000001619A (ko) * 1998-06-12 2000-01-15 윤종용 굴곡형 컨테이너 형상의 하부전극을 갖는 반도체장치의 커패시터 및 그 제조방법
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20000007467A (ko) * 1998-07-03 2000-02-07 윤종용 반도체장치의 커패시터 제조방법
KR100269332B1 (ko) * 1998-07-07 2000-10-16 윤종용 반도체장치의 커패시터 및 그 제조방법
JP2000031387A (ja) * 1998-07-14 2000-01-28 Fuji Electric Co Ltd 誘電体薄膜コンデンサの製造方法
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100281904B1 (ko) * 1999-01-18 2001-02-15 윤종용 전극의 경사가 개선된 커패시터 형성방법
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
KR100289739B1 (ko) * 1999-04-21 2001-05-15 윤종용 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148188A (zh) * 2010-02-09 2011-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN102148186B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102148185B (zh) * 2010-02-09 2013-05-01 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法
CN102148188B (zh) * 2010-02-09 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN106298655A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 金属氧化物功率器件的制备方法及功率器件

Also Published As

Publication number Publication date
KR100890716B1 (ko) 2009-03-27
JP2004533106A (ja) 2004-10-28
US6465297B1 (en) 2002-10-15
JP4216588B2 (ja) 2009-01-28
WO2002029865A2 (en) 2002-04-11
KR20030038796A (ko) 2003-05-16
CN1251302C (zh) 2006-04-12
AU2002213012A1 (en) 2002-04-15
WO2002029865A3 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
CN1251302C (zh) 制造半导体元件的方法及其半导体元件
US6709918B1 (en) Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
US7670921B2 (en) Structure and method for self aligned vertical plate capacitor
US20020115290A1 (en) Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US20020167057A1 (en) Integrated decoupling capacitors
CN1639861A (zh) 用于制作mim电容器的方法
US7781892B2 (en) Interconnect structure and method of fabricating same
CN102148137B (zh) Mim电容器及其形成工艺
CN1507055A (zh) 集成电路电容器
US6387750B1 (en) Method of forming MIM capacitor
US7663241B2 (en) Semiconductor device
US7015110B2 (en) Method and structure of manufacturing high capacitance metal on insulator capacitors in copper
US6825080B1 (en) Method for forming a MIM capacitor
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20200119134A1 (en) Embedded stack capacitor with high performance logic
JP2001320026A (ja) 半導体装置およびその製造方法
US20080157277A1 (en) Mim capacitor
JP2022075547A (ja) 集積回路構造体および集積回路構造体を製造する方法（ｍｉｍキャパシタ構造体）
CN113421850A (zh) 电路
US6706589B2 (en) Manufacturing of capacitors with metal armatures
KR100639000B1 (ko) 금속-절연체-금속 커패시터의 제조방법
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
JP3775771B2 (ja) 半導体装置の製造方法
KR20100071206A (ko) 반도체 소자의 ｍｉｍ커패시터 및 이를 형성하는 방법
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040806

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040806

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20180123

Address after: Delaware

Patentee after: VLSI Technology Co.,Ltd.

Address before: Texas in the United States

Patentee before: NXP USA, Inc.

TR01 Transfer of patent right
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060412