CN1677658A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1677658A
CN1677658A CNA2005100561952A CN200510056195A CN1677658A CN 1677658 A CN1677658 A CN 1677658A CN A2005100561952 A CNA2005100561952 A CN A2005100561952A CN 200510056195 A CN200510056195 A CN 200510056195A CN 1677658 A CN1677658 A CN 1677658A
Authority
CN
China
Prior art keywords
conductive plug
hole
semiconductor device
embolism
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100561952A
Other languages
English (en)
Other versions
CN100390981C (zh
Inventor
川野连也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1677658A publication Critical patent/CN1677658A/zh
Application granted granted Critical
Publication of CN100390981C publication Critical patent/CN100390981C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

提供一种具有优异的电极性能和制造稳定性的贯通电极的半导体器件。提供一种由在半导体器件上的导电的小直径栓塞和导电的大直径栓塞构成的贯通电极。小直径栓塞的截面积制得比连接栓塞的截面积和直径大，且制得比大直径栓塞的截面积和直径小。此外，把以小直径栓塞从硅衬底伸出的方式形成的凸出部分放入大直径栓塞的上表面中。此外，小直径栓塞的上表面连接到第一互连。

Description

半导体器件及其制造方法
本申请是基于日本专利申请NO.2004-108304，其内容作为参考引进。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
近年来，半导体器件要求轻、薄、小尺寸和高性能。在例如多芯片封装等的半导体器件中，强烈推进实现高密度互连、逻辑片的小型化和存储器容量的增加。
关于应对于解决该提议的一种方法，试图基于在半导体衬底上提供贯通电极(through electrode)，来达到实现高密度互连等。日本未决专利公开No.2000-311982中描述了有关常规的贯通电极。
日本未决专利公开No.2000-311982公开了一种具有贯通电极的半导体器件。贯通电极的结构是：在贯穿半导体芯片衬底的通孔的内圆周表面上提供中间绝缘层，且在中间绝缘层内的通孔中填充导电层。依照日本未决专利公开No.2000-311982，如果使用该结构，使得可以以高密度三维地形成多个半导体芯片衬底。
此外，关于同时地去除半导体衬底和金属膜的工艺，尽管技术领域不同，但是由Masataka hoshino与其他五位成员，在2002年Proceeding of International Interconnect Technology Conference(国际互连技术会议论文集)，P75-77(Masataka hoshino等)的“Wafer Processand Issue of Through Electrode in Si wafer Using Cu Damascene for ThreeDimensional Chip Stacking”中描述了该技术。Masataka hoshino等人描述了当形成电极之后，包括进行研磨背表面的工艺的半导体衬底，其后将描述。
发明内容
另一方面，日本未决专利公开No.2000-311982中描述的贯通电极具有如此结构：其中厚贯通电极贯穿半导体芯片衬底，从而在形成贯通电极的区域上不能提供互连等。由于该原因，现在发现互连等的集成密度下降，因此，在实现高密度互连上仍具有进一步改进的空间。此外，由于当形成元件后再形成贯通电极，存在形成贯通电极时破坏元件的可靠性的顾虑。
根据本发明，提供一种半导体器件，包括：半导体衬底；在半导体衬底的主表面上提供的且其中具有导电元件的绝缘层；贯穿半导体衬底并连接到导电元件的贯通电极；其中贯通电极包括：连接到导电元件的第一导电栓塞；和在半导体衬底中提供的且连接到第一导电栓塞的第二导电栓塞，第二导电栓塞具有比第一导电栓塞的截面积更大的截面积。
在本发明的半导体器件中，把具有比第二导电栓塞小的截面积的第一导电栓塞设置在主表面侧，由此可以增强贯通电极附近的互连的集成密度。由于该原因，该结构适于小型化。
根据本发明，提供一种半导体器件，包括：半导体衬底、在半导体衬底的主表面上提供的绝缘层，以及贯通电极，其贯穿半导体衬底，连接绝缘层内部上提供的导电元件，其中贯通电极包括连接导电元件的第一导电栓塞，以及第二导电栓塞，其在半导体衬底中提供且具有比第一导电栓塞的截面积大的截面积，包含部分第一导电栓塞。
在本申请中，主表面是其上形成半导体元件的半导体衬底的面。此外，尽管在半导体衬底上提供第二导电栓塞，但是在主表面上提供的绝缘膜内可存在部分第二导电栓塞。
在本发明的半导体器件中，在第二导电栓塞中包含部分第一导电栓塞。由于该原因，适当地得到锚定效应，由此这些栓塞的结构具有优秀的粘着性。此外，该结构减小了这些栓塞之间的接触电阻。此外，把具有小的截面积的第一导电栓塞设置在主表面侧，由此，可以增强贯通电极附近的互连的集成密度。由于该原因，该结构适于小型化。
根据本发明，提供一种半导体器件，包括：半导体衬底，在半导体衬底的主表面上提供的晶体管形成层，在晶体管形成层的上部上提供的互连层，在互连层的上部上提供的上部互连层，和贯穿晶体管形成层和半导体衬底的贯通电极，其中贯通电极包括：连接互连的第一导电栓塞，该互连在互连层中形成且提供在晶体管形成层中，以及第二导电栓塞，其在半导体衬底中提供，且具有比第一导电栓塞的截面积大的截面积，并连接第一导电栓塞。
在本发明的半导体器件中，第一导电栓塞连接到覆盖在上部互连层的互连层。此外，该结构为第一导电栓塞的截面积小于第二导电栓塞的截面积。由于该原因，该结构能够增强互连层的上层和元件的集成。此外，本发明的半导体器件实现了适合于小型化的结构。应当注意，在上述半导体器件中，在晶体管形成层中提供第一导电栓塞，但是，还可适合于在衬底中存在部分第一导电栓塞。此外，在半导体衬底上提供第二导电栓塞，但是，还可适合于在绝缘膜中存在部分第二导电栓塞。
在本发明的半导体器件中，适合采用其中上部互连层连接到互连层的结构。即使在上部互连层通过互连层连接到贯通电极的结构中，本发明的半导体器件可改进在互连层上提供的互连以及在上部互连层上提供的上部互连的集成密度。
本发明的半导体器件中，可采用在第二导电栓塞中包含第一导电栓塞的结构。由此，可确实地得到锚定效应。由于该原因，可改进这些栓塞的粘合。此外，可以实现减小这些栓塞之间的接触电阻的结构。
在本发明的半导体器件中，适合采用在第二导电栓塞中包含多个第一导电栓塞的一部分的结构。由此，可以进一步确保得到锚定效应。由于该原因，可进一步改进这些栓塞的粘合。此外，可以实现进一步减小这些栓塞之间的接触电阻的结构。
在本发明的半导体器件中，从半导体衬底的背表面穿过半导体衬底的主面附近可形成第二导电栓塞。此外，本发明的半导体器件中，第二导电栓塞可位于比半导体的主表面低的位置。以上述方式，可进一步改进半导体衬底上的元件或互连的集成密度。
在本发明的半导体器件中，可适合于采用使部分第一导电栓塞进入第二导电栓塞的结构。由于该原因，可以进一步确实地改进两个栓塞的粘合。
在本发明的半导体器件中，可适合于采用如此结构：第二导电栓塞通过绝缘膜得以与半导体衬底接触。由于该原因，可以容易地制造以实现该结构。此外，可以降低寄生电容。例如，本发明中，可以以电解沉积(electrodeposit)绝缘膜制成绝缘膜。
在本发明的半导体器件中，可适合于采用第二导电栓塞从所述半导体衬底的背表面凸出的结构。因此，可以实现制造稳定性更加优秀的结构。
在本发明的半导体器件中，可适合于采用如此结构：在第二导电栓塞的侧面的外周上设置圆柱形环形绝缘体。由于该原因，可以确实地减小寄生电容。
在本发明的半导体器件中，可适合于采用如此结构：半导体衬底的主表面中的贯通电极的截面积比半导体衬底的背表面中的贯通电极的截面积小。由此，可以增强在主表面的上部上形成的互连的集成密度。
根据本发明，提供一种用于制造半导体器件的方法，包括：在半导体衬底的主表面形成第一孔；在第一孔中形成第一导电栓塞；在半导体衬底的背表面形成第二孔以暴露出其中的第一导电栓塞；且在第二孔中形成第二导电栓塞以连接到第一导电栓塞。
根据该方法，可以以简单的工艺稳定地制造半导体器件，该半导体器件具有在第一导电栓塞与第二导电栓塞之间具有优异的粘合性的贯通电极。
根据本发明，提供一种用于制造半导体器件的方法，包括：在半导体衬底的主表面形成开口；以绝缘材料填充开口；在半导体衬底上形成绝缘层；形成贯穿绝缘层的第一孔以在第一孔底部暴露出部分绝缘材料；在第一孔中形成第一导电栓塞；在半导体衬底的背表面去除部分半导体衬底以暴露出绝缘材料；去除绝缘材料以形成第二孔，在第二孔中暴露出部分第一导电栓塞；以及在第二孔中形成第二导电栓塞以连接到第二孔中暴露的部分第一导电栓塞。
根据该方法，可以进一步稳定地制造具有贯通电极的半导体器件，该贯通电极具有第一导电栓塞与第二导电栓塞之间的优异的粘合性。
根据本发明，提供一种用于制造半导体器件的方法，包括：在半导体衬底的主表面侧形成第一孔，在第一孔的内壁上形成由绝缘材料制成的阻挡层，嵌入第一金属膜以嵌入第一孔的内部，在去除第一孔的外部上形成的第一金属膜时在第一孔的内部形成第一导电栓塞，当从背面侧选择性地去除半导体衬底而形成第二孔时，在第二孔内暴露出部分第一导电栓塞，当至少去除部分暴露出的阻挡膜时暴露第一金属膜，以及当引发第二金属膜生长以便当暴露第一金属膜后嵌入第二孔时形成包含部分第一导电栓塞的第二导电栓塞。
根据该方法，可以以简单工艺稳定地制造具有贯通电极的半导体器件，该贯通电极在第一导电栓塞与第二导电栓塞之间具有优异的粘合性。
本发明中，第一导电栓塞包括第一金属膜和阻挡膜。此外，本发明中，第一金属膜可包括阻挡金属膜。
在本发明的半导体器件的制造方法中，该方法包括：当形成第一孔以前，通过从主表面侧选择性地去除半导体衬底而形成圆柱形环形孔时，通过在孔内部上嵌入绝缘体形成圆柱形环形绝缘体；形成第一孔包括：当去除半导体衬底的圆柱形环形绝缘体的部分内部区时，形成第一孔；且形成第二孔包括：当去除半导体衬底的圆柱形环形绝缘体的至少部分内部区时形成第二孔。以上述方式，可以确实地得到抑制了寄生电容的产生的半导体器件。
本发明的半导体器件的制造方法中，形成第一孔可包括：在半导体衬底的主表面侧上形成绝缘膜后，当选择性地去除绝缘膜和半导体衬底时，形成第一孔。以上述方式，可以稳定地得到如此结构的半导体器件：其中第一导电栓塞连接到绝缘膜的上部的互连。
根据本发明，提供一种用于制造半导体器件的方法，包括：当通过从半导体衬底的主表面侧选择性地去除半导体衬底而形成孔时，通过把绝缘体嵌入到孔内而形成绝缘栓塞；在半导体衬底的主表面侧上选择性地去除部分绝缘栓塞而形成第一孔；嵌入第一金属膜从而嵌入第一孔内部；当去除在第一孔的外部上形成的第一金属膜时，在第一孔的内部形成第一导电栓塞；从半导体衬底的背表面侧选择性地去除半导体衬底；当去除半导体衬底后，通过选择性地去除绝缘栓塞形成第二孔时，暴露部分第一导电栓塞至第二孔内；当去除至少部分暴露出的第一导电栓塞时，暴露第一金属膜；以及当暴露第一金属膜后引发第二金属膜生长以嵌入第二孔时，形成包含部分第一导电栓塞的第二导电栓塞。
根据该方法，可以进一步稳定地制造具有贯通电极的半导体器件，该贯通电极具有第一导电栓塞与第二导电栓塞之间的优异的粘合性。
在本发明的半导体器件的制造方法中，形成第一孔可包括：当在半导体衬底的主表面侧上形成绝缘膜后，通过选择性地去除绝缘膜和绝缘栓塞，形成第一孔。以上述方式，可以稳定地得到如此的半导体结构：其中第一导电栓塞连接到绝缘膜的上部的互连。
在本发明的半导体器件的制造方法中，形成第二孔可包括：形成其截面积大于第一孔的孔。以上述方式，可以进一步确实地把部分第一导电栓塞包含到第二导电栓塞中。
在半导体器件的制造方法中，用于制造半导体器件的方法可包括：当形成第一导电栓塞之后，形成具有连接到主表面上部上的第一导电栓塞的互连的互连层。以上述方式，可以增强连接到第一导电栓塞的互连和相同层的互连的集成密度。由此，可以稳定地制造具有高集成密度的互连的半导体器件。此外，在本发明的半导体器件的制造方法中，制造半导体器件的方法可包括：形成连接互连层的上部上的互连的上部互连。以上述方法，可以稳定地制造多层半导体器件，其中存在于上层的上层互连的集成密度比互连层的集成密度高。
在本发明的半导体器件的制造方法中，用于制造半导体器件的方法可包括：在形成第一孔之前，在半导体衬底的主表面的上部上提供绝缘层；且形成第一导电栓塞可包括：在形成绝缘层的内部上的第一导电栓塞的同时形成连接到晶体管元件的连接栓塞。由此，可以得到具有更简单工艺的半导体器件。
应当注意，即使这些各构成任意地组合，或者把本发明的表达转换为与其方法、器件等有关，也如本发明的实施例那样是有效的。
例如，本发明中，用于制造半导体器件的方法可包括：当暴露部分第一导电栓塞之后，在暴露第一金属膜之前，在除了第二孔的内表面的第一导电栓塞之外的区域上选择性地粘接绝缘材料。以上述方法，可以以简单的工艺制造半导体器件，该半导体器件具有第二导电栓塞的表面的优秀的绝缘特性。
在本发明的半导体器件的制造方法中，绝缘材料可以是电解沉积材料。以上述方法，使得绝缘材料以更高选择性粘合到除了第一导电栓塞以外的第二孔的内表面区域。
在本发明的半导体器件的制造方法中，电解沉积材料可以是电解沉积的聚酰亚胺。以上述方式，可以增强绝缘材料的耐用性以进行这些和以后的工艺。由此，可以稳定地制造具有更高成品率的半导体器件。
此外，本发明中，嵌入第一金属膜可包括在第一孔的内壁上形成阻挡金属膜。此外，本发明中，第一金属膜可以以包括阻挡金属膜的多层膜形成。以上述方法，可以进一步确实地抑制构成第一导电栓塞的导电材料向半导体衬底扩散。
根据本发明的上述说明，贯通电极由在主表面侧上提供的第一导电栓塞和截面积比半导体衬底的第一导电栓塞的截面积大的第二导电栓塞构成，因此，提供具有贯通电极的半导体器件，该贯通电极在电极性能和制造稳定性方面优秀。
附图说明
从结合附图的下面的说明中，本发明的上述和其它目的、优点和特征将更加显而易见，其中：
图1是示意性示出根据本发明的半导体器件的结构的截面图；
图2A到2D是说明图1的半导体器件的制造工艺的截面图；
图3是示意性示出根据本实施例的半导体器件的结构的截面图；
图4A到4D是描述图3的半导体器件的制造工艺的截面图；
图5是示意性示出根据本实施例的半导体器件的结构的截面图；
图6A到6D是描述图5的半导体器件的制造工艺的截面图；
图7A到7C是示意性示出贯通电极的结构的示意图；
图8A和8B是示意性示出贯通电极的结构的截面图；
图9A和9B是描述根据本实施例的半导体器件的制造方法的平面图；
图10是示意性示出根据本实施例的半导体器件的结构的截面图；
图11是示意性示出根据本实施例的半导体器件的结构的截面图；
图12A和12B是示意性示出根据本实施例的贯通电极的结构的截面图。
具体实施方式
现在将参照说明性实施例在此描述本发明。本领域技术人员应理解，使用本发明的讲解可以实现许多可替换的实施例，且本发明不限于用于解释性目的而描述的实施例。
下文中，将参考附图描述本发明的实施例。在整个附图中，相同的符号附加于相同的元件，在下述说明中将适当地忽略其详细说明。此外，在下述实施例中，把半导体衬底的主表面侧设置为半导体器件的上侧(前表面)，且把半导体衬底的背表面侧设置为半导体器件的下侧(背表面)。
(第一实施例)
图1是示意性示出根据本实施例的半导体器件的结构的截面图。图1的半导体器件100具有如此形成的层叠的结构：硅衬底101、蚀刻停止膜109、最下层绝缘膜111和第一互连层绝缘膜113。半导体器件100提供有贯穿硅衬底101、蚀刻停止膜109和最下层绝缘膜111的贯通电极135。
在硅衬底101的主表面上形成由扩散层105、栅电极107等构成的MOS晶体管和隔离膜103。形成最下层绝缘膜111以便嵌入MOS晶体管和隔离膜103。在最下层绝缘膜111中，以与硅衬底101和栅电极107的上表面接触的方式提供蚀刻停止膜109。此外，还在最下层绝缘膜111中提供连接栓塞123以连接到扩散层105。
在第一互连层绝缘膜113中提供第一互连121和电连接到第一互连121的连接栓塞122。此外，在连接栓塞122的上部，顺序地形成电连接到连接栓塞122的焊盘125和电连接到焊盘125的凸点127。
贯通电极135具有导电的小直径栓塞119和导电的大直径栓塞131。小直径栓塞119的各截面积和直径比连接栓塞123的截面积和直径大，且比大直径栓塞131的截面积和直径小。此外，把从硅衬底101突出的小直径栓塞119的凸出部分141放入大直径栓塞131的上表面中。
可把小直径栓塞119的直径设置为例如1到5μm的程度。此外，可把小直径栓塞119设置为如此结构：把小直径栓塞119放入硅衬底101中20-50μm的程度。此外，把放入大直径栓塞131中的凸出部分141的长度设置为例如1到50μm的程度。此外，把大直径栓塞131的直径设置为例如10-1000μm的程度。
小直径栓塞119从最下层绝缘膜111的上表面依次贯穿蚀刻停止膜109和硅衬底101，从而暴露到硅衬底101的外部的小直径栓塞119的前端变为凸出部分141。小直径栓塞119的上表面得以与第一互连121相接触，第一互连121具有与第一互连层绝缘膜113的底面相同的平面内的底面，从而确保小直径栓塞119和第一互连121之间的电连接。除了凸出部分141以外，以SiN膜137覆盖小直径栓塞119的侧面。
此外，从硅衬底101的背表面朝着主表面形成大直径栓塞131。大直径栓塞131的上表面位于比硅衬底101的上面更低的部分。在大直径栓塞131的底面和侧面上以及在硅衬底101的背表面上，提供电解沉积绝缘膜129。此外，以镀(plating)膜133覆盖大直径栓塞131的表面。
尽管不特别限制小直径栓塞119的材料，但可以使用例如W(钨)。由此，适当地抑制了对硅衬底101的扩散。此外，尽管不特别限制用于大直径栓塞131和镀膜133的材料，但是可分别设置为例如Ni和Au。
接着，将描述用于制造半导体器件100的方法。图2A到2D是示意性示出图1所示的半导体器件100的制造工艺的截面图。
首先，在硅衬底101上形成栅电极107、扩散层105和隔离膜103。把隔离膜103设置为例如STI(浅沟槽隔离)。然后，在硅衬底101的上表面的整个表面上依次形成蚀刻停止膜109和最下层绝缘膜111。
此时，通过等离子体CVD技术形成例如50nm SiN膜，作为蚀刻停止膜109。此外，通过等离子体CVD技术形成例如400nm SiO2膜作为最下层绝缘膜111。或者，可以如下方式适合地形成多层膜作为最下层绝缘膜111：通过应用技术形成其是低介电常数中间绝缘膜的300nm的L-OxTM膜，在L-OxTM膜的上表面上形成100nm的SiO2膜。
接着，当使用光刻工艺时，在最下层绝缘膜111上依次施加抗反射膜和光刻胶，结果形成具有与小直径栓塞119的形状相应的开口的抗蚀图(图中未示出)。当以光刻胶膜为掩膜进行最下层绝缘膜111的干蚀刻时，对提供小直径栓塞119的位置开口。并且，通过干法蚀刻进行蚀刻停止膜109的回蚀刻。
此后，变换蚀刻气体进一步对硅衬底101的中部进行蚀刻。例如，从硅衬底101的上表面进行蚀刻到不小于10μm至不大于50μm的深度。通过使深度不小于10μm，可以把凸出部分141的周边确实地与大直径栓塞131连接。此外，通过使深度不大于50μm，可以减小小直径栓塞119从硅衬底101的主表面到硅衬底101的内部的凸出量。由于该原因，可以稳定地形成开口。选择开口的直径，使得小直径栓塞119的直径变为例如1到5μm的程度。然后，去除光刻胶膜的残留物，或抗反射膜或由蚀刻造成的残渣。
接着，在硅衬底101的上表面的整个表面上形成20nm的SiN膜137，在该硅衬底上提供相应于小直径栓塞119的形状的开口。由此，在开口的侧表面和底面上形成SiN膜137。
并而且，当在最下层绝缘膜111上施加新的抗反射膜和光刻胶时，使用光刻技术形成具有开口的抗蚀图(图中未示出)，其相应于连接栓塞123的形状开口。当以光刻胶膜为掩膜进行最下层绝缘膜111的干蚀刻时，对提供扩散层105的上部的连接栓塞123的位置进行开口。而且，通过干法蚀刻进行蚀刻停止膜109的回蚀刻以暴露扩散层105的上表面。由此，得到形成小直径栓塞119和连接栓塞123的孔。
接着，在硅衬底101的上表面的整个表面上通过CVD技术形成W(钨)膜作为金属膜。W(钨)膜的膜厚度设置为如下状态下的膜厚度：通过对连接栓塞123和小直径栓塞119两者的直径进行匹配，使两者可嵌入连接栓塞123和小直径栓塞119中。例如，把W(钨)的膜厚度设置为1μm的程度。然后，通过CMP(化学机械抛光)去除最下层绝缘膜111上的W(钨)膜和SiN膜137。由此，同时形成小直径栓塞119和连接栓塞123(图2A)。
接着，在硅衬底101的上表面的整个表面上提供第一互连层绝缘膜113。如图2B所示，第一互连层绝缘膜113具有由用于互连112的绝缘膜和用于栓塞114的绝缘膜而形成的叠层结构。
首先，当覆盖硅衬底101的上表面的整个表面时，形成作为第一互连层绝缘膜113的下层的300nm的用于互连112的绝缘膜。把用于互连112的绝缘膜设置为例如L-OxTM等的低介电常数膜。此时，在最下层绝缘膜111上提供SiCN膜作为Cu扩散防止膜是合适的。此外，在低介电常数膜上形成100nm的SiO2膜是合适的。接着，使用光刻技术时，在硅衬底101的上表面的整个表面上施加抗反射膜和光刻胶，结果在光刻胶上形成用于互连沟槽的抗蚀图。然后，当以光刻胶为掩膜对用于互连112的绝缘膜进行蚀刻时，形成用于制造第一互连121的开口。接着，通过抛光去除光刻胶和抗反射膜。
此后，通过使用溅射技术，形成30nm的TaN膜用于阻挡金属膜，且在TaN膜上形成用于籽晶的100nm的Cu膜。然后，通过电解电镀技术形成700nm的Cu膜，随后通过CMP技术形成成为第一互连121的金属膜。此后，正如形成小直径栓塞119和连接栓塞123，当去除用于互连112的绝缘膜上的Cu膜和阻挡金属膜时，形成第一互连121。
此后，通过常规互连制造工艺，在用于互连112的绝缘膜上形成构成第一互连层绝缘膜113的上层的用于栓塞114的绝缘膜。在用于栓塞114的绝缘膜中形成连接到第一互连121的连接栓塞122。然后，依次形成连接到连接栓塞122的焊盘125和凸点127。焊盘125的材料可以设置为例如Al、Cu、Ni、TiN等。此外，凸点127的材料可以设置为例如：Au、焊料等。
应当注意，在第一互连层绝缘膜113的上部上可进一步形成预定数量的互连层等的上层。
接着，在硅衬底101的上表面上形成粘合层115以粘合支撑元件117(图2B)。例如，把粘合带用作粘合层115。粘合带由基础材料及其两侧上形成的粘合剂层构成。作为构成粘合带的基础材料，例如使用聚烯烃树脂、聚酯树脂等。作为构成粘合带的粘合剂，例如使用丙烯酸乳胶(acrylic emulsion)粘合剂、丙烯酸溶剂(acrylic solvent)粘合剂、聚氨基甲酸酯(polyulethane)粘合剂等。
此外，在通过后述的研磨背表面使硅衬底101变薄工艺等的工艺中，支撑元件117的材料可以是对热量、介质、外力等具有耐久性的材料，由此可把材料设置为例如quarts、PyrexTM等的玻璃。此外，还可设置为玻璃以外的材料。例如，可使用例如丙烯酸树脂等的塑料等的材料。
接着，进行对硅衬底101的背表面研磨。通过机械抛光研磨背表面。尽管研磨之后的硅衬底101的厚度可在不暴露出小直径栓塞119的底部的范围内适当地选择；例如，可把厚度设置为50到200μm的程度。然后，在硅衬底101的背表面上依次形成抗反射膜和光刻胶；且当使用光刻技术时，形成抗蚀图(图中未示出)，其中提供形成大直径栓塞131的开口。以光刻胶膜为掩膜选择性地干蚀刻硅衬底101，之后，在提供大直径栓塞131的位置处提供开口139。
开口139具有如此形状，其中：开口从硅衬底101的背表面朝着主表面前进，硅衬底101的上表面位于比硅衬底101的主表面附近更下的部分。此外，在凸出部分141的底部上提供开口139，且开口139的上表面位于比小直径栓塞119的底面更上的部分。在小直径栓塞119的表面上提供SiN膜137。当上述硅衬底101进行干蚀刻时的蚀刻条件为：把硅膜和SiN膜137之间的选择性设置为高条件，因此，当形成开口139时，不去除小直径栓塞119，但是选择性地去除小直径栓塞119的侧面外围的硅衬底101。由此，把开口139形成为包括小直径栓塞119的底面的形状。此外，把部分小直径栓塞119暴露到硅衬底101的外面，由此形成凸出部分141。
接着，在硅衬底101的背表面上提供电解沉积绝缘膜129(图2C)。此时，在硅衬底101的背表面上和开口139的底面与侧面上选择性地形成电解沉积绝缘膜129。以绝缘的SiN膜137覆盖凸出部分141的表面，从而在小直径栓塞119的外侧不形成电解沉积绝缘膜129。把电解沉积绝缘膜129的膜厚设置为例如0.5至5μm的程度。
电解沉积绝缘膜129由例如电解沉积聚酰亚胺膜制成。可以使用阳离子电解沉积聚酰亚胺涂层和阴离子电解沉积聚酰亚胺涂层作为电解沉积聚酰亚胺膜的材料。具体地，例如可使用由Shimizu公司等制造的Elecoat PI。应当注意，电解沉积绝缘膜129的材料不限于聚酰亚胺，还可以使用其它电解沉积聚合物涂层，例如含环氧树脂的电解沉积涂层、含丙烯的电解沉积涂层、含氟的电解沉积涂层等。当使用聚酰亚胺作为电解沉积绝缘膜129的材料时，可改进电解沉积绝缘膜129的热阻性能。由于该原因，适当地抑制了随后的制造工艺中的损坏，由此可以实现获得以高成品率来稳定地制造的结构。
电解沉积绝缘膜129的形成以例如下述工艺的方式进行。把硅衬底作为电极的一侧，且把电极的一侧和电极的另一侧浸入电解沉积涂层的液体中。然后，取决于电解沉积涂层内的聚合物的电荷，向硅衬底101和另一侧电极施加预定的电势。如上述方法，聚合物附着在硅衬底101的表面上。当得到预定的膜厚度后，把硅衬底101从涂层中取出来用水清洗。此后，烘焙硅衬底101时，在背表面上形成电解沉积绝缘膜129。
接着，进行蚀刻SiN膜137的背面。由此，在凸出部分141的前端去除SiN膜137以暴露出小直径栓塞119的表面。此时，在硅衬底101的背表面上形成电解沉积绝缘膜129，因此，不去除硅衬底，但是选择性地去除SiN膜137。应当注意，尽管图1和图2D中，举例说明了其中去除凸出部分141中的整个SiN膜137的结构，但是适合于暴露出包括小直径栓塞119的栓塞底部的至少一部分。
接着，通过非电解电镀技术，以暴露出的部分小直径栓塞119作为起点生长Ni膜，嵌入开口139，并在开口139的外面位置整体地形成凸点。然后，当在凸点的表面上提供Au镀膜133之后，形成大直径栓塞131(图2D)。
此时，以分成背表面的开口139的嵌入工艺和背表面的凸点形成工艺的两种工艺的方式执行大直径栓塞131的形成。
此后，当从硅衬底101的主表面去除粘合层115时，去除支撑元件，且可得到如图1所示的半导体器件100。
接着，将描述图1所示的半导体器件的效果。
首先，在半导体器件100中，贯通电极135由小直径栓塞119和大直径栓塞131两个栓塞构成。小直径栓塞119在端部处的凸出部分141包含于大直径栓塞131中。
图7A和图7B是示意性示出由不同厚度的两个栓塞构成的贯通电极的结构的示意图。在各部分图中，上面的图是截面图，下面的图是平面图。图7A是示出根据本实施例的贯通电极135的结构的图。此外，图7B是示出其中在平面上小直径栓塞219和大直径栓塞231连接的形状的贯通电极235的图。
图7A的结构中，目的是通过锚定效应的两个栓塞的粘合的改进。由于该原因，如图7B所示的结构，与仅在这些端部彼此接触的情形相比，可实现贯通电极为键合结构(bonded configuration)。此外，自硅衬底101的背表面的选择性生长使得可以形成大直径栓塞131。由于该原因，该结构可以使得制造工艺简化。此外，基于该结构的目的是两个栓塞之间的接触电阻的减小。由于该原因，可以改进半导体器件100的电特性。
此外，如图7C所示，在贯通电极135由大直径栓塞131和包含于大直径栓塞131中的两个小直径栓塞119的三个栓塞构成的结构中，可进一步改进基于锚定效应的栓塞的粘合，目的在于更加减小接触电阻。
应当注意，对于小直径栓塞119不必贯穿到大直径栓塞131的背表面侧。由于可把凸出部分141的深度制得浅，可稳定地进行通过嵌入的小直径栓塞119的制造。
此外，在贯通电极135中，小直径栓塞119的直径比大直径栓塞131的直径小。由于该原因，可以最小化电连接到小直径栓塞119的第一互连121的尺寸。此外，该结构可以是在最下层绝缘膜111中的元件的改进的集成。由此，该结构是对整个器件的小型化的适当结构。
此外，由于在制造连接栓塞123的同时可制造小直径栓塞119，该结构使得制造工艺可以简化并且可以以简单工艺实现降低制造成本。此外，小直径栓塞119的形成对晶体管的形成工艺的影响小，这样，该结构是贯通电极135的形成对晶体管的损坏小的结构。
此外，在贯通电极135的上部，小直径栓塞119连接到是最下层互连的第一互连层绝缘膜113内的第一互连121，从而该结构使得贯通电极135不突出到第一互连层绝缘膜113中。由于该原因，该结构可改进第一互连层绝缘膜113中的互连密度。由此，贯通电极135的安装对电路结构的影响小，从而半导体器件100在元件或互连布置方面具有选择自由度，并且进一步使得可以减小第一互连层绝缘膜113的无用空间(dead space)，且增强第一互连121的集成。
此外，在半导体器件100中，在除了开口139的内表面的凸出部分141的表面以外的区域处，选择性地提供电解沉积绝缘膜129。由于该原因，在形成大直径栓塞131后的工艺中，由于可以使用电解沉积绝缘膜129作为保护膜，不必在硅衬底101的背表面上形成用于形成大直径栓塞131的形成的抗蚀图。由于该原因，该结构使得可以以简单工艺稳定地制造大直径栓塞131。
接着，与常规贯通电极的结构相比较，将进一步描述由小直径栓塞119和大直径栓塞131构成的贯通电极135的结构。图8A和8B是示意性示出贯通电极的结构的截面图。图8A是示意性示出根据本实施例的贯通电极135的结构的示意图。此外，图8B是示意性示出常规贯通电极235的结构的图。
如图8B所示，常规贯通电极235由一个厚栓塞构成，且在其上表面与互连253相接触。由于该原因，常规贯通电极具有贯通电极235的上部上的互连253的面积变得相对的大的倾向。此外，在与贯通电极235相接触的互连253的层中，除了与贯通电极235接触的互连253以外的互连254不能在贯通电极235的附近提供。由于该原因，如图中箭头所示，除了与贯通电极235相接触的互连253以外，仅在远离贯通电极235和其附近的上表面的区域内，可以形成互连254。由此，除了互连253与贯通电极235相接触以外，还有进一步改进相关互连254的集成度的增强的空间。
相反，如图8A所示，根据本实施例的贯通电极135中，贯通电极在小直径栓塞119的上表面上与互连153相接触。由于该原因，可以最小化小直径栓塞119的上部上的互连153的截面积。此外，连接互连153的栓塞是小直径栓塞119。由于该原因，如图中箭头所示，除了与小直径栓塞119相接触的互连153以外可形成的互连154的区域很宽。由此，可以增强除了与小直径栓塞119相接触的互连153以外的互连154的集成度。此外，当通过最小化互连层附近的栓塞的直径来确保足够的互连密度时，通过增加除了互连层附近以外的栓塞的直径，可以减小电阻。
此外，如使用图7A和图7B时的前面描述，在图8A的贯通电极135中，该结构描述了把部分小直径栓塞119放入大直径栓塞131中。由此，与图8B的结构不同，即使使用两个栓塞，与图7B的结构相比，这些栓塞之间的接触电阻非常小，由此该结构具有作为贯通电极的优秀性能。
应当注意，尽管图1中未示出，在半导体器件100中，基于器件的设计，可适当地选择第一互连层绝缘膜113的上层的结构。在第一互连层绝缘膜113的上部上可进一步形成互连层等。
例如，图10是示意性示出其中半导体器件具有以互连层形成的叠层结构的半导体器件的结构的截面图。尽管图10中的半导体器件的结构与图1中的半导体器件100的结构基本相同，形成了最下层绝缘膜111、第一互连层绝缘膜113，但此外还进一步以叠层结构形成绝缘层161和绝缘层163。在绝缘层161中形成互连165和连接栓塞167。在绝缘层163中形成互连169和连接栓塞171。
如图10所示，根据本实施例的贯通电极135，在主表面侧提供有具有小截面积的小直径栓塞119，并且小直径栓塞119连接到在形成体中的下层处提供的第一互连121。由此，可以增强上层的互连的集成度。
此外，图11是示意性示出半导体器件的另一个结构的截面图，其中半导体器件具有以互连层形成的叠层结构。如图11所示，小直径栓塞119连接到第一互连121，由此，该结构具有比第一互连121优异的上层设计的自由度。例如，这使得可以具有其中贯通电极135不连接到凸点127的结构，或具有其中贯通电极135通过互连连接到凸点127的结构，图中未示出，而不正好在贯通电极135上形成凸点127。
此外，根据本实施例和以下实施例的半导体器件中，作为构成贯通电极135的部分小直径栓塞119包含在大直径栓塞131中的形式，例如，显示了其中包含小直径栓塞119的部分截面的形式和其中包含整个截面的形式。图12A和12B是示意性示出贯通电极135的这样的结构的截面图。图12A是示出其中小直径栓塞119的整个截面包含于大直径栓塞131中的结构的图。此外，图12B是示出其中小直径栓塞119的部分截面包含于大直径栓塞131中的图。在大直径栓塞131上形成的凹部的形状随着包含小直径栓塞119的状态而不同。
如图12A和12B所示，当具有其中使得小直径栓塞119的至少部分截面包含于大直径栓塞131中的结构时，可得到其中小直径栓塞119以其多个表面与大直径栓塞131相接触的结构。由此，与使用图7B的上述结构相比，可以改进小直径栓塞119与大直径栓塞131之间的粘合。此外，如图12A所示，当采用其中把小直径栓塞119的整个截面放入大直径栓塞131中以包含于其中的结构时，可以进一步改进两个元件之间的粘合。
在下述实施例中，将主要描述与第一实施例的不同点。
(第二实施例)
图3是示意性示出根据本实施例的半导体器件的结构的截面图。在图3所示的半导体器件102中，大直径栓塞131的上表面与硅衬底101的上表面，即硅衬底101的主表面相匹配。此外，在半导体器件102中，在大直径栓塞131的侧面形成SiN膜143，并且在硅衬底101的背表面形成SiN膜145，替代图1所示的硅衬底101中的电解沉积绝缘膜129。
接着，将说明制造半导体器件102的方法。图4A到4D是示意性示出图2所示的半导体器件102的制造工艺的截面图。
首先，当把抗反射膜和光刻胶依次施加到硅衬底101时，使用光刻工艺形成具有相应于大直径栓塞131的形状的开口的抗蚀图(图中未示出)。当以该光刻胶膜为掩膜进行硅衬底101的干蚀刻时，形成用于提供大直径栓塞131的开口。此时，适当地选择开口的深度，并且把开口的深度设置为例如不小于50μm到不大于200μm。然后，去除光刻胶和抗反射膜。
接着，在其上提供有相应于大直径栓塞131的形状的开口的硅衬底101的上表面的整个表面上形成100nm的SiN膜143。然后，通过施加SOG(玻璃上旋涂)，SiO2膜147覆盖硅衬底101的主表面的整个表面，以便嵌入开口。接着，去除在除了开口以外的区域上形成的SiO2膜147，暴露出SiN膜143的上表面。接着，把SiN膜形成为蚀刻停止膜109，并且用蚀刻停止膜109涂覆SiO2膜的上表面(图4A)。
接着，类似第一实施例，提供隔离膜103、扩散层105和栅电极107。此外，如第一实施例，形成最下层绝缘膜111，随后同时地形成贯穿最下层绝缘膜111的小直径栓塞119和连接栓塞123(图4B)。应当注意，在半导体器件102中，可以采用把小直径栓塞119以例如1到50μm的程度的深度放入SiO2膜147的结构。
然后，如第一实施例，形成第一互连层绝缘膜113、第一互连121、连接栓塞122、焊盘125和凸点127。然后，通过粘合层115把硅衬底101的主表面侧固定到支撑元件117的表面。
接着，进行研磨硅衬底101的背表面以暴露出在SiO2膜147的底面上提供的SiN膜143的下表面。此时，当推进研磨背表面时，进一步合适地暴露SiO2膜147。以SiN膜143或SiO2膜147为掩膜，进一步进行硅衬底101的背表面的干蚀刻。由此，在硅衬底101的背表面侧上形成凸出部分142。然后，在硅衬底101的背表面侧的整个表面上形成SiN膜145。然后，通过进行CMP去除硅衬底101的背表面中的SiN，以暴露出凸出部分142中的SiO2膜147的下表面(图4C)。
接着，通过湿法蚀刻去除SiO2膜147。把例如40到49wt％的浓HF水溶液用作蚀刻溶液。此时，由于在SiO2膜147的上表面上提供蚀刻停止膜109和在SiO2膜147的侧面上提供SiN膜143，因此选择性地去除SiO2膜147。以上述方式，得到具有大直径栓塞131的形状的开口，并且暴露出凸出部分141。
然后，如第一实施例，进行SiN膜137的回蚀刻，通过非电镀工艺，以暴露出的部分小栓塞119为起点，生长Ni膜，随后嵌入开口139，并且在开口139的外面整体地形成凸点。然后，当在凸点的表面上提供Au镀膜133之后，形成大直径栓塞131(图4D)。
然后，通过从硅衬底101的主表面分离粘合层115来去除支撑元件117，且得到如图3所示的半导体器件102。
接着，将描述图3所示的半导体器件102的效果。除了第一实施例中所述的半导体器件100的效果外，半导体器件102具有如下效果。
半导体器件102具有如此结构：当形成晶体管之前，在大直径栓塞131的位置上形成SiO2膜147。由此，该结构使得可以在形成元件之前进行深蚀刻以形成大直径栓塞131。由此，当在背表面侧上提供用于形成大直径栓塞131的开口的时候，在研磨背表面之后可适当地去除SiO2膜147。由此，当形成晶体管之后，不进行硅衬底101的深蚀刻就可形成大直径栓塞131。由此，晶体管等受到由等离子体照射等引起的破坏极小，由此进一步改进可靠性。
此外，在半导体器件102中，在硅衬底101的背表面侧上形成凸出部分142。由此，目的是抑制Ni膜在大直径栓塞131或凸点的侧面处与硅衬底101相接触。由此，该结构具有优异的可靠性。
此外，当研磨硅衬底101的背表面时，采用SiO2膜147和硅衬底101同时研磨的结构。由此，与金属膜和硅衬底101同时研磨的情况相比，该结构可抑制由研磨比的差而引起的贯通电极135的背表面的粗糙。
另一方面，在常规贯通电极中，例如，如Masataka Hoshino等所述的，采用形成电极后进行研磨背表面的结构。由此，当研磨背表面时，应该同时研磨金属膜和硅衬底。但是，这些元件之间的研磨比相对较大，由此很容易发生贯通电极的背表面粗糙。此外，金属膜具有高延展性，因此，在背表面电极的周围处产生剪切碎屑(shear drops)，且剪切碎屑粘在Si面上。当包括能够相对容易地在Si中扩散的例如Cu等的金属时，某些情况下，金属扩散到硅衬底中。由此，某些情况下，损坏了例如晶体管等的元件的可靠性。
相反，在图3所示的半导体器件102中，采用当研磨背表面时把SiO2膜147和硅衬底101同时研磨的结构，因此，易于控制研磨背表面，该结构使得可以稳定地研磨背表面，且该结构使得可以具有平整的背表面。此外，该结构使得可以稳定地形成大直径栓塞131。此外，以SiN膜143和SiN膜145分别覆盖大直径栓塞131的侧面和底面，因此，实现了能适当地抑制大直径栓塞131中包括的金属扩散到硅衬底101中的结构。由此，实现了在例如晶体管等的元件的可靠性方面优异的结构。此外，该结构是当研磨背表面时可以减小制造成本的结构。
应当注意，当制造根据本实施例半导体器件102时，如上所述，进行硅衬底101的干蚀刻以形成用于提供大直径栓塞131的开口(图4A中未示出)。当在晶片上同时制造多个半导体器件102时，可以使用划片工艺。
图9A和9B是示意性示出制造半导体器件102的晶片155的结构的平面图。图9A示出划片前的晶片155，且图中以虚线表示划线157。此外，图9B为图9A的划线157的附近被放大的图。应当注意，晶片155对应半导体器件102中的硅衬底101。
如图9A和9B所示，在晶片155的表面上形成多个半导体器件102。在半导体器件102的形成中，在与大直径栓塞131的形成同时，在硅衬底101中的划线157上形成用于划片的沟槽。此后，以上述工艺制造半导体器件102。此时，由于研磨背表面，在划线157附近形成的开口变为穿通沟槽159。然后，以整个晶片沿着通过绘制整个晶片而产生的划线157断裂的方式得到多个半导体器件102，或者当将其压到辊子等时将引起整个晶片的变形(deform)。
以该方法，在形成多个半导体器件102的晶片155中，可以在半导体器件102的形成区之间提供穿通沟槽159。去除穿通沟槽159内部上的晶片155，由此穿通沟槽159的形成区可比其它区的更薄。由此，通过制造该划片区部分，可以安全地进行晶片155的分割。
此外，该方法可在划线157附近形成穿通沟槽159。由此，可实现容易进行划线的结构。当形成用于大直径栓塞131的开口时得到穿通沟槽159，因此，不需要接着用其它工艺来制造穿通沟槽159。由此，该结构是可以低成本划片的结构。由此，可以不增加成本而把划片工艺包括到背表面工艺中。此外，当调节穿通沟槽159的间隔和尺寸，可以得到用于划片条件的适当的划线区。由此，例如当改进穿通沟槽159的集成密度后，能够以窄间距划片。也就是说，在该划片方法中，能够极为最小化划片宽度，由此与常用刀片的工艺相比，可以增加从一个晶片取得的芯片的数量。
(第三实施例)
图5是示意性示出根据本实施例的半导体器件的结构的截面图。在图5所示的半导体器件104中，提供SiO2环151以覆盖大直径栓塞131的周围。以在大直径栓塞131的侧面与SiN膜143接触的方式提供SiO2环。SiO2环151的侧面通过SiN膜143与硅衬底101相接触。此外，如第二实施例，在硅衬底101的背表面上提供SiN膜149。
接下来，将描述用于制造半导体器件104的方法。图6A到6D是示意性示出图5所示的半导体器件104的制造工艺的截面图。
首先，形成图6A所示的结构。开始，在硅衬底101上依次施加抗反射膜和光刻胶，使用光刻工艺，形成具有相应于SiO2环151的形状的圆柱形环形开口的抗蚀图(图中未示出)。当以光刻胶为掩膜进行硅衬底101的干蚀刻时，形成用于提供SiO2环151的开口。此时，适当地选择开口的深度，例如可把开口的深度设置为不小于50μm到不大于200μm。然后，去除光刻胶膜和抗反射膜。
接着，在其上具有相应于SiO2环的形状的开口的硅衬底101的整个上表面上形成100nm的SiN膜143。然后，使用SOG(玻璃上旋涂)把SiO2膜施加到硅衬底101的主表面的整个表面上，以便嵌入开口。接着，通过CMP去除在除了开口以外的区上形成的SiO2膜，以暴露出SiN膜143的上表面。以上述方式，得到SiO2环。然后，形成用于蚀刻停止膜109的SiN膜，并且以蚀刻停止膜109覆盖SiO2膜147的上表面。
然后，如第一实施例，提供隔离膜103、扩散层105和栅电极107。此外，如第一实施例，形成最下层绝缘膜111，并且然后同时形成贯穿最下层绝缘膜111的小直径栓塞119和连接栓塞123。应当注意，在半导体器件102中，可实现把小直径栓塞119以例如1μm到50μm的程度的深度放入硅衬底101中的结构。
然后，形成图6B所示的结构。首先，如第一实施例，形成第一互连层绝缘膜113、第一互连121、连接栓塞122、焊盘125和凸点127。然后，通过粘合层115把主表面固定到支撑元件117的表面上。
接着，如第一实施例，进行研磨硅衬底101的背表面。而且，在本实施例中，研磨之后的硅衬底101的厚度可以设置为例如50到200μm。
接着，形成图6C所示的结构。开始，在研磨后的硅衬底101的整个背表面上形成20nm的SiN膜149。
然后，在硅衬底的背表面上依次施加抗反射膜和光刻胶，并且然后使用光刻技术形成其中对SiO2环151的内部进行开口的抗蚀图(图中未示出)。以光刻胶膜为掩膜进一步进行硅衬底101的背表面的湿法蚀刻。此时，使用例如浓氮氟酸(nitric fluoric acid)进行湿法蚀刻，由此，去除由SiO2环151围绕的区域中的硅衬底101，并且在硅衬底101的背表面侧处形成开口139。此外，在开口139中暴露出凸出部分141。
接着，形成图6D所示的结构。当去除光刻胶和抗反射膜之后，进行SiN膜149的回蚀刻。此时，也去除小直径栓塞119的前边缘的SiN膜137。然后，使用溅射工艺在硅衬底101的整个背表面上依次形成TiW膜和Cu膜作为阻挡金属膜。然后，在硅衬底101的背表面上提供其中开有开口139的光刻胶，随后在由于非电镀工艺引起Ni膜生长时嵌入开口139，并且在开口139的外部处整体地形成凸点。然后，在凸点的表面上提供Au镀膜133以得到大直径栓塞131。应当注意，可在大直径栓塞131形成时形成背表面互连。
然后，去除光刻胶，且通过湿法蚀刻去除硅衬底101的表面的阻挡金属膜。然后，当从硅衬底101的主表面分离粘合层115后，去除支撑元件117，由此，得到如图5所示的半导体器件104。
接着，将描述图5所示的半导体器件104的效果。除了第一实施例中所述的半导体器件100(图1)的效果之外，半导体器件104具有如下效果。
在半导体器件104中，在硅衬底101中的贯通电极135的横向形成SiO2环151。当提供围绕大直径栓塞131的SiO2厚壁之后，可减小寄生电容。由此，可以加速半导体器件的操作。
此外，当形成例如晶体管等的元件之前，在硅衬底101内提供SiO2环151。由此，如第二实施例的情形，可实现抑制了由SiO2环151的形成而引起的元件的可靠性的损坏的结构。
应当注意，在半导体器件104中，在大直径栓塞131的横向形成SiO2环151，但是，环的材料也可设置为除了SiO2以外的材料，如果该材料是在一个接着一个的元件形成工艺中具有耐热性的绝缘材料的话。此外，如果其为封闭的，SiO2环151的截面形状不限于圆柱形环，例如SiO2环151是其截面为矩形的环形管状体也是适合的。
此外，根据本实施例的半导体器件104中，如第二实施例所述的半导体器件(图3)的情形，除了大直径栓塞131的侧面以外，还在晶片155的划线157附近形成SiO2环151，由此，可以实现具有优异的划片性能的结构。
如上所述，描述了本发明的实施例。但是，当然本发明不局限于上述实施例，而且本领域技术人员能够在本发明的范围内改变上述实施例。
例如，在上述实施例中，硅衬底用作半导体衬底，但是例如GaAs衬底等的化合物半导体衬底可以被适当地使用。
此外，在上述实施例中，W(钨)用作小直径栓塞的材料，但是可使用其它具有高导电性的材料。例如，可适当地使用例如Cu、Al、Ni的金属、多晶硅等。
此外，在上述实施例中，描述了把构成贯通电极135的小直径栓塞119连接到第一互连层绝缘膜113的结构，但是，可采用如此结构，其中把小直径栓塞连接到比第一互连层绝缘膜113更上部的下层互连层，该第一互连层绝缘膜113位于第二互连层更上部。
此外，在上述实施例中，举例说明了把一个小直径栓塞119放入一个大直径栓塞131的上表面中的结构，但是，如图7C所示，可以是把两个小直径栓塞119放入一个大直径栓塞131中的结构。由此，可以进一步确实地得到锚定效应。由此，小直径栓塞119和大直径栓塞131之间的电接触可以更加可靠。
此外，举例说明了构成贯通电极135的小直径栓塞119和大直径栓塞131两者为圆柱形，但是，如果各栓塞的两个截面积彼此不同，不限于把具有各不同直径的圆柱形结合的结构。可以以柱体形成小直径栓塞119或大直径栓塞131，并且例如，其形状可以合适地是圆柱形、椭圆圆柱形或其上面积与底面积近似相等的方柱体。此外，栓塞的形状可以适合地是圆锥的截锥体形，椭圆锥体的截锥体形，或在上表面上无前端的金字塔的截锥体形。此外，柱体可以适合地是在一个方向伸展的条形。
此外，在上述实施例中，还可以采用在硅衬底101的主表面的底部处定位大直径栓塞131的上表面的结构，此外，可以采用使大直径栓塞131从硅衬底101的背表面穿过主表面附近的结构。此外，即使大直径栓塞131的上表面稍微从硅衬底101的主表面突出，如果大直径栓塞131与大直径栓塞131的上表面绝缘，则该结构是合适的。
此外，在上述实施例中，粘合层115与支撑元件117从硅衬底101的主表面分离，但是，当如果需要的话，把粘合层115和支撑元件117保留时，它们可形成半导体器件的一部分。
很显然本发明不限于上述实施例，不脱离本发明的范围和精神的情况下可被修改和变化。

Claims (19)

1.一种半导体器件，包括：
半导体衬底；
在所述半导体衬底的主表面上提供的且其中具有导电元件的绝缘层；和
贯穿所述半导体衬底且连接到所述导电元件的贯通电极；
其中所述贯通电极包括：
连接到所述导电元件的第一导电栓塞；以及
在所述半导体衬底中提供的且连接到所述第一导电栓塞的第二导电栓塞，所述第二导电栓塞具有比所述第一导电栓塞的截面积大的截面积。
2.如权利要求1的半导体器件，还包括：
在所述半导体衬底的所述主表面中提供的以形成晶体管的杂质区，其中所述导电元件是与所述绝缘层形成互连层的布线。
3.如权利要求1的半导体器件，其中所述第一导电栓塞的一部分被包裹在所述第二导电栓塞中。
4.如权利要求1的半导体器件，其中多个所述第一导电栓塞电连接到所述第二导电栓塞之一。
5.如权利要求1的半导体器件，其中所述第二导电栓塞的上表面位于所述半导体衬底的所述主表面以下，并且所述第二导电栓塞的底面暴露于所述半导体衬底的背表面中。
6.如权利要求1的半导体器件，其中所述第二导电栓塞的上表面暴露于所述半导体衬底的所述主表面中，并且所述第二导电栓塞的底面暴露于所述半导体衬底的背表面中。
7.如权利要求1的半导体器件，其中所述第二导电栓塞通过绝缘膜与所述半导体衬底相接触。
8.如权利要求1的半导体器件，其中所述第二导电栓塞从所述半导体衬底的背表面伸出。
9.如权利要求1的半导体器件，还包括：
在所述半导体衬底中形成圆柱形绝缘体，其中所述第二导电栓塞位于所述圆柱形绝缘体内。
10.一种制造半导体器件的方法，包括：
在半导体衬底的主表面形成第一孔；
在所述第一孔中形成第一导电栓塞；
在所述半导体衬底的背表面处形成第二孔以在其中暴露出所述第一导电栓塞；以及
在所述第二孔中形成第二导电栓塞以连接到所述第一导电栓塞。
11.如权利要求10的方法，其中所述形成所述第一导电栓塞包括：
在所述第一孔的内壁上形成阻挡膜；以及
在所述阻挡膜上形成第一金属以用其填充所述第一孔。
12.如权利要求11的方法，其中所述形成所述第二孔包括：
在所述背表面处去除部分所述半导体衬底，以暴露出其中的部分所述所述阻挡膜；以及
去除所述阻挡膜的所述部分以暴露出所述第一金属作为所述第一导电栓塞。
13.如权利要求12的方法，其中所述形成第二接触栓塞包括：
在所述第二孔中暴露的所述第一金属上镀第二金属以用其填充所述第二孔。
14.如权利要求10的方法，其中所述形成所述第二孔包括：
在所述半导体衬底的所述主表面处形成环行沟槽；
以绝缘材料填充所述环行沟槽；
在所述背表面处去除部分所述半导体衬底，以暴露出部分所述绝缘材料；
去除由所述环行沟槽围绕的所述半导体衬底以暴露出其中的所述第一导电栓塞。
15.如权利要求10的方法，其中所述第一孔的直径比所述第二孔的直径小。
16.如权利要求10的方法，还包括：
在所述第一导电栓塞上形成具有布线的互连层以把所述布线连接到所述第一导电栓塞。
17.一种制造半导体器件的方法，包括：
在半导体衬底的主表面处形成开口；
以绝缘材料填充所述开口；
在所述半导体衬底上形成绝缘层；
形成贯穿所述绝缘层的第一孔以暴露出在所述第一孔底部的所述绝缘材料的一部分；
在所述第一孔中形成第一导电栓塞；
在所述半导体衬底背表面处去除部分所述半导体衬底，以暴露所述绝缘材料；
去除所述绝缘材料以形成第二孔，在所述第二孔中暴露部分所述第一导电栓塞；以及
在所述第二孔中形成第二导电栓塞以连接到在所述第二孔中暴露的第一导电栓塞的所述部分。
18.如权利要求17的方法，其中所述第一孔的直径比所述第二孔的直径小。
19.如权利要求17的方法，还包括：
在所述绝缘层上形成布线以连接所述布线到所述第一导电栓塞。
CNB2005100561952A 2004-03-31 2005-03-31 半导体器件及其制造方法 Active CN100390981C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004108304 2004-03-31
JP2004108304A JP4439976B2 (ja) 2004-03-31 2004-03-31 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101993435A Division CN101202257B (zh) 2004-03-31 2005-03-31 半导体器件

Publications (2)

Publication Number Publication Date
CN1677658A true CN1677658A (zh) 2005-10-05
CN100390981C CN100390981C (zh) 2008-05-28

Family

ID=35050067

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101993435A Active CN101202257B (zh) 2004-03-31 2005-03-31 半导体器件
CNB2005100561952A Active CN100390981C (zh) 2004-03-31 2005-03-31 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101993435A Active CN101202257B (zh) 2004-03-31 2005-03-31 半导体器件

Country Status (4)

Country Link
US (5) US7541677B2 (zh)
JP (1) JP4439976B2 (zh)
CN (2) CN101202257B (zh)
TW (1) TWI253103B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237300A (zh) * 2010-04-27 2011-11-09 南亚科技股份有限公司 直通基底穿孔结构及其制造方法
US11380584B2 (en) 2018-02-23 2022-07-05 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
TWI416663B (zh) * 2005-08-26 2013-11-21 Hitachi Ltd Semiconductor device manufacturing method and semiconductor device
JP4851163B2 (ja) * 2005-10-31 2012-01-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
TWI336913B (en) * 2006-07-18 2011-02-01 Via Tech Inc A chip and manufacturing method and application thereof
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
DE102006046869B4 (de) * 2006-10-02 2012-11-29 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung und Halbleiterwafer
US7646064B1 (en) * 2006-10-27 2010-01-12 National Semiconductor Corporation Semiconductor die with aluminum-spiked heat pipes
US7544605B2 (en) * 2006-11-21 2009-06-09 Freescale Semiconductor, Inc. Method of making a contact on a backside of a die
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP5266650B2 (ja) * 2007-03-05 2013-08-21 セイコーエプソン株式会社 半導体装置とその製造方法および電子機器
TWI368978B (en) * 2007-09-21 2012-07-21 Unimicron Technology Corp Method for fabricating ball-implantation side surface structure of package substrate
WO2009050207A1 (en) * 2007-10-15 2009-04-23 Interuniversitair Microelectronica Centrum Vzw Method for producing electrical interconnects and devices made thereof
US20090102050A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
KR101374338B1 (ko) * 2007-11-14 2014-03-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치 및 그 제조방법
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
WO2009115449A1 (en) * 2008-03-19 2009-09-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for fabricating through-substrate vias
JP5503113B2 (ja) * 2008-05-08 2014-05-28 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
JP2009277719A (ja) * 2008-05-12 2009-11-26 Nec Electronics Corp 半導体装置及びその製造方法
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
JPWO2010035379A1 (ja) * 2008-09-26 2012-02-16 パナソニック株式会社 半導体装置及びその製造方法
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US20100224965A1 (en) * 2009-03-09 2010-09-09 Chien-Li Kuo Through-silicon via structure and method for making the same
US8169055B2 (en) * 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
EP2259307B1 (en) 2009-06-02 2019-07-03 Napra Co., Ltd. Electronic device
JP5101575B2 (ja) * 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP5574639B2 (ja) * 2009-08-21 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8264065B2 (en) 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
US8389870B2 (en) * 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8492878B2 (en) * 2010-07-21 2013-07-23 International Business Machines Corporation Metal-contamination-free through-substrate via structure
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) * 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
KR20120020553A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 반도체 칩 및 반도체 칩의 형성 방법
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US8736066B2 (en) * 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
FR2969381A1 (fr) * 2010-12-21 2012-06-22 St Microelectronics Crolles 2 Puce electronique comportant des piliers de connexion, et procede de fabrication
JP5364743B2 (ja) * 2011-03-01 2013-12-11 株式会社東芝 半導体装置
TWI441292B (zh) * 2011-03-02 2014-06-11 矽品精密工業股份有限公司 半導體結構及其製法
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
KR101767654B1 (ko) * 2011-05-19 2017-08-14 삼성전자주식회사 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법
JP5821284B2 (ja) * 2011-05-30 2015-11-24 セイコーエプソン株式会社 配線基板、赤外線センサー及び貫通電極形成方法
US8853072B2 (en) 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
KR20130053338A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자
US20130119543A1 (en) * 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
JP5922915B2 (ja) 2011-12-02 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
JP2013247139A (ja) * 2012-05-23 2013-12-09 Ps4 Luxco S A R L 半導体装置及びその製造方法
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
WO2014002154A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 半導体装置及びその製造方法
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
JP5955706B2 (ja) * 2012-08-29 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
CN103779321B (zh) * 2012-10-25 2019-01-22 联华电子股份有限公司 具有接触插栓的半导体结构与其形成方法
KR101985951B1 (ko) * 2012-11-26 2019-06-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US9385069B2 (en) * 2013-03-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure for FinFET
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US9659851B2 (en) * 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9147767B2 (en) 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6113679B2 (ja) 2014-03-14 2017-04-12 株式会社東芝 半導体装置
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
US9786592B2 (en) * 2015-10-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method of forming the same
DE102016219275B3 (de) * 2016-10-05 2017-08-10 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
US10141271B1 (en) * 2017-03-17 2018-11-27 CoolStar Technology, Inc. Semiconductor device having enhanced high-frequency capability and methods for making same
US10483221B2 (en) 2017-10-30 2019-11-19 Micron Technology, Inc. 3DI solder cup
CN114078954B (zh) * 2018-08-03 2024-04-05 长江存储科技有限责任公司 存储器结构及其形成方法
US10707119B1 (en) * 2019-01-14 2020-07-07 Globalfoundries Inc. Interconnect structures with airgaps and dielectric-capped interconnects
CN111816605A (zh) * 2019-04-10 2020-10-23 联华电子股份有限公司 半导体元件及其制作方法
KR20220017023A (ko) 2020-08-03 2022-02-11 삼성전자주식회사 반도체 소자 및 반도체 패키지
US20220336505A1 (en) * 2021-04-19 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Csi with controllable isolation structure and methods of manufacturing and using the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803408B2 (ja) 1991-10-03 1998-09-24 三菱電機株式会社 半導体装置
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
WO1998028795A1 (fr) * 1996-12-20 1998-07-02 Hitachi, Ltd. Dispositif memoire a semi-conducteur et procede de fabrication associe
US6054857A (en) * 1997-03-18 2000-04-25 Doty Scientific, Inc. NMR MAS sealing sample cells and methods
US6197685B1 (en) * 1997-07-11 2001-03-06 Matsushita Electronics Corporation Method of producing multilayer wiring device with offset axises of upper and lower plugs
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
JP2000311982A (ja) 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6278352B1 (en) * 1999-07-26 2001-08-21 Taiwan Semiconductor Manufacturing Company High efficiency thin film inductor
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2002016016A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
JP2002289623A (ja) 2001-03-28 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2002343861A (ja) * 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
JP4408006B2 (ja) 2001-06-28 2010-02-03 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US6762445B2 (en) * 2001-07-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect
KR100420122B1 (ko) * 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
US6750516B2 (en) 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
JP2004014657A (ja) 2002-06-05 2004-01-15 Toshiba Corp 半導体チップおよびその製造方法、ならびに三次元積層半導体装置
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237300A (zh) * 2010-04-27 2011-11-09 南亚科技股份有限公司 直通基底穿孔结构及其制造方法
US11380584B2 (en) 2018-02-23 2022-07-05 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings
US11791210B2 (en) 2018-02-23 2023-10-17 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings

Also Published As

Publication number Publication date
JP4439976B2 (ja) 2010-03-24
US20090215261A1 (en) 2009-08-27
US8704355B2 (en) 2014-04-22
US8008191B2 (en) 2011-08-30
US20080265392A1 (en) 2008-10-30
TW200535977A (en) 2005-11-01
US20110316124A1 (en) 2011-12-29
US20130032930A1 (en) 2013-02-07
US7541677B2 (en) 2009-06-02
CN101202257B (zh) 2010-08-25
CN100390981C (zh) 2008-05-28
JP2005294577A (ja) 2005-10-20
US8310039B2 (en) 2012-11-13
US8022529B2 (en) 2011-09-20
CN101202257A (zh) 2008-06-18
TWI253103B (en) 2006-04-11
US20050221601A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN1677658A (zh) 半导体器件及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1309077C (zh) 使用低介电常数材料膜的半导体器件及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1229853C (zh) 半导体装置用衬底的制造方法及半导体装置用衬底
CN1225499A (zh) 半导体衬底及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1812075A (zh) 半导体装置的制造方法、半导体装置、及叠层半导体装置
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1438687A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1677659A (zh) 穿通电极、设有穿通电极的隔片及其制造方法
CN1476072A (zh) 半导体器件
CN1618133A (zh) 化合物半导体发光元件及其制造方法
KR101791730B1 (ko) 반도체 구조 및 그 제조 방법
CN1956173A (zh) 半导体器件以及其制造方法
CN1855467A (zh) 半导体装置及其制造方法
CN1716589A (zh) 半导体器件
CN1601741A (zh) 半导体器件及其制造方法
CN1862826A (zh) 电介质隔离型半导体装置及其制造方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1433072A (zh) 配线构造及制造方法、带配线构造的半导体装置及配线基板
CN1302534C (zh) 具有多层布线层的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder