CN116435290A - 一种芯片的三维堆叠结构和堆叠方法 - Google Patents
一种芯片的三维堆叠结构和堆叠方法 Download PDFInfo
- Publication number
- CN116435290A CN116435290A CN202310694933.4A CN202310694933A CN116435290A CN 116435290 A CN116435290 A CN 116435290A CN 202310694933 A CN202310694933 A CN 202310694933A CN 116435290 A CN116435290 A CN 116435290A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- chip
- functional surface
- annular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 174
- 239000010703 silicon Substances 0.000 claims abstract description 174
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 11
- 239000010432 diamond Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 145
- 239000010949 copper Substances 0.000 claims description 36
- 229920000642 polymer Polymers 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 17
- 229920001721 polyimide Polymers 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 239000002861 polymer material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 238000005119 centrifugation Methods 0.000 claims description 11
- 238000009489 vacuum treatment Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 229920005575 poly(amic acid) Polymers 0.000 claims description 7
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 229920001486 SU-8 photoresist Polymers 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- -1 polypropylene carbonate Polymers 0.000 claims description 3
- 229920000379 polypropylene carbonate Polymers 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000008646 thermal stress Effects 0.000 abstract description 16
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000002131 composite material Substances 0.000 description 9
- 239000000654 additive Substances 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical class [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000003112 inhibitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000006259 organic additive Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000003507 refrigerant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VEPOHXYIFQMVHW-XOZOLZJESA-N 2,3-dihydroxybutanedioic acid (2S,3S)-3,4-dimethyl-2-phenylmorpholine Chemical compound OC(C(O)C(O)=O)C(O)=O.C[C@H]1[C@@H](OCCN1C)c1ccccc1 VEPOHXYIFQMVHW-XOZOLZJESA-N 0.000 description 1
- OBDVFOBWBHMJDG-UHFFFAOYSA-N 3-mercapto-1-propanesulfonic acid Chemical group OS(=O)(=O)CCCS OBDVFOBWBHMJDG-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229920001451 polypropylene glycol Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- BDHFUVZGWQCTTF-UHFFFAOYSA-M sulfonate Chemical compound [O-]S(=O)=O BDHFUVZGWQCTTF-UHFFFAOYSA-M 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Geometry (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种芯片的三维堆叠结构和堆叠方法，属于芯片封装技术领域，该结构包括：至少两个芯片层；每个芯片层包括功能面和非功能面，功能面上设有多个硅通孔结构，硅通孔结构贯穿每个芯片层的功能面和非功能面，各硅通孔结构在所述功能面上呈菱形阵列排布，功能面上设有金属布线层，硅通孔结构的其中一端与金属布线层相连接；非功能面上设有多个纳米孔，纳米孔用于对每个芯片层进行散热；每个芯片层的功能面上设有焊盘，非功能面上设有键合焊盘，焊盘与功能面上的金属布线层相连接，键合焊盘与非功能面上的硅通孔结构相连接，芯片层中的第一芯片和第二芯片通过焊盘和键合焊盘相连接。本发明能够减小芯片中热应力的累积，增强芯片的散热能力。
Description
技术领域
本发明涉及芯片封装技术领域，特别涉及一种芯片的三维堆叠结构和堆叠方法。
背景技术
近年来，随着人工智能技术行业的迅猛发展，芯片逐渐向小尺寸、高集成度、大算力和低功耗方向发展，为了满足芯片的发展需求，三维堆叠封装技术应运而生，三维堆叠封装被认为是超越摩尔定律和开发高密度、小体积和多功能化器件的首选技术解决方案。
三维堆叠封装的核心是硅通孔技术，硅通孔技术需要通过在芯片等硅介质中刻蚀导电通孔，在形成绝缘层后再沉积如铜、钨等导电材料，从而实现各芯片间的短距离垂直互连。三维堆叠封装具有高性能、宽带宽、低功耗、低信号延迟、小尺寸等特点，然而由于三维堆叠封装的高集成度，芯片的热密度也更高，使得三维堆叠封装过程中的热问题愈发严峻；并且芯片在工作时硅通孔结构会产生较高的热量，该热量使得芯片中的有源器件的载流子迁移率发生改变，严重时甚至导致芯片的工作性能失效。因此，为了解决上述问题，有必要研究一种热应力小，散热性能好，且能够保证芯片工作性能的三维堆叠方法和堆叠结构。
发明内容
本发明实施例提供了一种芯片的三维堆叠结构及堆叠方法，能够减小芯片封装过程中热应力的累积，且能够有效增强芯片封装的散热能力，保证芯片的正常工作性能。
第一方面，本发明提供了一种芯片的三维堆叠结构，其特征在于，包括：至少两个芯片层；
每个芯片层包括厚度方向相对的功能面和非功能面；
所述功能面上设有多个硅通孔结构，所述硅通孔结构贯穿每个芯片层的功能面和非功能面，各硅通孔结构在所述功能面上呈菱形阵列排布，所述功能面上设有金属布线层，所述硅通孔结构的其中一端与所述金属布线层相连接；
所述非功能面上设有多个纳米孔，所述纳米孔用于对每个芯片层进行散热；
每个芯片层的功能面上设有焊盘，非功能面上设有键合焊盘，所述焊盘与所述功能面上的金属布线层相连接，所述键合焊盘与所述非功能面上的硅通孔结构相连接，所述至少两个芯片层中的第一芯片和第二芯片通过所述焊盘和所述键合焊盘相键合。
优选地，所述硅通孔结构的半径为5~10μm，深度为50~100μm，相邻硅通孔之间的间隔为18~20μm。
优选地，所述硅通孔结构包括从内向外依次设置的圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层，所述圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层的圆心相同；其中，所述第一环形介质层包括第一扇环介质层和第二扇环介质层，所述第一扇环介质层中填充为聚合物材料，所述第二扇环介质层为空心。
优选地，所述圆柱形导电层的半径为0.5~1μm，所述第一环形介质层的宽度为0.1~0.8μm；所述环形导电层的宽度为2~5μm；所述第二环形介质层的宽度为2.4~4μm。
优选地，所述聚合物为SU-8光刻胶、聚碳酸亚丙酯或苯并环丁烯中的至少一种；
所述第一扇环介质层和所述第二扇环介质层均由两个相对设置的扇环组成，其中填充聚合物材料的扇环所对应的圆心角为45°~150°。
第二方面，本发明还提供了一种上述第一方面任一项所述的三维堆叠结构的堆叠方法，该堆叠方法包括如下步骤：
（1）提供硅晶圆，所述硅晶圆包括厚度方向相对的功能面和非功能面，从所述功能面的表面向所述非功能面的方向刻蚀多个硅通孔结构，并使得各硅通孔在所述功能面的表面呈菱形阵列排布；
（2）在所述功能面上形成金属布线层，并对所述非功能面进行减薄，直至漏出硅通孔结构；
（3）在所述非功能面上设置多个纳米孔，得到第一芯片层；
（4）重复步骤（1）至（3）得到第二芯片层将所述第一芯片层的非功能面和所述第二芯片层的功能面对准键合，完成芯片的堆叠。
优选地，步骤（1）包括如下子步骤：
（11）在所述硅晶圆表面需要刻蚀硅通孔的区域生长掩膜层，利用深度反应离子刻蚀在所述掩膜层上进行刻蚀，形成硅盲孔；
（12）向所述硅盲孔内填充聚合物溶液后，依次进行离心和固化将所述聚合物溶液沉积到所述硅盲孔的底部和侧壁，形成第二环形介质层；
（13）在所述第二环形介质层中填充聚合物材料，并在填充聚合物材料区域的中心位置和边缘位置分别刻蚀圆柱形通孔和环形通孔，利用自下而上镀铜工艺在所述圆柱形通孔和环形通孔的底部和侧壁内沉积金属铜，分别形成圆柱形导电层和环形导电层；
（14）在所述圆柱形导电层的外侧刻蚀两个相对的扇形通孔，分别形成第一扇环介质层和第二扇环介质层，完成硅通孔结构的制备。
优选地，在所述步骤（12）中，所述聚合物溶液为聚酰胺酸溶液，所述聚酰胺酸溶液的粘度为1500~3000mP·s；
所述离心的转速为3500~4500rpm，离心的时间为25~30s；
所述固化的温度为100~300℃，固化时间为1~2h。
优选地，在所述步骤（12）中，向所述硅盲孔内填充聚合物溶液后，先将其进行真空处理，再依次进行离心和固化；
所述真空处理的真空度为40~50Pa，时间为5~10min。
优选地，在所述步骤（13）中，在沉积金属铜之前，还包括分别在圆柱形通孔和环形通孔的底部和侧壁上顺序沉积阻挡层和种子层的步骤；所述阻挡层为金属钛或金属钽，所述种子层为金属铜。
本发明与现有技术相比至少具有如下有益效果：
（1）本发明中，通过在功能面上刻蚀多个硅通孔结构，并使得各硅通孔结构在功能面上呈菱形阵列排布，通过硅通孔结构将第一芯片层和第二芯片层之间进行互连，不仅能够保证第一芯片层和第二芯片层之间的信号传输，而且能够有效防止芯片层中各硅通孔结构之间的热应力叠加，有利于保证芯片的工作的可靠性；
（2）本发明中通过在芯片层的非功能面上设置纳米孔结构，纳米孔结构位于硅通孔结构的周围区域，如此能够使得硅通孔结构产生的热量或芯片层间的热量通过散热孔结构进行扩散，从而降低热量对芯片性能的损伤，进一步提高了芯片工作的可靠性；
（3）在本发明一些优选的实施方式中，本发明实现了一种新型的硅通孔结构的制备，本发明中通过改变硅通孔结构中圆柱形导电层和环形导电层的内外径比例以及第一环形介质层中聚合物材料的填充角度，能够改变硅通孔结构的阻抗特性，改善带宽，并能够在一定程度上减小硅通孔结构产生的热机械应力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的一种芯片的三维堆叠结构中其中一个芯片层的结构示意图；
图2是本发明提供的一种芯片的三维堆叠结构示意图；
图3是本发明提供的一种芯片的三维堆叠结构中硅通孔结构在芯片层上的排布示意图；
图4是本发明提供的一种芯片的三维堆叠结构中硅通孔结构的示意图；
图5本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图一；
图6本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图二；
图7本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图三；
图8本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图四；
图9本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图五；
图10是本发明提供的一种芯片的三维堆叠结构的堆叠方法过程示意图六；
图11是本发明提供的一种芯片的三维堆叠结构的硅通孔的制备过程示意图一；
图12是本发明提供的一种芯片的三维堆叠结构的硅通孔的制备过程示意图二；
图13是本发明提供的一种芯片的三维堆叠结构的硅通孔的制备过程示意图三；
图14是本发明提供的一种芯片的三维堆叠结构的硅通孔的制备过程示意图四；
图中：100：芯片层；200：功能面；300：非功能面；400：硅通孔；500：纳米孔；201：焊盘；202：键合焊盘；401：圆柱形导电层；402：第一环形介质层；4021：第一扇形介质层；4022：第二扇形介质层；403：环形导电层；404：第二环形介质层；410：硅盲孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
随着芯片逐渐向高集成度方向发展，三维堆叠封装能够实现芯片更高的集成度，更短的芯片间互连，然而各芯片层间的热传导率较低，单位体积内集成度较高，使得芯片间的热问题愈发严重，并且芯片在工作过程中，硅通孔结构会产生较高的热量，该热量使得芯片中有源器件的载流子迁移率发生改变，严重时甚至导致芯片的工作性能失效。为了实现芯片间的高集成度，每层芯片中包含较多的有源器件，并且需要在芯片中设置多个硅通孔结构从而快速传输各层芯片间的信号，然而，由于硅通孔中各层材料之间的热膨胀系数存在较大差异，因此硅通孔的制造过程中会存在一些热应力问题，并且在每层芯片中一般会设置多个硅通孔结构，此时硅通孔结构的热应力将不再是单独存在，若各硅通孔结构之间的位置和间距等设置不当，则会使得各硅通孔结构之间的热应力产生叠加，从而对芯片层中设置的有源器件的性能产生影响。基于上述问题，如图1和图2所示，本发明实施例提供了一种芯片的堆叠方法，包括：至少两个芯片层；
每个芯片层100包括厚度方向相对的功能面200和非功能面300；
所述功能面200上设有多个硅通孔结构400，所述硅通孔结构400贯穿每个芯片层100的功能面200和非功能面300，各硅通孔结构400在所述芯片层上呈菱形阵列排布，所述功能面200上设有金属布线层，所述硅通孔结构400的其中一端与所述金属布线层相连接；
所述非功能面300上设有多个纳米孔500，所述纳米孔500用于对每个芯片层进行散热；
每个芯片层的功能面200上设有焊盘201，非功能面300上设有键合焊盘301，所述焊盘201与所述功能面上200的金属布线层500相连接，所述键合焊盘301与所述非功能面300上的硅通孔结构400相连接，所述至少两个芯片层中的第一芯片101和第二芯片102通过所述焊盘201和所述键合焊盘301相连接。
芯片层的功能面上包含有源器件器件，本发明中通过在功能面上刻蚀多个硅通孔结构，并使得各硅通孔结构在功能面上呈菱形阵列排布（如图3所示，），并通过对硅通孔结构之间的距离进行控制，如此能够使得在菱形排布中，水平面方向上，左右相邻的硅通孔结构在横向方向的热应力会和上下相邻的两个硅通孔结构在竖直方向上的热应力发生抵消，从而使得硅通孔结构之间的热应力相互分离，不会出现热应力交叠的现象。该排布方式使得芯片整体的阻止区域面积减小，通过在硅通孔结构的阻止区外设置有源器件能够在芯片中设置更多的有源器件，有源器件可以为电子管、晶体管或集成电路等，有利于保证芯片的高集成度，同时将第一芯片层和第二芯片层之间通过硅通孔结构互连，不仅能够保证第一芯片层和第二芯片层之间较快的信号传输，而且能够有效防止各硅通孔结构之间的热应力叠加，提高芯片工作的可靠性。同时本发明中，通过在非功能面上刻蚀纳米孔结构，纳米孔结构位于硅通孔结构的周围，如此能够使得硅通孔结构产生的热量通过纳米孔扩散至芯片层外，从而降低了该热量对芯片性能的损伤，有利于提高芯片的性能。
需要说明的是，在本发明中，第一芯片和第二芯片的功能面上包含有源器件，非功能面上不含有源器件，第一芯片和第二芯片可以是CPU、MCU、FPGA等逻辑处理芯片，也可以是EPROM、FLASH、NAND等存储芯片，还可以是接口类、通讯类或传感器类芯片。
根据一些优选的实施方式，所述硅通孔结构400的直径为5~10μm（例如，可以为5μm、6μm、7μm、8μm、9μm或10μm），深度为50~100μm（例如，可以为50μm、60μm、70μm、80μm、90μm或100μm），相邻硅通孔结构400之间的间隔为18~20μm（例如，可以为18μm、19μm或20μm）。
本发明中的硅通孔结构具有较高的深宽比，有利于提高硅通孔结构可承载的热负荷。同时在硅通孔阵列排布时，通过将相邻硅通孔之间间隔的控制，不仅能够使得同一芯片层中的硅通孔结构之间的热应力不会产生叠加，增强芯片性能的可靠性，而且能够提高硅晶圆的面积利用率，加快芯片间的信息传输速率；若硅通孔结构之间的间距过小，则会使得硅通孔之间的热应力叠加，降低芯片应用的可靠性，若硅通孔结构之间的间距过大，虽然能够减小硅通孔间的热应力叠加，但会造成硅晶圆面积的浪费，进而难以保证芯片的高性能。
硅通孔结构作为芯片三维封装的关键技术，硅通孔结构涉及多种材料类型，在硅通孔的制造工艺过程中，材料需要经历不同温度的变化，而各材料之间存在较大的热膨胀系数差异，因此容易在硅通孔结构周围的硅材料区产生热应力，从而对芯片中有源器件的可靠性产生较大的影响，基于上述问题，本发明提供了一种新型的硅通孔结构。
根据一些优选的实施方式，如图4所示，所述硅通孔结构400包括从内向外依次设置的圆柱形导电层401、第一环形介质层402、环形导电层403和第二环形介质层404，所述圆柱形导电层401、第一环形介质层402、环形导电层403和第二环形介质层404的圆心相同；其中，所述第一环形介质层402分别由四个两两相对的扇环组成，其中一组相对设置的扇环4021中填充有聚合物材料，另一组相对设置的扇环4022为空心。
如图4所示，该硅通孔结构包括从内向外依次设置的圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层，所述圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层的圆心相同；其中，所述第一环形介质层别由四个两两相对的扇环组成，其中一组相对设置的扇环中填充有聚合物材料，另一组相对设置的扇环为空心。本发明中的硅通孔结构不仅能够芯片间较好的信号传输，也能够减小硅通孔结构产生的热机械应力，通过改变硅通孔结构中圆柱形导电层和环形导电层的内外径比例以及第一环形介质层中聚合物材料的填充角度，能够改变硅通孔结构的阻抗特性，改善其带宽，并能够在一定程度上减小硅通孔结构产生的热机械应力。
根据一些优选的实施方式，所述圆柱形导电层401的半径为0.5~1μm（例如，可以为0.5μm、0.6μm、0.8μm、0.9μm或1μm），所述第一环形介质层402的宽度为0.1~0.8μm（例如，可以为0.1μm、0.3μm、0.5μm、0.6μm或0.8μm）；所述环形导电层403的宽度为2~5μm（例如，可以为2μm、3μm、4μm或5μm）；所述第二环形介质层404的宽度为2.4~4μm（例如，可以为2.4μm、2.8μm、3μm、3.5μm或4μm）。
根据一些优选的实施方式，所述圆柱性导电层401和所述环形导电层403均为金属铜，所述第一环形介质层402为聚酰亚胺，所述聚合物为SU-8光刻胶、聚碳酸亚丙酯或苯并环丁烯中的至少一种；所述第一扇环介质层和所述第二扇环介质层均由两个相对设置的扇环组成，其中填充聚合物材料的扇环所对应的圆心角为45°~155°（例如，可以为45°、60°、90°、120°、135°或155°）。
在本发明中，通过对硅通孔结构和介质材料的设计，并通过硅通孔结构中各层结构大小的控制，不仅能够减小硅通孔结构所引入的应力对硅衬底的影响，还可以减小寄生电容，保证较好的电学性能，进而保证芯片间的高频传输性能。
本发明还提供了一种上述任一项所述的三维堆叠结构的堆叠方法，如图5至图10中所示，该堆叠方法包括如下步骤：
（1）提供硅晶圆，所述硅晶圆包括厚度方向相对的功能面200和非功能面300，在所述功能面200上刻蚀多个硅通孔结构400，并使得各硅通孔结构400在所述功能面上200呈菱形阵列排布；
（2）在所述非功能面300上形成金属布线层，并对所述非功能面300进行减薄，直至漏出硅通孔结构400；
（3）在所述非功能面上300设置多个纳米孔500，得到第一芯片层；
（4）重复步骤（1）至（3）得到第二芯片层，将所述第一芯片层的非功能面和所述第二芯片层的功能面的硅通孔结构进行键合，完成芯片的封装。
根据一些优选的实施方式，如图4和图11至图14所示，步骤（1）包括如下子步骤：
（11）在所述硅晶圆表面需要刻蚀硅通孔的区域生长掩膜层，利用深度反应离子刻蚀在所述掩膜层上进行刻蚀，形成硅盲孔410；
（12）向所述硅盲孔410内填充聚合物溶液后，依次进行离心和固化将所述聚合物溶液沉积到所述硅盲孔410的侧壁，形成第二环形介质层404；
（13）在所述第二环形介质层404中填充聚合物材料，并在填充聚合物材料区域的中心位置和边缘位置分别刻蚀圆柱形通孔和环形通孔，利用自下而上镀铜工艺在所述圆柱形通孔和环形通孔的侧壁内沉积金属铜，分别形成圆柱形导电层401和环形导电层403；
（14）在所述圆柱形导电层401的外侧刻蚀两个相对的扇形通孔，分别形成第一扇环介质层4021和第二扇环介质层4022，完成硅通孔结构的制备。
如图5所示，本发明中可以采用深层反应离子刻蚀在硅晶圆的功能面上刻蚀多个硅盲孔结构，首先在硅晶圆上待刻蚀区域用六氟化硫（SF6）刻蚀硅晶圆四周，之后用C4F8等离子沉积在侧壁，起到保护侧壁的作用，之后再次切换到SF6继续对硅晶圆进行刻蚀，采取SF6离子定向向下轰击方式对硅晶圆底部进行进一步刻蚀。由于侧壁受到八氟环丁烷（C4F8）的保护，刻蚀会避免对侧壁的侵蚀，而只向下进行。这样不断切换两个工艺步骤，如此循环刻蚀，即可制作出深宽比较高的硅盲孔结构。
根据一些优选的实施方式，在所述步骤（12）中，所述聚合物溶液为聚酰胺酸溶液，所述聚酰胺酸溶液的粘度为1500~3000mP·s（例如，可以为1500mP·s、2000mP·s、2500mP·s或3000mP·s）；所述离心的转速为3500~4500rpm（例如，可以为3500rpm、3800rpm、4000rpm、4200rpm或4500rpm），离心的时间为25~30s（例如，可以为25s、26s、27s、28s、29s或30s）；所述固化的温度为100~300℃（例如，可以为100℃、150℃、200℃、250℃或300℃），固化时间为1~2h（1h、1.2h、1.5h、1.8h或2h）。
如图6所示，为了保证沉积得到厚度均匀的第一环形介质层，本发明中对聚酰亚胺第一环形介质层的沉积工艺进行改进，即首先将一定粘度的聚合物溶液完全填充至硅盲孔中，该粘度下的聚合物溶液与硅盲孔表面具有较好的润湿性，有利于保证聚合物溶液与硅盲孔之间良好的粘附性，待静置15~30min后，之后将整个硅晶圆转移至甩胶机中采用一定的转速进行离心处理，硅盲孔顶部的聚合物溶液首先被去除，随着离心处理时间的不断延长，硅盲孔内的聚合物溶液不断被去除，当硅盲孔与聚合物溶液之间的粘附力与施加的离心力达到平衡时，聚合物溶液最终粘附在硅盲孔的侧壁上，经适当的升温固化处理后，在硅盲孔的侧壁上形成聚酰亚胺绝缘层。
同时需要说明的是，在本发明中，进行固化时优选为分阶段式升温固化，例如可以将完成离心后的硅晶圆转移至热板上，首先在100~150℃下加热1 ~2min，随后转移至氮气烘箱内，在150~200℃下保温20~30 min，最后升温至200~300℃，保持40~ 90min，从而将样品硅晶圆侧壁内的聚酰胺酸实现亚胺化，得到聚酰亚胺绝缘层。
在本发明中，不同于以往的采用二氧化硅作为介质层材料，本发明中以聚酰亚胺为第一环形介质层，聚酰亚胺具有热稳定性高、化学稳定性好和电学性能和机械性能好的特定，将其作为绝缘介质层，不仅能够实现良好的电气绝缘，而且其能够作为应力缓冲层更好的提高硅通孔结构的热机械可靠性。本发明中的聚酰胺酸溶液的粘度和离心的转速优选为上述范围，不仅有利于将硅盲孔中填充的多余的聚合物溶液通过离心过程去除，而且有利于聚合物溶液均匀的沉积在硅盲孔侧壁中，从而有利于形成厚度均匀的绝缘层。例如，当聚合物溶液的粘度过大或离心的转速过低时，则会导致聚合物溶液易在硅盲孔结构中形成气泡，并且转速过低也不利于将多余的聚合物溶液去除；若聚合物溶液的粘度过小或离心的转速过高时，聚合物溶液与硅盲孔侧壁的粘附效果较差，不利于在硅盲孔中沉积得到厚度均匀的绝缘层。
根据一些优选的实施方式，在步骤（12）中，向所述硅盲孔410内填充聚合物溶液后，先将其进行真空处理，再依次进行离心和固化；所述真空处理的真空度为40~50Pa（例如，可以为40Pa、42Pa、45Pa、48Pa或50Pa），时间为5~10min（例如，可以为5min、6min、7min、8min、9min或10min）。
在本发明中，在硅盲孔中填充完全填充聚酰胺酸聚合物溶液后，进一步优选将硅晶圆样品转移至真空腔室中进行真空处理，在上述优选的真空度环境下，有利于聚合物溶液在表面张力和重力的共同作用下进入硅盲孔的内部，聚合物溶液和硅盲孔能够更好的进行接触，从而有利于聚合物溶液更加完全的填充硅盲孔。同时需要说明的是，在本发明中的真空度可以根据聚合物溶液的粘度进行适应性调整。
根据一些优选的实施方式，在步骤（13）中，在沉积金属铜之前，还包括分别在圆柱形通孔和环形通孔的侧壁上顺序沉积阻挡层和种子层的步骤；所述阻挡层为金属钛或金属钽，所述种子层为金属铜。
在本发明中，在圆柱形通孔和环形通孔的侧壁内沉积金属铜之前，为了防止圆柱形通孔内的金属透过第一环形介质层，向硅晶圆中扩散，从而对硅通孔的导电性和硅晶圆的电性能产生不利影响，本发明中可以采用磁控溅射工艺在沉积第一环形介质层的硅晶圆表面依次沉积阻挡层和种子层，阻挡层有利于保证硅通孔结构的良好的导电性，同时也能够作为介质层和导电层的粘附层，提高介质层和导电层的粘附性；而种子层则有利于后续导电层的沉积。同时，本发明中的阻挡层的厚度优选为200~300nm，种子层的厚度优选为300~500nm。
在本发明中，为了保证电镀过程中种子层在硅盲孔侧壁中分布的完整性，本发明在进行铜电镀之前，首先进行了铜化学镀工艺处理，之后将其置于去离子水中，并在真空度为100 Pa的真空腔室内真空处理10min，最后在一定的电流密度下进行自底向上铜电镀以实现导电层的沉积。同时，在硅盲孔中采用电镀方式进行沉积金属铜的过程中，由于铜离子扩散的限制会导致铜在硅盲孔的孔口沉积过快而造成封口现象，因此，本发明中在铜电镀液中添加有机添加剂，有机添加剂包括加速剂、抑制剂和整平剂，有机添加剂的存在能够防止金属铜造成封口现象，有利加速孔底铜的沉积，并保证铜沉积的平整性，减少铜沉积过程中产生的缺陷，本发明中铜电镀液中还包含一定量的氯离子辅助添加剂，氯离子的浓度可以为30~40mg/L，氯离子除了本身可以和铜离子反应形成离子桥起催化作用外，还能和其他添加剂如加速剂或者抑制剂存在的情况下起作用。具体地，本发明中可以采用包含添加剂的铜电镀液进行自下而上铜电镀沉积金属铜；所述铜电镀时的电流密度为0.1~0.3A/dm2，时间为60~80min；所述铜电镀液中金属铜的浓度为45~55g/L，硫酸溶液的浓度为20~25g/L，有机添加剂的浓度为25mL/L。
同时需要说明的是，本发明中的加速剂、抑制剂和整平剂为现有技术中常见的种类，例如抑制剂可以为聚乙二醇或聚丙烯二醇，加速剂可以为3-巯基丙烷磺酸或聚二硫二丙烷磺酸钠，整平剂可以为JGB（吩嗪染料），本发明过三种添加剂的配合，并以合适的电流密度，从而实现了高深径比的硅盲孔的填充，并且填充过程不会产生空洞和夹缝现象。
在本发明中一些优选的实施方式中，步骤（2）中的介质层为聚酰亚胺复合材料，所述聚酰亚胺复合材料包括聚酰亚胺、碳化硅晶须和纳米添加颗粒；所述纳米添加颗粒为金刚石纳米颗粒或碳化硅纳米颗粒中的至少一种；在所述聚合物复合材料中，所述聚酰胺酸的含量为80~85wt%，所述碳化硅晶须的含量为5~8wt%，所述碳化硅纳米颗粒的含量为10~12wt%。
在本发明中，如图所示，在功能面上设置金属布线层之前，首先需要在硅晶圆的功能面上沉积介质层，介质层能够为硅晶圆提供一定的防护能力并保证自身的工艺稳定性，本发明中的介质层材质优选为聚酰亚胺复合材料，该复合材料是由聚酰亚胺与一定比例的碳化硅纳米晶须和纳米添加颗粒混合得到，碳化硅纳米晶须和纳米添加颗粒的加入，不仅能够进一步提高聚酰亚胺复合材料的机械性能，同时还能进一步提高聚酰亚胺复合材料的电性能，降低其热膨胀系数，进而有利于保证芯片的高效可靠运行。经实验测试，采用本发明中配比得到的聚酰亚胺复合材料的热导率可达到1.5 W/(m·K)以上，而单纯的聚酰亚胺材料的热导率为1.1W/(m·K)、热膨胀系数可达到17ppm/℃，与Cu的热膨胀系数相接近，且杨氏模量约为8 GPa，因此，采用本发明中的聚酰亚胺复合材料作为介质层可缓解稀疏金属布线层的温度值较高的问题，并有利于保证芯片运行的可靠性。
在本发明一些优选的实施方式中，可以通过深度反应离子刻蚀方法在芯片层的在非功能面上300刻蚀多个纳米孔500，纳米孔500的孔径可以为300~500nm（例如，可以为300nm、400nm或500nm），深度可以为300~1000nm（例如，可以为300nm、500nm、800nm或1000nm），纳米孔可以设置在硅通孔结构的周围，所述散热孔500与所述硅通孔结构400之间的间隔为0.5~1μm（例如，可以为0.5μm、0.6μm、0.8μm、0.9μm或1μm），如此能够使得硅通孔结构产生的热量经由纳米孔扩散至芯片外，从而降低芯片的温度，并且能够防止硅通孔结构之间发生形变，提高芯片的可靠性。同时本发明对散热孔的数量没有特别限定，具体可以根据实际的散热需求进行调整。
本发明中，纳米孔具体也可以通过如下工艺制备得到，首先可以采用深度反应离子刻蚀在非功能面上刻蚀一定深度的凹槽结构（例如可以为3~5μm），之后利用化学气相沉积工艺在凹槽结构的底部沉积一定厚度的石墨烯层（例如可以为1~3μm），石墨烯层具有良好的导热性能，在凹槽结构内放置刚性纳米柱后，石墨烯层与刚性纳米柱接触并对刚性纳米柱产生一定的固定作用，之后在凹槽内填充环氧树脂胶，待其固化后将刚性纳米柱从凹槽中取出，形成与刚性纳米柱相匹配的纳米散热孔。需要说明的是，本发明中的散热孔结构是不贯穿芯片层的，本发明中，纳米散热孔中填充有一定量的制冷剂（例如可以为乙醇或水），并在纳米散热孔的底部覆盖一层聚偏氟乙烯薄膜，当芯片中的有源器件运行时，产生一定的电压从而使得聚偏氟乙烯薄膜材料发生变形，进而使得制冷剂在纳米孔中上下运动，实现芯片间的散热。
在本发明一些优选的实施方式中，如图2所示，在步骤（4）中，所述第一芯片和所述第二芯片的非功能面上均设有焊盘201，所述焊盘201与所述非功能面上300的硅通孔结构400相连接，所述键合焊盘202与所述功能面200上的金属布线层相连接；所述第一芯片层和所述第二芯片层之间通过所述焊盘和所述键合焊盘进行键合。本发明中，焊盘或键合焊盘的材质可以是锡、银、铜等金属材质。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种芯片的三维堆叠结构，其特征在于，包括：至少两个芯片层；
每个芯片层包括厚度方向相对的功能面和非功能面；
所述功能面上设有多个硅通孔结构，所述硅通孔结构贯穿每个芯片层的功能面和非功能面，各硅通孔结构在所述功能面上呈菱形阵列排布，所述功能面上设有金属布线层，所述硅通孔结构的其中一端与所述金属布线层相连接；
所述非功能面上设有多个纳米孔，所述纳米孔用于对每个芯片层进行散热；
每个芯片层的功能面上设有焊盘，非功能面上设有键合焊盘，所述焊盘与所述功能面上的金属布线层相连接，所述键合焊盘与所述非功能面上的硅通孔结构相连接，所述至少两个芯片层中的第一芯片和第二芯片通过所述焊盘和所述键合焊盘相键合。
2.根据权利要求1所述的三维堆叠结构，其特征在于，
所述硅通孔结构的半径为5~10μm，深度为50~100μm，相邻硅通孔之间的间隔为18~20μm。
3.根据权利要求1所述的三维堆叠结构，其特征在于，
所述硅通孔结构包括从内向外依次设置的圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层，所述圆柱形导电层、第一环形介质层、环形导电层和第二环形介质层的圆心相同；其中，所述第一环形介质层包括第一扇环介质层和第二扇环介质层，所述第一扇环介质层中填充为聚合物材料，所述第二扇环介质层为空心。
4.根据权利要求3所述的三维堆叠结构，其特征在于，
所述圆柱形导电层的半径为0.5~1μm，所述第一环形介质层的宽度为0.1~0.8μm；所述环形导电层的宽度为2~5μm；所述第二环形介质层的宽度为2.4~4μm。
5.根据权利要求3所述的三维堆叠结构，其特征在于，
所述圆柱性导电层和所述环形导电层均为金属铜，所述第一环形介质层为聚酰亚胺，所述聚合物为SU-8光刻胶、聚碳酸亚丙酯或苯并环丁烯中的至少一种；
所述第一扇环介质层和所述第二扇环介质层均由两个相对设置的扇环组成，其中填充聚合物材料的扇环所对应的圆心角为45°~155°。
6.一种根据权利要求1至5中任一项所述的三维堆叠结构的堆叠方法，其特征在于，所述堆叠方法包括如下步骤：
（1）提供硅晶圆，所述硅晶圆包括厚度方向相对的功能面和非功能面，从所述功能面的表面向所述非功能面的方向刻蚀多个硅通孔结构，并使得各硅通孔在所述功能面的表面呈菱形阵列排布；
（2）在所述功能面上形成金属布线层，并对所述非功能面进行减薄，直至漏出硅通孔结构；
（3）在所述非功能面上设置多个纳米孔，得到第一芯片层；
（4）重复步骤（1）至（3）得到第二芯片层，将所述第一芯片层的非功能面和所述第二芯片层的功能面对准键合，完成芯片的堆叠。
7.根据权利要求6所述的堆叠方法，其特征在于，步骤（1）包括如下子步骤：
（11）在所述硅晶圆表面需要刻蚀硅通孔的区域生长掩膜层，利用深度反应离子刻蚀在所述掩膜层上进行刻蚀，形成硅盲孔；
（12）向所述硅盲孔内填充聚合物溶液后，依次进行离心和固化将所述聚合物溶液沉积到所述硅盲孔的底部和侧壁，形成第二环形介质层；
（13）在所述第二环形介质层中填充聚合物材料，并在填充聚合物材料区域的中心位置和边缘位置分别刻蚀圆柱形通孔和环形通孔，利用自下而上镀铜工艺在所述圆柱形通孔和环形通孔的底部和侧壁内沉积金属铜，分别形成圆柱形导电层和环形导电层；
（14）在所述圆柱形导电层的外侧刻蚀两个相对的扇形通孔，分别形成第一扇环介质层和第二扇环介质层，完成硅通孔结构的制备。
8.根据权利要求7所述的堆叠方法，其特征在于，在步骤（12）中，
所述聚合物溶液为聚酰胺酸溶液，所述聚酰胺酸溶液的粘度为1500~3000mP·s；
所述离心的转速为3500~4500rpm，离心的时间为25~30s；
所述固化的温度为100~300℃，固化时间为1~2h。
9.根据权利要求7所述的堆叠方法，其特征在于，在步骤（12）中，
向所述硅盲孔内填充聚合物溶液后，先将其进行真空处理，再依次进行离心和固化；
所述真空处理的真空度为40~50Pa，时间为5~10min。
10.根据权利要求7所述的堆叠方法，其特征在于，在步骤（13）中，
在沉积金属铜之前，还包括分别在圆柱形通孔和环形通孔的底部和侧壁上顺序沉积阻挡层和种子层的步骤；所述阻挡层为金属钛或金属钽，所述种子层为金属铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310694933.4A CN116435290B (zh) | 2023-06-13 | 2023-06-13 | 一种芯片的三维堆叠结构和堆叠方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310694933.4A CN116435290B (zh) | 2023-06-13 | 2023-06-13 | 一种芯片的三维堆叠结构和堆叠方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116435290A true CN116435290A (zh) | 2023-07-14 |
| CN116435290B CN116435290B (zh) | 2023-08-22 |
Family
ID=87092923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310694933.4A Active CN116435290B (zh) | 2023-06-13 | 2023-06-13 | 一种芯片的三维堆叠结构和堆叠方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116435290B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100164062A1 (en) * | 2008-12-31 | 2010-07-01 | Industrial Technology Research Institute | Method of manufacturing through-silicon-via and through-silicon-via structure |
| CN102024782A (zh) * | 2010-10-12 | 2011-04-20 | 北京大学 | 三维垂直互联结构及其制作方法 |
| US20110291268A1 (en) * | 2010-06-01 | 2011-12-01 | David Wei Wang | Semiconductor wafer structure and multi-chip stack structure |
| US20120224328A1 (en) * | 2011-03-02 | 2012-09-06 | Siliconware Precision Industries Co., Ltd. | Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof |
| US20120223436A1 (en) * | 2011-03-06 | 2012-09-06 | Sekar Deepak C | Semiconductor device and structure for heat removal |
| KR20160069157A (ko) * | 2014-12-08 | 2016-06-16 | 주식회사 라인어스 | 세라믹 패키징 방열 구조물 및 그 제조 방법과, 이를 갖는 led 방열 패키지 |
| CN106711095A (zh) * | 2016-12-12 | 2017-05-24 | 华中科技大学 | 一种半导体衬底、三维封装芯片及其硅通孔的封装方法 |
| CN107658263A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于碳纳米材料复合结构的三维硅通孔垂直互联方法 |
| CN210467803U (zh) * | 2019-11-06 | 2020-05-05 | 广东美的制冷设备有限公司 | 智能功率模块及空调器 |
| CN112599491A (zh) * | 2020-12-15 | 2021-04-02 | 西安电子科技大学 | 基于低热应力硅通孔的硅基板 |
| CN115799194A (zh) * | 2023-02-03 | 2023-03-14 | 之江实验室 | 晶圆散热微流道、制备方法及三维集成方法 |
-
2023
- 2023-06-13 CN CN202310694933.4A patent/CN116435290B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100164062A1 (en) * | 2008-12-31 | 2010-07-01 | Industrial Technology Research Institute | Method of manufacturing through-silicon-via and through-silicon-via structure |
| US20110291268A1 (en) * | 2010-06-01 | 2011-12-01 | David Wei Wang | Semiconductor wafer structure and multi-chip stack structure |
| CN102024782A (zh) * | 2010-10-12 | 2011-04-20 | 北京大学 | 三维垂直互联结构及其制作方法 |
| US20120224328A1 (en) * | 2011-03-02 | 2012-09-06 | Siliconware Precision Industries Co., Ltd. | Inner-layer heat-dissipating board, multi-chip stack package structure having the inner layer heat-dissipating board and fabrication method thereof |
| US20120223436A1 (en) * | 2011-03-06 | 2012-09-06 | Sekar Deepak C | Semiconductor device and structure for heat removal |
| KR20160069157A (ko) * | 2014-12-08 | 2016-06-16 | 주식회사 라인어스 | 세라믹 패키징 방열 구조물 및 그 제조 방법과, 이를 갖는 led 방열 패키지 |
| CN106711095A (zh) * | 2016-12-12 | 2017-05-24 | 华中科技大学 | 一种半导体衬底、三维封装芯片及其硅通孔的封装方法 |
| CN107658263A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于碳纳米材料复合结构的三维硅通孔垂直互联方法 |
| CN210467803U (zh) * | 2019-11-06 | 2020-05-05 | 广东美的制冷设备有限公司 | 智能功率模块及空调器 |
| CN112599491A (zh) * | 2020-12-15 | 2021-04-02 | 西安电子科技大学 | 基于低热应力硅通孔的硅基板 |
| CN115799194A (zh) * | 2023-02-03 | 2023-03-14 | 之江实验室 | 晶圆散热微流道、制备方法及三维集成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116435290B (zh) | 2023-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI777956B (zh) | 具有鈍化互連件的封裝體 | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| US20100123241A1 (en) | Semiconductor chip with through-silicon-via and sidewall pad | |
| US11195727B2 (en) | High density organic interconnect structures | |
| KR101385007B1 (ko) | 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체 | |
| US11780210B2 (en) | Glass dielectric layer with patterning | |
| US20230091513A1 (en) | Wafer-level chip structure, multiple-chip stacked and interconnected structure and fabricating method thereof | |
| KR20180005161A (ko) | 이중 층 유전체 구조물을 가진 패키지 | |
| CN115799194B (zh) | 晶圆散热微流道、制备方法及三维集成方法 | |
| JP2019523563A (ja) | ガラス系電子回路パッケージおよびその形成方法 | |
| Ravichandran et al. | Design and demonstration of Glass Panel Embedding for 3D System Packages for heterogeneous integration applications | |
| CN116435290B (zh) | 一种芯片的三维堆叠结构和堆叠方法 | |
| CN116435258B (zh) | 一种芯片的封装方法及其封装结构 | |
| US6855952B2 (en) | Semiconductor device and semiconductor package | |
| US8476741B2 (en) | Semiconductor device | |
| CN113990827A (zh) | 一种tsv背面露孔结构及制备方法 | |
| US11854939B2 (en) | Three-dimensional integrated system of dram chip and preparation method thereof | |
| WO2019005116A1 (en) | SEMICONDUCTOR HOUSING AND METHOD OF MANUFACTURING | |
| Lee et al. | TSV liner dielectric technology with spin-on low-k polymer | |
| US20240006301A1 (en) | Semiconductor package | |
| US11769736B2 (en) | Scribe structure for memory device | |
| CN117276233A (zh) | 一种封装结构及其制造方法 | |
| US11776820B2 (en) | Vertical interconnection structure and manufacturing method thereof, packaged chip, and chip packaging method | |
| US20230420353A1 (en) | Asymmetrical dielectric-to-metal adhesion architecture for electronic packages | |
| CN103065985B (zh) | 双面布线封装的圆片级大厚度光敏bcb背面制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |