CN112018079B - 一种铜互连结构及其制备方法 - Google Patents

一种铜互连结构及其制备方法 Download PDF

Info

Publication number
CN112018079B
CN112018079B CN202010747376.4A CN202010747376A CN112018079B CN 112018079 B CN112018079 B CN 112018079B CN 202010747376 A CN202010747376 A CN 202010747376A CN 112018079 B CN112018079 B CN 112018079B
Authority
CN
China
Prior art keywords
layer
copper
film
hole
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010747376.4A
Other languages
English (en)
Other versions
CN112018079A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010747376.4A priority Critical patent/CN112018079B/zh
Publication of CN112018079A publication Critical patent/CN112018079A/zh
Application granted granted Critical
Publication of CN112018079B publication Critical patent/CN112018079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种铜互连结构及其制备方法。该铜互连结构包括：自下而上依次包括铜金属线(200)、第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)；通孔/沟槽结构，两者垂直相连通，贯穿第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)，其中，沟槽位于通孔上方；AlN/Al2O3叠层薄膜(206)，阻挡层(207)和铜薄膜(208)，其中，AlN/Al2O3叠层薄膜(206)形成在通孔和所述沟槽的侧壁，且不与通孔底部相接触；阻挡层(207)覆盖AlN/Al2O3叠层薄膜(206)并覆盖通孔底部的铜金属线(200)的表面；铜薄膜(208)完全填充通孔/沟槽内部；铜扩散覆盖层(209)，覆盖铜互连结构的上表面。

Description

一种铜互连结构及其制备方法
技术领域
本发明属于集成电路制造领域，具体涉及一种铜互连结构及其制备方法。
背景技术
随着超大规模集成电路的高速发展，芯片的集成度不断提高，特征尺寸不断减小。金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素。为了解决上述问题，一方面采用Cu金属互连线(电阻率为1.7μΩ·cm)代替Al金属互联线(电阻率为3μΩ·cm)，减小电阻；另一方面用低介电常数(低k)介质材料(如SiCOH)代替二氧化硅(k＞＞3.9)，降低金属互连层间的寄生电容。为了能够在铜互连双镶嵌工艺沟槽以及通孔中填充更多无孔洞、低电阻率的铜层，集成电路后道工艺对扩散阻挡层的厚度以及质量的要求越来越高。根据国际半导体工艺技术发展规划，集成电路工艺中先进微处理器(MPU)技术对扩散阻挡层厚度要求，在14nm以下技术节点时，阻挡层将缩减到3nm以下。对于如此薄的扩散阻挡层，仍然要求其具有良好的致密性、极佳的深孔台阶覆盖性和高温热稳定性，从而提高芯片的可靠性及寿命。原子层沉积因其具有自限制生长的特性，从而所生长的扩散阻挡层薄膜台阶覆盖率高、保形性好。然而铜互连工艺仍然面临着一些挑战。比如，虽然低介电常数薄膜的采用可以降低寄生电容，然而低介电常数薄膜通常具有多孔的特性；所以当采用原子层沉积技术在低介电常数薄膜表面沉积导电阻挡层薄膜时，导电阻挡层薄膜很容易渗透到低介电常数薄膜的孔状结构内，从而导致低介电常数薄膜漏电增加。此外，由于阻挡层将缩减到3nm以下，这要求阻挡层在生长过程中要避免针孔的出现。然而对于TaN、TiN等阻挡层，前驱体分子在衬底表面吸附时会出现位阻效应，从而导致当阻挡层很薄时，原子层沉积过程中很容易出现针孔，这将降低阻挡层对铜扩散的阻挡作用。
发明内容
为了解决上述问题，本发明公开一种铜互连结构，包括：自下而上依次包括铜金属线、第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；通孔/沟槽结构，两者垂直相连通，贯穿所述第一刻蚀终止层、所述第一介质层、所述第二刻蚀终止层和所述第二介质层，其中，所述沟槽位于所述通孔上方；AlN/Al2O3叠层薄膜，阻挡层和铜薄膜，其中，所述AlN/Al2O3叠层薄膜形成在所述通孔和所述沟槽的侧壁，且不与通孔底部相接触；所述阻挡层覆盖所述AlN/Al2O3叠层薄膜并覆盖所述通孔底部的铜金属线的表面；所述铜薄膜完全填充通孔/沟槽内部；铜扩散覆盖层，覆盖铜互连结构的上表面。
本发明的铜互连结构中，优选为，所述阻挡层是Ru/TaN、Co/TiN、Co/WN、Co/ZrN、Ru/TiN中的至少一种。
本发明的铜互连结构中，优选为，所述阻挡层的叠层薄膜的顶层为Ru或Co，作为籽晶层和粘附层。
本发明的铜互连结构中，优选为，所述铜扩散覆盖层是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
本发明还公开一种铜互连结构制备方法，包括以下步骤：以第一铜金属线作为起始基底，依次形成第一刻蚀终止层、第一介质层、第二刻蚀终止层和第二介质层；形成通孔/沟槽结构，两者垂直相连通，贯穿所述第一刻蚀终止层、所述第一介质层、所述第二刻蚀终止层和所述第二介质层，其中，所述沟槽位于所述通孔上方；在所述通孔/沟槽的上表面和侧壁形成AlN/Al2O3叠层薄膜，且不与通孔底部相接触；形成阻挡层和铜薄膜，其中，所述阻挡层覆盖所述AlN/Al2O3叠层薄膜并覆盖所述通孔底部的铜金属线的表面；所述铜薄膜完全填充通孔/沟槽内部；采用化学机械抛光的方法去除上表面所述Cu薄膜、所述阻挡层和所述AlN/Al2O3叠层薄膜；在上述结构表面形成铜扩散覆盖层。
本发明的铜互连结构制备方法中，优选为，形成AlN/Al2O3叠层薄膜的步骤具体为：将所述通孔/沟槽结构浸入磷酸正十八脂溶液，仅会在通孔底部的铜金属线表面自组装形成一层磷酸正十八脂薄膜；以三甲基铝作为Al前驱体分子，采用原子层沉积方法沉积AlN/Al2O3叠层薄膜，仅会在所述沟槽/通孔结构的上表面和侧壁形成AlN/Al2O3叠层薄膜；采用湿法刻蚀方法去除所述通孔底部的所述磷酸正十八脂薄膜。
本发明的铜互连结构制备方法中，优选为，所述阻挡层是Ru/TaN、Co/TiN、Co/WN、Co/ZrN、Ru/TiN中的至少一种。
本发明的铜互连结构制备方法中，优选为，所述阻挡层的叠层薄膜的顶层为Ru或Co，作为籽晶层和粘附层。
本发明的铜互连结构制备方法中，优选为，所述铜扩散覆盖层是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
本发明的铜互连结构制备方法中，优选为，所述AlN/Al2O3叠层薄膜的厚度范围为1～1.5nm。
附图说明
图1是铜互连结构制备方法的流程图。
图2～图10是铜互连结构制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1～10和实施例对本发明的技术方案做进一步的说明。图1是铜互连结构制备方法的流程图，图2～10示出了铜互连结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：提供铜金属线200作为起始基底，然后采用化学气相沉积工艺依次沉积第一刻蚀终止层201、第一介质层202、第二刻蚀终止层203和第二介质层204，所得结构如图2所示。其中，第一刻蚀终止层201和第二刻蚀终止层203可以选择SiCN、SiN、SiC、SiON和SiOC中的至少一种，在本实施方式中选择SiCN。第一介质层202和第二介质层204可以选择SiO2、SiCOH或者其它低介电常数材料中的至少一种，在本实施方式中选择SiCOH。然后，采用双大马士革镶嵌工艺在刻蚀终止层和介质层所构成的叠层内部形成通孔/沟槽结构，所得结构如图3所示。其中，位于下面较窄的结构为通孔，位于上面较宽的结构为沟槽。
步骤S2：将上述结构浸没在磷酸正十八脂(ODPA)溶液中。由于ODPA中的磷酸基团很难与硅原子之间成键，所以ODPA在沟槽/通孔表面和内部的介质上无法自组装成膜，只有通孔底部的铜金属线表面会自组装形成一层ODPA薄膜205，所得结构如图4所示。
然后，采用原子层沉积方法沉积AlN/Al2O3叠层薄膜，具体为先生长一层AlN，接着生长一层Al2O3，这样循环交替生长直到获得所需要的厚度，而且最后一层生长的是Al2O3，也就是说叠层薄膜最上面一层是Al2O3。其中，AlN/Al2O3叠层薄膜的厚度范围为1～1.5nm。由于生长AlN/Al2O3叠层薄膜的Al前驱体分子是三甲基铝，而且三甲基铝在ODPA薄膜表面很难吸附，所以最终只有沟槽/通孔表面和内部的介质层上有AlN/Al2O3叠层薄膜206的生长，所得结构如图5所示。最后，采用湿法刻蚀方法去除通孔底部的ODPA薄膜，所得结构如图6所示。在低介电常数薄膜表面覆盖超薄AlN/Al2O3叠层薄膜，可以封住低介电常数薄膜的孔状结构，从而在后续的阻挡层生长过程中，阻挡层不会渗透到低介电常数薄膜的孔状结构内部。并且，Al2O3薄膜可以阻止水汽和氧的扩散，因此在低介电常数薄膜表面覆盖Al2O3薄膜，可以增强低介电常数薄膜抗水氧渗透的能力。此外，AlN具有良好的导热能力，有助于互连线的热传导。
步骤S3：采用原子层沉积的方法在AlN/Al2O3叠层薄膜206以及通孔底部生长一层Ru/TaN叠层薄膜作为阻挡层207，所得结构如图7所示。具体为先生长一层TaN，接着生长一层Ru，这样循环交替生长直到获得所需要的厚度，而且最后一层生长的是Ru，也就是说叠层薄膜最上面一层是Ru，这是因为Ru可以作为铜电镀的籽晶层和粘附层；其中Ru/TaN叠层薄膜的厚度范围为1.5～2nm。但是本发明不限定于此，铜扩散阻挡层可以选择Ru/TaN、Co/TiN、Co/WN、Co/ZrN以及Ru/TiN中的至少一种。最后在上述结构表面电镀一层铜薄膜208，作为较高一层铜互连线，而且铜要填充沟槽/通孔内部，所得结构如图8所示。在Al2O3薄膜表面采用原子层沉积工艺生长铜扩散阻挡层，由于Al2O3薄膜表面富含羟基活性基团，金属前驱体分子易于在Al2O3薄膜表面吸附，从而阻挡层在生长过程中出现针孔的几率极大降低。
步骤S4：采用化学机械抛光的方法去除表面金属Cu薄膜208、阻挡层207和AlN/Al2O3叠层薄膜206，所得结构如图9所示。
步骤S5：采用物理气相沉积的方法在上述互连结构的表面生长一层SiN薄膜作为铜扩散覆盖层209，所得结构如图10所示。但是本发明不限定与此，铜扩散覆盖层可以选择SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种，生长工艺也可以选择化学气相沉积、脉冲激光沉积以及原子层沉积。
如图10所示，种铜互连结构包括：自下而上依次包括铜金属线200、第一刻蚀终止层201、第一介质层202、第二刻蚀终止层203和第二介质层204；通孔/沟槽结构，两者垂直相连通，贯穿第一刻蚀终止层201、第一介质层202、第二刻蚀终止层203和第二介质层204，其中，沟槽位于通孔上方；AlN/Al2O3叠层薄膜206，阻挡层207和铜薄膜208，其中，AlN/Al2O3叠层薄膜206形成在通孔和沟槽的侧壁，且不与通孔底部相接触；阻挡层207覆盖AlN/Al2O3叠层薄膜206并覆盖通孔底部的铜金属线200的表面；铜薄膜208完全填充通孔/沟槽内部；铜扩散覆盖层209，覆盖铜互连结构的上表面。
优选地，阻挡层207是Ru/TaN、Co/TiN、Co/WN、Co/ZrN、Ru/TiN中的至少一种。阻挡层207的叠层薄膜的顶层为Ru或Co，作为籽晶层和粘附层。铜扩散覆盖层209是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种铜互连结构，其特征在于，
包括：
自下而上依次包括铜金属线(200)、第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)；
通孔/沟槽结构，两者垂直相连通，所述沟槽位于所述通孔上方，其中，所述沟槽较宽，贯穿所述第二介质层(204)和所述第二刻蚀终止层(203)，所述通孔较窄，贯穿所述第一介质层(202)和所述第一刻蚀终止层(201)；
AlN/Al2O3叠层薄膜(206)，阻挡层(207)和铜薄膜(208)，其中，所述AlN/Al2O3叠层薄膜(206)形成在所述通孔和所述沟槽的侧壁，且不与通孔底部相接触；所述阻挡层(207)覆盖所述AlN/Al2O3叠层薄膜(206)并覆盖所述通孔底部的铜金属线(200)的表面；所述铜薄膜(208)完全填充通孔/沟槽内部；
铜扩散覆盖层(209)，覆盖铜互连结构的上表面。
2.根据权利要求1所述的铜互连结构，其特征在于，
所述阻挡层(207)是Ru/TaN、Co/TiN、Co/WN、Co/ZrN、Ru/TiN中的至少一种。
3.根据权利要求2所述的铜互连结构，其特征在于，
所述阻挡层(207)的叠层薄膜的顶层为Ru或Co，作为籽晶层和粘附层。
4.根据权利要求1所述的铜互连结构，其特征在于，
所述铜扩散覆盖层(209)是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
5.一种铜互连结构制备方法，其特征在于，
包括以下步骤：
以第一铜金属线(200)作为起始基底，依次形成第一刻蚀终止层(201)、第一介质层(202)、第二刻蚀终止层(203)和第二介质层(204)；
刻蚀所述第一介质层(202)和所述第一刻蚀终止层(201)，形成位于上方的较宽的沟槽，刻蚀所述第二介质层(204)和所述第二刻蚀终止层(203)，形成位于下方的较窄的通孔，两者垂直相连通，形成通孔/沟槽结构；
在所述通孔/沟槽结构的上表面和侧壁形成AlN/Al2O3叠层薄膜(206)，且不与通孔底部相接触；
形成阻挡层(207)和铜薄膜(208)，其中，所述阻挡层(207)覆盖所述AlN/Al2O3叠层薄膜(206)并覆盖所述通孔底部的铜金属线(200)的表面；所述铜薄膜(208)完全填充通孔/沟槽内部；
采用化学机械抛光的方法去除上表面所述Cu薄膜(208)、所述阻挡层(207)和所述AlN/Al2O3叠层薄膜(206)；
在上述结构表面形成铜扩散覆盖层(209)。
6.根据权利要求5所述的铜互连结构制备方法，其特征在于，
形成AlN/Al2O3叠层薄膜的步骤具体为：
将所述通孔/沟槽结构浸入磷酸正十八脂溶液，仅会在通孔底部的铜金属线(200)表面自组装形成一层磷酸正十八脂薄膜(205)；
以三甲基铝作为Al前驱体分子，采用原子层沉积方法沉积AlN/Al2O3叠层薄膜(206)，仅会在所述沟槽/通孔结构的上表面和侧壁形成AlN/Al2O3叠层薄膜(206)；
采用湿法刻蚀方法去除所述通孔底部的所述磷酸正十八脂薄膜(205)。
7.根据权利要求5所述的铜互连结构制备方法，其特征在于，
所述阻挡层(207)是Ru/TaN、Co/TiN、Co/WN、Co/ZrN、Ru/TiN中的至少一种。
8.根据权利要求7所述的铜互连结构制备方法，其特征在于，
所述阻挡层(207)的叠层薄膜的顶层为Ru或Co，作为籽晶层和粘附层。
9.根据权利要求5所述的铜互连结构制备方法 ，其特征在于，
所述铜扩散覆盖层(209)是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
10.根据权利要求5所述的铜互连结构制备方法，其特征在于，
所述AlN/Al2O3叠层薄膜的厚度范围为1～1.5nm。
CN202010747376.4A 2020-07-29 2020-07-29 一种铜互连结构及其制备方法 Active CN112018079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010747376.4A CN112018079B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010747376.4A CN112018079B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112018079A CN112018079A (zh) 2020-12-01
CN112018079B true CN112018079B (zh) 2022-10-25

Family

ID=73498471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010747376.4A Active CN112018079B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112018079B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
CN101427361A (zh) * 2006-02-28 2009-05-06 St微电子(克偌林斯2)股份有限公司 电介质材料中的金属互连
KR102055459B1 (ko) * 2010-08-02 2019-12-12 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
CN106206408B (zh) * 2015-04-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR20180018510A (ko) * 2015-06-18 2018-02-21 인텔 코포레이션 반도체 구조체들을 위한 금속 피처들의 BUF(Bottom-Up Fill)
US10825723B2 (en) * 2018-10-25 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor device and method for making the same

Also Published As

Publication number Publication date
CN112018079A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
US10014213B2 (en) Selective bottom-up metal feature filling for interconnects
US20120161320A1 (en) Cobalt metal barrier layers
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
JP2009147137A (ja) 半導体装置およびその製造方法
CN112151503B (zh) 一种石墨烯/铜复合互连结构及其制造方法
US11158538B2 (en) Interconnect structures with cobalt-infused ruthenium liner and a cobalt cap
US20040224500A1 (en) Method of forming metal line of semiconductor device
US20090032953A1 (en) Semiconductor device and method of manufacturing the same
KR100703968B1 (ko) 반도체 소자의 배선 형성 방법
US8211794B2 (en) Properties of metallic copper diffusion barriers through silicon surface treatments
US8338951B2 (en) Metal line of semiconductor device having a diffusion barrier with an amorphous TaBN layer and method for forming the same
CN103560124A (zh) 一种穿硅通孔（tsv）结构及其制造方法
CN112018078B (zh) 一种铜互连结构及其制作方法
CN112018079B (zh) 一种铜互连结构及其制备方法
US6727592B1 (en) Copper interconnect with improved barrier layer
KR100769144B1 (ko) 에스아이피 구조의 반도체 장치 및 그 제조방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN103545292A (zh) 穿硅通孔（tsv）结构及其制造方法
CN112151504B (zh) 一种带有封孔层的铜互连结构及其制备方法
US7777336B2 (en) Metal line of semiconductor device and method for forming the same
CN117476582B (zh) 一种碳化硅通孔结构及其制备方法
CN117457578A (zh) 一种半导体结构制备方法、导电层互连方法及半导体器件
CN115036270A (zh) 铜互连结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant